JP2006279452A - サンプルホールド回路および半導体装置 - Google Patents

Abstract

【課題】 アナログスイッチのオンオフにより、アナログスイッチの寄生容量が変動することによる、サンプルホールド回路の電圧誤差をなくす。
【解決手段】 第１アナログスイッチ１の出力端子とグランドとの間にサンプリング用第１コンデンサ３を接続し、第１アナログスイッチ１とサンプリング用第１コンデンサ３との間のノードに第２アナログスイッチ２の入力端子を接続する。第１アナログスイッチ１の出力端子とグランドとの間にサンプリング用第２コンデンサ４を接続する。コントロール部は、第１アナログスイッチ１の入力端子に入力電圧が印加されている状態で、第１および第２アナログスイッチ１,２をオンにした後、第２アナログスイッチ２をオフにし、この後、第１アナログスイッチ１をオフにし、この後、第２アナログスイッチ２をオンにする。
【選択図】 図２

Description

本発明は、コンデンサとアナログスイッチを組み合わせたサンプルホールド回路に関し、特に、液晶表示パネルに液晶駆動電圧を出力する液晶駆動回路に使用すれば好適なサンプルホールド回路に関する。また、本発明は、そのサンプルホールド回路を備えた半導体装置に関する。

近年、コンピュータおよびテレビにおいてCRTに代わる表示装置として低電圧、軽量、薄型を特徴とする薄膜トランジスタ液晶表示パネルが注目されている。

図９は、一般的な液晶駆動回路（液晶ドライバ）を示すブロック図である。

以下に、３００出力の液晶ドライバが用いられ、１画素のデータが６［Ｂｉｔ］×３（赤色、緑色および青色（以下にR・G・Bで示す））＝１８［Ｂｉｔ］で構成され、かつ、入力が一度に６［Ｂｉｔ］×３（R・G・B）で取り込まれる場合について説明を行う。

液晶ドライバ１０７は、各画素毎のデータのサンプリングを行う第１ラインメモリ１０１と、表示１ライン分のデータをホールドする第２ラインメモリ１０２と、DAコンバータ（デジタルアナログコンバータ）１０３と、駆動用増幅回路１０４と、コントロール部（コントロール回路）１０５と、基準電源部１０６とから構成される。

各画素のデータは、１画素毎に順次液晶ドライバ１０７に入力される。具体的には、コントロール部１０５は第１ラインメモリ１０１をコントロールし、入力されるデータを順次第１ラインメモリ１０１に格納する。入力が一度に６［Ｂｉｔ］×３（R・G・B）で取り込まれるため、３００出力分のデータを取り込むには、１００回のデータ取り込みを行なうことになる。

１ライン分のデータが第１ラインメモリ１０１に格納された後、コントロール部１０５からの信号により、第１ラインメモリ１０１のデータは第２ラインメモリ１０２へ転送される。DAコンバータ１０３は、第２ラインメモリ１０２に格納されたデジタルデータをアナログデータへ変換する。この変換は、入力されたデジタルデータに基づいて、基準電源部１０６で作成される６４階調の電圧の内から適切な電圧を選択することにより行われる。この後、選択された電圧は液晶駆動出力アンプ１０４にてインピーダンス変換され液晶ドライバ１０７から出力される。この出力は液晶パネルのソースライン（X方向）に与えられ、液晶パネルによる表示が行われることになる。

近年では、高精細化に伴い、DAコンバータサイズが増大する傾向がある。例えば、前述の６４階調のDAコンバータが２５６階調になった場合、４倍のサイズになり、１０２４階調であれば１６倍になる。図９に示す構成の液晶ドライバの場合、DAコンバータが各出力にあるため、DAコンバータサイズの増大はチップ面積の増大につながる。

このチップ面積の増大を回避できる方法としては、DA変換（デジタルアナログ変換）を逐次行って、その結果をサンプルホールド回路に記憶させる方法がある。

図１０は、サンプルホールド回路の一例を示す図であり、図１２は、図１０に示すサンプルホールド回路を備えた液晶ドライバのブロック図である。

図１０に示すように、このサンプルホールド回路は、コンデンサ１１１およびコンデンサ１１３と、アナログスイッチ１１０およびアナログスイッチ１１２とを備えている。また、図１２において、一度に６［Ｂｉｔ］×３（R・G・B）の入力画像データが、液晶ドライバ１０７に入力されるようになっている。上記DAコンバータ１２０は、入力画像データを６４階調の電圧データで示されるアナログデータへ変換する。DAコンバータ１２０は３回路の変換機をもち、各色（R・G・B）のデータを一度に処理することができる。

入力画像データが取り込まれると、DAコンバータ１２０が動作する。詳しくは、DAコンバータ１２０は、入力画像データをアナログデータへ変換して、変換したアナログデータをアナログS／H回路１２１へ出力する。

この変換タイミングは、コントロール部１０５にて制御される。DAコンバータ１２０からアナログS／H回路１２１への出力は各色（R・G・B）一本の信号線にて伝送できる。このため、DAコンバータ１２０の階調が増加した場合でも、DAコンバータ１２０より後の回路規模は増加しない。尚、DAコンバータ１２０は、一般的なDAコンバータであるため、回路構成を省略する。

図１０に示すサンプルホールド回路は、図１２に示すアナログS／H回路１２１の１出力分を担っている。

一般的なサンプルホールド回路は、図１０に示す、アナログスイッチ１１０とコンデンサ１１１にて構成できるが、サンプルホールド回路が液晶ドライバで使用されている場合、ホールドした電圧で液晶パネルを駆動している間に、次段のデータをサンプリングする必要が生じ、別にホールド回路が必要になる。このホールド部が図１０に示す、アナログスイッチ１１２とコンデンサ１１３にて構成したサンプルホールド回路である。

CKによりDAコンバータからのアナログ電圧をコンデンサ１１１にホールドし、LPによりサコンデンサ１１１にホールドした電圧をコンデンサ１１３へ転送し、コンデンサ１１３は電圧をホールドする。コンデンサ１１３へホールドした電圧が液晶駆動出力アンプを通じ液晶パネルを駆動する間、アナログスイッチ１１０とコンデンサ１１１で構成されたサンプルホールド回路は、次段のデータをサンプリングする。

図１０はサンプルホールド回路を直列に接続しているが、図１１のように、アナログスイッチ２１０とコンデンサ２１１にて構成されるサンプルホールド回路と、アナログスイッチ２１２とコンデンサ２１３にて構成されるサンプルホールド回路を並列に接続する構成もある。図１１の構成はコンデンサ２１１にホールドされた電圧で液晶パネルを駆動している間に、コンデンサ２１３へＤＡコンバータから出力される次段の電圧をサンプルホールドし、逆にコンデンサ２１３にホールドされた電圧で液晶パネルを駆動している間に、コンデンサ２１１へＤＡコンバータから出力される次段の電圧をサンプルホールドするようにする。

入力電圧は上述のDAコンバータ１２０により変換されたアナログデータである。アナログスイッチ１１０は、コントロール部１０５にて制御される信号CKによりオンオフ制御される。そして、アナログスイッチ１１０がオンの状態である期間に、アナログデータをコンデンサ１１１に蓄積するようになっている。CKのタイミングを制御することにより、DAコンバータ１２０から時系列に出力されるアナログデータを、各出力毎に順次サンプリングすることができるようになっている。

コンデンサ部１１１に取り込んだ電圧データを電圧データαと呼ぶことにする。アナログスイッチ１１２は、コントロール部１０５にて制御される信号LPにて、オンオフ制御されるようになっている。アナログスイッチ１１２がオンの状態である期間に、サンプリング電圧データαをコンデンサ１１３へ転送するようになっている。コンデンサ１１３へ転送された電圧データを電圧データβと呼ぶことにする。

図１２に１２１で示すアナログS／H回路には、図１０に示す回路が出力数分含まれている。例えば、R・G・Bの３系統の３００出力の場合には、１００回のサンプリングにてデータの取り込みを終了するようになっており、１００回のサンプリングを行えば、すべての出力において、電圧データαが確定することになる。

その後、電圧データαは、コントロール部１０５からの信号により転送されて電圧データβになり、この電圧データβが、液晶駆動出力アンプ１０４によりインピーダンス変換されて出力されるようになっている。この出力が液晶パネルのソースライン（X方向）に与えられて、液晶パネルによる表示が行われるようになっている。

コンデンサとアナログスイッチを組み合わせたサンプルホールド回路を使用した図１２に示す構造の液晶ドライバでは、高精細化に伴って階調数が増加して、DAコンバータの規模が大きくなっても、入力データを変換するDAコンバータ１２０の規模が大きくなるだけで、液晶ドライバの面積の大部分を占める出力回路部の規模が増大することがない。このため、高精細化に伴いチップ面積が増大することがない。

上記のように、コンデンサとアナログスイッチを組み合わせたサンプルホールド回路を用いると、DAコンバータの占める面積を大幅に削減することが可能になるので、品質に優れる高精細用液晶駆動回路を製造することができる。しかし、現実には、アナログスイッチのもつ寄生容量がスイッチングのON/OFFで変動するため、正確なサンプルリングを行えないという問題があり、そのため、図１０、図１１に示す構成のサンプルホールド回路を高精細用液晶駆動回路に使用できないという問題がある。

図１４は、従来のサンプルホールド回路を説明するタイミング図である。図１４に示すように、出力電圧であるサンプリング電圧に、アナログスイッチの寄生容量に起因する電圧誤差ΔＶが発生している。このため、正確なサンプリングを行えないという問題がある。

特開平７−８６９３５号公報（特許文献１）には、図１３に示すサンプルホールド回路におけるアナログスイッチの寄生容量が起こす問題点と、その問題点の改善策が開示されている。詳しくは、アナログスイッチの寄生容量により、入力電圧とサンプルホールド電圧が変化する問題が述べられていると共に、この寄生容量の問題を回避するための改善策が開示されている。

図１５および図１６は、この改善策を説明するための図である。

この改善策は、図１５や図１６に示すように、サンプリングホールドに使用するコンデンサの容量と比較して十分大きな容量を有するコンデンサを導入し、この大きな容量のコンデンサを、サンプリング時に接続する一方、ホールド時に切り離すというものである。このようにして、サンプリング時の容量を一時的に大きくして、前述の寄生容量の影響による電圧の変動を少なくするというものである。

しかしながら、この方法では、誤差を十分に補正することができないという問題がある。また、この方法では、コンデンサの合成容量が、入力電圧のサンプリング後にスイッチの切換によって小さくなるように調整されるため、サンプルホールド回路以降の回路動作には影響がない一方、サンプリング動作時にコンデンサに電荷を蓄える時間（容量を充電する時間）が長くなって、サンプリング時間が長いという問題がある。
特開平７−８６９３５号公報

そこで、本発明の課題は、アナログスイッチのオンオフにより発生する、アナログスイッチの寄生容量の変動による、サンプルホールド回路の電圧変動を、サンプルホールド回路のコンデンサ容量を大きくすることなく、上記電圧変動を補正することができる、サンプルホールド回路を提供することにある。

上記課題を解決するため、この発明のサンプルホールド回路は、
第１アナログスイッチと、
上記第１アナログスイッチの出力端子とグランドとの間に接続されたサンプリング用第１コンデンサと、
上記第１アナログスイッチと上記サンプリング用第１コンデンサとの間のノードに入力端子が接続された第２アナログスイッチと、
上記第２アナログスイッチの出力端子とグランドとの間に接続されたサンプリング用第２コンデンサと、
上記第１および第２アナログスイッチをオンにする第１制御を行った後、上記第１アナログスイッチがオンの状態で上記第２アナログスイッチを一旦オフにする第２制御を行い、続いて、上記第２アナログスイッチがオフの状態で上記第１アナログスイッチをオフにする第３制御を行い、続いて、上記第１アナログスイッチがオフの状態で上記第２アナログスイッチをオンにする第４制御を行う制御部と
を備えることを特徴としている。

本発明によれば、上記制御部が、第１制御で上記第１および第２アナログスイッチをオンにした後、第２制御で上記第２アナログスイッチをオフにし、その後、第３制御で上記第１アナログスイッチをオフにした後、第４制御で上記第２アナログスイッチをオンにしている。したがって、第２制御で上記第２アナログスイッチをオフにしたとき、第２アナログスイッチの寄生容量（浮遊容量）が、第２アナログスイッチとサンプリング用第２コンデンサとの間のノードの電圧であるサンプリング電圧を変化させる変化分と、第４制御で上記第２アナログスイッチをオンにしたとき、第２アナログスイッチの寄生容量が、サンプリング電圧を変化させる変化分とを相殺することができる。したがって、上記第１および第２アナログスイッチの寄生容量によるサンプル電圧誤差を補正することができるので、正確なサンプリングを行うことができて、液晶パネルによる表示を、従来よりも格段に精巧に行うことができる。

また、本発明のサンプルホールド回路によれば、アナログスイッチの寄生容量の効果をキャンセルできるので、従来行ってきたように、アナログスイッチの寄生容量の効果を少なくするようにコンデンサの容量を大きくすることが必要でなくなるため、従来と比較してコンデンサのサンプリング容量を格段に小さくできる。したがって、サンプリング容量を充電する時間を格段に短くできて、サンプリング時間を格段に低減できる。

また、一実施形態のサンプルホールド回路は、上記制御部は、上記第１アナログスイッチの入力端子に印加される入力電圧が実質的に変化しない期間の間に、上記第１、第２、第３および第４制御を行う。

また、一実施形態のサンプルホールド回路は、外部からの入力デジタルデータに基づいてアナログ電圧を出力するデジタルアナログコンバータを備え、上記入力電圧は、上記デジタルアナログコンバータから出力された上記アナログ電圧である。

また、一実施形態のサンプルホールド回路は、上記第１コンデンサの容量が、上記第２コンデンサの容量と等しくなっている。

上記実施形態によれば、上記第１コンデンサの容量が、上記第２コンデンサの容量と等しいので、上記第２アナログスイッチをオフにしたときの上記サンプリング電圧の変化分と、上記第２アナログスイッチをオンにしたときの上記サンプリング電圧の変化分とを近づけることができて、相殺量を大きくすることができる。したがって、サンプル電圧誤差を更に小さくすることができる。

また、一実施形態のサンプルホールド回路は、上記第１アナログスイッチが、トランジスタから構成されると共に、上記第２アナログスイッチが、トランジスタから構成され、上記第１アナログスイッチを構成する上記トランジスタに起因する寄生容量が、上記第２アナログスイッチを構成する上記トランジスタに起因する寄生容量と等しくなっている。

上記実施形態によれば、上記第１アナログスイッチの上記寄生容量が、上記第２アナログスイッチの上記寄生容量と等しいので、サンプル電圧誤差を更に低減できる。

また、一実施形態のサンプルホールド回路は、上記第１アナログスイッチが、第１のｐチャネルトランジスタと第１のｎチャネルトランジスタとからなると共に、上記第２アナログスイッチが、第２のｐチャネルトランジスタと第２のｎチャネルトランジスタとからなり、上記第１のｐチャネルトランジスタと上記第１のｎチャネルトランジスタとに起因する上記第１アナログスイッチの寄生容量が、上記第２のｐチャネルトランジスタと上記第２のｎチャネルトランジスタとに起因する上記第２アナログスイッチの寄生容量と等しくなっている。

上記実施形態によれば、上記第１アナログスイッチの寄生容量が、上記第２アナログスイッチの寄生容量と等しいので、サンプル電圧誤差を更に低減できる。

また、一実施形態のサンプルホールド回路は、上記サンプリング用第１コンデンサおよび上記サンプリング用第２コンデンサが、同一の集積回路に組み込まれ、
上記サンプリング用第１コンデンサが、上記サンプリング用第２コンデンサと略同一である。

上記実施形態によれば、集積回路において、上記サンプリング用第１コンデンサの構成部品（極板等）のレイアウトと、上記サンプリング用第２コンデンサの構成部品のレイアウトとを、略同一にすることにより、コンデンサ容量を同一にできサンプル電圧誤差を更に低減できる。

また、一実施形態のサンプルホールド回路は、上記第１アナログスイッチおよび上記第２アナログスイッチは、上記サンプリング用第１コンデンサおよび上記サンプリング用第２コンデンサが組み込まれている上記集積回路に組み込まれ、上記第１アナログスイッチは、複数のトランジスタで構成されると共に、上記第２アナログスイッチは、複数のトランジスタで構成され、上記第１アナログスイッチを構成する複数のトランジスタのレイアウトと、上記第２アナログスイッチを構成する複数のトランジスタのレイアウトとが等しくなっている。

上記実施形態によれば、上記第１アナログスイッチの寄生容量が、上記第２アナログスイッチの寄生容量が等しく、サンプリング用第1コンデンサと第2コンデンサの容量が等しいので、サンプル電圧誤差を更に低減できる。

また、上記実施形態によれば、アナログスイッチの寄生容量によるサンプル電圧誤差を補正することができるので、アナログスイッチの寄生容量による電圧誤差を少なくするためにサンプル用のコンデンサを大きくする必要が無く、チップ面積の低減、サンプルホールド回路におけるサンプリング時間の短縮という効果も発生する。

また、本発明の半導体装置は、上記発明のサンプルホールド回路を備えることを特徴としている。

上記実施形態の半導体装置は、上記発明のサンプルホールド回路を備えるので、サンプルホールド回路にて所望のサンプリング電圧を正確に取り出すことができ、かつ、サンプルホールド回路におけるサンプリング時間を格段に短縮できる。したがって、半導体装置の品質を格段に向上させることができる。

本発明のサンプルホールド回路によれば、制御部と、補正用の二つのアナログスイッチと、二つのサンプリング用コンデンサとを有し、制御部によって二つのアナログスイッチのON/OFFのタイミングをずらすようになっているので、サンプリング用コンデンサとアナログスイッチの組み合わせで発生する誤差を、高精度に補正することができて、所望のサンプリング電圧を獲得することができる。

また、一実施形態のサンプルホールド回路によれば、サンプリング用コンデンサが２つに分割されて、二つのサンプリング用コンデンサの間に、一方のアナログスイッチが挿入され、更に、二つのアナログスイッチ、および、二つのサンプリング用コンデンサのサイズが同一であるので、アナログスイッチのオンオフのタイミングを調整することにより、アナログスイッチの寄生容量によるホールド電圧の誤差を正確に補正できるため、容量値を、サンプリング速度と、後段の回路の動作速度とを考慮して決定すればよく、アナログスイッチの寄生容量によるホールド電圧の誤差を少なくするために大きな容量を設定する必要がない。したがって、チップ面積の低減、サンプリング時間の低減を行うことができる。

以下、本発明を図示の形態により詳細に説明する。

図１は、本発明の一実施形態の液晶駆動用サンプルホールド回路の回路図である。また、図２は、上記実施形態の液晶駆動用サンプルホールド回路のタイムチャートである。尚、図２において、電圧Ａは、図１に示す入力電圧Ａであり、電圧Ｂは、図１に示す電圧Ｂであり、電圧Ｃは、図１に示すサンプリング電圧Ｃである。

図１に示すように、上記液晶駆動用サンプルホールド回路は、第１アナログスイッチ１と、第２アナログスイッチ２と、サンプリング用第１コンデンサ３と、サンプリング用第２コンデンサ４と、制御部としてのコントロール部（図示せず）と、アナログデジタルコンバータ（図示せず）で構成されている。上記第１アナログスイッチ１と第２アナログスイッチ２は、同一サイズのアナログスイッチである。また、上記サンプリング用第１コンデンサ３とサンプリング用第２コンデンサ４は、同一サイズのコンデンサである。

上記第１アナログスイッチ１の入力端子には入力電圧Ａが印加されるようになっている。また、上記サンプリング用第１コンデンサ３は、第１アナログスイッチ１の出力端子と、アースとの間に接続されている。また、上記第１アナログスイッチ１とサンプリング用第１コンデンサ３との間のノードには、配線の一端が接続されており、この配線の他端は、第２アナログスイッチ２の入力端子に接続されている。

上記サンプリング用第２コンデンサ４は、第２アナログスイッチ２の出力端子とアースとの間に接続されている。上記第２アナログスイッチ２とサンプリング用第２コンデンサ４との間のノードのアースに対する電位（ノードの電圧）は、サンプリング電圧Ｃとして取り出されるようになっている。

図１にＡで示す入力電圧は、DA変換機（デジタルアナログコンバータ）等により作成されたアナログ電圧である。この入力電圧Ａは、図２に示すように、時刻ｔ１と時刻ｔ６（＞ｔ１）のタイミングにて変化し、時刻ｔ１から時刻ｔ６までの期間は電圧が変化しないようになっている。詳細には、入力電圧Aは、時刻ｔ１にてレベルaからｂへ変化し、時刻ｔ６にてレベルｂからｃへと変化するようになっている。

図２にｔ２（＞ｔ１）で示す時刻は、サンプリングの開始タイミングである。すなわち、この液晶駆動用サンプルホールド回路においては、上記コントロール部が、時刻ｔ２に第１制御を行うようになっている。具体的には、時刻ｔ２に、上記コントロール部からの制御信号によって、第１アナログスイッチ１と第２アナログスイッチ２が同時にオンするようになっている。尚、この実施形態では、第１制御で第１アナログスイッチ１と第２アナログスイッチ２が同時にオンするようになっているが、第１制御においては、必ずしも第１アナログスイッチ１と第２アナログスイッチ２が同時にオンしなくても良い。

図２に示すように、第１および第２アナログスイッチ１,２がオンになっている間、すなわち、時刻ｔ２から時刻ｔ３（＞ｔ２）までの間には、サンプリング用第１コンデンサ３には、レベルｂの入力電圧Aが供給されるようになっている。また、同様に、サンプリング用第２コンデンサ４には、レベルｂの入力電圧Ｂが供給されるようになっている。

また、図２に示すように、時刻ｔ３に、第２制御が行われるようになっている。すなわち、時刻ｔ３に、上記コントロール部による制御信号によって、第２アナログスイッチ２がオフするようになっている。時刻ｔ３のタイミングにて、第２アナログスイッチ２がオフするため、第２アナログスイッチの寄生容量が変化し、第２アナログスイッチ２とサンプリング用第２コンデンサ４との間のノード電圧であるサンプリング電圧Ｃを、入力電圧であるレベルbの電圧からα１電圧ずれたレベルｅの電圧に変動してしまう。

尚、この時点では、入力端子にレベルｂの入力電圧Ａが印加されている。したがって、サンプリング用第１コンデンサ１に印加されている電圧はレベルｂの入力電圧Aであり、第１アナログスイッチ１とサンプリング用第１コンデンサ３との間の電圧Ｂは、レベルｂになっている。

次に、ｔ４（＞ｔ３）のタイミングにて、第３制御が行われるようになっている。すなわち、上記コントロール部による制御信号によって、第１アナログスイッチ１がオフするようになっている。時刻ｔ４のタイミングにて、第１アナログスイッチ１がオフするため、第１アナログスイッチの寄生容量が変化し第１アナログスイッチ１とサンプリング用第１コンデンサ３との間のノード電圧である電圧Ｂを入力電圧であるレベルｂの電圧からα２電圧ずれた電圧へ変動してしまう。ここで、回路の構成およびシーケンスにより、α１電圧とα２電圧は同じ電圧になるので、電圧Ｂのサンプリング電圧はレベルeとなる。

次に、ｔ５（＞ｔ４）のタイミングにて、第４制御が行われるようになっている。すなわち、上記コントロール部による制御信号によって、第２アナログスイッチ２がオンするようになっている。時刻ｔ５のタイミングにて、第２アナログスイッチ２がオンするため、第２アナログスイッチの寄生容量が変化し第２アナログスイッチ２とサンプリング用第２コンデンサ４との間のノード電圧である電圧Ｃがレベルｂの電圧からα３電圧ずれた電圧へ変動してしまう。このとき、α２とα３の電圧は同一電圧になる。このことを図３を用いて説明する。

図３は、本願の構成をモデル化したものである。また、図４は、図３に示されている第２アナログスイッチ２の具体的構成を示す図である。

図３において、２は、アナログスイッチであり、３は、第１コンデンサであり、４は、第２コンデンサである。第１コンデンサ３は、第２コンデンサ４と同一のコンデンサであり、容量は同じになっている。

図４に示されているように、アナログスイッチ２は、Pchトランジスタ（ｐチャンネルトランジスタ）８とNchトランジスタ（Ｎチャンネルトランジスタ）９とで構成されている。尚、図４において、１０は、アナログスイッチ２の寄生容量を示している。また、図３および図４において、Ａは、アナログスイッチ２のソースを示し、Ｂは、アナログスイッチ２のドレインを示している。また、図３および図４において、GPは、Pchトランジスタのゲート信号であり、GNは、Nchトランジスタのゲート信号を示している。

図５は、図３に示す構成の動作タイミングチャートを示す図である。図５において、Ａは、アナログスイッチ２のソースを示し、Ｂは、アナログスイッチ２のドレインを示している。また、図５において、GPは、Pchトランジスタのゲート信号であり、GNは、Nchトランジスタのゲート信号を示している。

図３に示す、第１および第２コンデンサ３,４は、アナログスイッチ２がONになっている状態で、何らかの手段で電荷が蓄えられ、アナログスイッチの両端の電位がＡになっているものとする。次にアナログスイッチ２をオフにすると、アナログスイッチのゲートとソース・ドレインとの電圧関係が変化するため、アナログスイッチ２の寄生容量が変化しα３電圧分変動する。

ここで注目すべきことは、リーク電圧が発生しなければ、オフの状態にした後、アナログスイッチを再度オン状態にしたとき、アナログスイッチのゲートとソース・ドレインとの電圧関係が元にもどるため、寄生容量の変動も元に戻り、コンデンサの電圧はもとの電圧Aにもどるということである。したがって、図３に示す構造ではON/OFFの切換を行ったとき、アナログスイッチの寄生容量が変動することにより、コンデンサの充電電圧が変わるものの、図５に示すように、再帰性を有することになる。

図３の状態を図１に当てはめた場合、２は、第２アナログスイッチであり、３は、サンプリング用第１コンデンサであり、４は、サンプリング用第２コンデンサに相当する。

ここで、図１の回路図および図２のシーケンスにおいて、ｔ４の第１アナログスイッチ１をオフの状態にした段階で、回路としては図３のアナログスイッチをオフにした場合と同じ状況になっている。

図３の当初の電圧が、図１の入力電圧Ａ（レベルｂ）と同じである場合、ゲート、ドレイン、ソース、バックゲートに印加されていた電圧は、略同じであるため、図１,２にα１およびα２で示される電圧と、図３にα３で示される電圧との間には、α１＝α２＝α３が成立することになる。

よって、上記実施形態のサンプルホールド回路において、図２のｔ５のタイミングにおいて、図１のアナログスイッチ２を再度ONした場合、電圧Ｂおよび電圧Ｃが、図３のモデルと同じく初期電圧のレベルｂになることが期待できるのである。

現実には、図２のタイムチャートｔ４時、図1の第２アナログスイッチ２の両端の電圧は、図３のアナログスイッチのOFF時点でのアナログスイッチの両端の電圧とはα１電圧分違うため、厳密にα１、α２電圧とα３電圧は同一ではなく若干の誤差が生じる。しかしながら、上記実施形態のサンプルホールド回路で生じる誤差は、従来のサンプルホールド回路で生じる誤差よりも格段に小さくて、液晶パネルによる表示を、従来よりも格段に精密に行うことができる。

図６は上記実施形態のサンプルホールド回路を備える液晶ドライバのブロック図である。

一度に６［Ｂｉｔ］×３（R・G・B）（＝１８［Ｂｉｔ］）の入力画像データが、液晶ドライバ１７に入力されるようになっている。上記DAコンバータ１２０は、液晶表示用のデジタルデータをアナログデータに変換して、アナログデータをアナログS／H回路１１へ出力するようになっている。また、アナログS／H回路１１は、DAコンバータ１２０からのアナログデータをサンプルホールドして液晶駆動電圧を出力するようになっている。

詳しくは、上記DAコンバータ１２０は、入力画像データを６４階調の電圧データで示されるアナログデータへ変換する。DAコンバータ１２０は３回路の変換機をもち、各色（R・G・B）のデータを一度に処理することができる。

図６に１２０で示すＤＡコンバータは、ＤＡ変換後のアナログ値を逐次アナログＳ／Ｈ回路に転送するようになっている。すなわち、入力画像データが取り込まれると、DAコンバータ１２０が動作して、入力画像データをアナログデータへ変換して、変換したアナログデータをアナログS／H回路１１へ出力する。

この変換タイミングは、制御部であるコントロール部１３で制御される。DAコンバータ１２０からアナログS／H回路１２１への出力は各色（R・G・B）一本の信号線にて伝送できる。

図６のブロック図は、図１２に示すブロック図と変わらないが、アナログS/H回路の構成が異なる。図７は、図６に１１で示すアナログS/H回路の構成を示す図である。尚、図７にＡで示す入力電圧は、図６に１２０で示すＤＡコンバータから出力されたものである。

図７に示すアナログS/H回路は、二つの図１に示すサンプルホールド回路が並列接続された構成になっている。詳細には、アナログS/H回路は、第１サンプルホールド回路１２と第２サンプルホールド回路１３とを有している。上記第１サンプルホールド回路１２が有するアナログスイッチ１,２および第２サンプルホールド回路１３が有するアナログスイッチ６,７は、全て同一のアナログスイッチである。また、第１サンプルホールド回路１２が有するサンプリング用コンデンサ３,４および第２サンプルホールド回路１３が有するサンプリング用コンデンサ８,９は、全て同一のコンデンサである。

第１サンプルホールド回路１２と第２サンプルホールド回路１３とが液晶駆動出力アンプ１０４の１入力に接続される。従来の構成図１１と同様に、片方のサンプルホールド回路が液晶駆動アンプを通じ液晶パネルを駆動している間に、他方のサンプルホールド回路が次段の駆動電圧をサンプルホールドするためである。図示しない切り替え回路により、液晶駆動電圧のホールドと、次段の電圧のサンプリングの切り替えを交互に行っている。

第１サンプルホールド回路１２と第２サンプルホールド回路１３とは、図示しない集積回路の一例としての同一の大規模集積回路（ＬＳＩ）に組み込まれている。アナログスイッチ１とアナログスイッチ２の夫々は、複数のトランジスタで構成され、この大規模集積回路において、アナログスイッチ１を構成する複数のトランジスタのレイアウトと、アナログスイッチ２を構成する複数のトランジスタのレイアウトとは、同じになっている。また、同様に、アナログスイッチ６とアナログスイッチ７の夫々は、複数のトランジスタで構成され、この大規模集積回路において、アナログスイッチ６を構成する複数のトランジスタのレイアウトと、アナログスイッチ７を構成する複数のトランジスタのレイアウトとは、同じになっている。

また、大規模集積回路において、サンプリング用コンデンサ３の構成部品（極板等）のレイアウトと、サンプリング用コンデンサ４の構成部品のレイアウトとは、等しくなっている。また、同様に、サンプリング用コンデンサ８の構成部品（極板等）のレイアウトと、サンプリング用コンデンサ９の構成部品のレイアウトとは、等しくなっている。

また、大規模集積回路において、第１サンプルホールド回路の本体部１２と第２サンプルホールド回路の本体部１３のレイアウト構成も同一になっている。

図７において、CK11A、CK21A、CK11B 、CK21Bは、図６に３３で示される制御部としてのコントロール部が、第１、第２サンプルホールド回路１２,１３のアナログスイッチ１,２,６,７に出力する制御信号を示しており、第１もしくは、第２のサンプルホールド回路どちらか一方が、図２と同様のシーケンスにて入力電圧をサンプルホールドするようになっている。サンプルホールドを行わない他方の回路は、電圧をホールドした状態を保つようになっている。

図８は、上記実施形態のサンプルホールド回路を液晶ドライバに適用した場合のタイミング図である。図８において、CK1A、CK1Bは、第１出力のアナログスイッチの制御信号であり、CK2A、CK2Bは、第２出力のアナログスイッチの制御信号であり、CKnA,CKnBは、第ｎ出力のアナログスイッチの制御信号である。また、図８において、括弧された数字、例えば、（２）や（６４）等は、階調電圧を示している。また、入力Ａは、入力される電圧であり、各出力毎に６４階調の電圧デジタルデータが入力されるようになっている。

図８に示すように、第１出力に制御信号が出力されると、次に、第２出力に制御信号が出力されるようになっている。例えば１００出力の場合においては、この後、第３出力、第４出力、・・・、第９９出力、および、第１００出力と、順に制御信号が出力され、第１００出力の後、第１出力に制御信号が出力されるようになっている。ここで、各出力の動作が、図２で説明したものと同様であることは勿論である。

上記実施形態のサンプルホールド回路が、集積回路の一部である場合、第１アナログスイッチ１と第２アナログスイッチ２を同一のアナログスイッチで構成し、かつ、サンプリング用第１コンデンサ３とサンプリング用第２コンデンサ４を同一のコンデンサで構成すると、サンプルホールド回路の誤差を小さく構成できる。

例えば、第１アナログスイッチ１を、ｐチャンネルトランジスタとｎチャンネルトランジスタで構成する。そして、更に、第１アナログスイッチ１の上記ｐチャンネルトランジスタと、第２アナログスイッチ２のｐチャンネルトランジスタ８（図４参照）とを同一のｐチャンネルトランジスタで構成すると共に、第１アナログスイッチ１の上記ｎチャンネルトランジスタと、第２アナログスイッチ２のｎチャンネルトランジスタ９（図４参照）とを同一のｎチャンネルトランジスタで構成する。また、サンプリング用第１コンデンサ３の上下極板面積および極板間距離と、サンプリング用第２コンデンサ４の上下極板面積および極板間距離を同一にする。このようにすると、各トランジスタがもつ寄生容量が同一になると共に、コンデンサ容量も同一になるため、サンプルホールド回路の誤差を小さく構成できる。

上記実施形態のサンプルホールド回路を、液晶駆動装置やアナログシグナルプロセッサ等の半導体装置に内蔵すると、液晶駆動装置やアナログシグナルプロセッサ等の半導体装置のサンプルホールド回路において、寄生容量に起因するサンプリング電圧誤差を補正し小さくでき、かつ、補正効果によりサンプルホールド回路におけるサンプリング容量を大きくする必要がなくなるため、チップサイズの縮小、サンプリング時間を低減できる。したがって、半導体装置の性能を格段に向上させることができる。

本発明の一実施形態の液晶駆動用サンプルホールド回路の回路図である。 上記実施形態の液晶駆動用サンプルホールド回路のタイムチャートである。 上記実施形態の液晶駆動用サンプルホールド回路の一部分の構成の一具体例を示す図である。 図３に示されている第２アナログスイッチの具体的構成を示す図である。 図３に示す構成の動作タイミングチャートを示す図である。 上記実施形態のサンプルホールド回路を備える液晶ドライバのブロック図である。 上記液晶ドライバが有するアナログS/H回路の構成を示す図である。 上記実施形態のサンプルホールド回路を液晶ドライバに適用した場合のタイミング図である。 一般的な液晶駆動回路（液晶ドライバ）を示すブロック図である。 サンプルホールド回路の回路構成を示す図である。 サンプルホールド回路の回路構成を示す図である。 図１０、１１に示すサンプルホールド回路を備えた液晶ドライバのブロック図である。 従来のサンプルホールド回路の回路構成を示す図である。 従来のサンプルホールド回路のタイミング図である。 従来のサンプルホールド回路の回路構成を示す図である。 従来のサンプルホールド回路の回路構成を示す図である。

符号の説明

１ 第１アナログスイッチ
２ 第２アナログスイッチ
３ サンプリング用第１コンデンサ
４ サンプリング用第２コンデンサ
１１ アナログＳ／Ｈ回路
３３ コントロール部
１０４ 液晶駆動出力アンプ
１２０ ＤＡコンバータ
Ａ 入力電圧

Claims (9)

1. 第１アナログスイッチと、
   上記第１アナログスイッチの出力端子とグランドとの間に接続されたサンプリング用第１コンデンサと、
   上記第１アナログスイッチと上記サンプリング用第１コンデンサとの間のノードに入力端子が接続された第２アナログスイッチと、
   上記第２アナログスイッチの出力端子とグランドとの間に接続されたサンプリング用第２コンデンサと、
   上記第１および第２アナログスイッチをオンにする第１制御を行った後、上記第１アナログスイッチがオンの状態で上記第２アナログスイッチを一旦オフにする第２制御を行い、続いて、上記第２アナログスイッチがオフの状態で上記第１アナログスイッチをオフにする第３制御を行い、続いて、上記第１アナログスイッチがオフの状態で上記第２アナログスイッチをオンにする第４制御を行う制御部と
   を備えることを特徴とするサンプルホールド回路。
2. 請求項１に記載のサンプルホールド回路において、
   上記制御部は、上記第１アナログスイッチの入力端子に印加される入力電圧が実質的に変化しない期間の間に、上記第１、第２、第３および第４制御を行うことを特徴とするサンプルホールド回路。
3. 請求項２に記載のサンプルホールド回路において、
   外部からの入力デジタルデータに基づいてアナログ電圧を出力するデジタルアナログコンバータを備え、
   上記入力電圧は、上記デジタルアナログコンバータから出力された上記アナログ電圧であることを特徴とするサンプルホールド回路。
4. 請求項１に記載のサンプルホールド回路において、
   上記サンプリング用第１コンデンサの容量は、上記サンプリング用第２コンデンサの容量と等しいことを特徴とするサンプルホールド回路。
5. 請求項１に記載のサンプルホールド回路において、
   上記第１アナログスイッチは、トランジスタから構成されると共に、上記第２アナログスイッチは、トランジスタから構成され、
   上記第１アナログスイッチを構成する上記トランジスタに起因する寄生容量は、上記第２アナログスイッチを構成する上記トランジスタに起因する寄生容量と等しいことを特徴とするサンプルホールド回路。
6. 請求項１に記載のサンプルホールド回路において、
   上記第１アナログスイッチは、第１のｐチャネルトランジスタと第１のｎチャネルトランジスタとからなると共に、上記第２アナログスイッチは、第２のｐチャネルトランジスタと第２のｎチャネルトランジスタとからなり、
   上記第１のｐチャネルトランジスタと上記第１のｎチャネルトランジスタとに起因する上記第１アナログスイッチの寄生容量は、上記第２のｐチャネルトランジスタと上記第２のｎチャネルトランジスタとに起因する上記第２アナログスイッチの寄生容量と等しいことを特徴とするサンプルホールド回路。
7. 請求項１に記載のサンプルホールド回路において、
   上記サンプリング用第１コンデンサおよび上記サンプリング用第２コンデンサは、同一の集積回路に組み込まれ、
   上記サンプリング用第１コンデンサは、上記サンプリング用第２コンデンサと略同一であることを特徴とするサンプルホールド回路。
8. 請求項７に記載のサンプルホールド回路において、
   上記第１アナログスイッチおよび上記第２アナログスイッチは、上記サンプリング用第１コンデンサおよび上記サンプリング用第２コンデンサが組み込まれている上記集積回路に組み込まれ、
   上記第１アナログスイッチは、複数のトランジスタで構成されると共に、上記第２アナログスイッチは、複数のトランジスタで構成され、
   上記第１アナログスイッチを構成する複数のトランジスタのレイアウトと、上記第２アナログスイッチを構成する複数のトランジスタのレイアウトとが等しいことを特徴とするサンプルホールド回路。
9. 請求項１に記載のサンプルホールド回路を備えることを特徴とする半導体装置。

Images