JP2006024784A - 半導体装置およびcmos集積回路装置 - Google Patents
半導体装置およびcmos集積回路装置 Download PDFInfo
- Publication number
- JP2006024784A JP2006024784A JP2004202201A JP2004202201A JP2006024784A JP 2006024784 A JP2006024784 A JP 2006024784A JP 2004202201 A JP2004202201 A JP 2004202201A JP 2004202201 A JP2004202201 A JP 2004202201A JP 2006024784 A JP2006024784 A JP 2006024784A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- stress
- film
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
- H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0167—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0184—Manufacturing their gate sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 前記ゲート電極を覆うように、応力を蓄積した応力蓄積絶縁膜が形成し、その際、前記応力蓄積絶縁膜のうち、前記ゲート電極を覆う部分の膜厚を、その外側の部分よりも増大させる。
【選択図】 図6
Description
Ghani, T., et al., IEDM 03, 978-980, June 10, 2003 K. Mistry, et al., Delaying Forever: Uniaxial Strained Silicon Transistors in a 90nm CMOS Technology, 2004 Symposium on VLSI Technology, pp.50-51
図6(A)は、本発明の第1の実施形態による、ゲート長が37nmのnチャネルMOSトランジスタ20の構成を示す。さらに図6(B)は、図6(A)のMOSトランジスタ20の特徴を説明するための比較例として、図1のMOSトランジスタ10と同一構造のnチャネルMOSトランジスタ20Aを、図6(A)と同じ参照符号を使って示す図である。
[第2の実施形態]
ところで、このようなnチャネル型MOSトランジスタを多数、前記拡散領域21c、21dが隣接するnチャネルMOSトランジスタ間で共有されるように隣接して配列した半導体集積回路において、図10(A),(B)の工程により前記SiN膜25をパターニングしようとする場合、前記nチャネルMOSトランジスタの繰り返しピッチに対して前記SiN膜25の膜厚が大きすぎると、図14に示すように隣接するレジストパターンR1の間隔を狭める必要があるが、このような近接して隣接するレジストパターンを露光するのは、近接効果のため困難である場合がある。
[第3の実施形態]
図18は、本発明の第3実施形態によるCMOS素子40の構成を示す。
[第4の実施形態]
図21は、本発明の第4実施形態によるCMOS素子60の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
[第5の実施形態]
ところで本発明の発明者は、本発明の基礎となる研究において、図1の従来のMOSトランジスタ構造から出発し、前記SiN応力膜15を複数のSiN膜要素の積層により形成した場合の、MOS構造中に生じる応力分布をシミュレーションにより検討した。
[第6の実施形態]
図28は、本実施例の第6実施形態によるn型MOSトランジスタ100の構成を示す。ただし図28中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載の要旨内において様々な変形・変更が可能である。
半導体基板と、
前記半導体基板中のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板中、前記ゲート電極の両側に形成された一対の拡散領域とよりなる半導体装置において、
前記ゲート電極の両側壁面には側壁絶縁膜が形成されており、
前記半導体基板上には前記ゲート電極および前記側壁絶縁膜を覆うように、応力を蓄積した応力蓄積絶縁膜が形成されており、
前記応力蓄積絶縁膜は、前記ゲート電極および前記側壁絶縁膜を覆うチャネル部分と、その外側の外側部分とを含み、前記応力蓄積絶縁膜は、前記チャネル部分において、前記外側部分よりも膜厚が増大していることを特徴とする半導体装置。
前記応力は、1GPaを超える絶対値を有することを特徴とする付記1記載の半導体装置。
前記応力蓄積絶縁膜は、複数の膜要素を積層した積層構造を有することを特徴とする付記1または2記載の半導体装置。
前記応力蓄積絶縁膜は、前記チャネル部分において、全体として20〜140nmの膜厚を有することを特徴とする付記1〜3のうち、いずれか一項記載の半導体装置。
前記応力蓄積絶縁膜は、前記外側部分において80nm以下の膜厚を有することを特徴とする付記1〜4のうち、いずれか一項記載の半導体装置。
前記応力蓄積絶縁膜は、前記外側部分において除去されていることを特徴とする付記1〜5のうち、いずれか一項記載の半導体装置。
前記応力蓄積絶縁膜はSiN膜であることを特徴とする付記1〜6のうち、いずれか一項記載の半導体装置。
前記一対の拡散領域は、n型拡散領域であることを特徴とする付記1〜7記載の半導体装置。
さらに前記応力蓄積絶縁膜上には、さらに別の絶縁膜および層間絶縁膜が順次形成されており、
前記層間絶縁膜中には、前記別の絶縁膜を貫通して、前記一対の拡散領域にコンタクトする一対のコンタクトプラグがそれぞれ形成されていることを特徴とする付記1〜8のうち、いずれか一項記載の半導体装置。
素子分離領域により第1の素子領域と第2の素子領域とを画成された半導体基板と、
前記第1の素子領域に形成されたnチャネルMOSトランジスタと、
前記第2の素子領域に形成されたpチャネルMOSトランジスタと
を含むCMOS集積回路装置であって、
前記nチャネルMOSトランジスタは、
前記第1の素子領域中の第1のチャネル領域上に第1のゲート絶縁膜を介して形成された第1のゲート電極と、
前記第1のゲート電極の側壁面を覆う一対の第1の側壁絶縁膜と、
前記半導体基板中、前記第1のゲート電極の両側に形成された一対のn型拡散領域よりなる第1の拡散領域対と
を含み、
前記pチャネルMOSトランジスタは、
前記第2の素子領域中の第2のチャネル領域上に第2のゲート絶縁膜を介して形成された第2のゲート電極と、
前記第2のゲート電極の側壁面を覆う一対の第2の側壁絶縁膜と、
前記半導体基板中、前記第2のゲート電極の両側に形成された一対のp型拡散領域よりなる第2の拡散領域対と
を含み、
前記第1の素子領域には、前記第1のゲート電極および前記第1の側壁絶縁膜を覆うように、引っ張り応力を蓄積した応力蓄積絶縁膜が形成されており、
前記応力蓄積絶縁膜は、前記第1のゲート電極および前記第1の側壁絶縁膜を覆うチャネル部分と、その外側の外側部分とを含み、前記応力蓄積絶縁膜は、前記チャネル部分において、前記外側部分よりも膜厚が増大していることを特徴とするCMOS集積回路装置。
前記応力蓄積絶縁膜は、複数の膜要素を積層した積層構造を有することを特徴とする付記10記載のCMOS集積回路装置。
前記応力蓄積絶縁膜は、前記チャネル部分において20〜140nmの膜厚を有することを特徴とする付記10または11記載のCMOS集積回路装置。
前記応力蓄積絶縁膜は、前記外側部分において、80nm以下の膜厚を有することを特徴とする付記10〜13のうち、いずれか一項記載のCMOS集積回路装置。
前記応力蓄積絶縁膜はさらに前記第2の素子領域において、前記第2のゲート電極および前記第2の側壁絶縁膜を覆い、前記応力蓄積膜は前記第2の素子領域において、前記第1の素子領域中、前記チャネル部分におけるよりも小さな膜厚を有することを特徴とする付記10〜13のうち、いずれか一項記載のCMOS集積回路装置。
前記応力蓄積絶縁膜は、前記外側部分および前記第2の素子領域において除去されていることを特徴とする付記10〜13のうち、いずれか一項記載のCMOS集積回路装置。
前記応力蓄積絶縁膜はSiN膜であることを特徴とする付記10〜15のうち、いずれか一項記載のCMOS集積回路装置。
さらに前記応力蓄積絶縁膜上にはさらに別の絶縁膜が、前記第1の素子領域においては前記応力蓄積絶縁膜の形状に整合した形状で、また前記第2の素子領域では、前記半導体基板表面の形状、および前記第2のゲート電極および前記第2の側壁絶縁膜よりなる第2ゲート構造の形状に整合した形状で形成されており、
前記別の絶縁膜上には層間絶縁膜が形成されており、
前記層間絶縁膜中には、前記別の絶縁膜を貫通して、前記第1の拡散領域対を構成する拡散領域にコンタクトする一対のコンタクトプラグが、また前記第2の拡散領域対を構成する拡散領域にコンタクトする別の一対のコンタクトプラグが、それぞれ形成されていることを特徴とする請求項15〜16のうち、いずれか一項記載のCMOS集積回路装置。
前記別の絶縁膜は、前記第2の素子領域において、前記第2の側壁絶縁膜に接することを特徴とする付記17記載のCMOS集積回路装置。
前記第2の素子領域中、前記一対のp型拡散領域は、SiGe混晶よりなることを特徴とする付記10〜18のうち、いずれか一項記載のCMOS集積回路装置。
半導体基板と、
前記半導体基板中のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板中、前記ゲート電極の両側に形成された一対の拡散領域とよりなる半導体装置において、
前記ゲート電極の両側壁面には側壁絶縁膜が形成されており、
前記半導体基板上には前記ゲート電極および前記側壁絶縁膜を覆うように、応力を蓄積した応力蓄積絶縁膜が形成されており、
前記応力蓄積絶縁膜は、各々同一符号の応力を蓄積した複数の絶縁膜の積層よりなることを特徴とする半導体装置。
11,21,41 基板
11a,11b,21a,21b,41a,41b,41e,41f LDD領域
11c、11d,21c,21d,41c,41d,41g,41h 拡散領域
12,22,42A,42B ゲート絶縁膜
13,23,43A,42B ゲート電極
13A,13B,23a,23b,43a,43b,43c,43d 側壁絶縁膜
14A,14B,14C,24A,24B,24C,44A,44B,44C,44D,44E,44F シリサイド層
15,25,45 応力蓄積絶縁膜
21A,41A,41B 素子領域
21B、41I 素子分離構造
23G,43GA,43GB ゲート構造
25a,25b,25c SiN膜
26,46 エッチングストッパ膜
27,47 層間絶縁膜
27A,27B コンタクトホール
28A,28B,48A,48B,48C,48D コンタクトプラグ
40A nチャネルMOSトランジスタ
40B pチャネルMOSトランジスタ
Claims (10)
- 半導体基板と、
前記半導体基板中のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板中、前記ゲート電極の両側に形成された一対の拡散領域とよりなる半導体装置において、
前記ゲート電極の両側壁面には側壁絶縁膜が形成されており、
前記半導体基板上には前記ゲート電極および前記側壁絶縁膜を覆うように、応力を蓄積した応力蓄積絶縁膜が形成されており、
前記応力蓄積絶縁膜は、前記ゲート電極および前記側壁絶縁膜を覆うチャネル部分と、その外側の外側部分とを含み、前記応力蓄積絶縁膜は、前記チャネル部分において、前記外側部分よりも膜厚が増大していることを特徴とする半導体装置。 - 前記応力蓄積絶縁膜は、前記外側部分において除去されていることを特徴とする請求項1記載の半導体装置。
- さらに前記応力蓄積絶縁膜上には、さらに別の絶縁膜および層間絶縁膜が順次形成されており、
前記層間絶縁膜中には、前記別の絶縁膜を貫通して、前記一対の拡散領域にコンタクトする一対のコンタクトプラグがそれぞれ形成されていることを特徴とする請求項1または2記載の半導体装置。 - 半導体基板と、
前記半導体基板中のチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板中、前記ゲート電極の両側に形成された一対の拡散領域とよりなる半導体装置において、
前記ゲート電極の両側壁面には側壁絶縁膜が形成されており、
前記半導体基板上には前記ゲート電極および前記側壁絶縁膜を覆うように、応力を蓄積した応力蓄積絶縁膜が形成されており、
前記応力蓄積絶縁膜は、各々同一符号の応力を蓄積した複数の絶縁膜の積層よりなることを特徴とする半導体装置。 - 素子分離領域により第1の素子領域と第2の素子領域とを画成された半導体基板と、
前記第1の素子領域に形成されたnチャネルMOSトランジスタと、
前記第2の素子領域に形成されたpチャネルMOSトランジスタと
を含むCMOS集積回路装置であって、
前記nチャネルMOSトランジスタは、
前記第1の素子領域中の第1のチャネル領域上に第1のゲート絶縁膜を介して形成された第1のゲート電極と、
前記第1のゲート電極の側壁面を覆う一対の第1の側壁絶縁膜と、
前記半導体基板中、前記第1のゲート電極の両側に形成された一対のn型拡散領域よりなる第1の拡散領域対と
を含み、
前記pチャネルMOSトランジスタは、
前記第2の素子領域中の第2のチャネル領域上に第2のゲート絶縁膜を介して形成された第2のゲート電極と、
前記第2のゲート電極の側壁面を覆う一対の第2の側壁絶縁膜と、
前記半導体基板中、前記第2のゲート電極の両側に形成された一対のp型拡散領域よりなる第2の拡散領域対と
を含み、
前記第1の素子領域には、前記第1のゲート電極および前記第1の側壁絶縁膜を覆うように、引っ張り応力を蓄積した応力蓄積絶縁膜が形成されており、
前記応力蓄積絶縁膜は、前記第1のゲート電極および前記第1の側壁絶縁膜を覆うチャネル部分と、その外側の外側部分とを含み、前記応力蓄積絶縁膜は、前記チャネル部分において、前記外側部分よりも膜厚が増大していることを特徴とするCMOS集積回路装置。 - 前記応力蓄積絶縁膜は、複数の膜要素を積層した積層構造を有することを特徴とする請求項5記載のCMOS集積回路装置。
- 前記応力蓄積絶縁膜はさらに前記第2の素子領域において、前記第2のゲート電極および前記第2の側壁絶縁膜を覆い、前記応力蓄積膜は前記第2の素子領域において、前記第1の素子領域中、前記チャネル部分におけるよりも小さな膜厚を有することを特徴とする請求項5または6記載のCMOS集積回路装置。
- 前記応力蓄積絶縁膜は、前記外側部分および前記第2の素子領域において除去されていることを特徴とする請求項5〜7のうち、いずれか一項記載のCMOS集積回路装置。
- さらに前記応力蓄積絶縁膜上にはさらに別の絶縁膜が、前記第1の素子領域においては前記応力蓄積絶縁膜の形状に整合した形状で、また前記第2の素子領域では、前記半導体基板表面の形状、および前記第2のゲート電極および前記第2の側壁絶縁膜よりなる第2ゲート構造の形状に整合した形状で形成されており、
前記別の絶縁膜上には層間絶縁膜が形成されており、
前記層間絶縁膜中には、前記別の絶縁膜を貫通して、前記第1の拡散領域対を構成する拡散領域にコンタクトする一対のコンタクトプラグが、また前記第2の拡散領域対を構成する拡散領域にコンタクトする別の一対のコンタクトプラグが、それぞれ形成されていることを特徴とする請求項5〜8のうち、いずれか一項記載のCMOS集積回路装置。 - 前記第2の素子領域中、前記一対のp型拡散領域は、SiGe混晶よりなることを特徴とする請求項5〜9のうち、いずれか一項記載のCMOS集積回路装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004202201A JP4444027B2 (ja) | 2004-07-08 | 2004-07-08 | nチャネルMOSトランジスタおよびCMOS集積回路装置 |
US11/020,578 US20060006420A1 (en) | 2004-07-08 | 2004-12-27 | Semiconductor device and a CMOS integrated circuit device |
TW093140918A TWI249844B (en) | 2004-07-08 | 2004-12-28 | Semiconductor device and a CMOS integrated circuit device |
CNB2004100820100A CN100386880C (zh) | 2004-07-08 | 2004-12-29 | 半导体器件与cmos集成电路器件 |
KR1020040115282A KR100637829B1 (ko) | 2004-07-08 | 2004-12-29 | 반도체 장치 및 cmos 집적 회로 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004202201A JP4444027B2 (ja) | 2004-07-08 | 2004-07-08 | nチャネルMOSトランジスタおよびCMOS集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006024784A true JP2006024784A (ja) | 2006-01-26 |
JP4444027B2 JP4444027B2 (ja) | 2010-03-31 |
Family
ID=35540379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004202201A Expired - Fee Related JP4444027B2 (ja) | 2004-07-08 | 2004-07-08 | nチャネルMOSトランジスタおよびCMOS集積回路装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060006420A1 (ja) |
JP (1) | JP4444027B2 (ja) |
KR (1) | KR100637829B1 (ja) |
CN (1) | CN100386880C (ja) |
TW (1) | TWI249844B (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150238A (ja) * | 2005-10-26 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007201370A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2007091316A1 (ja) * | 2006-02-08 | 2007-08-16 | Fujitsu Limited | pチャネルMOSトランジスタおよび半導体集積回路装置 |
JP2007227563A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008066484A (ja) * | 2006-09-06 | 2008-03-21 | Fujitsu Ltd | Cmos半導体装置とその製造方法 |
JP2008523626A (ja) * | 2004-12-10 | 2008-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高応力状態を有するデバイス及びそれに関連する方法 |
WO2008117431A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Microelectronics Limited | 半導体装置および半導体装置の製造方法 |
US7732839B2 (en) | 2005-10-26 | 2010-06-08 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
KR20100100837A (ko) * | 2007-10-31 | 2010-09-15 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 반도체 디바이스의 컨택 층 스택에 고도로 스트레스된 식각 물질 및 층간 유전체를 순차적으로 제공하는 것에 의한 스트레스 전이 |
JP2010531537A (ja) * | 2007-01-19 | 2010-09-24 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス |
JP2011014699A (ja) * | 2009-07-01 | 2011-01-20 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2011097069A (ja) * | 2010-12-13 | 2011-05-12 | Toshiba Corp | 半導体装置 |
US7952147B2 (en) | 2006-05-22 | 2011-05-31 | Samsung Electronics Co., Ltd. | Semiconductor device having analog transistor with improved operating and flicker noise characteristics and method of making same |
US10077468B2 (en) | 2008-04-15 | 2018-09-18 | Intron Biotechnology, Inc. | PCR primer capable of reducing non-specific amplification and PCR method using the PCR primer |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3975099B2 (ja) * | 2002-03-26 | 2007-09-12 | 富士通株式会社 | 半導体装置の製造方法 |
US20060160317A1 (en) * | 2005-01-18 | 2006-07-20 | International Business Machines Corporation | Structure and method to enhance stress in a channel of cmos devices using a thin gate |
WO2006087893A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | 基板処理方法および基板処理装置 |
US20070026599A1 (en) * | 2005-07-27 | 2007-02-01 | Advanced Micro Devices, Inc. | Methods for fabricating a stressed MOS device |
US8729635B2 (en) * | 2006-01-18 | 2014-05-20 | Macronix International Co., Ltd. | Semiconductor device having a high stress material layer |
US20070222035A1 (en) * | 2006-03-23 | 2007-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress intermedium engineering |
US9048180B2 (en) * | 2006-05-16 | 2015-06-02 | Texas Instruments Incorporated | Low stress sacrificial cap layer |
US7768041B2 (en) * | 2006-06-21 | 2010-08-03 | International Business Machines Corporation | Multiple conduction state devices having differently stressed liners |
KR100725376B1 (ko) | 2006-07-31 | 2007-06-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US7675118B2 (en) * | 2006-08-31 | 2010-03-09 | International Business Machines Corporation | Semiconductor structure with enhanced performance using a simplified dual stress liner configuration |
KR100809335B1 (ko) | 2006-09-28 | 2008-03-05 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
US20080116521A1 (en) | 2006-11-16 | 2008-05-22 | Samsung Electronics Co., Ltd | CMOS Integrated Circuits that Utilize Insulating Layers with High Stress Characteristics to Improve NMOS and PMOS Transistor Carrier Mobilities and Methods of Forming Same |
JP2008192686A (ja) * | 2007-02-01 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
CN101641792B (zh) * | 2007-02-22 | 2012-03-21 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
KR101109027B1 (ko) * | 2007-03-19 | 2012-01-31 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US7534678B2 (en) | 2007-03-27 | 2009-05-19 | Samsung Electronics Co., Ltd. | Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby |
US7902082B2 (en) | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
US7923365B2 (en) | 2007-10-17 | 2011-04-12 | Samsung Electronics Co., Ltd. | Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon |
JP2009200155A (ja) * | 2008-02-20 | 2009-09-03 | Nec Electronics Corp | 半導体装置及びその製造方法 |
CN101651140B (zh) * | 2008-08-12 | 2011-05-11 | 宜扬科技股份有限公司 | 一种具应力区的金属氧化半导体结构 |
DE102008059498B4 (de) * | 2008-11-28 | 2012-12-06 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Beschränkung von Verspannungsschichten, die in der Kontaktebene eines Halbleiterbauelements gebildet sind |
CN102110612B (zh) * | 2009-12-29 | 2013-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
FR2986369B1 (fr) * | 2012-01-30 | 2016-12-02 | Commissariat Energie Atomique | Procede pour contraindre un motif mince et procede de fabrication de transistor integrant ledit procede |
CN103594364B (zh) * | 2012-08-14 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN106298922A (zh) * | 2015-06-01 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
US10043903B2 (en) | 2015-12-21 | 2018-08-07 | Samsung Electronics Co., Ltd. | Semiconductor devices with source/drain stress liner |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521540B1 (en) * | 1999-07-01 | 2003-02-18 | Chartered Semiconductor Manufacturing Ltd. | Method for making self-aligned contacts to source/drain without a hard mask layer |
JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6573172B1 (en) * | 2002-09-16 | 2003-06-03 | Advanced Micro Devices, Inc. | Methods for improving carrier mobility of PMOS and NMOS devices |
JP2003273240A (ja) * | 2002-03-19 | 2003-09-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005353675A (ja) * | 2004-06-08 | 2005-12-22 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2006013322A (ja) * | 2004-06-29 | 2006-01-12 | Fujitsu Ltd | 半導体装置 |
JP2008504677A (ja) * | 2004-06-24 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改良した歪みシリコンcmosデバイスおよび方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4486943A (en) * | 1981-12-16 | 1984-12-11 | Inmos Corporation | Zero drain overlap and self aligned contact method for MOS devices |
JPH08316348A (ja) * | 1995-03-14 | 1996-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
US6368986B1 (en) * | 2000-08-31 | 2002-04-09 | Micron Technology, Inc. | Use of selective ozone TEOS oxide to create variable thickness layers and spacers |
JP4597479B2 (ja) * | 2000-11-22 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2002198368A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置の製造方法 |
JP2002217410A (ja) * | 2001-01-16 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
JP2003060076A (ja) * | 2001-08-21 | 2003-02-28 | Nec Corp | 半導体装置及びその製造方法 |
US7119404B2 (en) * | 2004-05-19 | 2006-10-10 | Taiwan Semiconductor Manufacturing Co. Ltd. | High performance strained channel MOSFETs by coupled stress effects |
US7488690B2 (en) * | 2004-07-06 | 2009-02-10 | Applied Materials, Inc. | Silicon nitride film with stress control |
-
2004
- 2004-07-08 JP JP2004202201A patent/JP4444027B2/ja not_active Expired - Fee Related
- 2004-12-27 US US11/020,578 patent/US20060006420A1/en not_active Abandoned
- 2004-12-28 TW TW093140918A patent/TWI249844B/zh not_active IP Right Cessation
- 2004-12-29 CN CNB2004100820100A patent/CN100386880C/zh not_active Expired - Fee Related
- 2004-12-29 KR KR1020040115282A patent/KR100637829B1/ko not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521540B1 (en) * | 1999-07-01 | 2003-02-18 | Chartered Semiconductor Manufacturing Ltd. | Method for making self-aligned contacts to source/drain without a hard mask layer |
JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2003273240A (ja) * | 2002-03-19 | 2003-09-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6573172B1 (en) * | 2002-09-16 | 2003-06-03 | Advanced Micro Devices, Inc. | Methods for improving carrier mobility of PMOS and NMOS devices |
JP2005353675A (ja) * | 2004-06-08 | 2005-12-22 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2008504677A (ja) * | 2004-06-24 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改良した歪みシリコンcmosデバイスおよび方法 |
JP2006013322A (ja) * | 2004-06-29 | 2006-01-12 | Fujitsu Ltd | 半導体装置 |
Non-Patent Citations (1)
Title |
---|
JPN7009005374, K.Mistry et al., "Delaying Forever:Uniaxial Straind Silicon Transistors in a 90nm CMOS Technology", 2004 Symposium on VLSI Technology, 2004, p.50−51 * |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008523626A (ja) * | 2004-12-10 | 2008-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高応力状態を有するデバイス及びそれに関連する方法 |
JP2007150238A (ja) * | 2005-10-26 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7732839B2 (en) | 2005-10-26 | 2010-06-08 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
JP2007201370A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP5092754B2 (ja) * | 2006-02-08 | 2012-12-05 | 富士通セミコンダクター株式会社 | pチャネルMOSトランジスタおよび半導体装置 |
WO2007091316A1 (ja) * | 2006-02-08 | 2007-08-16 | Fujitsu Limited | pチャネルMOSトランジスタおよび半導体集積回路装置 |
US8222701B2 (en) | 2006-02-08 | 2012-07-17 | Fujitsu Semiconductor Limited | P-channel MOS transistor and semiconductor integrated circuit device |
US8072031B2 (en) | 2006-02-08 | 2011-12-06 | Fujitsu Semiconductor Limited | P-channel MOS transistor and semiconductor integrated circuit device |
JP2007227563A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7952147B2 (en) | 2006-05-22 | 2011-05-31 | Samsung Electronics Co., Ltd. | Semiconductor device having analog transistor with improved operating and flicker noise characteristics and method of making same |
US8445968B2 (en) | 2006-05-22 | 2013-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device having analog transistor with improved operating and flicker noise characteristics and method of making same |
JP2008066484A (ja) * | 2006-09-06 | 2008-03-21 | Fujitsu Ltd | Cmos半導体装置とその製造方法 |
JP2010531537A (ja) * | 2007-01-19 | 2010-09-24 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス |
WO2008117431A1 (ja) * | 2007-03-27 | 2008-10-02 | Fujitsu Microelectronics Limited | 半導体装置および半導体装置の製造方法 |
JP5310543B2 (ja) * | 2007-03-27 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8604552B2 (en) | 2007-03-27 | 2013-12-10 | Fujitsu Semiconductor Limited | Semiconductor device and method for fabricating semiconductor device |
KR20100100837A (ko) * | 2007-10-31 | 2010-09-15 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 반도체 디바이스의 컨택 층 스택에 고도로 스트레스된 식각 물질 및 층간 유전체를 순차적으로 제공하는 것에 의한 스트레스 전이 |
KR101587194B1 (ko) | 2007-10-31 | 2016-01-20 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 반도체 디바이스의 컨택 층 스택에 고도로 스트레스된 식각 정지 물질 및 층간 유전체를 순차적으로 제공하는 것에 의한 스트레스 전이 |
US10077468B2 (en) | 2008-04-15 | 2018-09-18 | Intron Biotechnology, Inc. | PCR primer capable of reducing non-specific amplification and PCR method using the PCR primer |
JP2011014699A (ja) * | 2009-07-01 | 2011-01-20 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2011097069A (ja) * | 2010-12-13 | 2011-05-12 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI249844B (en) | 2006-02-21 |
US20060006420A1 (en) | 2006-01-12 |
TW200603383A (en) | 2006-01-16 |
KR100637829B1 (ko) | 2006-10-24 |
CN100386880C (zh) | 2008-05-07 |
JP4444027B2 (ja) | 2010-03-31 |
CN1719610A (zh) | 2006-01-11 |
KR20060004595A (ko) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4444027B2 (ja) | nチャネルMOSトランジスタおよびCMOS集積回路装置 | |
US9559204B2 (en) | Strained semiconductor device and method of making the same | |
CN100527421C (zh) | 应用自对准双应力层的cmos结构和方法 | |
US8338919B2 (en) | Semiconductor device with strain | |
CN100461454C (zh) | 半导体元件及形成半导体元件的方法 | |
KR101243996B1 (ko) | 응력이 가해진 mos 디바이스 제조방법 | |
US20070023795A1 (en) | Semiconductor device and method of fabricating the same | |
US20060214237A1 (en) | Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit | |
US8178929B2 (en) | Semiconductor device and method for fabricating the same | |
CN1612327A (zh) | 用于调节半导体器件的载流子迁移率的结构和方法 | |
US20070196972A1 (en) | Semiconductor device having carrier mobility raised by generating strain in channel region and its manufacture method | |
JP2009111200A (ja) | 半導体装置及びその製造方法 | |
US20080237725A1 (en) | Semiconductor device and method for manufacturing same | |
US20090020791A1 (en) | Process method to fabricate cmos circuits with dual stress contact etch-stop liner layers | |
US9379240B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007123518A (ja) | 半導体装置およびその製造方法 | |
US20090215277A1 (en) | Dual contact etch stop layer process | |
US20090090974A1 (en) | Dual stress liner structure having substantially planar interface between liners and related method | |
JP2008130963A (ja) | 半導体装置及びその製造方法 | |
US20100148272A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5299268B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP4590979B2 (ja) | 半導体装置及びその製造方法 | |
JP2007123358A (ja) | 半導体装置及びその製造方法 | |
US20060157783A1 (en) | Semiconductor device having trench isolation for differential stress and method therefor | |
US20070281432A1 (en) | Transistor and method of providing interlocking strained silicon on a silicon substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4444027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |