JP2005317631A

JP2005317631A - 電子回路基板

Info

Publication number: JP2005317631A
Application number: JP2004131381A
Authority: JP
Inventors: Kenji Nakatsuka; 健二中塚
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2004-04-27
Filing date: 2004-04-27
Publication date: 2005-11-10
Also published as: US20050237136A1; CN1691872A

Abstract

【課題】高周波領域でのマイクロストリップ線路のＱ値を改善した電子回路基板を提供すること。
【解決手段】電子回路基板１０は、第１の絶縁性ベース層１１と、絶縁性ベース層１１の下面に設けられた接地導体１２と、上下両面にマイクロストリップ線路１４，１５を設けて第１の絶縁性ベース層１１上に積層固定された絶縁性薄膜層１３と、絶縁性薄膜層１３上に積層固定された第２の絶縁性ベース層１６と、絶縁性ベース層１６の上面に設けられた導体パターン１７と、導体パターン１７上に実装された電子部品１８とを備えて概略構成されている。各マイクロストリップ線路１４，１５は絶縁性薄膜層１３との密着強度を確保するため対向面側が粗面化されているが、該対向面どうしの間には電位差が生じない。また、各マイクロストリップ線路１４，１５の対向面とは逆側の面は平坦面となっている。
【選択図】図１

Description

本発明は、マイクロストリップ線路を備えた電子回路基板に関する。

従来より、ＶＣＯ等の高周波機器に用いられる電子回路基板として、図３に示すように内層にマイクロストリップ線路を設けた多層基板が広く知られている。同図に示す電子回路基板１は、誘電体材料からなる第１の絶縁性ベース層２と、第１の絶縁性ベース層２の下面に設けられた接地導体３と、第１の絶縁性ベース層２の上面に設けられたマイクロストリップ線路４と、第１の絶縁性ベース層２上に積層固定された誘電体材料からなる第２の絶縁性ベース層５と、第２の絶縁性ベース層５の上面に設けられた導体パターン６と、導体パターン６上に実装された各種の電子部品７とを備えて概略構成されている。ここで、第１の絶縁性ベース層２の上面は、マイクロストリップ線路４との密着強度を確保するために予め粗面化処理しておくことが一般的である（例えば、特許文献１参照）。また、この種の電子回路基板１には、第２の絶縁性ベース層５を貫通して導体パターン６とマイクロストリップ線路４とを電気的に接続するバイアホール８が設けられている。
特開平９−８３１３７号公報（第３頁、図１）

前述した従来の電子回路基板１において、マイクロストリップ線路４の上面はほぼ平坦面であるが、密着強度を確保するために第１の絶縁性ベース層２の上面が粗面化処理されている関係上、マイクロストリップ線路４の下面は粗面化されて無数の凹凸が形成されている。具体的には、マイクロストリップ線路４の上面の表面粗度は０．５μｍ程度であるのに対し、上記粗面化処理の関係でマイクロストリップ線路４の下面の表面粗度は５〜１３μｍとかなり粗くなっている。そのため、接地導体３と対向して電磁界が集中するマイクロストリップ線路４の下面側において表面の粗さに起因する実効抵抗の増加が避けられず、マイクロストリップ線路４を流れる高周波電流の周波数が５００ＭＨｚ以上の場合には、このマイクロストリップ線路４の品質係数Ｑ値は大幅に低下してしまう。例えば、マイクロストリップ線路４を流れる高周波電流の周波数が２ＧＨｚのとき、このマイクロストリップ線路４の表面の粗さが３μｍ以上であると、表面が完全に平滑である場合と比べてＱ値は約半分に低下してしまう。

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、高周波領域でのマイクロストリップ線路のＱ値を改善した電子回路基板を提供することにある。

上述した目的を達成するため、本発明の電子回路基板では、絶縁性ベース層の片面に設けられた接地導体と、前記絶縁性ベース層の他面に積層固定された絶縁性薄膜層と、該絶縁性薄膜層の両面に相対向するように設けられた一対のマイクロストリップ線路とを備え、前記両マイクロストリップ線路が互いに電気的に接続されていると共に、前記絶縁性薄膜層と前記両マイクロストリップ線路との接合面が粗面化されている構成とした。

このように構成された電子回路基板は、一対のマイクロストリップ線路の対向面側を粗面化して絶縁性薄膜層との密着強度を確保しているので、各マイクロストリップ線路の対向面とは逆側の面をいずれも平坦面となすことができる。また、これら一対のマイクロストリップ線路の対向面（絶縁性薄膜層との接合面）どうしの間には電位差が生じないため、粗面化されている該対向面側にはほとんど高周波電流が流れない。すなわち、マイクロストリップ線路の前記平坦面が接地導体と対向して電磁界が集中する面となるため、マイクロストリップ線路の実効抵抗が表面の粗さによって不所望に増加する虞がなくなる。その結果、マイクロストリップ線路を流れる高周波電流の周波数が高い場合でも、このマイクロストリップ線路のＱ値の低下を抑制できてＣＮ比等の品質向上が図れる。

かかる構成の電子回路基板において、前記一対のマイクロストリップ線路は前記絶縁性薄膜層を貫通するバイアホールを介して電気的に接続されていることが好ましく、該絶縁性薄膜層は極力薄い層であることが好ましい。

また、かかる構成の電子回路基板において、前記絶縁性薄膜層の前記絶縁性ベース層側とは逆側の面に積層固定された第２の絶縁性ベース層を備え、該第２の絶縁性ベース層の前記絶縁性薄膜層側とは逆側の面を部品実装面となせば、高周波領域でのマイクロストリップ線路のＱ値を改善した多層基板が得られる。

本発明によれば、一対のマイクロストリップ線路の粗面化されている対向面側にはほとんど高周波電流が流れず、かつ、対向面とは逆側の面をいずれも平坦面となすことができるため、マイクロストリップ線路の実効抵抗が表面の粗さによって不所望に増加する虞がなくなる。それゆえ、高周波領域でのマイクロストリップ線路のＱ値を改善した電子回路基板を提供することができる。

実施の形態を図面を参照して説明すると、図１は本発明の実施形態例に係る電子回路基板の説明図である。同図に示す電子回路基板１０は、ＶＣＯ等の発振器に用いられる多層基板であって、ＦＲ−４等の誘電体材料からなる第１の絶縁性ベース層１１と、第１の絶縁性ベース層１１の下面に設けられた銅箔等からなる接地導体１２と、第１の絶縁性ベース層１１上に積層固定されたガラスエポキシ樹脂等からなる絶縁性薄膜層１３と、絶縁性薄膜層１３の上下両面に設けられた銅箔等からなる一対のマイクロストリップ線路１４，１５と、絶縁性薄膜層１３上に積層固定されたＦＲ−４等の誘電体材料からなる第２の絶縁性ベース層１６と、第２の絶縁性ベース層１６の上面に設けられた銅箔等からなる導体パターン１７と、導体パターン１７上に実装された各種の電子部品１８とを備えて概略構成されている。

また、かかる電子回路基板１０において、上下一対のマイクロストリップ線路１４，１５は絶縁性薄膜層１３を介して相対向する位置に延設されており、この絶縁性薄膜層１３の両面は各マイクロストリップ線路１４，１５との密着強度を確保するために予め粗面化処理されている。したがって、各マイクロストリップ線路１４，１５の対向面（絶縁性薄膜層１３との接合面）側は粗面化されて無数の凹凸が形成されており、その表面粗度は５〜１３μｍとかなり粗くなっている。これら一対のマイクロストリップ線路１４，１５は、絶縁性薄膜層１３を貫通するバイアホール１９を介して互いに電気的に接続されていると共に、第２の絶縁性ベース層１６を貫通するバイアホール２０を介して導体パターン１７と電気的に接続されている。つまり、この電子回路基板１０のマイクロストリップ線路構造は、内層に配設する線路導体として、絶縁性薄膜層１３を介して対向する一対のマイクロストリップ線路１４，１５を用いている。

なお、本実施形態例では、第１および第２の絶縁性ベース層１１，１６の厚みをそれぞれ約５００μｍ、絶縁性薄膜層１３の厚みを約５０μｍに設定している。また、各マイクロストリップ線路１４，１５の対向面とは逆側の面は、表面粗度が０．５μｍ程度の平坦面となっている。

このように構成された電子回路基板１０は、一対のマイクロストリップ線路１４，１５の対向面側が粗面化されているため、各マイクロストリップ線路１４，１５と絶縁性薄膜層１３との密着強度は十分に確保されている。ただし、各マイクロストリップ線路１４，１５の対向面どうしの間には電位差が生じないため、粗面化されている該対向面側にはほとんど高周波電流が流れない。一方、各マイクロストリップ線路１４，１５の対向面とは逆側の面がいずれも平坦面となっている。つまり、マイクロストリップ線路１５の下面（平坦面）が第１の絶縁性ベース層１１を介して接地導体１２と対向し、かつ、マイクロストリップ線路１４の上面（平坦面）が第２の絶縁性ベース層１６を介して導体パターン１７の接地導体部と対向しているので、各マイクロストリップ線路１４，１５の該平坦面が電磁界が集中する面となる。

したがって、本実施形態例に係る電子回路基板１０は、各マイクロストリップ線路１４，１５の実効抵抗が表面の粗さによって不所望に増加する虞がなく、各マイクロストリップ線路１４，１５を流れる高周波電流の周波数が約２ＧＨｚのとき、前述した従来構造のように内層に配設する線路導体が１本のマイクロストリップ線路のみである場合と比べて、Ｑ値は約２０％高まる。より詳細に述べると、各マイクロストリップ線路１４，１５の対向面とは逆側の面がいずれも平坦面ではなく粗面化されている比較例と比べた場合、本実施形態例はＱ値が約２５％高まる。その反面、本実施形態例では約５０μｍ厚の絶縁性薄膜層１３を介在させているので、多層基板全体の厚みが一定であれば第１および第２の絶縁性ベース層１１，１６の厚みを若干減らさなければならず、その影響でＱ値は約５％低下する。それゆえ、本実施形態例を前述した従来構造と比べた場合、Ｑ値は約２０％高まり、ＣＮ比等の品質向上が図れる。

なお、本発明は多層基板に限定されるものでなく、図２に示すような単層の電子回路基板２０であっても前記実施形態例と同様の効果が得られる。すなわち、図２に示す電子回路基板２０では、下面に接地導体１２を設けた絶縁性ベース層１１上に、上下両面にマイクロストリップ線路１４，１５を設けた絶縁性薄膜層１３が積層固定されており、各マイクロストリップ線路１４，１５がバイアホール１９を介して電気的に接続されている。そして、絶縁性薄膜層１３との密着強度を確保するために各マイクロストリップ線路１４，１５の対向面側は粗面化されているが、各マイクロストリップ線路１４，１５の対向面とは逆側の面はいずれも平坦面となっている。この場合も、各マイクロストリップ線路１４，１５の粗面化されている対向面側にはほとんど高周波電流が流れないので、マイクロストリップ線路１４，１５の実効抵抗が表面の粗さによって不所望に増加する虞がなくなってＱ値を改善することができる。

本発明の実施形態例に係る電子回路基板の説明図である。本発明の他の実施形態例に係る電子回路基板の説明図である。従来例に係る電子回路基板の説明図である。

符号の説明

１０，２０電子回路基板
１１第１の絶縁性ベース層
１２接地導体
１３絶縁性薄膜層
１４，１５マイクロストリップ線路
１６第２の絶縁性ベース層
１７導体パターン
１８電子部品

Claims

絶縁性ベース層の片面に設けられた接地導体と、前記絶縁性ベース層の他面に積層固定された絶縁性薄膜層と、該絶縁性薄膜層の両面に相対向するように設けられた一対のマイクロストリップ線路とを備え、前記両マイクロストリップ線路が互いに電気的に接続されていると共に、前記絶縁性薄膜層と前記両マイクロストリップ線路との接合面が粗面化されていることを特徴とする電子回路基板。
請求項１の記載において、前記一対のマイクロストリップ線路が前記絶縁性薄膜層を貫通するバイアホールを介して電気的に接続されていることを特徴とする電子回路基板。
請求項１または２の記載において、前記絶縁性薄膜層の前記絶縁性ベース層側とは逆側の面に積層固定された第２の絶縁性ベース層を備え、該第２の絶縁性ベース層の前記絶縁性薄膜層側とは逆側の面を部品実装面となしたことを特徴とする電子回路基板。