JP2005142284A - 半導体装置 - Google Patents

Abstract

【課題】 半導体装置を薄型化し、また信頼性を向上させる。
【解決手段】 半導体装置１は、封止樹脂部２と、封止樹脂部２によって封止された半導体チップ３と、複数のリード４と、封止樹脂部２によって封止されかつ複数のリード４と半導体チップ３の表面の複数の電極３ａとを電気的に接続する複数のボンディングワイヤ６とを備えている。半導体チップ３は、リード４のインナリード部４ｇの下面に絶縁性の接合材７を介して接合されている。封止樹脂部２の裏面２ｂでは、半導体チップ３の裏面３ｃと各リード４の下部露出面４ｅとが露出し、封止樹脂部２の表面２ａでは、各リード４の上部露出面４ｄが露出している。
【選択図】 図４

Description

本発明は、半導体装置に関し、特に、半導体パッケージ形態の半導体装置に適用して有効な技術に関する。

リードフレームのダイパッド部（タブ）上に半導体チップを搭載し、リードフレームのリード部と半導体チップの表面の電極とをワイヤボンディングした後、樹脂封止を行い、各個片に切断してＱＦＮ（Quad Flat Non leaded package）形態の半導体装置が製造される。ＱＦＮ形態の半導体装置の実装面では、リードフレームのリード部の一部が、外部端子として封止樹脂から露出している。

特開平１０−２７０６２８号公報には、半導体チップが搭載されるリードフレームのアウタリード部を他の部分よりも厚く形成し、そのアウタリード部の外側面をモールド樹脂の側面より露出させた半導体装置に関する技術が記載されている（特許文献１参照）。

特開平９−９２７７５号公報には、リードフレームを半導体チップと略同一サイズとし、リードフレームのインナリードの表面にコイニングを施して厚みを減らしたコイニング部を形成し、両面接着テープを介してリードフレームと半導体チップとを端面を合わせて貼り付け、インナリードのコイニング部と半導体チップのボンディングパッドとをボンディングワイヤで接続し、半導体チップの表面にモールド樹脂を封止し、封止樹脂表面にアウタリードの表面のみを露出させた半導体装置に関する技術が記載されている（特許文献２参照）。
特開平１０−２７０６２８号公報 特開平９−９２７７５号公報

本発明者の検討によれば、次のことが分かった。

ＱＦＮ形態の半導体装置の封止樹脂の表面および裏面の両面でリード部を露出させて表面および裏面の両面に外部端子を設けることで、複数の半導体装置を積層して使用することが可能になる。そのような積層型の半導体装置では、個々の半導体装置の厚みが厚いと複数の半導体装置を積層したときの積層構造全体の厚みがかなり厚くなり、そのような積層構造を有した電子機器の小型化や薄型化を困難にしてしまう。このため、積層型の半導体装置では、個々の半導体装置をできるだけ薄くすることが望まれる。また、複数の半導体装置を積層した場合には、積層した半導体装置内に熱がこもりやすく、半導体装置の信頼性が低下しやすくなる。例えば、封止樹脂と半導体チップの界面に水分がたまると、封止樹脂が剥離しやすくなる。

本発明の目的は、半導体装置の薄型化を可能とする技術を提供することにある。

本発明の他の目的は、半導体装置の信頼性を向上できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、複数のリード部と、複数のリード部に接合された半導体チップと、複数のリード部と半導体チップの複数の電極とを電気的に接続する複数のワイヤと、それらを封止する封止樹脂部とを有し、封止樹脂部の第１面で各リード部が露出し、封止樹脂部の第１面とは逆側の第２面で各リード部と半導体チップとが露出しているものである。

また、本発明は、複数のリード部と、複数のリード部に接合された半導体チップと、複数のリード部と半導体チップの複数の電極とを電気的に接続する複数のワイヤと、それらを封止する封止樹脂部とを有し、封止樹脂部の第１面で各リード部が露出し、封止樹脂部の第１面とは逆側の第２面で各リード部と半導体チップとが露出している半導体パッケージを複数具備し、これらの複数の半導体パッケージが積み重ねられ、上側の半導体パッケージの各リードの露出面と下側の半導体パッケージの各リードの露出面とが電気的に接続されたものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

複数のリード部と、複数のリード部に接合された半導体チップと、複数のリード部と半導体チップの複数の電極とを電気的に接続する複数のワイヤと、それらを封止する封止樹脂部とを有し、封止樹脂部の第１面で各リード部が露出し、封止樹脂部の第１面とは逆側の第２面で各リード部と半導体チップとが露出していることにより、半導体装置を薄型化することができる。また、半導体装置の信頼性を向上することができる。

また、複数のリード部と、複数のリード部に接合された半導体チップと、複数のリード部と半導体チップの複数の電極とを電気的に接続する複数のワイヤと、それらを封止する封止樹脂部とを有し、封止樹脂部の第１面で各リード部が露出し、封止樹脂部の第１面とは逆側の第２面で各リード部と半導体チップとが露出している半導体パッケージを複数具備し、これらの複数の半導体パッケージが積み重ねられ、上側の半導体パッケージの各リードの露出面と下側の半導体パッケージの各リードの露出面とが電気的に接続されていることにより、半導体装置を薄型化することができる。また、半導体装置の信頼性を向上することができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

本実施の形態の半導体装置を図面を参照して説明する。

図１は、本発明の一実施の形態である半導体装置１の平面図（上面図）であり、図２はその底面図（裏面図）、図３はその平面（上面）透視図、図４はその断面図である。図３は、封止樹脂部２を透視したときの平面（上面）図に対応する。また、図１〜図３のＡ−Ａ線の断面が図４にほぼ対応する。

本実施の形態の半導体装置（半導体パッケージ）１は、樹脂封止形で、面実装形の半導体パッケージであり、例えばＱＦＮ（Quad Flat Non leaded package）形態の半導体装置である。

図１〜図４示される本実施の形態の半導体装置１は、封止樹脂部（封止部）２と、封止樹脂部２によって封止された半導体チップ（半導体素子）３と、導電体によって形成された複数のリード（リード部）４と、封止樹脂部２によって封止されかつ複数のリード４と半導体チップ３の表面の複数の電極（ボンディングパッド、パッド電極）３ａとを電気的に接続する複数のボンディングワイヤ６とを備えている。

封止樹脂部２は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂部２を形成することができる。封止樹脂部２により、半導体チップ３、リード４およびボンディングワイヤ６が封止され、保護される。

半導体チップ３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ３に分離したものである。例えばＳＲＡＭ（Static Random Access Memory）回路を形成した半導体チップ（ＳＲＡＭチップ）などを半導体チップ３として用いることができる。

半導体チップ３の表面（半導体素子形成側の主面）３ｂには、複数の電極３ａが形成されている。電極３ａは、半導体チップ３に形成された半導体素子または半導体集積回路に電気的に接続されている。半導体チップ３の表面３ｂの各電極３ａには、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ６の一端が接続され、ボンディングワイヤ６の他端はリード４に接続されている。従って、半導体チップ３の表面３ｂの各電極３ａは、各リード４に、ボンディングワイヤ６を介して電気的に接続されている。

複数のリード４は半導体チップ３の周囲に配置され、その一部（先端部分）が半導体チップ３の表面３ｂ上に位置（延在）している。リード４は、封止樹脂部２に埋め込まれたインナリードと、封止樹脂部２の表面２ａまたは裏面２ｂに露出するアウタリードとの両者の機能を兼ねている。すなわち、封止樹脂部２によって封止され、リード４のボンディング部として機能し得るリード４の半導体チップ３上に位置（延在）する側の端部（先端部）４ａ近傍領域の上面４ｂ（すなわちインナリード部４ｇの上面４ｂ）に、ボンディングワイヤ６が接続（接合）され、封止樹脂部２の表面２ａに、外部接続用端子部として機能し得るリード４の上面の露出部である上部露出面（上部接続面）４ｄが露出し、封止樹脂部２の裏面２ｂに、外部接続用端子部として機能し得るリード４の下面の露出部である下部露出面（下部接続面）４ｅが露出している。リード４のボンディングワイヤ６を接続する領域には、ボンディングワイヤ６の接続を容易にするためにめっき層（例えば銀めっき層）を形成することもできる。リード４の上部露出面４ｄおよび下部露出面４ｅは、略長方形状または略正方形状を有している。

上記のように、リード４は半導体チップ３上まで延在しており、各リード４は、一部が半導体チップ３上に位置している。このため、半導体チップ３とリード４とが平面的にオーバーラップした構造となっている。リード４の半導体チップ３上に延在する側の端部４ａ近傍領域の下面４ｃに（すなわちリード４のインナリード部４ｇの先端部の下面４ｃに）、半導体チップ３の表面３ｂが接合材７を介して接合または接着されている。従って、半導体チップ３は、半導体チップ３の表面３ｂが上方を向くように、リード４の端部４ａ近傍領域の下面４ｃ（すなわちリード４のインナリード部４ｇの先端部の下面４ｃ）に吊り下げられた構造になっており、半導体チップ３を搭載するチップ搭載部としてのタブ（ダイパッド）は形成されていない。半導体チップ３の裏面（半導体素子形成側の主面である表面３ｂとは逆側の主面）３ｃは、封止樹脂部２から露出している。すなわち、封止樹脂部２の裏面２ｂで半導体チップ３の裏面３ｃが露出している。また、接合材７としては、例えばポリイミドなどからなる絶縁性テープまたは絶縁ペーストなどの絶縁性の接合材を用いることができる。接合材７として絶縁性の接合材を用いることで、半導体チップ３とリード４との間の短絡などを防止し、半導体装置の信頼性をより向上することができる。また、隣り合うリード４間は封止樹脂部２を構成する材料により満たされており、互いに接触しないようになっている。

半導体チップ３の電極３ａは、表面３ｂのうちの内部領域または比較的中央に近い領域に配置されている。リード４はその端部４ａが半導体チップ３の表面３ｂ上に延在しており、例えば電極３ａの比較的近くにリード４の端部４ａを配置することができるので、ボンディングワイヤ６の長さを比較的短くすることができ、ボンディングワイヤ６のインダクタンス成分によるノイズを低減することができる。

リード４の半導体チップ３上に延在する側の端部４ａとは逆側の端部として、リード４の切断面（側面、端面）４ｆが封止樹脂部２の切断面（側面）２ｃで露出している。リード４の切断面４ｆおよび封止樹脂部２の切断面２ｃは、半導体装置を製造する際の切断工程により生じた側面（端面）である。

また、図４などからも分かるように、リード４は、半導体チップ３上に位置して半導体チップ３に接着されている側とは逆側の端部近傍領域（上部露出面４ｄおよび下部露出面４ｅに対応する領域）においてその厚みが相対的に厚くなり、それ以外の領域ではリード４の上面側と下面側とをハーフエッチングすることなどにより厚みが相対的に薄くなるように形成されている。このため、封止樹脂部２を形成した際には、封止樹脂部２の表面２ａでは、厚みが相対的に厚いリード４の上部露出面４ｄが露出し、封止樹脂部２の裏面２ｂでは、厚みが相対的に厚いリード４の下部露出面４ｅが露出し、上部露出面４ｄおよび下部露出面４ｅ以外の、厚みが相対的に薄くなっている領域であるインナリード部４ｇは封止樹脂部２内に封止される。このような加工は、金型（プレス、コイニングなど）により行うことも可能である。また、リード４の上部露出面４ｄを封止樹脂部２の表面２ａと略同一平面とし、リード４の下部露出面４ｅを封止樹脂部２の裏面２ｂと略同一平面とすることができるが、リード４の下部露出面４ｅを封止樹脂部２の裏面２ｂから若干突出させることもできる。

また、リード４のうち、Ｖｃｃ端子（電源電位に電位固定される電源電位端子）として機能し得るリード１４ａは、その先端部（切断面４ｆとは逆側の端部）でＶｃｃ用のバスバー（バスバーリード）１５ａに連結または一体化されており、Ｖｓｓ端子（基準電位に電位固定される基準電位端子）として機能し得るリード１４ｂは、その先端部（切断面４ｆとは逆側の端部）でＶｓｓ用のバスバー（バスバーリード）１５ｂに連結または一体化されている。Ｖｃｃ用のバスバー１５ａは、半導体チップ３の表面３ｂ上を電極３ａの配列方向に沿って延在し、リード１４ａ側の他のリード４の端部４ａと半導体チップ３の電極３ａとの間に配置されている。Ｖｓｓ用のバスバー１５ｂは、半導体チップ３の表面３ｂ上を電極３ａの配列方向に沿って延在し、リード１４ｂ側の他のリード４の端部４ａと半導体チップ３の電極３ａとの間に配置されている。バスバー１５ａ，１５ｂは、ボンディングワイヤ６を介して、半導体チップ３の電極３ａに電気的に接続されている。また、バスバー１５ａ，１５ｂに連結されていないリード４（すなわちリード１４ａ，１４ｂ以外のリード４）に接続されたボンディングワイヤ６は、バスバー１５ａ，１５ｂを越えるようにして半導体チップ３の電極３ａに接続することができる。半導体チップ３の表面３ｂは、リード４の半導体チップ３上に延在する側の端部４ａ近傍領域の下面４ｃ（すなわちリード４のインナリード部４ｇの先端部の下面４ｃ）と、バスバー１５ａ，１５ｂの下面とに、接合材７を介して接合または接着されている。従って、半導体チップ３は、半導体チップ３の表面３ｂが上方を向くように、リード４の端部４ａ近傍領域（インナリード部４ｇの先端部）と、バスバー１５ａ，１５ｂとに吊り下げられた構造になっている。

上記のように、封止樹脂部２の表面２ａおよび裏面２ｂで各リード４の上部露出面４ｄおよび下部露出面４ｅが露出して半導体装置１の外部端子（外部接続用端子）を構成するので、封止樹脂部２の表面２ａまたは裏面２ａ（すなわち半導体装置１の表面または裏面）が、半導体装置１の実装面となる。また、封止樹脂部２の表面２ａおよび裏面２ａで露出するリード４の上部露出面４ｄおよび下部露出面４ｅ上にはめっき（半田めっき）層が形成されているが、理解を簡単にするために、めっき層の図示を省略している。リード４の上部露出面４ｄおよび下部露出面４ｅ上にめっき層が形成されていることで、半導体装置１を基板（外部基板、マザーボード）などに実装する際に、基板上の端子または導体パターンと半導体装置１の端子（リード４の上部露出面４ｄまたは下部露出面４ｅ）との間の電気的接続の信頼性を向上することができる。

図５は、上記のような半導体装置１を基板２１上に実装した状態を示す断面図である。なお、図５は、図４に対応する断面図である。

図５に示されるように、半導体装置１を基板（外部基板、マザーボード）２１に実装する際には、基板２１上に形成された導体パターン（端子、導体部）２２に、半導体装置１の外部端子であるリード４の下部露出面４ｅが、半田などからなる導電性の接合材２３を介して接合され、電気的に接続される。図５においては、リード４の下部露出面４ｅが半導体装置１の外部端子として機能している。

本実施の形態の半導体装置１は、リード４の上部露出面４ｄが封止樹脂部２の表面２ａ（すなわち半導体装置１の表面）で露出しており、このリード４の上部露出面４ｄも半導体装置１の外部端子として機能することができる。従って、半導体装置１上に他の半導体装置を搭載（積層）し、その外部端子を半導体装置１のリード４の上部露出面４ｄに電気的に接続することもできる。

図６は、上記のような半導体装置（半導体パッケージ）１を複数用意し、それらを積層または積み重ねて基板２１上に実装した状態を示す断面図である。なお、図６は、図５に対応する断面図である。

図６では、基板（外部基板、マザーボード）２１上に、複数の半導体装置１（図６では半導体装置１ａ，１ｂ，１ｃ）が積層されて（積み重ねられて）実装されている。各半導体装置１ａ，１ｂ，１ｃは、図１〜図４の半導体装置１とほぼ同様の構成を有している。

図６に示されるように、半導体装置１ａのリード４の下部露出面４ｅが、基板２１上に形成された導体パターン（端子、導体部）２２に、半田などからなる導電性の接合材２３を介して接合され、電気的に接続されている。半導体装置１ａ上に半導体装置１ｂが搭載され、上側（上段側）の半導体装置１ｂのリード４の下部露出面４ｅが、下側（下段側）の半導体装置１ａの上面で露出する半導体装置１ａのリード４の上部露出面４ｄに、半田などからなる導電性の接合材（図示省略）を介して接合され、電気的に接続されている。半導体装置１ｂ上に半導体装置１ｃが搭載され、上側（上段側）の半導体装置１ｃのリード４の下部露出面４ｅが、下側（下段側）の半導体装置１ｂの上面で露出する半導体装置１ｂのリード４の上部露出面４ｄに、半田などからなる導電性の接合材（図示省略）を介して接合され、電気的に接続されている。すなわち、複数の半導体装置１を積層し（積み重ね）、上側（上段側）の半導体装置１のリード４の下部露出面４ｅを下側（下段側）の半導体装置１のリード４の上部露出面４ｄに、半田などからなる導電性の接合材を介して接続（接合）している。半導体装置１ａと半導体装置１ｂ間、および半導体装置１ｂと半導体装置１ｃ間は、リード４の上部露出面４ｄおよび下部露出面４ｅ上に設けられた半田めっき層（図示せず）をリフローすることで、接続（接合）することができる。このようにして、半導体装置１ａのリード４と、半導体装置１ｂのリード４と、半導体装置１ｃのリード４とが電気的に接続される。なお、図６では、３つの半導体装置１、すなわち半導体装置１ａ，１ｂ，１ｃが積層されているが、積層される半導体装置１の数は３つに限定されるものではなく、適宜変更可能であり、２つ以上の任意の数の半導体装置１を積層することができる。また、図５に示されるように、半導体装置１を単独で使用し、積層することなく基板２１に実装して使用することもできる。

本実施の形態の半導体装置１は、上面および下面の両面に外部端子（外部接続用端子）、ここでは上部露出面４ｄおよび下部露出面４ｅを有しているので、図６に示されるように、複数の半導体装置１を積層することが容易に可能となる。

また、リード４の上部露出面４ｄを封止樹脂部２の表面２ａと略同一平面とし、リード４の下部露出面４ｅを封止樹脂部２の裏面２ｂと略同一平面とすることができるが、リード４の下部露出面４ｅを封止樹脂部２の裏面２ｂから若干突出させることもできる。リード４の下部露出面４ｅを封止樹脂部２の裏面２ｂから若干突出させることで、図６に示されるように複数の半導体装置１を積層した場合に、上側の半導体装置１のリード４の下部露出面４ｅを下側の半導体装置１のリード４の上部露出面４ｄに、より確実に接続することが可能になる。これにより、半導体装置を実装した際の電気的接続の信頼性をより向上することができる。

本実施の形態の半導体装置１では、上記のように、半導体チップ３は、半導体チップ３の表面３ｂが上方を向くように、リード４の端部４ａ近傍領域（インナリード部４ｇの先端部およびバスバー１５ａ，１５ｂ）に吊り下げられた構造になっており、半導体チップ３を搭載するチップ搭載部としてのタブ（ダイパッド）は形成されていない。そして、半導体チップ３の裏面３ｃは、封止樹脂部２から露出している。すなわち、封止樹脂部２の裏面２ｂで半導体チップ３の裏面３ｃが露出している。半導体チップ３を搭載するためのタブを設けず、更に半導体チップ３の裏面３ｃ上に封止樹脂部２の材料が存在しないので、封止樹脂部２の厚みを薄くすることができ、半導体装置１の厚みを薄くすることができる。このため、半導体装置１の薄型化を実現できる。

特に、図６に示されるように、基板２１上に複数の半導体装置（半導体パッケージ）１を積層する（積み重ねる）場合、各半導体装置１の厚みが厚いと、全体の厚みがかなり厚くなってしまい、そのような積層した半導体装置（半導体パッケージ）を有する電子機器（半導体装置）の小型化や薄型化には不利となる。このため、積層して使用され得る（積層型の）半導体装置（半導体パッケージ）１においては、各半導体装置１の厚みをできるだけ薄くすることが望まれる。本実施の形態では、封止樹脂部２の裏面２ｂで半導体チップ３の裏面３ｃが露出しており、半導体チップ３の裏面３ｃ上にタブおよび封止樹脂部２の材料が存在しないので、各半導体装置１の厚みを薄くすることができる。このため、図６に示されるように、複数の半導体装置（半導体パッケージ）１を積層した場合に、全体の厚みを薄くすることが可能になる。従って、複数の半導体装置（半導体パッケージ）１を積層したものを含む電子機器（半導体装置）の小型化または薄型化が可能になる。

また、本発明者の検討によれば、本実施の形態とは異なり半導体チップ３の裏面３ｃが露出することなく封止樹脂部２内に完全に封止されている場合（すなわち、半導体チップ３の裏面３ｃ上が封止樹脂部２の材料で覆われている場合）、封止樹脂部２と半導体チップ３の界面に水分がたまりやすいことが分かった。封止樹脂部２と半導体チップ３の界面に水分がたまると、封止樹脂部２の剥離が生じやすくなり、半導体装置の信頼性を低下させる可能性がある。このような不具合は、半導体装置（半導体パッケージ）を基板などに実装して使用する際に生じる熱により、発生しやすくなる。特に、図６に示されるように複数の半導体装置（半導体パッケージ）を積層した場合には、積層した半導体装置（半導体パッケージ）内に熱がこもりやすく、封止樹脂部２と半導体チップ３の界面に水分がたまることによる悪影響が大きくなりやすい。

本実施の形態では、半導体チップ３の裏面３ｃは、封止樹脂部２から露出している。このため、封止樹脂部２と半導体チップ３の界面に水分がたまりにくい。従って、封止樹脂部２の剥離が生じるのを抑制または防止することができる。このため、半導体装置１を基板などに実装して使用する際に熱が生じても、封止樹脂部２と半導体チップ３の界面に水分がたまることに起因した不具合を防止できる。特に、図６に示されるように複数の半導体装置１を積層した場合には、積層した半導体装置１内に熱がこもりやすく、封止樹脂部２と半導体チップ３の界面に水分がたまった場合にはその悪影響（封止樹脂部２の剥離など）が大きくなりやすいが、各半導体装置１（図６では半導体装置１ａ，１ｂ，１ｃ）は封止樹脂部２の裏面２ｂで半導体チップ３の裏面３ｃを露出させているので、封止樹脂部２と半導体チップ３の界面に水分がたまらず、封止樹脂部２の剥離のような不具合を生じるのを抑制または防止することができる。従って、複数の半導体装置１を積層しても（積み重ねても）問題は生じず、積層型の半導体装置の信頼性を向上することができる。

また、複数の半導体装置１を積層する場合には、ボンディングオプションにより各半導体装置１におけるボンディングワイヤ６の結線（接続関係）を変更することもできる。

図７および図８は、２つの半導体装置１を積層する場合の、ボンディングワイヤ６の接続関係を説明するための概念的な平面図（平面透視図）である。図７および図８では、封止樹脂部２を透視した状態が示されている。図７は、２つの半導体装置１ｄ，１ｅを積層する場合の下段（下側）用の半導体装置１ｄのボンディングワイヤ６の接続関係を示し、図８は上段（上側）用の半導体装置１ｅの接続関係を示している。なお、図７および図８では、半導体チップ３として、例えばＤＲＡＭ（Dynamic Random Access Memory）回路を形成した半導体チップ（ＤＲＡＭチップ）を用いている。また、半導体装置１ｄ，１ｅは、リード４と半導体チップ３の電極３ａとの接続関係（ボンディングワイヤ６の接続関係）以外については、半導体装置１とほぼ同様の構成とすることができるので、ここではその説明は省略する。

図７および図８に示されるように、半導体装置１ｄ，１ｅのリード４として、Ｖｃｃ端子に用いられるリード３１、Ｖｓｓ端子に用いられるリード３２、アドレスピン（アドレス入力端子）などに用いられるリード３３、Ｉ／Ｏピン（データ入出力端子）などに用いられるリード３４を設けるとともに、更に、下段用の半導体装置１ｄおよび上段用の半導体装置１ｅの両方に、下段ＰＫＧ（package:パッケージ）用のＲＡＳ用リード３５ａ、下段ＰＫＧ用のＣＡＳ用リード３６ａ、上段ＰＫＧ用のＲＡＳ用リード３５ｂおよび上段ＰＫＧ用のＣＡＳ用リード３６ｂを設けている。

下段用の半導体装置１ｄにおいては、図７に示されるように、半導体チップ３の電極３ａのうち、ＲＡＳ，ＣＡＳ用の電極３７を、リード４のうちの下段ＰＫＧ用のＲＡＳ，ＣＡＳ用リード３５ａ，３６ａに、ボンディングワイヤ６ａを介して電気的に接続する。上段用の半導体装置１においては、図８に示されるように、半導体チップ３の電極３ａのうち、ＲＡＳ，ＣＡＳ用の電極３７を、リード４のうちの上段ＰＫＧ用のＲＡＳ，ＣＡＳ用リード３５ｂ，３６ｂに、ボンディングワイヤ６ａを介して電気的に接続する。

半導体装置１ｄ上に半導体装置１ｅを積層（搭載）して、半導体装置１ｄの各リード４と半導体装置１ｅの各リード４を電気的に接続した際には、下段ＰＫＧ用のＲＡＳ，ＣＡＳ用リード３５ａ，３６ａにより下段側の半導体装置１ｄの半導体チップ３を選択することができ、上段ＰＫＧ用のＲＡＳ，ＣＡＳ用リード３５ｂ，３６ｂにより上段側の半導体装置１ｅの半導体チップ３を選択することができる。

ＤＲＡＭチップでは、通常ＲＡＳ，ＣＡＳの信号ピンで選択チップを制御する。ＤＲＡＭチップを半導体パッケージ化した半導体装置１ｄ，１ｅを積層する場合、半導体装置（半導体パッケージ）１ｄ，１ｅでのＲＡＳ，ＣＡＳの信号用ピン（ＲＡＳ，ＣＡＳ用リード）を各１本増やし、ボンディングオプションで図７および図８に示されるように下段用の半導体装置１ｄと上段用の半導体装置１ｅを分けてワイヤボンディング（ボンディングワイヤ６の形成工程）を実施し、単体ベースでのテスト良品を重ね合わせる（積層する）ことにより、複数の半導体装置１（ここでは２つの半導体装置１ｄ，１ｅ）を積層する場合の歩留りロスを減らすことが可能になる。

また、３つの半導体装置１を積層する３段積層や、４つの半導体装置１を積層する４段積層の場合などは、ＲＡＳ，ＳＡＳなどの選択チップを制御するピン（ＲＡＳ，ＳＡＳ用リード）をその分（積層する半導体装置の数が増えた分だけ）増やし、ワイヤボンディングオプションとすることで、信号の適切な切換えが可能となる。

次に、本実施の形態の半導体装置の製造工程について説明する。図９〜図１５は、本実施の形態の半導体装置の製造工程を示す要部断面図である。図９〜図１５は、図４に対応する断面図が示されている。

まず、本実施の形態の半導体装置１の製造に用いられるリードフレーム４１を準備する。リードフレーム４１は、例えば、銅または銅合金、あるいは４２−アロイなどの導電体材料からなる。リードフレーム４１の製造または加工は、次のようにして行われる。

図９に示されるように、リードフレーム４１形成用の板状の金属部材（導電体部材）４２を準備する。金属部材４２は、例えば、銅または銅合金、あるいは４２−アロイなどの導電体材料からなる。

次に、図１０に示されるように、金属部材４２に対して、後で搭載する半導体チップ３の外形が収まる範囲に、すなわちリードフレームのインナリード部に対応する部分に、厚みを薄くする加工を施す。この加工は、金属部材４２を上面および下面側からハーフエッチングすることにより行うことができる。他の形態として、この加工をプレスまたはコイニングにより行うこともできる。

次に、図１１に示されるように、金属部材４２をパターニングして、個々のリード４（厚みが相対的に薄くなっている領域であるインナリード部４ｇを含む）およびバスバー１５ａ，１５ｂを形成する。このパターニングは、金属部材４２をエッチングすることにより行うことができる。このようにして、リードフレーム４１を形成することができる。他の形態として、金属部材４２のパターニングをプレスまたはコイニングにより行うこともできる。

次に、図１２に示されるように、リードフレーム４１のリード４のインナリード部４ｇの先端部とバスバー１５ａ，１５ｂとに、半導体チップ３を接合（接着）するための接合材７を配置（接着、貼り付け、塗布）する。接合材７としては、例えばポリイミドなどからなる絶縁性テープまたは絶縁ペーストなどの絶縁性の接合材を用いることができる。接合材７の配置は、リードフレーム４１の半導体チップ３を搭載する側の面に対して行う。リードフレーム４１の接合材７を配置した側とは逆側の面に対しては、後でボンディングワイヤ６を接続するので、そのワイヤボンディングを容易にするために、接合材７の配置前に、めっき処理（例えば銀めっき処理）を施しておけばより好ましい。

次に、図１３に示されるように、リードフレーム４１の半導体チップ３搭載側の面（ここではリード４のインナリード部４ｇの下面４ｃ側）から、半導体チップ３を接合材７を介してリード４のインナリード部４ｇの先端部およびバスバー１５ａ，１５ｂに接合（接着）し、固定する。この際、半導体チップ３の表面３ｂがリード４のインナリード部４ｇおよびバスバー１５ａ，１５ｂの下面に接合材７を介して接合されるようにする。半導体チップ３は、半導体基板（半導体ウエハ）に半導体素子（半導体集積回路）を形成した後、半導体基板の裏面研削（バックグラインド）を行って薄くしてから、ダイシングなどにより半導体基板を各半導体チップ３に分離したものを用いれば、半導体チップ３の厚みを薄くでき、製造される半導体装置１の厚みも薄くすることができるのでより好ましい。また、半導体チップ３を接合材７を介してリード４のインナリード部４ｇおよびバスバー１５ａ，１５ｂに接合した際には、半導体チップ３の表面３ｂに設けられた電極（ボンディングパッド）３ａが、２本のバスバー１５ａ，１５ｂの間に位置するようにする。

次に、図１４に示されるように、ワイヤボンディング工程を行って、半導体チップ３の複数の電極３ａとリードフレーム４１の複数のリード４のインナリード部４ｇの上面４ｂとを複数のボンディングワイヤ６を介してそれぞれ電気的に接続する。このワイヤボンディングの際には、半導体チップ３の電極３ａのうち、複数のデコード信号ピン（デコード信号ピン用ボンディングパッド）や複数の入出力ピン（入出力ピン用ボンディングパッド）にその一端を接続した複数のボンディングワイヤ６は、それぞれ個々に独立したリード４のインナリード部４ｇにバスバー１５ａ，１５ｂを越えるようにその他端を接続する。また、半導体チップ３の電極３ａのうち、複数のＶｃｃパッド（Ｖｃｃ用ボンディングパッド）にその一端を接続した複数のボンディングワイヤ６は、Ｖｃｃ用に設定した共通のバスバー１５ａにその他端を接続する。また、半導体チップ３の電極３ａのうち、複数のＶｓｓパッド（Ｖｓｓ用ボンディングパッド）にその一端を接続した複数のボンディングワイヤ６は、Ｖｓｓ用に設定した共通のバスバー１５ｂにその他端を接続する。

次に、図１５に示されるように、樹脂封止（モールド）工程を行って、半導体チップ３、リード４、バスバー１５ａ，１５ｂおよびボンディングワイヤ６を封止樹脂部２によって封止する。この樹脂封止（モールド）工程は、例えばトランスファモールド法などにより行うことができる。封止樹脂部２は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂部２を形成することができる。また、封止樹脂工程では、封止樹脂部２の表面２ａからリード４のアウタリード部の上面である上部露出面４ｄが露出し、封止樹脂部２の裏面２ｂからリード４のアウタリード部の下面である下部露出面４ｅが露出し、インナリード部４ｇが封止されるように、封止樹脂部２を形成する。また、封止樹脂部２を形成する際には、リード４の下部露出面４ｅが封止樹脂部２の裏面２ｂと略同一平面になるようにするか、あるいはリード４の下部露出面４ｅが封止樹脂部２の裏面２ｂから若干突出するようにする。

図１６および図１７は、本実施の形態における樹脂封止工程（モールド工程）の説明図（要部平面図）である。図１６および図１７は樹脂封止工程直後の様子を示す平面図に対応するが、理解を簡単にするために、モールド領域（封止樹脂が形成される領域）５１にハッチングを付し、そのモールド領域５１の下の構造を透視している。

上記のように、図９〜図１４のようにして、リードフレーム４１の各半導体パッケージ領域（そこから一つの半導体装置１が製造される領域）において、リード４のインナリード部４ｇおよびバスバー１５ａ，１５ｂに半導体チップ３を接合材７を介して接合し、半導体チップ３の電極３ａとリード４のインナリード部４ｇおよびバスバー１５ａ，１５ｂとをボンディングワイヤ６を介して電気的に接続した後、図１５に示されるように、封止樹脂工程（モールド工程）が行われて封止樹脂部２が形成される。この封止樹脂工程では、図１６に示されるように、リードフレーム４１の各半導体パッケージ領域（そこから一つの半導体装置１が形成される領域）に個別にモールド領域５１を形成して封止樹脂部２を形成することができ、あるいは、図１７に示されるように、リードフレーム４１の複数の半導体パッケージ領域（そこから一つの半導体装置１が形成される領域）に一括してモールド領域５１を形成して後で個片に切断して封止樹脂部２を形成することもできる。なお、図１６および図１７では、４つの半導体パッケージ領域が示されている。

図１６に示されるように、各半導体パッケージ領域を個別にモールドした場合には、各モールド領域５１は、モールドゲート部分（モールド金型のゲートに注入された樹脂に対応する部分）５２により連結されている。各半導体パッケージ領域は個別にモールドされ、モールド領域５１内の樹脂材料が封止樹脂部２となる。後で行われるリードフレームの切断工程では、モールド領域５１外部のリードフレーム４１の部分が切断されて除去され、各半導体パッケージ領域が個片化されて半導体装置１になる。例えば図１６に示される領域からは４つの半導体装置１が得られる。

図１７に示されるように、複数の半導体パッケージ領域を一括してモールドした場合（図１７では４つの半導体パッケージ領域が一括してモールドされている）には、モールド領域５１は複数の半導体パッケージ領域を含んでおり、モールド領域５１内の樹脂材料が、後で行われるリードフレーム４１の切断工程で切断されて封止樹脂部２になる。リードフレーム４１の切断工程ではダイシングライン５３に沿って切断され、各半導体パッケージ領域が個片化されて半導体装置１になる。例えば図１７に示される領域からは４つの半導体装置１が得られる。

なお、図１６および図１７において、モールド領域５１に封止樹脂を形成したとき、リード４の厚みが相対的に厚い部分の上面および下面は封止樹脂から露出しており、リード４の上部露出面４ｄおよび下部露出面４ｅを形成することができる。

上記のようにして樹脂封止工程を行った（封止樹脂部２を形成した）後、必要に応じてリードフレーム４１の封止樹脂部２から露出する部分（導電体からなる部分）上にめっき層（図示せず）を形成してから、すなわちリード４の上部露出面４ｄおよび下部露出面４ｅ上にめっき層（例えば半田めっき層、図示せず）を形成してから、リードフレーム４１を所定の位置で切断して、図１〜図４に示されるような個片に分割された半導体装置１が得られる（製造される）。リードフレーム４１の切断工程は、パンチング（打ち抜き）またはダイシングにより行うことができる。ダイシングによりリードフレーム４１を切断した場合、リード４の切断面４ｆおよび封止樹脂部２の切断面２ｃを封止樹脂２の表面２ａおよび裏面２ｂ（すなわち半導体装置１の表面および裏面）に対して略垂直にすることができるので、複数の半導体装置１を積層した場合に複数の半導体装置１の側面を略同一面にそろえることが可能になる。また、リードフレーム４１を切断して個片に分割された半導体装置１を得た後に、半導体装置１の封止樹脂部２から露出するリード４の上部露出面４ｄおよび下部露出面４ｅ上にめっき層（例えば半田めっき層、図示せず）を形成することもできる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、例えば半導体パッケージ形態の半導体装置に適用して有効である。

本発明の一実施の形態である半導体装置の平面図である。 図１の半導体装置の底面図である。 図１の半導体装置の平面透視図である。 図１の半導体装置の断面図である。 半導体装置を基板上に実装した状態を示す断面図である。 複数の半導体装置を積層して基板上に実装した状態を示す断面図である。 半導体装置を積層する場合のボンディングワイヤの接続関係を説明するための平面図である。 半導体装置を積層する場合のボンディングワイヤの接続関係を説明するための平面図である。 本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中における要部断面図である。 図１０に続く半導体装置の製造工程中における要部断面図である。 図１１に続く半導体装置の製造工程中における要部断面図である。 図１２に続く半導体装置の製造工程中における要部断面図である。 図１３に続く半導体装置の製造工程中における要部断面図である。 図１４に続く半導体装置の製造工程中における要部断面図である。 封止樹脂工程の説明図である。 封止樹脂工程の説明図である。

符号の説明

１ 半導体装置
１ａ 半導体装置
１ｂ 半導体装置
１ｃ 半導体装置
１ｄ 半導体装置
１ｅ 半導体装置
２ 封止樹脂部
２ａ 表面
２ｂ 裏面
２ｃ 切断面
３ 半導体チップ
３ａ 電極
３ｂ 表面
３ｃ 裏面
４ リード
４ａ 端部
４ｂ 上面
４ｃ 下面
４ｄ 上部露出面
４ｅ 下部露出面
４ｆ 切断面
４ｇ インナリード部
６ ボンディングワイヤ
６ａ ボンディングワイヤ
７ 接合材
１４ａ リード
１４ｂ リード
１５ａ バスバー
１５ｂ バスバー
２１ 基板
２２ 導体パターン
２３ 接合材
３１ リード
３２ リード
３３ リード
３４ リード
３５ａ ＲＡＳ用リード
３５ｂ ＲＡＳ用リード
３６ａ ＣＡＳ用リード
３６ｂ ＣＡＳ用リード
３７ ＲＡＳ，ＣＡＳ用電極
４１ リードフレーム
４２ 金属部材
５１ モールド領域
５２ モールドゲート部分
５３ ダイシングライン

Claims (10)

1. 複数の電極を第１主面に有する半導体チップと、
   導電体により形成され、その一部が前記半導体チップの前記第１主面上に位置して前記半導体チップの前記第１主面に接合された複数のリード部と、
   前記複数のリード部と前記半導体チップの前記複数の電極とを電気的に接続する複数のワイヤと、
   前記半導体チップ、前記複数のワイヤおよび前記複数のリード部を封止する封止樹脂部と、
   を具備し、
   前記各リード部は、その上面が前記封止樹脂部から露出した第１露出面と、その下面が前記封止樹脂部から露出した第２露出面とを有し、
   前記半導体チップは、前記第１主面とは逆側の第２主面が前記封止樹脂部から露出していることを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記複数のリード部と前記半導体チップとが絶縁性の接合材を介して接合されていることを特徴とする半導体装置。
3. 請求項１記載の半導体装置において、
   前記各リード部の前記第１露出面は前記封止樹脂部の第１面から露出し、前記各リード部の前記第２露出面と前記半導体チップの前記第２主面とは前記封止樹脂部の前記第１面とは逆側の第２面から露出し、前記各リード部の前記第２露出面と前記封止樹脂部の前記第２面とは略同一平面であることを特徴とする半導体装置。
4. 請求項１記載の半導体装置において、
   前記各リード部の前記第１露出面は前記封止樹脂部の第１面から露出し、前記各リード部の前記第２露出面と前記半導体チップの前記第２主面とは前記封止樹脂部の前記第１面とは逆側の第２面から露出し、前記各リード部の前記第２露出面は前記封止樹脂部の前記第２面から突出していることを特徴とする半導体装置。
5. 請求項１記載の半導体装置において、
   前記各リード部の前記第１露出面は前記封止樹脂部の第１面から露出し、前記各リード部の前記第２露出面と前記半導体チップの前記第２主面とは前記封止樹脂部の前記第１面とは逆側の第２面から露出し、前記各リード部の前記第１露出面と前記封止樹脂部の前記第１面とは略同一平面であることを特徴とする半導体装置。
6. 複数の第１電極を第１主面に有する第１半導体チップと、導電体により形成されてその一部が前記第１半導体チップの前記第１主面上に位置して前記第１半導体チップの前記第１主面に接合された複数の第１リード部と、前記複数の第１リード部と前記第１半導体チップの前記複数の第１電極とを電気的に接続する複数の第１ワイヤと、前記第１半導体チップ、前記複数の第１ワイヤおよび前記複数の第１リード部を封止する第１封止樹脂部とを有する第１半導体パッケージと、
   複数の第２電極を第３主面に有する第２半導体チップと、導電体により形成されてその一部が前記第２半導体チップの前記第３主面上に位置して前記第２半導体チップの前記第３主面に接合された複数の第２リード部と、前記複数の第２リード部と前記第２半導体チップの前記複数の第２電極とを電気的に接続する複数の第２ワイヤと、前記第２半導体チップ、前記複数の第２ワイヤおよび前記複数の第２リード部を封止する第２封止樹脂部とを有する第２半導体パッケージと、
   を具備し、
   前記第１半導体パッケージでは、前記各第１リード部は、その上面が前記第１封止樹脂部から露出した第１露出面と、その下面が前記第１封止樹脂部から露出した第２露出面とを有し、前記第１半導体チップは、前記第１主面とは逆側の第２主面が前記第１封止樹脂部から露出し、
   前記第２半導体パッケージでは、前記各第２リード部は、その上面が前記第２封止樹脂部から露出した第３露出面と、その下面が前記第２封止樹脂部から露出した第４露出面とを有し、前記第２半導体チップは、前記第３主面とは逆側の第４主面が前記第２封止樹脂部から露出し、
   前記第２半導体パッケージは前記第１半導体パッケージ上に搭載され、前記第２半導体パッケージの前記各第２リード部の前記第４露出面が前記第１半導体パッケージの前記各第１リード部の前記第１露出面に電気的に接続されていることを特徴とする半導体装置。
7. 請求項６記載の半導体装置において、
   前記第２半導体パッケージの前記各第２リード部の前記第４露出面が前記第１半導体パッケージの前記各第１リード部の前記第１露出面に導電性の接合材を介して接合されていることを特徴とする半導体装置。
8. 請求項６記載の半導体装置において、
   前記第２半導体パッケージでは、前記各第２リード部の前記第３露出面は前記第２封止樹脂部の第１面から露出し、前記各第２リード部の前記第４露出面と前記第２半導体チップの前記第４主面とは前記第２封止樹脂部の前記第１面とは逆側の第２面から露出し、前記各第２リード部の前記第４露出面は前記第２封止樹脂部の前記第２面から突出していることを特徴とする半導体装置。
9. 複数の電極を第１主面に有する半導体チップと、導電体により形成されてその一部が前記半導体チップの前記第１主面上に位置して前記半導体チップの前記第１主面に接合された複数のリード部と、前記複数のリード部と前記半導体チップの前記複数の電極とを電気的に接続する複数のワイヤと、前記半導体チップ、前記複数のワイヤおよび前記複数のリード部を封止する封止樹脂部とを有し、前記各リード部は、その上面が前記封止樹脂部から露出した第１露出面と、その下面が前記封止樹脂部から露出した第２露出面とを有し、前記半導体チップは、前記第１主面とは逆側の第２主面が前記封止樹脂部から露出している半導体パッケージを複数具備し、
   前記複数の半導体パッケージは積み重ねられており、積み重ねられた前記複数の半導体パッケージのうち、上側の半導体パッケージの前記各リード部の前記第２露出面が下側の半導体パッケージの前記各リード部の前記第１露出面に電気的に接続されていることを特徴とする半導体装置。
10. 請求項９記載の半導体装置において、
    積層された前記複数の半導体パッケージのうち、上側の半導体パッケージの前記各リード部の前記第２露出面が下側の半導体パッケージの前記各リード部の前記第１露出面に導電性の接合材を介して接合されていることを特徴とする半導体装置。

Images