[go: up one dir, main page]

JP2005109306A - 電子部品パッケージおよびその製造方法 - Google Patents

電子部品パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2005109306A
JP2005109306A JP2003342995A JP2003342995A JP2005109306A JP 2005109306 A JP2005109306 A JP 2005109306A JP 2003342995 A JP2003342995 A JP 2003342995A JP 2003342995 A JP2003342995 A JP 2003342995A JP 2005109306 A JP2005109306 A JP 2005109306A
Authority
JP
Japan
Prior art keywords
layer
electronic component
plating
component package
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003342995A
Other languages
English (en)
Inventor
喜久 ▲高▼瀬
Yoshihisa Takase
Shigeki Yamada
茂樹 山田
Masaaki Hayama
雅昭 葉山
Masaaki Katsumata
雅昭 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003342995A priority Critical patent/JP2005109306A/ja
Publication of JP2005109306A publication Critical patent/JP2005109306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】電子部品パッケージのシールド性向上に対応し、電子機器の小型化、低背化、軽量化、高周波化に十分なシールド効果を実現する電子部品パッケージとその製造方法を提供することを目的とするものである。
【解決手段】グランドパターン３を有する回路基板１と、この回路基板１の上面に実装した電子部品からなる実装部品５と、この実装部品５を封止する無機質フィラーを含有するエポキシ樹脂からなる封止体６と、この封止体６の表面に形成される第１層７としての無電解銅めっき層と、第２層８としての電解銅めっき層と、第３層９としての銅の酸化を防止する皮膜層からなるシールド層からなり、このシールド層を前記グランドパターン３に接地した。
【選択図】図２

Description

本発明は、各種電子機器、通信機器等に用いられる電子部品パッケージおよびその製造方法に関するものである。
従来、この種の電子部品パッケージは、図５に示されるような構成を有していた。
図５は従来の電子部品パッケージの斜視図である。
図５において、回路基板２０の上面にグランドパターンと導通する接地用電極パターン２１を形成し、前記回路基板２０に実装部品２２を実装し、これらの実装部品２２をエポキシ樹脂による封止体２３で封止し、前記封止体２３の表面にニッケルめっき層２４を接地用電極パターン２１と導通させるように形成して電子部品パッケージの電磁波シールドを行っていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平１１−１６３５８３号公報
しかしながら、近年、電子部品パッケージが小型化、低背化、軽量化、高周波化する中で、従来の電子部品パッケージに採用されているニッケルめっき皮膜では電磁波を十分にシールドしていくことが困難となってきている。そこで、ニッケルめっき皮膜の厚さを厚くすることでシールド性を向上させることで対応しているが、ニッケルめっき皮膜を厚くすることで多くの不具合が発生している。例えば、ニッケルめっき厚が３μｍ以上になると加熱時にクラックが発生する。あるいは封止樹脂とニッケルめっき皮膜の膨張係数が大きく違うため電子部品パッケージをマザーの回路基板にはんだ接合するのに、リフロー炉を通すとニッケル皮膜が封止樹脂から浮く、膨れるなどの不具合が発生する。
また、シールド性については、シールド皮膜の導電性が大きく関係することがわかっており、ニッケルめっき皮膜の中でも電解ニッケルめっき皮膜の方が無電解ニッケルめっき皮膜より１０倍ほど小さい。
そこで、電解ニッケルめっきでシールド性を向上させようとすると、電解ニッケル皮膜は塩水噴霧試験を行うとシールド効果が著しく低下する。
一方、無電解めっき皮膜は、めっき液中の還元剤に含まれるリンをめっき皮膜中に取り込むため数％のリンを含むＮｉ−Ｐ皮膜である。従って、リン含有率が６％以上の中リン、高リンタイプの無電解ニッケルめっき皮膜を用いると耐食性に著しく優れた皮膜になるが、リン含有率が増えるに従い皮膜の導電性は悪くなり、さらに硬度も高いため、膜厚を厚くしてシールド性を向上させようとすると、先に延べたように加熱時のクラック、膨れ、剥離などの不具合が発生し電子部品パッケージのシールド皮膜として使用するには限界があり、シールド性を向上させるという要望に対応できないという問題点を有していた。
本発明は上記従来の課題を解決するもので、電子部品パッケージのシールド性向上に対応し、電子機器の小型化、低背化、軽量化、高周波化に十分なシールド効果を実現する電子部品パッケージとその製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成およびプロセスを有する。
本発明の請求項１に記載の発明は、グランドパターンを有する回路基板と、この回路基板の上面に実装された電子部品からなる実装部品と、この実装部品を封止する無機質フィラーを含有するエポキシ樹脂からなる封止体と、この封止体の表面に形成した第１層としての無電解銅めっき層と、第２層としての電解銅めっき層と、第３層としての銅の酸化を防止する皮膜層からなるシールド層とからなり、このシールド層を前記グランドパターンに接地した電子部品パッケージであり、これにより、小型、低背、軽量で電磁波シールド性に優れた電子部品パッケージを構成できるという作用効果が得られる。
本発明の請求項２に記載の発明は、皮膜層が錫めっき層からなる請求項１に記載の電子部品パッケージであり、これにより、実装時にはんだリフロー炉を通ることにより錫めっき層が溶融し、めっき皮膜が緻密な層になり、薄いめっき厚でも耐湿性等環境特性に優れた皮膜を形成することができ、第２層の電解銅めっき層の酸化等を防ぐことができるという作用効果が得られる。
本発明の請求項３に記載の発明は、皮膜層がニッケル、ニッケル−硼素またはニッケル−リンめっき層からなる請求項１に記載の電子部品パッケージであり、これにより、無電解めっき皮膜が硼素またはリンを含むことで耐湿試験等環境特性に優れた皮膜を形成し第２層の電解銅めっき層の酸化等を防ぐことができるという作用効果が得られる。
本発明の請求項４に記載の発明は、グランドパターンを有する回路基板の上面に電子部品からなる実装部品を実装し、この実装部品を無機質フィラーを含有するエポキシ樹脂からなる封止体で封止し、この封止体の表面に無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程によりシールド層を形成し、このシールド層をグランドパターンに接地する電子部品パッケージの製造方法であり、これにより、電磁波シールド性に優れた電子部品パッケージを製造できるという作用効果が得られる。
本発明の請求項５に記載の発明は、グランドパターンを有する回路基板の上面に電子部品からなる実装部品を実装し、この実装部品を無機質フィラーを含有するエポキシ樹脂からなる封止体で封止し、この封止体の上からグランドパターンが露出するように前記回路基板の一部を切削してスリット部を形成し、上記封止体の表面および切削面に無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程によりシールド層を形成し、このシールド層をグランドパターンに接地する電子部品パッケージの製造方法であり、これにより、電磁波シールド性に優れた電子部品パッケージを提供できるという作用効果が得られる。
本発明の請求項６に記載の発明は、１００℃以上の熱処理工程を無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程の少なくともいずれか１つの工程の後に設けた請求項４または請求項５に記載の電子部品パッケージの製造方法であり、これにより、めっき皮膜中の水分が除去され封止体とめっき皮膜の密着性がより強固になると共にめっき皮膜粒子が粒径が再結晶することによりめっき皮膜の導通性が安定化するという作用効果が得られる。
本発明の請求項７に記載の発明は、２０μｍ以下の表面粗さを有する封止体に無電解銅めっき皮膜を形成する請求項４または請求項５に記載の電子部品パッケージのシールドめっき皮膜形成方法であり、これにより、２０μｍ以上の表面粗さでは、封止体へのめっき皮膜の楔効果が得られなかったが２０μｍ以下であれば、その効果が顕著に得られめっき皮膜をクロスカットしたテープ試験で剥がれの無い密着強度が得られることが確認でき封止体に密着性の優れたシールドめっき皮膜を形成することができるという作用効果が得られる。
本発明の請求項８に記載の発明は、特に、第２層が電解銅めっき、第３層が電解錫めっきの皮膜形成工程でめっき液を一定の周波数で振動させる周波数１５〜６０Ｈｚ以下の超振動攪拌する請求項５に記載の電子部品パッケージの製造方法であり、これにより、超振動攪拌によりめっき液の移動がより加速され、めっき析出速度があがり（電流効率が良化される）、また、スリット部への液循環が良くなり、スリット部へのめっき付きまわり性が向上し電子部品パッケージの表面へのめっき付きまわりに優れたシールドめっき皮膜を形成できるという作用効果が得られる。
本発明の請求項９に記載の発明は、特に、第３層が無電解ニッケル−リンめっき皮膜形成工程で、ニッケルめっき皮膜中に６％以上のリンを含有させる請求項５に記載の電子部品パッケージの製造方法であり、これにより、耐環境性に優れた電子部品パッケージのめっき皮膜を形成できるという作用効果が得られる。
本発明の請求項１０に記載の発明は、無電解銅めっき工程の前処理工程として、樹脂封止された電子部品を熱処理する工程と、封止体の表面の樹脂を粗化するエッチング工程と、封止体の表面の無機質フィラーを粗化するエッチング工程と、銅めっきを析出させるためのパラジウム付与工程と、銅を析出させる無電解銅めっき工程とを有する請求項４または請求項５に記載の電子部品パッケージの製造方法であり、これにより、めっき皮膜が密着性に優れた電子部品パッケージおよびそのシールドめっき皮膜を形成できるという作用効果が得られる。
本発明の請求項１１に記載の発明は、特に、樹脂封止された電子部品を熱処理する工程が封止体のガラス転移点（Ｔｇ）以上の熱処理である請求項１０に記載の電子部品パッケージの製造方法であり、これにより、シールドめっき皮膜を形成した後、シールドめっき皮膜の密着強度試験で脆い樹脂層から剥がれるという現象を解決することができ、めっき密着性に優れた電子部品パッケージおよびそのシールドめっき皮膜を形成できるという作用効果が得られる。
本発明の請求項１２に記載の発明は、特に、封止体の表面の無機質フィラーを粗化するエッチング液がふっ化水素酸である請求項１０に記載の電子部品パッケージの製造方法であり、これにより、スリット部に露出した回路基板の銅パターンを侵すことなく、封止体の表面を適度に粗化することができ、密着性に優れた電子部品パッケージおよびそのシールドめっき皮膜を形成できるという作用効果が得られる。
本発明のグランドパターンを有する回路基板と、この回路基板の上面に実装された電子部品からなる実装部品と、この実装部品を封止する無機質フィラーを含有するエポキシ樹脂からなる封止体と、この封止体の表面に形成した第１層としての無電解銅めっき層と、第２層としての電解銅めっき層と、第３層としての銅の酸化を防止する皮膜層からなるシールド層とからなり、このシールド層を前記グランドパターンに接地した電子部品パッケージであり電磁波シールド性に優れた電子部品パッケージを形成できるとともに密着性に優れたシールドめっき皮膜を形成することができるという効果を奏するものである。
（実施の形態１）
以下、実施の形態１を用いて本発明の特に請求項１〜３に記載の発明について説明する。
本発明の実施の形態１における電子部品パッケージは図１の斜視図で示すように多層基板で形成した回路基板１の上に電磁波シールド層２を形成している。図２は図１のＡ−Ａで示した電子部品パッケージの断面図を示している。断面図に示すように回路基板１の内層および外層にはグランドパターン３や配線パターン４が少なくとも２層以上で形成されている。
また、前記回路基板１はガラスエポキシ樹脂等の絶縁材からなり、ビアホール（図示せず）で層間を電気的に接続されている。本実施の形態では４層基板で説明している。
そして、実施の形態１の電子部品パッケージは前記グランドパターン３を有する回路基板１の上面に実装部品５（ＩＣ、チップ抵抗、チップコンデンサーなど）を配線パターン４の上にリフローによるはんだで実装している。
一方、電子部品パッケージは実装部品５と反対面にある回路基板１の下面の配線パターン４とマザーボード（図示せず）とをはんだで実装しマザーボードと導通させて使用される。
上述の実装部品５（ＩＣ、チップ抵抗、チップコンデンサーなど）が実装された回路基板１の上面は、無機質フィラーを含有するエポキシ樹脂からなる封止樹脂によって封止体６が形成される。この封止体６は回路基板１の平面形状と略同一形であり、両者が一体となって電子部品パッケージを構成する。
この封止体６に用いられる無機質フィラー入りエポキシ樹脂は耐湿性、耐候性、絶縁性及び耐熱性に優れると共に、前述のガラスエポキシ樹脂からなる回路基板１とは異なる成分構成でできている。前記封止体６の表面に電磁波シールド層２を形成する。この電磁波シールド層２を形成するにあたり、封止体６の表面を化学的に処理することにより、めっきが実用的強度で形成されるのを可能としている。
また、実施の形態１では図２に示したように回路基板１の端面にグランドパターン３の一部が外部表面に露出している。
前記封止体６の表面に形成される電磁波シールド層２は無電解銅めっき法によって無機質フィラーを含有するエポキシ樹脂の上に銅を析出して第１層７が形成されている。
さらに電解銅めっき法で第１層７の上に電解銅を析出させ第２層８を形成することで、封止体６の表面の抵抗を下げることができ、より電磁波シールド性を向上することができる。
また、第１層７と第２層８で形成した銅層のみでは大気中の酸素によって銅の表面が酸化し封止体６の表面の抵抗が上がり、電磁波シールド性が低下する。
そこで、第２層８の上に銅の酸化を防止するために電解錫めっき法、無電解ニッケルめっき法、電解ニッケルめっき法のいずれかで錫層またはニッケル層による第３層９を形成している。
また、このようにして形成された電磁波シールド層２は封止体６の周辺及び回路基板１の端面のグランドパターン３の露出部にも電磁波シールド層２が形成されることになる。その結果、外部の電磁波ノイズから実装部品５をシールドすることができる。また、同様に電子部品パッケージの内部から発生する電磁波ノイズを外部に放出することも無いため他の周辺の電子部品、電子機器に電波障害を与えることも無い。
このように、無機質フィラーを含有するエポキシ樹脂からなる封止体６の表面に第１層７として無電解銅めっき層、第２層８として電解銅めっき層、第３層９として銅の酸化を防止する層（錫層またはニッケル層）を形成して電磁波シールド層２を形成することができる。
従来、無電解ニッケルめっき法で形成されるニッケルめっき層を電磁波シールド層２に使用していたが、Ｎｉ，Ｎｉ−Ｐ，Ｎｉ−Ｂ皮膜は導電性に劣り、昨今の小型化、低背化、軽量化、高周波化するなかで、ニッケルめっき皮膜では十分に電磁波をシールドすることが困難になってきている。また、シールド性を向上させるためにはシールド皮膜の導電性が低ければ低いほど良いことが分かっており、簡便な方法であるめっき法で形成できる銅皮膜に着目した。銅の導電性を１．０とすると、電解Ｎｉめっき皮膜は０．２２、無電解Ｎｉ−１％Ｂ皮膜は０．１０、無電解Ｎｉ−２．１％Ｐで０．０５７、無電解Ｎｉ−７％Ｐで０．０２４である。
また、Ｎｉめっき皮膜に比べ、硬度も低く、耐熱性にも優れ、加熱によるクラックの発生も無い。
しかし、前述のように無電解銅めっきで形成した第１層７だけではめっき皮膜の緻密さ、皮膜物性が劣るため、本実施の形態１に示すように、第１層７の上面に第２層８を形成しめっき皮膜の物性を確保している。
また、銅は大気中で酸化しやすいため皮膜の抵抗が上がり、電磁波シールド性が劣ってくるという欠点を有するため、第３層９として、銅の酸化を防止する目的でニッケルめっき皮膜または錫めっき皮膜を採用している。
特に、塩水噴霧試験など環境試験においては純ニッケル皮膜より、リンを含有することで著しく耐環境特性は向上する。
特に、Ｐを６％以上含有することでＮｉ−Ｐ皮膜の耐環境性は著しく向上する。
また、錫めっき皮膜はめっき後ポーラスなめっき皮膜であっても、電子部品パッケージをマザーボードにはんだ実装する時、はんだリフロー温度を２３０℃（錫の融点）以上の温度に上げると、錫はいったん溶融するため緻密な膜となって、耐環境性に優れた膜となる。
従って、銅の良好な導電性、ニッケルまたは錫の良好な耐環境性を組み合わせることにより、薄いめっき皮膜でも十分な電磁波シールド性を得ることができる。
また、最近の高周波化に対応して、さらに高いシールド効果が必要になってもＮｉ皮膜に比べ薄いＣｕめっき皮膜の厚みで可能となった。銅の酸化を防止する第３層９は極薄いめっき皮膜で良い。
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項４〜１２に記載の発明について説明する。
なお、実施の形態１の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。
図３、図４は、上記の構成からなる電子部品パッケージの製造方法を示したものである。
図３（ａ）に示すように各単一回路基板毎にダイシングライン（図示せず）が想定される集合回路基板１１のいずれかの層（本実施の形態２では多層回路基板の２層目）にグランドパターン３を有している。この集合回路基板１１の各単一基板毎に実装部品５（ＩＣ、チップ抵抗、チップコンデンサーなど）を所定の位置に搭載し、ダイボンド、ワイヤボンド、リフローによるはんだ接続などの手段で集合回路基板１１に実装する。
次に、図３（ｂ）に示すように集合回路基板１１の上面全体に無機質フィラー含有エポキシ樹脂を充填し、集合回路基板１１の上に均一な厚さの封止体６を形成して実装部品５を樹脂封止する。その後、封止体６の厚さを揃えるため、研削盤で表面研削を行う。
次に、図３（ｃ）はダイシングによりダイシングライン（図示せず）に沿って封止体６の上から格子状に切り込みのスリット部１２を入れ、集合回路基板１１の略下半部を残した状態でハーフダイシングを行う。このハーフダイシングによって封止体６は各単一回路基板毎にスリット部１２の周面が露出すると共に、接地用グランドパターン３の一端部も集合回路基板１１から露出することになる。
そして、上記工程で、ハーフダイシングが終了した封止体６の樹脂のガラス転移点（Ｔｇ）以上の温度で熱処理を行う。本発明の封止体６の樹脂のＴｇは１５０℃であるため１５０℃で実施した。
次に、図３（ｄ）、図４（ｅ）に示すように、封止体６の樹脂の表面を粗化する目的で、エチレングリコールモノブチルエーテルと水酸化ナトリウム混合液で樹脂を膨潤させ、その後過マンガン酸カリウムと水酸化ナトリウム混合液に浸漬する。その後、硫酸で中和処理して樹脂表面を粗化する。
次に、樹脂表面に３０μｍ以下の表面粗化部１３を形成することを目的に封止体６の樹脂中の無機質フィラーをふっ化水素酸溶液でエッチングする。このふっ化水素酸溶液を用いることにより、スリット部１２に形成された集合回路基板１１の一部に露出した銅パターンを侵すことなく、封止体６の樹脂中の無機質フィラーをエッチングし、次工程の無電解銅めっき皮膜との密着性を著しく向上させることができる。
無電解銅めっき工程としては、まず、アミノカルボン酸塩等の活性剤で樹脂表面の脱脂、コンディショニングを行う。次に、過硫酸ナトリウム、硫酸混合液で表面を軽くエッチングし、硫酸でスミアの除去を行う。次にパラジウムを樹脂表面に付与し、無電解銅めっき液で銅めっきを行い、約１μｍの厚さの無電解銅めっき層からなる第１層７を形成する。
次に、図４（ｆ）に示すように、ジエタノールアミン、硫酸混合液で表面を脱脂し、硫酸で表面を活性化した後、硫酸銅めっき液で電解銅めっきを行い、約１〜５μｍの電解銅めっき層からなる第２層８を形成する。
次に、図４（ｇ）に示すように、ジエタノールアミン、硫酸混合液で表面を脱脂し、過硫酸ナトリウム、硫酸混合液で電解銅めっき層の表面を軽くエッチングし、銅めっき層上の酸化膜を除去した後、硫酸で酸活性し、電解錫めっきを行い、約１〜６μｍの電解錫めっき層からなる第３層９を形成する。
尚、電解錫めっきを行うとき、錫めっき浴を周波数１５〜６０Ｈｚ超振動攪拌をすることにより、錫めっき浴の液流動性が良くなり、めっき析出速度が上がりめっき時間の短縮化が図れると共に、ハーフダイシングした封止体６−集合回路基板１１の一部スリット部１２へのめっきカバーリング性が著しく向上し、より電磁波シールド性効果が良くなる。
また、錫めっき層よりなる第３層９の形成品をピーク温度２６０℃のはんだリフロー炉に通すことにより、錫めっき層が溶融し、より緻密な皮膜となり、耐環境性が一段と向上した。
第３層９の他の形成方法として、第２層８の電解銅めっき層の形成後、スルファミン酸ニッケルめっき液により１〜２μｍの電解ニッケルめっき層を形成し環境試験（耐湿試験）を行ったところ、第１層７、第２層８を形成する銅の酸化が起こらずに電磁波シールド性の劣化は見られなかった。
また、第３層９の他の形成方法として、第２層８の電解銅めっき層の形成後、水素化ホウ素ナトリウムを還元剤とする無電解Ｎｉ−Ｂ浴で無電解ニッケルめっき浴で、１〜２μｍの無電解Ｎｉ−Ｂめっき層を形成し環境試験（耐湿試験）を行ったところ、第１層７、第２層８を形成する銅の酸化が起こらずに電磁波シールド性の劣化は見られなかった。
さらに、第３層９の他の形成方法として、第２層８の電解銅めっき層の形成後、次亜リン酸ナトリウムを還元剤とする無電解Ｎｉ−Ｐ浴で無電解ニッケルめっき浴で、１〜２μｍの無電解Ｎｉ−Ｐめっき層を形成し環境試験（耐湿試験）を行ったところ、第１層７、第２層８を形成する銅の酸化が起こらずに電磁波シールド性の劣化は見られなかった。
又、沿岸近くあるいは海上で使用される機器に電子部品パッケージを搭載する場合の評価として、塩水噴霧試験がある。そこで、第３層９の皮膜について、塩水噴霧試験（７２時間）を行ったところ、電解ニッケルめっき、無電解Ｎｉ−Ｂめっき、６％以下のＰを含有する無電解ニッケルめっき層は低周波数域でおおよそ１０ｄＢ、１０００ＭＨｚで２５ｄＢ程、電磁波シールド効果が低下した。しかし、６％以上のＰを含有する無電解Ｎｉ−Ｐ層は電磁波シールド効果に変化が見られなかった。
従って、厳しい環境条件を要求される場合は、無電解Ｎｉ−Ｐめっき浴で形成した皮膜で、Ｐの含有量が６％を超える中Ｐ（Ｐ含有量６〜８％）、高Ｐ（Ｐ含有量８％以上）タイプのニッケルめっき皮膜が適している。
次の工程として、第３層９のめっき層を形成した後、１００℃、１時間の熱処理を行う。このことにより、封止体６の樹脂とめっき層との密着性は良くなり、粘着テープによるクロスカット試験で良好な結果が得られた。また、めっき層の形成の最後である第３層９の形成後のみでなく、第１層７、第２層８の各めっき層形成後に１００℃以上、１時間の熱処理を行うことにより更に密着性が向上した。
上述の各工程を実施し、封止体６の外表面に第１層７としての無電解銅めっき層、第２層８としての電解銅めっき層、第３層９としての銅の酸化防止層からなる電磁波シールド層を形成する。この時、ハーフダイシングによって封止体６のスリット部１２にもめっきが回り込んで、各単一回路基板毎に封止体６の周囲に電磁波シールド層２が形成されるために、電磁波シールド層２が接地用グランドパターン３の露出している集合回路基板１１のグランドパターン露出部１０にも付着し、電磁波シールド層２がシールド作用を発揮し、実装部品５を電界ノイズや磁界ノイズからシールドすることができる。
さらに、図４（ｈ）に示すように、集合回路基板１１の全面に無機質フィラー含有エポキシ樹脂を充填し、ハーフダイシングすることにより封止体６の各単一回路基板毎のスリット部１２の周面を露出させ、一度に多数同時に電磁波シールド層２を形成することができる。
そして、最後に集合回路基板１１に想定されたダイシングに沿って再びダイシングし、各単一回路基板毎に完全に切り離して一つ一つの電子部品パッケージ１４に分割する。
なお、回路基板に設けたグランドパターンの形状及び一端部の露出個所は上記実施の形態に限定されない。
本発明にかかる電子部品パッケージ及びその製造方法は、封止体との密着性、耐環境性、電磁波シールド効果に優れ電磁波シールド層を有し、各種電子機器、通信機器等に用いられる電子部品パッケージ及びそのシールド層形成技術として有用である。
本発明の実施の形態１における電子部品パッケージの斜視図 同実施の形態１における電子部品パッケージの断面図 （ａ）〜（ｄ）本発明の実施の形態２における電子部品パッケージの製造方法の各工程毎の断面図 （ｅ）〜（ｈ）本発明の実施の形態２における電子部品パッケージの製造方法の各工程毎の断面図 従来の電子部品パッケージの斜視図
符号の説明
１ 回路基板
２ 電磁波シールド層
３ グランドパターン
４ 配線パターン
５ 実装部品
６ 封止体
７ 第１層
８ 第２層
９ 第３層
１０ グランドパターン露出部
１１ 集合回路基板
１２ スリット部
１３ 表面粗化部
１４ 電子部品パッケージ

Claims (12)

  1. グランドパターンを有する回路基板と、この回路基板の上面に実装された電子部品からなる実装部品と、この実装部品を封止する無機質フィラーを含有するエポキシ樹脂からなる封止体と、この封止体の表面に形成した第１層としての無電解銅めっき層と、第２層としての電解銅めっき層と、第３層としての銅の酸化を防止する皮膜層からなるシールド層とからなり、このシールド層を前記グランドパターンに接地した電子部品パッケージ。
  2. 皮膜層が錫めっき層からなる請求項１に記載の電子部品パッケージ。
  3. 皮膜層がニッケル、ニッケル−硼素またはニッケル−リンめっき層からなる請求項１に記載の電子部品パッケージ。
  4. グランドパターンを有する回路基板の上面に電子部品からなる実装部品を実装し、この実装部品を無機質フィラーを含有するエポキシ樹脂からなる封止体で封止し、この封止体の表面に無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程によりシールド層を形成し、このシールド層をグランドパターンに接地する電子部品パッケージの製造方法。
  5. グランドパターンを有する回路基板の上面に電子部品からなる実装部品を実装し、この実装部品を無機質フィラーを含有するエポキシ樹脂からなる封止体で封止し、この封止体の上からグランドパターンが露出するように前記回路基板の一部を切削してスリット部を形成し、上記封止体の表面および切削面に無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程によりシールド層を形成し、このシールド層をグランドパターンに接地する電子部品パッケージの製造方法。
  6. １００℃以上の熱処理工程を無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程の少なくともいずれか１つの工程の後に設けた請求項４または請求項５に記載の電子部品パッケージの製造方法。
  7. ２０μｍ以下の表面粗さを有する封止体に無電解銅めっき皮膜を形成する請求項４または請求項５に記載の電子部品パッケージの製造方法。
  8. 第２層が電解銅めっき、第３層が電解錫めっきの皮膜形成工程で、めっき液を一定の周波数で振動させる周波数１５〜６０Ｈｚ以下の超振動攪拌する請求項５に記載の電子部品パッケージの製造方法。
  9. 第３層が無電解ニッケル−リンめっき皮膜形成工程で、ニッケルめっき皮膜中に６％以上のリンを含有させる請求項５に記載の電子部品パッケージの製造方法。
  10. 無電解銅めっき工程の前処理工程として、樹脂封止された電子部品を熱処理する工程と、封止体の表面の樹脂を粗化するエッチング工程と、封止体の表面の無機質フィラーを粗化するエッチング工程と、銅めっきを析出させるためのパラジウム付与工程と、銅を析出させる無電解銅めっき工程とを有する請求項４または請求項５に記載の電子部品パッケージの製造方法。
  11. 樹脂封止された電子部品を熱処理する工程が封止体のガラス転移点（Ｔｇ）以上の熱処理である請求項１０に記載の電子部品パッケージの製造方法。
  12. 封止体の樹脂表面の無機質フィラーを粗化するエッチング液がふっ化水素酸である請求項１０に記載の電子部品パッケージの製造方法。
JP2003342995A 2003-10-01 2003-10-01 電子部品パッケージおよびその製造方法 Pending JP2005109306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003342995A JP2005109306A (ja) 2003-10-01 2003-10-01 電子部品パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003342995A JP2005109306A (ja) 2003-10-01 2003-10-01 電子部品パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2005109306A true JP2005109306A (ja) 2005-04-21

Family

ID=34537093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003342995A Pending JP2005109306A (ja) 2003-10-01 2003-10-01 電子部品パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2005109306A (ja)

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310629A (ja) * 2005-04-28 2006-11-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
JP2007049098A (ja) * 2005-08-12 2007-02-22 Mitsumi Electric Co Ltd 回路モジュール、電池パック、及び回路モジュールの製造方法
EP1764834A1 (en) * 2005-09-15 2007-03-21 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
WO2007132560A1 (ja) * 2006-05-16 2007-11-22 Kabushiki Kaisha Toshiba 高周波素子モジュール及びその製造方法
JP2008260985A (ja) * 2007-04-10 2008-10-30 Nippon Parkerizing Co Ltd 複合材料及びその製造方法
WO2009003018A2 (en) * 2007-06-27 2008-12-31 Rf Micro Devices, Inc. Conformal shielding process using process gases
JP2009016371A (ja) * 2007-06-29 2009-01-22 Casio Comput Co Ltd シールド機能付きモジュールの製造方法
US7488903B2 (en) 2005-11-28 2009-02-10 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
CN100495699C (zh) * 2007-06-14 2009-06-03 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构及其制造方法
JP2009270174A (ja) * 2008-05-09 2009-11-19 C Uyemura & Co Ltd プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液
WO2009144960A1 (ja) * 2008-05-30 2009-12-03 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
WO2010021262A1 (ja) * 2008-08-19 2010-02-25 株式会社村田製作所 回路モジュール及びその製造方法
JP2010114291A (ja) * 2008-11-07 2010-05-20 Renesas Technology Corp シールド付き電子部品およびその製造方法
JP2010192653A (ja) * 2009-02-18 2010-09-02 Panasonic Corp 半導体装置
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
JP2010225752A (ja) * 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法
JP2010226137A (ja) * 2008-03-24 2010-10-07 Murata Mfg Co Ltd 電子部品モジュール
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US20120044653A1 (en) * 2010-08-18 2012-02-23 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
US8324020B2 (en) * 2007-06-25 2012-12-04 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
JP2013074289A (ja) * 2011-09-26 2013-04-22 Sae Magnetics(H K )Ltd 電子部品モジュール及びその製造方法
JP2013153233A (ja) * 2013-05-15 2013-08-08 C Uyemura & Co Ltd プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液
JP2014017349A (ja) * 2012-07-09 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置、基板の製造方法およびシステム
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
JP2014181379A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュールの製造方法、無電解メッキ方法及び無電解メッキ装置
JP2014183180A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US20150124417A1 (en) * 2013-11-07 2015-05-07 Sae Magnetics (H.K.) Ltd. Electronic component package
US9030032B2 (en) 2011-05-18 2015-05-12 Renesas Electronics Corporation Semiconductor device with peeling prevention marks and shield film
CN104716053A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法及半导体装置
JP2015115553A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法
EP3085474A1 (de) * 2015-04-20 2016-10-26 Gottfried Wilhelm Leibniz Universität Hannover Elektrisches bauteil, konstruktionsbauteil eines technischen gegenstands sowie verfahren zu deren herstellung
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
CN107112311A (zh) * 2014-12-22 2017-08-29 德国艾托特克公司 用于主动组件的电磁屏蔽和热管理的方法
KR20170101647A (ko) * 2016-02-29 2017-09-06 엘지이노텍 주식회사 전자파 차폐 장치 및 이의 제조 방법
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
CN109103171A (zh) * 2017-06-20 2018-12-28 英飞凌科技股份有限公司 具有减少的射频损耗的器件封装体
JP2019516237A (ja) * 2016-03-21 2019-06-13 株式会社村田製作所 パッケージ回路システム構造体
US20190191572A1 (en) * 2017-12-19 2019-06-20 Shinko Electric Industries Co., Ltd. Wiring board
CN110010582A (zh) * 2015-07-31 2019-07-12 东芝存储器株式会社 半导体装置及其制造方法
CN110195244A (zh) * 2019-06-05 2019-09-03 博敏电子股份有限公司 一种用于抑制印制电路板电镀锡锡须生长的方法
KR20200125577A (ko) 2018-02-27 2020-11-04 디아이씨 가부시끼가이샤 전자 부품 패키지 및 그 제조 방법
US11058038B2 (en) 2018-06-28 2021-07-06 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Cited By (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310629A (ja) * 2005-04-28 2006-11-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4589170B2 (ja) * 2005-04-28 2010-12-01 新光電気工業株式会社 半導体装置及びその製造方法
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US9661739B2 (en) 2005-08-08 2017-05-23 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
JP2007049098A (ja) * 2005-08-12 2007-02-22 Mitsumi Electric Co Ltd 回路モジュール、電池パック、及び回路モジュールの製造方法
EP1764834A1 (en) * 2005-09-15 2007-03-21 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
US7665201B2 (en) 2005-09-15 2010-02-23 Infineon Technologies Ag Method for manufacturing electronic modules
US7488903B2 (en) 2005-11-28 2009-02-10 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
WO2007132560A1 (ja) * 2006-05-16 2007-11-22 Kabushiki Kaisha Toshiba 高周波素子モジュール及びその製造方法
US7635918B2 (en) 2006-05-16 2009-12-22 Kabushiki Kaisha Toshiba High frequency device module and manufacturing method thereof
JP2008260985A (ja) * 2007-04-10 2008-10-30 Nippon Parkerizing Co Ltd 複合材料及びその製造方法
CN100495699C (zh) * 2007-06-14 2009-06-03 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构及其制造方法
US8533941B2 (en) 2007-06-25 2013-09-17 Epic Technologies, Inc. Method of bonding two structures together with an adhesive line of controlled thickness
US8474133B2 (en) 2007-06-25 2013-07-02 Epic Technologies, Inc. Method of fabricating a base layer circuit structure
US8384199B2 (en) 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US8349659B1 (en) 2007-06-25 2013-01-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8324020B2 (en) * 2007-06-25 2012-12-04 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US8564119B2 (en) 2007-06-25 2013-10-22 Epic Technologies, Inc. Integrated thermal structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8590145B2 (en) 2007-06-25 2013-11-26 Epic Technologies, Inc. Method of fabricating a circuit structure
US8614899B2 (en) 2007-06-27 2013-12-24 Rf Micro Devices, Inc. Field barrier structures within a conformal shield
WO2009003018A3 (en) * 2007-06-27 2009-01-29 Rf Micro Devices Inc Conformal shielding process using process gases
WO2009003018A2 (en) * 2007-06-27 2008-12-31 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8061012B2 (en) 2007-06-27 2011-11-22 Rf Micro Devices, Inc. Method of manufacturing a module
US8296938B2 (en) 2007-06-27 2012-10-30 Rf Micro Devices, Inc. Method for forming an electronic module having backside seal
US8409658B2 (en) * 2007-06-27 2013-04-02 Rf Micro Devices, Inc. Conformal shielding process using flush structures
US8296941B2 (en) 2007-06-27 2012-10-30 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
US8720051B2 (en) 2007-06-27 2014-05-13 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8186048B2 (en) 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8220145B2 (en) 2007-06-27 2012-07-17 Rf Micro Devices, Inc. Isolated conformal shielding
US8434220B2 (en) 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
US8359739B2 (en) 2007-06-27 2013-01-29 Rf Micro Devices, Inc. Process for manufacturing a module
CN101803017B (zh) * 2007-06-27 2012-10-03 射频小型装置公司 使用工艺气的共形屏蔽工艺
JP2009016371A (ja) * 2007-06-29 2009-01-22 Casio Comput Co Ltd シールド機能付きモジュールの製造方法
JP2010226137A (ja) * 2008-03-24 2010-10-07 Murata Mfg Co Ltd 電子部品モジュール
JP2009270174A (ja) * 2008-05-09 2009-11-19 C Uyemura & Co Ltd プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液
WO2009144960A1 (ja) * 2008-05-30 2009-12-03 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US8240035B2 (en) 2008-08-19 2012-08-14 Murata Manufacturing Co., Ltd. Circuit module and manufacturing method for the same
JP4525866B2 (ja) * 2008-08-19 2010-08-18 株式会社村田製作所 回路モジュール及びその製造方法
JPWO2010021262A1 (ja) * 2008-08-19 2012-01-26 株式会社村田製作所 回路モジュール及びその製造方法
WO2010021262A1 (ja) * 2008-08-19 2010-02-25 株式会社村田製作所 回路モジュール及びその製造方法
US9001528B2 (en) 2008-11-07 2015-04-07 Renesas Electronics Corporation Shielded electronic components and method of manufacturing the same
JP2010114291A (ja) * 2008-11-07 2010-05-20 Renesas Technology Corp シールド付き電子部品およびその製造方法
JP2010192653A (ja) * 2009-02-18 2010-09-02 Panasonic Corp 半導体装置
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
JP2010225752A (ja) * 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US9137934B2 (en) * 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US20120044653A1 (en) * 2010-08-18 2012-02-23 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
US9420704B2 (en) 2011-02-25 2016-08-16 Qorvo Us, Inc. Connection using conductive vias
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9942994B2 (en) 2011-02-25 2018-04-10 Qorvo Us, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9030032B2 (en) 2011-05-18 2015-05-12 Renesas Electronics Corporation Semiconductor device with peeling prevention marks and shield film
JP2013074289A (ja) * 2011-09-26 2013-04-22 Sae Magnetics(H K )Ltd 電子部品モジュール及びその製造方法
JP2014017349A (ja) * 2012-07-09 2014-01-30 Fujitsu Semiconductor Ltd 半導体装置、基板の製造方法およびシステム
JP2014183180A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
JP2014181379A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュールの製造方法、無電解メッキ方法及び無電解メッキ装置
JP2013153233A (ja) * 2013-05-15 2013-08-08 C Uyemura & Co Ltd プリント配線基板を形成するための表面処理方法及びその表面処理方法に用いられるエッチング処理液
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
JP2015090979A (ja) * 2013-11-07 2015-05-11 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品パッケージおよびその製造方法
US20150124417A1 (en) * 2013-11-07 2015-05-07 Sae Magnetics (H.K.) Ltd. Electronic component package
US9392701B2 (en) * 2013-11-07 2016-07-12 Sae Magnetics (H.K.) Ltd. Electronic component package
JP2015115559A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法および半導体装置
CN104716053A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置的制造方法及半导体装置
US10312197B2 (en) 2013-12-13 2019-06-04 Toshiba Memory Corporation Method of manufacturing semiconductor device and semiconductor device
JP2015115553A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US11266010B2 (en) 2014-03-18 2022-03-01 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
JP2018502453A (ja) * 2014-12-22 2018-01-25 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ 能動部品の電磁遮蔽および熱管理のための方法
KR102049650B1 (ko) * 2014-12-22 2019-11-28 아토테크더치랜드게엠베하 활성 컴포넌트들의 전자기 차폐 및 열 관리를 위한 방법
KR20170099982A (ko) * 2014-12-22 2017-09-01 아토테크더치랜드게엠베하 활성 컴포넌트들의 전자기 차폐 및 열 관리를 위한 방법
US10249572B2 (en) 2014-12-22 2019-04-02 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
CN107112311A (zh) * 2014-12-22 2017-08-29 德国艾托特克公司 用于主动组件的电磁屏蔽和热管理的方法
CN107112311B (zh) * 2014-12-22 2020-10-02 德国艾托特克公司 用于主动组件的电磁屏蔽和热管理的方法
EP3085474A1 (de) * 2015-04-20 2016-10-26 Gottfried Wilhelm Leibniz Universität Hannover Elektrisches bauteil, konstruktionsbauteil eines technischen gegenstands sowie verfahren zu deren herstellung
CN110010582B (zh) * 2015-07-31 2023-06-27 铠侠股份有限公司 半导体装置及其制造方法
CN110010582A (zh) * 2015-07-31 2019-07-12 东芝存储器株式会社 半导体装置及其制造方法
KR20170101647A (ko) * 2016-02-29 2017-09-06 엘지이노텍 주식회사 전자파 차폐 장치 및 이의 제조 방법
KR102517689B1 (ko) * 2016-02-29 2023-04-04 엘지이노텍 주식회사 전자파 차폐 장치 및 이의 제조 방법
US10934157B2 (en) 2016-03-21 2021-03-02 Murata Manufacturing Co., Ltd. Packaged circuit system structure
JP2019516237A (ja) * 2016-03-21 2019-06-13 株式会社村田製作所 パッケージ回路システム構造体
CN109103171B (zh) * 2017-06-20 2023-12-29 英飞凌科技股份有限公司 具有减少的射频损耗的器件封装体
CN109103171A (zh) * 2017-06-20 2018-12-28 英飞凌科技股份有限公司 具有减少的射频损耗的器件封装体
US10477703B2 (en) * 2017-12-19 2019-11-12 Shinko Electric Industries Co., Ltd. Wiring board
US20190191572A1 (en) * 2017-12-19 2019-06-20 Shinko Electric Industries Co., Ltd. Wiring board
KR20200125577A (ko) 2018-02-27 2020-11-04 디아이씨 가부시끼가이샤 전자 부품 패키지 및 그 제조 방법
US11315885B2 (en) 2018-02-27 2022-04-26 Dic Corporation Electronic component package including stacked shield layers and method for producing same
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11058038B2 (en) 2018-06-28 2021-07-06 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
CN110195244B (zh) * 2019-06-05 2021-04-20 博敏电子股份有限公司 一种用于抑制印制电路板电镀锡锡须生长的方法
CN110195244A (zh) * 2019-06-05 2019-09-03 博敏电子股份有限公司 一种用于抑制印制电路板电镀锡锡须生长的方法

Similar Documents

Publication Publication Date Title
JP2005109306A (ja) 電子部品パッケージおよびその製造方法
EP2209358A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP5216078B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
EP0373241A1 (en) Film carrier and method of manufacturing same
EP2200413A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
TW200841786A (en) Printed circuit board and method for manufacturing the same
US20210159010A1 (en) Inductor built-in substrate and method for manufacturing inductor built-in substrate
JP2014107372A (ja) 回路モジュール及びその製造方法
CN105848458A (zh) 电磁波屏蔽结构
JP2004200720A (ja) 多層プリント配線板およびその製造方法
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
US11013124B2 (en) Printed circuit board and method of manufacturing printed circuit board
EP0214628B1 (en) Process for the manufacture of substrates to interconnect electronic components and articles made by said process
JP2004363364A (ja) 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ
CN111491499B (zh) 电磁屏蔽膜及其制作方法
JP4315580B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2005276980A (ja) 回路部品内蔵モジュールの製造方法
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
JP2009212221A (ja) 回路基板の製造方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
US11322301B2 (en) Method for manufacturing inductor built-in substrate
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
WO2003032697A1 (en) Electronic parts
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020