JP2005109306A - Electronic component package and manufacturing method thereof - Google Patents
Electronic component package and manufacturing method thereof Download PDFInfo
- Publication number
- JP2005109306A JP2005109306A JP2003342995A JP2003342995A JP2005109306A JP 2005109306 A JP2005109306 A JP 2005109306A JP 2003342995 A JP2003342995 A JP 2003342995A JP 2003342995 A JP2003342995 A JP 2003342995A JP 2005109306 A JP2005109306 A JP 2005109306A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- plating
- component package
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W42/20—
-
- H10W42/276—
-
- H10W72/0198—
Landscapes
- Chemically Coating (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】電子部品パッケージのシールド性向上に対応し、電子機器の小型化、低背化、軽量化、高周波化に十分なシールド効果を実現する電子部品パッケージとその製造方法を提供することを目的とするものである。
【解決手段】グランドパターン３を有する回路基板１と、この回路基板１の上面に実装した電子部品からなる実装部品５と、この実装部品５を封止する無機質フィラーを含有するエポキシ樹脂からなる封止体６と、この封止体６の表面に形成される第１層７としての無電解銅めっき層と、第２層８としての電解銅めっき層と、第３層９としての銅の酸化を防止する皮膜層からなるシールド層からなり、このシールド層を前記グランドパターン３に接地した。
【選択図】図２An object of the present invention is to provide an electronic component package and a method of manufacturing the electronic component package that realizes a shielding effect sufficient to reduce the size, height, weight, and frequency of an electronic device in response to an improvement in shielding performance of the electronic component package. It is what.
A circuit board having a ground pattern, a mounting part made of an electronic component mounted on the upper surface of the circuit board, and an epoxy resin containing an inorganic filler for sealing the mounting part. Stop body 6, electroless copper plating layer as first layer 7 formed on the surface of sealing body 6, electrolytic copper plating layer as second layer 8, and oxidation of copper as third layer 9 The shield layer was made of a coating layer that prevents the film from being grounded, and the shield layer was grounded to the ground pattern 3.
[Selection] Figure 2
Description
本発明は、各種電子機器、通信機器等に用いられる電子部品パッケージおよびその製造方法に関するものである。 The present invention relates to an electronic component package used in various electronic devices, communication devices, and the like, and a manufacturing method thereof.
従来、この種の電子部品パッケージは、図５に示されるような構成を有していた。 Conventionally, this type of electronic component package has a configuration as shown in FIG.
図５は従来の電子部品パッケージの斜視図である。 FIG. 5 is a perspective view of a conventional electronic component package.
図５において、回路基板２０の上面にグランドパターンと導通する接地用電極パターン２１を形成し、前記回路基板２０に実装部品２２を実装し、これらの実装部品２２をエポキシ樹脂による封止体２３で封止し、前記封止体２３の表面にニッケルめっき層２４を接地用電極パターン２１と導通させるように形成して電子部品パッケージの電磁波シールドを行っていた。
In FIG. 5, a
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
しかしながら、近年、電子部品パッケージが小型化、低背化、軽量化、高周波化する中で、従来の電子部品パッケージに採用されているニッケルめっき皮膜では電磁波を十分にシールドしていくことが困難となってきている。そこで、ニッケルめっき皮膜の厚さを厚くすることでシールド性を向上させることで対応しているが、ニッケルめっき皮膜を厚くすることで多くの不具合が発生している。例えば、ニッケルめっき厚が３μｍ以上になると加熱時にクラックが発生する。あるいは封止樹脂とニッケルめっき皮膜の膨張係数が大きく違うため電子部品パッケージをマザーの回路基板にはんだ接合するのに、リフロー炉を通すとニッケル皮膜が封止樹脂から浮く、膨れるなどの不具合が発生する。 However, in recent years, as electronic component packages have become smaller, lower, lighter, and higher in frequency, it is difficult to sufficiently shield electromagnetic waves with the nickel plating film employed in conventional electronic component packages. It has become to. Therefore, this is dealt with by improving the shielding performance by increasing the thickness of the nickel plating film, but many problems are caused by increasing the thickness of the nickel plating film. For example, when the nickel plating thickness is 3 μm or more, cracks occur during heating. Or, the expansion coefficient of the sealing resin and the nickel plating film are greatly different, and when soldering the electronic component package to the mother circuit board, the nickel film floats from the sealing resin and swells when passed through a reflow oven. To do.
また、シールド性については、シールド皮膜の導電性が大きく関係することがわかっており、ニッケルめっき皮膜の中でも電解ニッケルめっき皮膜の方が無電解ニッケルめっき皮膜より１０倍ほど小さい。 In addition, regarding the shielding property, it is known that the conductivity of the shielding film is greatly related, and among the nickel plating films, the electrolytic nickel plating film is about 10 times smaller than the electroless nickel plating film.
そこで、電解ニッケルめっきでシールド性を向上させようとすると、電解ニッケル皮膜は塩水噴霧試験を行うとシールド効果が著しく低下する。 Therefore, when an attempt is made to improve the shielding performance by electrolytic nickel plating, the shielding effect of the electrolytic nickel film is significantly reduced when a salt spray test is performed.
一方、無電解めっき皮膜は、めっき液中の還元剤に含まれるリンをめっき皮膜中に取り込むため数％のリンを含むＮｉ−Ｐ皮膜である。従って、リン含有率が６％以上の中リン、高リンタイプの無電解ニッケルめっき皮膜を用いると耐食性に著しく優れた皮膜になるが、リン含有率が増えるに従い皮膜の導電性は悪くなり、さらに硬度も高いため、膜厚を厚くしてシールド性を向上させようとすると、先に延べたように加熱時のクラック、膨れ、剥離などの不具合が発生し電子部品パッケージのシールド皮膜として使用するには限界があり、シールド性を向上させるという要望に対応できないという問題点を有していた。 On the other hand, the electroless plating film is a Ni-P film containing several percent of phosphorus because phosphorus contained in the reducing agent in the plating solution is taken into the plating film. Therefore, if a medium phosphorus or high phosphorus type electroless nickel plating film having a phosphorus content of 6% or more is used, the film becomes extremely excellent in corrosion resistance. However, as the phosphorus content increases, the conductivity of the film deteriorates. Because the hardness is high, if you try to improve the shielding performance by increasing the film thickness, problems such as cracking, swelling, and peeling during heating will occur as previously described, and it will be used as a shielding film for electronic component packages. Has a problem that it cannot meet the demand for improving the shielding performance.
本発明は上記従来の課題を解決するもので、電子部品パッケージのシールド性向上に対応し、電子機器の小型化、低背化、軽量化、高周波化に十分なシールド効果を実現する電子部品パッケージとその製造方法を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and responds to the improvement of the shielding performance of an electronic component package, and realizes a sufficient shielding effect for reducing the size, height, weight, and frequency of electronic devices. And a method for manufacturing the same.
上記目的を達成するために、本発明は以下の構成およびプロセスを有する。 In order to achieve the above object, the present invention has the following configuration and process.
本発明の請求項１に記載の発明は、グランドパターンを有する回路基板と、この回路基板の上面に実装された電子部品からなる実装部品と、この実装部品を封止する無機質フィラーを含有するエポキシ樹脂からなる封止体と、この封止体の表面に形成した第１層としての無電解銅めっき層と、第２層としての電解銅めっき層と、第３層としての銅の酸化を防止する皮膜層からなるシールド層とからなり、このシールド層を前記グランドパターンに接地した電子部品パッケージであり、これにより、小型、低背、軽量で電磁波シールド性に優れた電子部品パッケージを構成できるという作用効果が得られる。 The invention according to claim 1 of the present invention is an epoxy containing a circuit board having a ground pattern, a mounting part composed of an electronic component mounted on the upper surface of the circuit board, and an inorganic filler for sealing the mounting part. Sealing body made of resin, electroless copper plating layer as the first layer formed on the surface of the sealing body, electrolytic copper plating layer as the second layer, and oxidation of copper as the third layer are prevented An electronic component package having a shielding layer made of a coating layer and grounding the shield layer to the ground pattern, whereby an electronic component package having a small size, a low profile, a light weight, and excellent electromagnetic shielding properties can be configured. The effect is obtained.
本発明の請求項２に記載の発明は、皮膜層が錫めっき層からなる請求項１に記載の電子部品パッケージであり、これにより、実装時にはんだリフロー炉を通ることにより錫めっき層が溶融し、めっき皮膜が緻密な層になり、薄いめっき厚でも耐湿性等環境特性に優れた皮膜を形成することができ、第２層の電解銅めっき層の酸化等を防ぐことができるという作用効果が得られる。
The invention according to
本発明の請求項３に記載の発明は、皮膜層がニッケル、ニッケル−硼素またはニッケル−リンめっき層からなる請求項１に記載の電子部品パッケージであり、これにより、無電解めっき皮膜が硼素またはリンを含むことで耐湿試験等環境特性に優れた皮膜を形成し第２層の電解銅めっき層の酸化等を防ぐことができるという作用効果が得られる。
The invention according to
本発明の請求項４に記載の発明は、グランドパターンを有する回路基板の上面に電子部品からなる実装部品を実装し、この実装部品を無機質フィラーを含有するエポキシ樹脂からなる封止体で封止し、この封止体の表面に無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程によりシールド層を形成し、このシールド層をグランドパターンに接地する電子部品パッケージの製造方法であり、これにより、電磁波シールド性に優れた電子部品パッケージを製造できるという作用効果が得られる。 According to a fourth aspect of the present invention, a mounting component made of an electronic component is mounted on the upper surface of a circuit board having a ground pattern, and the mounting component is sealed with a sealing body made of an epoxy resin containing an inorganic filler. Then, a step of forming the first layer by electroless copper plating on the surface of the sealing body, a step of forming the second layer by electrolytic copper plating, and a third layer by a film that prevents oxidation of copper are formed. This is a method for manufacturing an electronic component package in which a shield layer is formed by a process, and this shield layer is grounded to a ground pattern. This provides an effect that an electronic component package having excellent electromagnetic wave shielding properties can be manufactured.
本発明の請求項５に記載の発明は、グランドパターンを有する回路基板の上面に電子部品からなる実装部品を実装し、この実装部品を無機質フィラーを含有するエポキシ樹脂からなる封止体で封止し、この封止体の上からグランドパターンが露出するように前記回路基板の一部を切削してスリット部を形成し、上記封止体の表面および切削面に無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程によりシールド層を形成し、このシールド層をグランドパターンに接地する電子部品パッケージの製造方法であり、これにより、電磁波シールド性に優れた電子部品パッケージを提供できるという作用効果が得られる。 According to a fifth aspect of the present invention, a mounting component made of an electronic component is mounted on the upper surface of a circuit board having a ground pattern, and the mounting component is sealed with a sealing body made of an epoxy resin containing an inorganic filler. Then, a part of the circuit board is cut so that the ground pattern is exposed from above the sealing body to form a slit, and the first layer is formed by electroless copper plating on the surface and the cutting surface of the sealing body. Forming a shield layer by a step of forming a second layer by electrolytic copper plating, and a step of forming a third layer by a film preventing copper oxidation, and grounding the shield layer to a ground pattern This is a method of manufacturing an electronic component package, and this provides an effect of providing an electronic component package having excellent electromagnetic wave shielding properties.
本発明の請求項６に記載の発明は、１００℃以上の熱処理工程を無電解銅めっきで第１層を形成する工程と、電解銅めっきで第２層を形成する工程と、銅の酸化を防止する皮膜で第３層を形成する工程の少なくともいずれか１つの工程の後に設けた請求項４または請求項５に記載の電子部品パッケージの製造方法であり、これにより、めっき皮膜中の水分が除去され封止体とめっき皮膜の密着性がより強固になると共にめっき皮膜粒子が粒径が再結晶することによりめっき皮膜の導通性が安定化するという作用効果が得られる。
The invention according to claim 6 of the present invention includes a step of forming a first layer by electroless copper plating at a heat treatment step of 100 ° C. or higher, a step of forming a second layer by electrolytic copper plating, and oxidation of copper. 6. The method of manufacturing an electronic component package according to
本発明の請求項７に記載の発明は、２０μｍ以下の表面粗さを有する封止体に無電解銅めっき皮膜を形成する請求項４または請求項５に記載の電子部品パッケージのシールドめっき皮膜形成方法であり、これにより、２０μｍ以上の表面粗さでは、封止体へのめっき皮膜の楔効果が得られなかったが２０μｍ以下であれば、その効果が顕著に得られめっき皮膜をクロスカットしたテープ試験で剥がれの無い密着強度が得られることが確認でき封止体に密着性の優れたシールドめっき皮膜を形成することができるという作用効果が得られる。
The invention according to
本発明の請求項８に記載の発明は、特に、第２層が電解銅めっき、第３層が電解錫めっきの皮膜形成工程でめっき液を一定の周波数で振動させる周波数１５〜６０Ｈｚ以下の超振動攪拌する請求項５に記載の電子部品パッケージの製造方法であり、これにより、超振動攪拌によりめっき液の移動がより加速され、めっき析出速度があがり（電流効率が良化される）、また、スリット部への液循環が良くなり、スリット部へのめっき付きまわり性が向上し電子部品パッケージの表面へのめっき付きまわりに優れたシールドめっき皮膜を形成できるという作用効果が得られる。
In the invention according to
本発明の請求項９に記載の発明は、特に、第３層が無電解ニッケル−リンめっき皮膜形成工程で、ニッケルめっき皮膜中に６％以上のリンを含有させる請求項５に記載の電子部品パッケージの製造方法であり、これにより、耐環境性に優れた電子部品パッケージのめっき皮膜を形成できるという作用効果が得られる。
The invention according to
本発明の請求項１０に記載の発明は、無電解銅めっき工程の前処理工程として、樹脂封止された電子部品を熱処理する工程と、封止体の表面の樹脂を粗化するエッチング工程と、封止体の表面の無機質フィラーを粗化するエッチング工程と、銅めっきを析出させるためのパラジウム付与工程と、銅を析出させる無電解銅めっき工程とを有する請求項４または請求項５に記載の電子部品パッケージの製造方法であり、これにより、めっき皮膜が密着性に優れた電子部品パッケージおよびそのシールドめっき皮膜を形成できるという作用効果が得られる。
The invention according to claim 10 of the present invention includes a step of heat-treating a resin-encapsulated electronic component as a pretreatment step of an electroless copper plating step, and an etching step of roughening the resin on the surface of the encapsulant. The etching process which roughens the inorganic filler of the surface of a sealing body, the palladium provision process for depositing copper plating, and the electroless copper plating process which deposits copper are described in
本発明の請求項１１に記載の発明は、特に、樹脂封止された電子部品を熱処理する工程が封止体のガラス転移点（Ｔｇ）以上の熱処理である請求項１０に記載の電子部品パッケージの製造方法であり、これにより、シールドめっき皮膜を形成した後、シールドめっき皮膜の密着強度試験で脆い樹脂層から剥がれるという現象を解決することができ、めっき密着性に優れた電子部品パッケージおよびそのシールドめっき皮膜を形成できるという作用効果が得られる。 The eleventh aspect of the present invention is the electronic component package according to the tenth aspect of the present invention, in particular, the step of heat treating the resin-sealed electronic component is a heat treatment at or above the glass transition point (Tg) of the encapsulant. As a result, it is possible to solve the phenomenon of peeling from a brittle resin layer in the adhesion strength test of the shield plating film after forming the shield plating film, and an electronic component package having excellent plating adhesion and its The effect that a shield plating film can be formed is obtained.
本発明の請求項１２に記載の発明は、特に、封止体の表面の無機質フィラーを粗化するエッチング液がふっ化水素酸である請求項１０に記載の電子部品パッケージの製造方法であり、これにより、スリット部に露出した回路基板の銅パターンを侵すことなく、封止体の表面を適度に粗化することができ、密着性に優れた電子部品パッケージおよびそのシールドめっき皮膜を形成できるという作用効果が得られる。
Invention of
本発明のグランドパターンを有する回路基板と、この回路基板の上面に実装された電子部品からなる実装部品と、この実装部品を封止する無機質フィラーを含有するエポキシ樹脂からなる封止体と、この封止体の表面に形成した第１層としての無電解銅めっき層と、第２層としての電解銅めっき層と、第３層としての銅の酸化を防止する皮膜層からなるシールド層とからなり、このシールド層を前記グランドパターンに接地した電子部品パッケージであり電磁波シールド性に優れた電子部品パッケージを形成できるとともに密着性に優れたシールドめっき皮膜を形成することができるという効果を奏するものである。 A circuit board having the ground pattern of the present invention, a mounting part made of an electronic component mounted on the upper surface of the circuit board, a sealing body made of an epoxy resin containing an inorganic filler for sealing the mounting part, and From the electroless copper plating layer as the first layer formed on the surface of the sealing body, the electrolytic copper plating layer as the second layer, and the shield layer made of a coating layer that prevents oxidation of copper as the third layer It is an electronic component package in which this shield layer is grounded to the ground pattern, and an electronic component package excellent in electromagnetic wave shielding properties can be formed and a shield plating film excellent in adhesion can be formed. is there.
（実施の形態１）
以下、実施の形態１を用いて本発明の特に請求項１〜３に記載の発明について説明する。
(Embodiment 1)
The invention according to the first to third aspects of the present invention will be described below with reference to the first embodiment.
本発明の実施の形態１における電子部品パッケージは図１の斜視図で示すように多層基板で形成した回路基板１の上に電磁波シールド層２を形成している。図２は図１のＡ−Ａで示した電子部品パッケージの断面図を示している。断面図に示すように回路基板１の内層および外層にはグランドパターン３や配線パターン４が少なくとも２層以上で形成されている。
In the electronic component package according to Embodiment 1 of the present invention, as shown in the perspective view of FIG. 1, an electromagnetic
また、前記回路基板１はガラスエポキシ樹脂等の絶縁材からなり、ビアホール（図示せず）で層間を電気的に接続されている。本実施の形態では４層基板で説明している。 The circuit board 1 is made of an insulating material such as glass epoxy resin, and the layers are electrically connected by via holes (not shown). In this embodiment mode, a four-layer substrate is used.
そして、実施の形態１の電子部品パッケージは前記グランドパターン３を有する回路基板１の上面に実装部品５（ＩＣ、チップ抵抗、チップコンデンサーなど）を配線パターン４の上にリフローによるはんだで実装している。
In the electronic component package of the first embodiment, a mounting component 5 (IC, chip resistor, chip capacitor, etc.) is mounted on the
一方、電子部品パッケージは実装部品５と反対面にある回路基板１の下面の配線パターン４とマザーボード（図示せず）とをはんだで実装しマザーボードと導通させて使用される。
On the other hand, the electronic component package is used by mounting the
上述の実装部品５（ＩＣ、チップ抵抗、チップコンデンサーなど）が実装された回路基板１の上面は、無機質フィラーを含有するエポキシ樹脂からなる封止樹脂によって封止体６が形成される。この封止体６は回路基板１の平面形状と略同一形であり、両者が一体となって電子部品パッケージを構成する。 On the upper surface of the circuit board 1 on which the above-described mounting component 5 (IC, chip resistor, chip capacitor, etc.) is mounted, a sealing body 6 is formed by a sealing resin made of an epoxy resin containing an inorganic filler. The sealing body 6 has substantially the same shape as the planar shape of the circuit board 1, and both form an integrated electronic component package.
この封止体６に用いられる無機質フィラー入りエポキシ樹脂は耐湿性、耐候性、絶縁性及び耐熱性に優れると共に、前述のガラスエポキシ樹脂からなる回路基板１とは異なる成分構成でできている。前記封止体６の表面に電磁波シールド層２を形成する。この電磁波シールド層２を形成するにあたり、封止体６の表面を化学的に処理することにより、めっきが実用的強度で形成されるのを可能としている。
The epoxy resin with an inorganic filler used for the sealing body 6 is excellent in moisture resistance, weather resistance, insulation and heat resistance, and has a different component structure from the circuit board 1 made of the glass epoxy resin. The
また、実施の形態１では図２に示したように回路基板１の端面にグランドパターン３の一部が外部表面に露出している。
In the first embodiment, as shown in FIG. 2, a part of the
前記封止体６の表面に形成される電磁波シールド層２は無電解銅めっき法によって無機質フィラーを含有するエポキシ樹脂の上に銅を析出して第１層７が形成されている。
The electromagnetic
さらに電解銅めっき法で第１層７の上に電解銅を析出させ第２層８を形成することで、封止体６の表面の抵抗を下げることができ、より電磁波シールド性を向上することができる。
Furthermore, electrolytic copper is deposited on the
また、第１層７と第２層８で形成した銅層のみでは大気中の酸素によって銅の表面が酸化し封止体６の表面の抵抗が上がり、電磁波シールド性が低下する。
In addition, with only the copper layer formed of the
そこで、第２層８の上に銅の酸化を防止するために電解錫めっき法、無電解ニッケルめっき法、電解ニッケルめっき法のいずれかで錫層またはニッケル層による第３層９を形成している。
Therefore, a
また、このようにして形成された電磁波シールド層２は封止体６の周辺及び回路基板１の端面のグランドパターン３の露出部にも電磁波シールド層２が形成されることになる。その結果、外部の電磁波ノイズから実装部品５をシールドすることができる。また、同様に電子部品パッケージの内部から発生する電磁波ノイズを外部に放出することも無いため他の周辺の電子部品、電子機器に電波障害を与えることも無い。
Further, the electromagnetic
このように、無機質フィラーを含有するエポキシ樹脂からなる封止体６の表面に第１層７として無電解銅めっき層、第２層８として電解銅めっき層、第３層９として銅の酸化を防止する層（錫層またはニッケル層）を形成して電磁波シールド層２を形成することができる。
Thus, the electroless copper plating layer as the
従来、無電解ニッケルめっき法で形成されるニッケルめっき層を電磁波シールド層２に使用していたが、Ｎｉ，Ｎｉ−Ｐ，Ｎｉ−Ｂ皮膜は導電性に劣り、昨今の小型化、低背化、軽量化、高周波化するなかで、ニッケルめっき皮膜では十分に電磁波をシールドすることが困難になってきている。また、シールド性を向上させるためにはシールド皮膜の導電性が低ければ低いほど良いことが分かっており、簡便な方法であるめっき法で形成できる銅皮膜に着目した。銅の導電性を１．０とすると、電解Ｎｉめっき皮膜は０．２２、無電解Ｎｉ−１％Ｂ皮膜は０．１０、無電解Ｎｉ−２．１％Ｐで０．０５７、無電解Ｎｉ−７％Ｐで０．０２４である。
Conventionally, a nickel plating layer formed by an electroless nickel plating method has been used for the electromagnetic
また、Ｎｉめっき皮膜に比べ、硬度も低く、耐熱性にも優れ、加熱によるクラックの発生も無い。 Moreover, compared with a Ni plating film, hardness is low, it is excellent also in heat resistance, and there is no generation | occurrence | production of the crack by heating.
しかし、前述のように無電解銅めっきで形成した第１層７だけではめっき皮膜の緻密さ、皮膜物性が劣るため、本実施の形態１に示すように、第１層７の上面に第２層８を形成しめっき皮膜の物性を確保している。
However, as described above, since only the
また、銅は大気中で酸化しやすいため皮膜の抵抗が上がり、電磁波シールド性が劣ってくるという欠点を有するため、第３層９として、銅の酸化を防止する目的でニッケルめっき皮膜または錫めっき皮膜を採用している。
In addition, since copper easily oxidizes in the air, the resistance of the film increases and the electromagnetic shielding properties are inferior. Therefore, the
特に、塩水噴霧試験など環境試験においては純ニッケル皮膜より、リンを含有することで著しく耐環境特性は向上する。 In particular, in an environmental test such as a salt spray test, environmental resistance characteristics are remarkably improved by containing phosphorus from a pure nickel film.
特に、Ｐを６％以上含有することでＮｉ−Ｐ皮膜の耐環境性は著しく向上する。 In particular, by containing 6% or more of P, the environmental resistance of the Ni-P coating is remarkably improved.
また、錫めっき皮膜はめっき後ポーラスなめっき皮膜であっても、電子部品パッケージをマザーボードにはんだ実装する時、はんだリフロー温度を２３０℃（錫の融点）以上の温度に上げると、錫はいったん溶融するため緻密な膜となって、耐環境性に優れた膜となる。 Also, even if the tin plating film is a porous plating film after plating, when the solder reflow temperature is raised to a temperature of 230 ° C. (melting point of tin) or higher when the electronic component package is solder-mounted on the motherboard, the tin is once melted. Therefore, it becomes a dense film and a film excellent in environmental resistance.
従って、銅の良好な導電性、ニッケルまたは錫の良好な耐環境性を組み合わせることにより、薄いめっき皮膜でも十分な電磁波シールド性を得ることができる。 Therefore, by combining the good conductivity of copper and the good environmental resistance of nickel or tin, sufficient electromagnetic wave shielding properties can be obtained even with a thin plating film.
また、最近の高周波化に対応して、さらに高いシールド効果が必要になってもＮｉ皮膜に比べ薄いＣｕめっき皮膜の厚みで可能となった。銅の酸化を防止する第３層９は極薄いめっき皮膜で良い。
Also, in response to the recent increase in frequency, even if a higher shielding effect is required, it has become possible with a thinner Cu plating film thickness than the Ni film. The
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項４〜１２に記載の発明について説明する。
(Embodiment 2)
Hereinafter, the second and second embodiments of the present invention will be described.
なお、実施の形態１の構成と同様の構成を有するものについては、同一符号を付しその説明を省略する。 In addition, about the thing which has the structure similar to the structure of Embodiment 1, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
図３、図４は、上記の構成からなる電子部品パッケージの製造方法を示したものである。 3 and 4 show a method for manufacturing an electronic component package having the above-described configuration.
図３（ａ）に示すように各単一回路基板毎にダイシングライン（図示せず）が想定される集合回路基板１１のいずれかの層（本実施の形態２では多層回路基板の２層目）にグランドパターン３を有している。この集合回路基板１１の各単一基板毎に実装部品５（ＩＣ、チップ抵抗、チップコンデンサーなど）を所定の位置に搭載し、ダイボンド、ワイヤボンド、リフローによるはんだ接続などの手段で集合回路基板１１に実装する。
As shown in FIG. 3A, any layer of the collective circuit board 11 in which a dicing line (not shown) is assumed for each single circuit board (in the second embodiment, the second layer of the multilayer circuit board). ) Has a
次に、図３（ｂ）に示すように集合回路基板１１の上面全体に無機質フィラー含有エポキシ樹脂を充填し、集合回路基板１１の上に均一な厚さの封止体６を形成して実装部品５を樹脂封止する。その後、封止体６の厚さを揃えるため、研削盤で表面研削を行う。
Next, as shown in FIG. 3B, the entire upper surface of the collective circuit board 11 is filled with an epoxy resin containing an inorganic filler, and a sealing body 6 having a uniform thickness is formed on the collective circuit board 11 and mounted. The
次に、図３（ｃ）はダイシングによりダイシングライン（図示せず）に沿って封止体６の上から格子状に切り込みのスリット部１２を入れ、集合回路基板１１の略下半部を残した状態でハーフダイシングを行う。このハーフダイシングによって封止体６は各単一回路基板毎にスリット部１２の周面が露出すると共に、接地用グランドパターン３の一端部も集合回路基板１１から露出することになる。
Next, in FIG. 3C, slit
そして、上記工程で、ハーフダイシングが終了した封止体６の樹脂のガラス転移点（Ｔｇ）以上の温度で熱処理を行う。本発明の封止体６の樹脂のＴｇは１５０℃であるため１５０℃で実施した。 And in the said process, it heat-processes at the temperature more than the glass transition point (Tg) of resin of the sealing body 6 which the half dicing completed. Since Tg of resin of the sealing body 6 of this invention is 150 degreeC, it implemented at 150 degreeC.
次に、図３（ｄ）、図４（ｅ）に示すように、封止体６の樹脂の表面を粗化する目的で、エチレングリコールモノブチルエーテルと水酸化ナトリウム混合液で樹脂を膨潤させ、その後過マンガン酸カリウムと水酸化ナトリウム混合液に浸漬する。その後、硫酸で中和処理して樹脂表面を粗化する。 Next, as shown in FIGS. 3D and 4E, for the purpose of roughening the surface of the resin of the sealing body 6, the resin is swollen with a mixture of ethylene glycol monobutyl ether and sodium hydroxide, Then, it is immersed in a mixed solution of potassium permanganate and sodium hydroxide. Thereafter, the resin surface is roughened by neutralization with sulfuric acid.
次に、樹脂表面に３０μｍ以下の表面粗化部１３を形成することを目的に封止体６の樹脂中の無機質フィラーをふっ化水素酸溶液でエッチングする。このふっ化水素酸溶液を用いることにより、スリット部１２に形成された集合回路基板１１の一部に露出した銅パターンを侵すことなく、封止体６の樹脂中の無機質フィラーをエッチングし、次工程の無電解銅めっき皮膜との密着性を著しく向上させることができる。
Next, the inorganic filler in the resin of the sealing body 6 is etched with a hydrofluoric acid solution for the purpose of forming a surface roughened
無電解銅めっき工程としては、まず、アミノカルボン酸塩等の活性剤で樹脂表面の脱脂、コンディショニングを行う。次に、過硫酸ナトリウム、硫酸混合液で表面を軽くエッチングし、硫酸でスミアの除去を行う。次にパラジウムを樹脂表面に付与し、無電解銅めっき液で銅めっきを行い、約１μｍの厚さの無電解銅めっき層からなる第１層７を形成する。
In the electroless copper plating step, first, the resin surface is degreased and conditioned with an activator such as an aminocarboxylate. Next, the surface is lightly etched with a mixed solution of sodium persulfate and sulfuric acid, and smear is removed with sulfuric acid. Next, palladium is applied to the resin surface and copper plating is performed with an electroless copper plating solution to form a
次に、図４（ｆ）に示すように、ジエタノールアミン、硫酸混合液で表面を脱脂し、硫酸で表面を活性化した後、硫酸銅めっき液で電解銅めっきを行い、約１〜５μｍの電解銅めっき層からなる第２層８を形成する。
Next, as shown in FIG. 4 (f), the surface is degreased with a mixed solution of diethanolamine and sulfuric acid, and after the surface is activated with sulfuric acid, electrolytic copper plating is performed with a copper sulfate plating solution, and an electrolysis of about 1 to 5 μm is performed. A
次に、図４（ｇ）に示すように、ジエタノールアミン、硫酸混合液で表面を脱脂し、過硫酸ナトリウム、硫酸混合液で電解銅めっき層の表面を軽くエッチングし、銅めっき層上の酸化膜を除去した後、硫酸で酸活性し、電解錫めっきを行い、約１〜６μｍの電解錫めっき層からなる第３層９を形成する。
Next, as shown in FIG. 4G, the surface is degreased with a mixture of diethanolamine and sulfuric acid, the surface of the electrolytic copper plating layer is lightly etched with a mixture of sodium persulfate and sulfuric acid, and an oxide film on the copper plating layer Then, acid activation with sulfuric acid is performed, and electrolytic tin plating is performed to form a
尚、電解錫めっきを行うとき、錫めっき浴を周波数１５〜６０Ｈｚ超振動攪拌をすることにより、錫めっき浴の液流動性が良くなり、めっき析出速度が上がりめっき時間の短縮化が図れると共に、ハーフダイシングした封止体６−集合回路基板１１の一部スリット部１２へのめっきカバーリング性が著しく向上し、より電磁波シールド性効果が良くなる。
In addition, when performing electrolytic tin plating, the tin plating bath is vibrated at a frequency of 15 to 60 Hz, thereby improving the fluidity of the tin plating bath, increasing the plating deposition rate, and shortening the plating time. The half-diced sealing body 6—the plating covering property to the
また、錫めっき層よりなる第３層９の形成品をピーク温度２６０℃のはんだリフロー炉に通すことにより、錫めっき層が溶融し、より緻密な皮膜となり、耐環境性が一段と向上した。
Moreover, by passing the formed product of the
第３層９の他の形成方法として、第２層８の電解銅めっき層の形成後、スルファミン酸ニッケルめっき液により１〜２μｍの電解ニッケルめっき層を形成し環境試験（耐湿試験）を行ったところ、第１層７、第２層８を形成する銅の酸化が起こらずに電磁波シールド性の劣化は見られなかった。
As another method for forming the
また、第３層９の他の形成方法として、第２層８の電解銅めっき層の形成後、水素化ホウ素ナトリウムを還元剤とする無電解Ｎｉ−Ｂ浴で無電解ニッケルめっき浴で、１〜２μｍの無電解Ｎｉ−Ｂめっき層を形成し環境試験（耐湿試験）を行ったところ、第１層７、第２層８を形成する銅の酸化が起こらずに電磁波シールド性の劣化は見られなかった。
As another method of forming the
さらに、第３層９の他の形成方法として、第２層８の電解銅めっき層の形成後、次亜リン酸ナトリウムを還元剤とする無電解Ｎｉ−Ｐ浴で無電解ニッケルめっき浴で、１〜２μｍの無電解Ｎｉ−Ｐめっき層を形成し環境試験（耐湿試験）を行ったところ、第１層７、第２層８を形成する銅の酸化が起こらずに電磁波シールド性の劣化は見られなかった。
Furthermore, as another method for forming the
又、沿岸近くあるいは海上で使用される機器に電子部品パッケージを搭載する場合の評価として、塩水噴霧試験がある。そこで、第３層９の皮膜について、塩水噴霧試験（７２時間）を行ったところ、電解ニッケルめっき、無電解Ｎｉ−Ｂめっき、６％以下のＰを含有する無電解ニッケルめっき層は低周波数域でおおよそ１０ｄＢ、１０００ＭＨｚで２５ｄＢ程、電磁波シールド効果が低下した。しかし、６％以上のＰを含有する無電解Ｎｉ−Ｐ層は電磁波シールド効果に変化が見られなかった。
Moreover, there is a salt spray test as an evaluation when an electronic component package is mounted on equipment used near the coast or on the sea. Then, when the salt spray test (72 hours) was performed about the film | membrane of the
従って、厳しい環境条件を要求される場合は、無電解Ｎｉ−Ｐめっき浴で形成した皮膜で、Ｐの含有量が６％を超える中Ｐ（Ｐ含有量６〜８％）、高Ｐ（Ｐ含有量８％以上）タイプのニッケルめっき皮膜が適している。 Therefore, when harsh environmental conditions are required, it is a film formed with an electroless Ni-P plating bath, and the content of P exceeds 6% P (P content 6-8%), high P (P A nickel plating film with a content of 8% or more is suitable.
次の工程として、第３層９のめっき層を形成した後、１００℃、１時間の熱処理を行う。このことにより、封止体６の樹脂とめっき層との密着性は良くなり、粘着テープによるクロスカット試験で良好な結果が得られた。また、めっき層の形成の最後である第３層９の形成後のみでなく、第１層７、第２層８の各めっき層形成後に１００℃以上、１時間の熱処理を行うことにより更に密着性が向上した。
As the next step, after forming the plating layer of the
上述の各工程を実施し、封止体６の外表面に第１層７としての無電解銅めっき層、第２層８としての電解銅めっき層、第３層９としての銅の酸化防止層からなる電磁波シールド層を形成する。この時、ハーフダイシングによって封止体６のスリット部１２にもめっきが回り込んで、各単一回路基板毎に封止体６の周囲に電磁波シールド層２が形成されるために、電磁波シールド層２が接地用グランドパターン３の露出している集合回路基板１１のグランドパターン露出部１０にも付着し、電磁波シールド層２がシールド作用を発揮し、実装部品５を電界ノイズや磁界ノイズからシールドすることができる。
The above-mentioned steps are carried out, and an electroless copper plating layer as the
さらに、図４（ｈ）に示すように、集合回路基板１１の全面に無機質フィラー含有エポキシ樹脂を充填し、ハーフダイシングすることにより封止体６の各単一回路基板毎のスリット部１２の周面を露出させ、一度に多数同時に電磁波シールド層２を形成することができる。
Further, as shown in FIG. 4 (h), the entire surface of the collective circuit board 11 is filled with an inorganic filler-containing epoxy resin, and half-dicing is performed, whereby the periphery of the
そして、最後に集合回路基板１１に想定されたダイシングに沿って再びダイシングし、各単一回路基板毎に完全に切り離して一つ一つの電子部品パッケージ１４に分割する。 Finally, dicing is again performed along the dicing assumed for the collective circuit board 11, and each single circuit board is completely separated and divided into individual electronic component packages 14.
なお、回路基板に設けたグランドパターンの形状及び一端部の露出個所は上記実施の形態に限定されない。 The shape of the ground pattern provided on the circuit board and the exposed part of the one end are not limited to the above embodiment.
本発明にかかる電子部品パッケージ及びその製造方法は、封止体との密着性、耐環境性、電磁波シールド効果に優れ電磁波シールド層を有し、各種電子機器、通信機器等に用いられる電子部品パッケージ及びそのシールド層形成技術として有用である。 The electronic component package and the manufacturing method thereof according to the present invention are excellent in adhesion to a sealing body, environment resistance, and electromagnetic wave shielding effect, and have an electromagnetic wave shielding layer, and are used for various electronic devices and communication devices. And as a shield layer forming technique thereof.
１ 回路基板
２ 電磁波シールド層
３ グランドパターン
４ 配線パターン
５ 実装部品
６ 封止体
７ 第１層
８ 第２層
９ 第３層
１０ グランドパターン露出部
１１ 集合回路基板
１２ スリット部
１３ 表面粗化部
１４ 電子部品パッケージ
DESCRIPTION OF SYMBOLS 1
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003342995A JP2005109306A (en) | 2003-10-01 | 2003-10-01 | Electronic component package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003342995A JP2005109306A (en) | 2003-10-01 | 2003-10-01 | Electronic component package and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005109306A true JP2005109306A (en) | 2005-04-21 |
Family
ID=34537093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003342995A Pending JP2005109306A (en) | 2003-10-01 | 2003-10-01 | Electronic component package and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005109306A (en) |
Cited By (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310629A (en) * | 2005-04-28 | 2006-11-09 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2006332255A (en) * | 2005-05-25 | 2006-12-07 | Alps Electric Co Ltd | Electronic circuit unit and manufacturing method thereof |
| JP2007049098A (en) * | 2005-08-12 | 2007-02-22 | Mitsumi Electric Co Ltd | Circuit module, battery pack, and method of manufacturing circuit module |
| EP1764834A1 (en) * | 2005-09-15 | 2007-03-21 | Infineon Technologies AG | Electromagnetic shielding of packages with a laminate substrate |
| WO2007132560A1 (en) * | 2006-05-16 | 2007-11-22 | Kabushiki Kaisha Toshiba | High frequency device module and method for manufacturing the same |
| JP2008260985A (en) * | 2007-04-10 | 2008-10-30 | Nippon Parkerizing Co Ltd | Composite material and manufacturing method thereof |
| JP2009016371A (en) * | 2007-06-29 | 2009-01-22 | Casio Comput Co Ltd | Manufacturing method of module with shield function |
| WO2009003018A3 (en) * | 2007-06-27 | 2009-01-29 | Rf Micro Devices Inc | Conformal shielding process using process gases |
| US7488903B2 (en) | 2005-11-28 | 2009-02-10 | Murata Manufacturing Co., Ltd. | Method for manufacturing circuit modules and circuit module |
| CN100495699C (en) * | 2007-06-14 | 2009-06-03 | 日月光半导体制造股份有限公司 | Semiconductor packaging structure with electromagnetic shielding function and manufacturing method thereof |
| JP2009270174A (en) * | 2008-05-09 | 2009-11-19 | C Uyemura & Co Ltd | Surface treatment method for forming printed circuit board, and etching treatment liquid used for the surface treatment method |
| WO2009144960A1 (en) * | 2008-05-30 | 2009-12-03 | 三洋電機株式会社 | Semiconductor module, semiconductor module manufacturing method and portable apparatus |
| WO2010021262A1 (en) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | Circuit module and method for manufacturing same |
| JP2010114291A (en) * | 2008-11-07 | 2010-05-20 | Renesas Technology Corp | Electronic component having shield, and method for manufacturing the same |
| JP2010192653A (en) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | Semiconductor device |
| CN101840910A (en) * | 2009-03-16 | 2010-09-22 | 株式会社瑞萨科技 | Semiconductor device and manufacturing method thereof |
| JP2010225752A (en) * | 2009-03-23 | 2010-10-07 | Tdk Corp | Resin-sealed electronic component and manufacturing method thereof |
| JP2010226137A (en) * | 2008-03-24 | 2010-10-07 | Murata Mfg Co Ltd | Electronic component module |
| US8053872B1 (en) | 2007-06-25 | 2011-11-08 | Rf Micro Devices, Inc. | Integrated shield for a no-lead semiconductor device package |
| US8062930B1 (en) | 2005-08-08 | 2011-11-22 | Rf Micro Devices, Inc. | Sub-module conformal electromagnetic interference shield |
| US20120044653A1 (en) * | 2010-08-18 | 2012-02-23 | Rf Micro Devices, Inc. | Compartmentalized shielding of selected components |
| US8169065B2 (en) | 2009-12-22 | 2012-05-01 | Epic Technologies, Inc. | Stackable circuit structures and methods of fabrication thereof |
| JP2012151326A (en) * | 2011-01-20 | 2012-08-09 | Toshiba Corp | Method of manufacturing semiconductor device, semiconductor device, and method of shielding electronic component |
| US8324020B2 (en) * | 2007-06-25 | 2012-12-04 | Epic Technologies, Inc. | Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system |
| JP2013074289A (en) * | 2011-09-26 | 2013-04-22 | Sae Magnetics(H K )Ltd | Electronic component module and manufacturing method therefor |
| JP2013153233A (en) * | 2013-05-15 | 2013-08-08 | C Uyemura & Co Ltd | Surface treatment method for forming printed wiring board and etching treatment liquid used in the same |
| JP2014017349A (en) * | 2012-07-09 | 2014-01-30 | Fujitsu Semiconductor Ltd | Semiconductor device, substrate manufacturing method and system |
| US8835226B2 (en) | 2011-02-25 | 2014-09-16 | Rf Micro Devices, Inc. | Connection using conductive vias |
| JP2014181379A (en) * | 2013-03-19 | 2014-09-29 | Tdk Corp | Manufacturing method of electronic component module, method of electroless plating, electroless plating apparatus |
| JP2014183180A (en) * | 2013-03-19 | 2014-09-29 | Tdk Corp | Electronic component module, and method for manufacturing the same |
| US8959762B2 (en) | 2005-08-08 | 2015-02-24 | Rf Micro Devices, Inc. | Method of manufacturing an electronic module |
| US20150124417A1 (en) * | 2013-11-07 | 2015-05-07 | Sae Magnetics (H.K.) Ltd. | Electronic component package |
| US9030032B2 (en) | 2011-05-18 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device with peeling prevention marks and shield film |
| CN104716053A (en) * | 2013-12-13 | 2015-06-17 | 株式会社东芝 | Manufacturing method of semiconductor device and semiconductor device |
| JP2015115553A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Manufacturing method of semiconductor device |
| EP3085474A1 (en) * | 2015-04-20 | 2016-10-26 | Gottfried Wilhelm Leibniz Universität Hannover | Electrical component, construction component of a technical object and method for their production |
| US9627230B2 (en) | 2011-02-28 | 2017-04-18 | Qorvo Us, Inc. | Methods of forming a microshield on standard QFN package |
| CN107112311A (en) * | 2014-12-22 | 2017-08-29 | 德国艾托特克公司 | Method for the electromagnetic shielding and heat management of driving component |
| KR20170101647A (en) * | 2016-02-29 | 2017-09-06 | 엘지이노텍 주식회사 | Shield device of electromagnetic interference and method of fabricating the same |
| US9807890B2 (en) | 2013-05-31 | 2017-10-31 | Qorvo Us, Inc. | Electronic modules having grounded electromagnetic shields |
| US9820373B2 (en) | 2014-06-26 | 2017-11-14 | Apple Inc. | Thermal solutions for system-in-package assemblies in portable electronic devices |
| US9913412B2 (en) | 2014-03-18 | 2018-03-06 | Apple Inc. | Shielding structures for system-in-package assemblies in portable electronic devices |
| US9949359B2 (en) | 2014-03-18 | 2018-04-17 | Apple Inc. | Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices |
| CN109103171A (en) * | 2017-06-20 | 2018-12-28 | 英飞凌科技股份有限公司 | The device package of radio frequency loss with reduction |
| JP2019516237A (en) * | 2016-03-21 | 2019-06-13 | 株式会社村田製作所 | Package circuit system structure |
| US20190191572A1 (en) * | 2017-12-19 | 2019-06-20 | Shinko Electric Industries Co., Ltd. | Wiring board |
| CN110010582A (en) * | 2015-07-31 | 2019-07-12 | 东芝存储器株式会社 | Semiconductor device and its manufacturing method |
| CN110195244A (en) * | 2019-06-05 | 2019-09-03 | 博敏电子股份有限公司 | A method of for inhibiting printed circuit board electrotinning tin one of the main divisions of the male role in traditional opera long |
| KR20200125577A (en) | 2018-02-27 | 2020-11-04 | 디아이씨 가부시끼가이샤 | Electronic component package and its manufacturing method |
| US11058038B2 (en) | 2018-06-28 | 2021-07-06 | Qorvo Us, Inc. | Electromagnetic shields for sub-modules |
| US11114363B2 (en) | 2018-12-20 | 2021-09-07 | Qorvo Us, Inc. | Electronic package arrangements and related methods |
| US11127689B2 (en) | 2018-06-01 | 2021-09-21 | Qorvo Us, Inc. | Segmented shielding using wirebonds |
| US11515282B2 (en) | 2019-05-21 | 2022-11-29 | Qorvo Us, Inc. | Electromagnetic shields with bonding wires for sub-modules |
-
2003
- 2003-10-01 JP JP2003342995A patent/JP2005109306A/en active Pending
Cited By (100)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310629A (en) * | 2005-04-28 | 2006-11-09 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2006332255A (en) * | 2005-05-25 | 2006-12-07 | Alps Electric Co Ltd | Electronic circuit unit and manufacturing method thereof |
| US9661739B2 (en) | 2005-08-08 | 2017-05-23 | Qorvo Us, Inc. | Electronic modules having grounded electromagnetic shields |
| US8959762B2 (en) | 2005-08-08 | 2015-02-24 | Rf Micro Devices, Inc. | Method of manufacturing an electronic module |
| US8062930B1 (en) | 2005-08-08 | 2011-11-22 | Rf Micro Devices, Inc. | Sub-module conformal electromagnetic interference shield |
| JP2007049098A (en) * | 2005-08-12 | 2007-02-22 | Mitsumi Electric Co Ltd | Circuit module, battery pack, and method of manufacturing circuit module |
| US7665201B2 (en) | 2005-09-15 | 2010-02-23 | Infineon Technologies Ag | Method for manufacturing electronic modules |
| EP1764834A1 (en) * | 2005-09-15 | 2007-03-21 | Infineon Technologies AG | Electromagnetic shielding of packages with a laminate substrate |
| US7488903B2 (en) | 2005-11-28 | 2009-02-10 | Murata Manufacturing Co., Ltd. | Method for manufacturing circuit modules and circuit module |
| WO2007132560A1 (en) * | 2006-05-16 | 2007-11-22 | Kabushiki Kaisha Toshiba | High frequency device module and method for manufacturing the same |
| US7635918B2 (en) | 2006-05-16 | 2009-12-22 | Kabushiki Kaisha Toshiba | High frequency device module and manufacturing method thereof |
| JP2008260985A (en) * | 2007-04-10 | 2008-10-30 | Nippon Parkerizing Co Ltd | Composite material and manufacturing method thereof |
| CN100495699C (en) * | 2007-06-14 | 2009-06-03 | 日月光半导体制造股份有限公司 | Semiconductor packaging structure with electromagnetic shielding function and manufacturing method thereof |
| US8590145B2 (en) | 2007-06-25 | 2013-11-26 | Epic Technologies, Inc. | Method of fabricating a circuit structure |
| US8474133B2 (en) | 2007-06-25 | 2013-07-02 | Epic Technologies, Inc. | Method of fabricating a base layer circuit structure |
| US8053872B1 (en) | 2007-06-25 | 2011-11-08 | Rf Micro Devices, Inc. | Integrated shield for a no-lead semiconductor device package |
| US8384199B2 (en) | 2007-06-25 | 2013-02-26 | Epic Technologies, Inc. | Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system |
| US8349659B1 (en) | 2007-06-25 | 2013-01-08 | Rf Micro Devices, Inc. | Integrated shield for a no-lead semiconductor device package |
| US8324020B2 (en) * | 2007-06-25 | 2012-12-04 | Epic Technologies, Inc. | Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system |
| US8533941B2 (en) | 2007-06-25 | 2013-09-17 | Epic Technologies, Inc. | Method of bonding two structures together with an adhesive line of controlled thickness |
| US8564119B2 (en) | 2007-06-25 | 2013-10-22 | Epic Technologies, Inc. | Integrated thermal structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system |
| US8061012B2 (en) | 2007-06-27 | 2011-11-22 | Rf Micro Devices, Inc. | Method of manufacturing a module |
| CN101803017B (en) * | 2007-06-27 | 2012-10-03 | 射频小型装置公司 | Conformal shielding process using process gases |
| WO2009003018A3 (en) * | 2007-06-27 | 2009-01-29 | Rf Micro Devices Inc | Conformal shielding process using process gases |
| US8720051B2 (en) | 2007-06-27 | 2014-05-13 | Rf Micro Devices, Inc. | Conformal shielding process using process gases |
| US8434220B2 (en) | 2007-06-27 | 2013-05-07 | Rf Micro Devices, Inc. | Heat sink formed with conformal shield |
| US8409658B2 (en) * | 2007-06-27 | 2013-04-02 | Rf Micro Devices, Inc. | Conformal shielding process using flush structures |
| US8614899B2 (en) | 2007-06-27 | 2013-12-24 | Rf Micro Devices, Inc. | Field barrier structures within a conformal shield |
| US8186048B2 (en) | 2007-06-27 | 2012-05-29 | Rf Micro Devices, Inc. | Conformal shielding process using process gases |
| US8220145B2 (en) | 2007-06-27 | 2012-07-17 | Rf Micro Devices, Inc. | Isolated conformal shielding |
| US8359739B2 (en) | 2007-06-27 | 2013-01-29 | Rf Micro Devices, Inc. | Process for manufacturing a module |
| US8296941B2 (en) | 2007-06-27 | 2012-10-30 | Rf Micro Devices, Inc. | Conformal shielding employing segment buildup |
| US8296938B2 (en) | 2007-06-27 | 2012-10-30 | Rf Micro Devices, Inc. | Method for forming an electronic module having backside seal |
| JP2009016371A (en) * | 2007-06-29 | 2009-01-22 | Casio Comput Co Ltd | Manufacturing method of module with shield function |
| JP2010226137A (en) * | 2008-03-24 | 2010-10-07 | Murata Mfg Co Ltd | Electronic component module |
| JP2009270174A (en) * | 2008-05-09 | 2009-11-19 | C Uyemura & Co Ltd | Surface treatment method for forming printed circuit board, and etching treatment liquid used for the surface treatment method |
| WO2009144960A1 (en) * | 2008-05-30 | 2009-12-03 | 三洋電機株式会社 | Semiconductor module, semiconductor module manufacturing method and portable apparatus |
| US8240035B2 (en) | 2008-08-19 | 2012-08-14 | Murata Manufacturing Co., Ltd. | Circuit module and manufacturing method for the same |
| JP4525866B2 (en) * | 2008-08-19 | 2010-08-18 | 株式会社村田製作所 | Circuit module and manufacturing method thereof |
| JPWO2010021262A1 (en) * | 2008-08-19 | 2012-01-26 | 株式会社村田製作所 | Circuit module and manufacturing method thereof |
| WO2010021262A1 (en) * | 2008-08-19 | 2010-02-25 | 株式会社村田製作所 | Circuit module and method for manufacturing same |
| JP2010114291A (en) * | 2008-11-07 | 2010-05-20 | Renesas Technology Corp | Electronic component having shield, and method for manufacturing the same |
| US9001528B2 (en) | 2008-11-07 | 2015-04-07 | Renesas Electronics Corporation | Shielded electronic components and method of manufacturing the same |
| JP2010192653A (en) * | 2009-02-18 | 2010-09-02 | Panasonic Corp | Semiconductor device |
| CN101840910A (en) * | 2009-03-16 | 2010-09-22 | 株式会社瑞萨科技 | Semiconductor device and manufacturing method thereof |
| JP2010219210A (en) * | 2009-03-16 | 2010-09-30 | Renesas Electronics Corp | Semiconductor device, and method of manufacturing the same |
| JP2010225752A (en) * | 2009-03-23 | 2010-10-07 | Tdk Corp | Resin-sealed electronic component and manufacturing method thereof |
| US8169065B2 (en) | 2009-12-22 | 2012-05-01 | Epic Technologies, Inc. | Stackable circuit structures and methods of fabrication thereof |
| US9137934B2 (en) * | 2010-08-18 | 2015-09-15 | Rf Micro Devices, Inc. | Compartmentalized shielding of selected components |
| US20120044653A1 (en) * | 2010-08-18 | 2012-02-23 | Rf Micro Devices, Inc. | Compartmentalized shielding of selected components |
| JP2012151326A (en) * | 2011-01-20 | 2012-08-09 | Toshiba Corp | Method of manufacturing semiconductor device, semiconductor device, and method of shielding electronic component |
| US8835226B2 (en) | 2011-02-25 | 2014-09-16 | Rf Micro Devices, Inc. | Connection using conductive vias |
| US9420704B2 (en) | 2011-02-25 | 2016-08-16 | Qorvo Us, Inc. | Connection using conductive vias |
| US9942994B2 (en) | 2011-02-25 | 2018-04-10 | Qorvo Us, Inc. | Connection using conductive vias |
| US9627230B2 (en) | 2011-02-28 | 2017-04-18 | Qorvo Us, Inc. | Methods of forming a microshield on standard QFN package |
| US9030032B2 (en) | 2011-05-18 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device with peeling prevention marks and shield film |
| JP2013074289A (en) * | 2011-09-26 | 2013-04-22 | Sae Magnetics(H K )Ltd | Electronic component module and manufacturing method therefor |
| JP2014017349A (en) * | 2012-07-09 | 2014-01-30 | Fujitsu Semiconductor Ltd | Semiconductor device, substrate manufacturing method and system |
| JP2014181379A (en) * | 2013-03-19 | 2014-09-29 | Tdk Corp | Manufacturing method of electronic component module, method of electroless plating, electroless plating apparatus |
| JP2014183180A (en) * | 2013-03-19 | 2014-09-29 | Tdk Corp | Electronic component module, and method for manufacturing the same |
| JP2013153233A (en) * | 2013-05-15 | 2013-08-08 | C Uyemura & Co Ltd | Surface treatment method for forming printed wiring board and etching treatment liquid used in the same |
| US9807890B2 (en) | 2013-05-31 | 2017-10-31 | Qorvo Us, Inc. | Electronic modules having grounded electromagnetic shields |
| US9392701B2 (en) * | 2013-11-07 | 2016-07-12 | Sae Magnetics (H.K.) Ltd. | Electronic component package |
| JP2015090979A (en) * | 2013-11-07 | 2015-05-11 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | Electronic component package and manufacturing method thereof |
| US20150124417A1 (en) * | 2013-11-07 | 2015-05-07 | Sae Magnetics (H.K.) Ltd. | Electronic component package |
| JP2015115553A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Manufacturing method of semiconductor device |
| US10312197B2 (en) | 2013-12-13 | 2019-06-04 | Toshiba Memory Corporation | Method of manufacturing semiconductor device and semiconductor device |
| CN104716053A (en) * | 2013-12-13 | 2015-06-17 | 株式会社东芝 | Manufacturing method of semiconductor device and semiconductor device |
| JP2015115559A (en) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | Method of manufacturing semiconductor device and semiconductor device |
| US9913412B2 (en) | 2014-03-18 | 2018-03-06 | Apple Inc. | Shielding structures for system-in-package assemblies in portable electronic devices |
| US11266010B2 (en) | 2014-03-18 | 2022-03-01 | Apple Inc. | Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices |
| US9949359B2 (en) | 2014-03-18 | 2018-04-17 | Apple Inc. | Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices |
| US9820373B2 (en) | 2014-06-26 | 2017-11-14 | Apple Inc. | Thermal solutions for system-in-package assemblies in portable electronic devices |
| JP2018502453A (en) * | 2014-12-22 | 2018-01-25 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ | Method for electromagnetic shielding and thermal management of active components |
| CN107112311B (en) * | 2014-12-22 | 2020-10-02 | 德国艾托特克公司 | Method for electromagnetic shielding and thermal management of active components |
| KR102049650B1 (en) * | 2014-12-22 | 2019-11-28 | 아토테크더치랜드게엠베하 | Method for electromagnetic shielding and thermal management of active components |
| US10249572B2 (en) | 2014-12-22 | 2019-04-02 | Atotech Deutschland Gmbh | Method for electromagnetic shielding and thermal management of active components |
| KR20170099982A (en) * | 2014-12-22 | 2017-09-01 | 아토테크더치랜드게엠베하 | Method for electromagnetic shielding and thermal management of active components |
| CN107112311A (en) * | 2014-12-22 | 2017-08-29 | 德国艾托特克公司 | Method for the electromagnetic shielding and heat management of driving component |
| EP3085474A1 (en) * | 2015-04-20 | 2016-10-26 | Gottfried Wilhelm Leibniz Universität Hannover | Electrical component, construction component of a technical object and method for their production |
| CN110010582B (en) * | 2015-07-31 | 2023-06-27 | 铠侠股份有限公司 | Semiconductor device and manufacturing method thereof |
| CN110010582A (en) * | 2015-07-31 | 2019-07-12 | 东芝存储器株式会社 | Semiconductor device and its manufacturing method |
| KR102517689B1 (en) * | 2016-02-29 | 2023-04-04 | 엘지이노텍 주식회사 | Shield device of electromagnetic interference and method of fabricating the same |
| KR20170101647A (en) * | 2016-02-29 | 2017-09-06 | 엘지이노텍 주식회사 | Shield device of electromagnetic interference and method of fabricating the same |
| JP2019516237A (en) * | 2016-03-21 | 2019-06-13 | 株式会社村田製作所 | Package circuit system structure |
| US10934157B2 (en) | 2016-03-21 | 2021-03-02 | Murata Manufacturing Co., Ltd. | Packaged circuit system structure |
| CN109103171A (en) * | 2017-06-20 | 2018-12-28 | 英飞凌科技股份有限公司 | The device package of radio frequency loss with reduction |
| CN109103171B (en) * | 2017-06-20 | 2023-12-29 | 英飞凌科技股份有限公司 | Device package with reduced RF losses |
| US20190191572A1 (en) * | 2017-12-19 | 2019-06-20 | Shinko Electric Industries Co., Ltd. | Wiring board |
| US10477703B2 (en) * | 2017-12-19 | 2019-11-12 | Shinko Electric Industries Co., Ltd. | Wiring board |
| KR20200125577A (en) | 2018-02-27 | 2020-11-04 | 디아이씨 가부시끼가이샤 | Electronic component package and its manufacturing method |
| US11315885B2 (en) | 2018-02-27 | 2022-04-26 | Dic Corporation | Electronic component package including stacked shield layers and method for producing same |
| US11127689B2 (en) | 2018-06-01 | 2021-09-21 | Qorvo Us, Inc. | Segmented shielding using wirebonds |
| US11058038B2 (en) | 2018-06-28 | 2021-07-06 | Qorvo Us, Inc. | Electromagnetic shields for sub-modules |
| US11219144B2 (en) | 2018-06-28 | 2022-01-04 | Qorvo Us, Inc. | Electromagnetic shields for sub-modules |
| US11114363B2 (en) | 2018-12-20 | 2021-09-07 | Qorvo Us, Inc. | Electronic package arrangements and related methods |
| US11515282B2 (en) | 2019-05-21 | 2022-11-29 | Qorvo Us, Inc. | Electromagnetic shields with bonding wires for sub-modules |
| US12431457B2 (en) | 2019-05-21 | 2025-09-30 | Qorvo Us, Inc. | Electromagnetic shields with bonding wires for sub-modules |
| CN110195244A (en) * | 2019-06-05 | 2019-09-03 | 博敏电子股份有限公司 | A method of for inhibiting printed circuit board electrotinning tin one of the main divisions of the male role in traditional opera long |
| CN110195244B (en) * | 2019-06-05 | 2021-04-20 | 博敏电子股份有限公司 | Method for inhibiting growth of electrotinning tin whiskers of printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005109306A (en) | Electronic component package and manufacturing method thereof | |
| EP2209358A1 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| TWI335195B (en) | Multilayer wiring board | |
| JP5216078B2 (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
| TWI500361B (en) | Multilayer wiring board | |
| EP0373241A1 (en) | Film carrier and method of manufacturing same | |
| CN1891018A (en) | Printed-circuit board, its manufacturing method and semiconductor device | |
| TW200841786A (en) | Printed circuit board and method for manufacturing the same | |
| JP2010062517A (en) | Nickel-gold plating method and printed circuit board | |
| JP4674120B2 (en) | Wiring board and manufacturing method thereof | |
| CN111201842B (en) | Printed circuit board and method of manufacturing the same | |
| KR20220033829A (en) | Printed circuit board and mehod of manufacturing thereof | |
| KR101124784B1 (en) | core substrate and method for fabricating the same | |
| EP0214628A2 (en) | Process for the manufacture of substrates to interconnect electronic components and articles made by said process | |
| JP4547164B2 (en) | Wiring board manufacturing method | |
| JP4315580B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
| JP4391671B2 (en) | Electronic component mounting substrate and manufacturing method thereof | |
| CN111491499B (en) | Electromagnetic shielding film and method of making the same | |
| JP2009212221A (en) | Method of manufacturing circuit board | |
| KR101034089B1 (en) | Wiring board and its manufacturing method | |
| EP0219122B1 (en) | Metallized ceramic substrate and method of manufacturing the same | |
| JP4437361B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
| JPH0883971A (en) | Filling ink for printed-wiring board | |
| CN115460803B (en) | Alkaline resistor printed circuit board with metal edging in blind slot and preparation method thereof | |
| KR101183175B1 (en) | Printed circuit board and method for plating on the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |