JP2004094236A

JP2004094236A - 半導体装置

Info

Publication number: JP2004094236A
Application number: JP2003290913A
Authority: JP
Inventors: Shunpei Yamazaki; 山崎　舜平; Yuugo Gotou; 後藤　裕吾; Yoshifumi Tanada; 棚田　好文
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-08-09
Filing date: 2003-08-08
Publication date: 2004-03-25
Anticipated expiration: 2023-08-08
Also published as: JP4651922B2

Abstract

【課題】　上面出射型の自発光型表示装置においては、出射面上には通常遮光が可能な膜を持たないため、遮光層は新たに金属膜等を用いて作製せねばならず、工程増加を招いていた。
【解決手段】　本発明は、遮光マスクを用いることなく、対向基板上に形成された第１の着色層１６１、第２の着色層１６２、第３の着色層１６３から選ばれた複数の層の積層として遮光部を形成する。これにより、着色層の積層部においては、可視光領域にある波長の光を良好に遮蔽し、ブラックマトリクスとして用いることが出来る。
【選択図】　図１

Description

　本発明は、薄膜トランジスタ(以下、ＴＦＴと表記する)で構成された回路を有する半導体装置およびその作製方法に関する。

　また、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置、エレクトロルミネッセンス(以下、ＥＬと表記する)素子を代表とする自発光素子を有する表示装置(ＥＬ表示装置)、半導体回路およびそれらを部品として用いた電子機器等は全て半導体装置に含まれるものとする。

　近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数nm〜数百nm程度)を用いてＴＦＴを構成する技術が注目されている。ＴＦＴは電子デバイスに広く応用が期待され、特に液晶表示装置、ＥＬ表示装置を駆動するためのスイッチング素子として開発が急がれている。

　表示装置において、高品質な画質を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続されたスイッチング素子を駆動することによって表示を行うアクティブマトリクス型表示装置が注目を集めている。中でも、液晶表示装置に代わり、自発光型の素子であるＥＬ素子を用いた画素を有するＥＬ表示装置は、次世代のディスプレイ装置としての期待が集まっている。

　ＥＬ表示装置は、第１の電極と第２の電極間に挟まれるように形成されたＥＬ層を有し、前記第１および第２の電極間に電流が生じて発光を得、それによって画像の表示を行う表示装置である。その利点として、液晶表示装置のようなバックライトを必要としないことによるデバイスの軽薄短小化、広視野角、応答速度の速さによる動画表示の滑らかさ等が挙げられる。

　ＥＬ表示装置において、カラー表示を実現する方法としては、赤(Ｒ)、緑(Ｇ)、青(Ｂ)それぞれの発光色を呈するＥＬ材料を用いて、各々の発光部を形成する方法と、白色あるいは青色等の単色発光のＥＬ材料を用い、その出射光をカラーフィルタあるいは色変換層を通すことによってＲＧＢそれぞれの発光を得る方法とがある。

　ここで、一般に表示装置に用いるカラーフィルタは、図６(Ａ)〜(Ｃ)に示すように、Ｒ、Ｇ、Ｂそれぞれの着色層６０１〜６０３と、遮光層６０４とを有し、着色層に照射された光の一部を吸収し、一部を透過することによってＲ、Ｇ、Ｂの光を抽出する。また、遮光層６０４は一般的に金属膜(クロム等)または黒色顔料を含有した有機膜等で形成されている。遮光層６０４は、図６(Ａ)のように隣接する画素間の上下左右に設けられていても良いし、図６(Ｂ)のようにストライプ状に設けられていても良い。また、画素配置がデルタ配置である場合等はこの限りでない。

　図６(Ａ)(Ｂ)において、Ｄ−Ｄ'間の断面を図６(Ｃ)に示す。基板６５１上に遮光層６０４、着色層６０１〜６０３を形成した後、表面を平坦化するため、平坦化膜６５２を設けても良い。さらにこの平坦化膜６５２は、着色層６０１〜６０３に含まれる不純物のバリア層として用いることも可能である。

　また、ＥＬ素子からの出射光の取り出し方向によって、図４(Ａ)に示すように、ＴＦＴが形成されている基板側から取り出すものを下面出射、逆に、図４(Ｂ)に示すように、対向基板側から取り出すものを上面出射という。

　カラーフィルタを形成する場合、出射光の取り出し方向によって、形成する位置が異なる。下面出射の場合、カラーフィルタは、図４(Ａ)に示したとおり、画素電極４１０よりもＴＦＴ基板４００に近い側に着色層を設けることによって形成する必要がある。つまり、ＴＦＴ形成→配線形成→着色層形成→画素電極形成→ＥＬ層形成→対向電極形成→対向基板による封止という工程になる。状面出射の場合、出射光は対向電極側から得られるので、カラーフィルタは、図４(Ｂ)に示したとおり、対向基板側に着色層を設けることによって形成される。つまり、ＴＦＴ基板側の工程とは独立して形成される。

　下面出射の場合のように、ＴＦＴ基板側でカラーフィルタを形成すると、後工程での熱処理温度に着色層自体が耐えられないため、以降のプロセス温度を低くする必要がある、また、熱によって着色層内の不純物が拡散することによってＴＦＴが汚染されるといった問題がある。よって図４(Ａ)に示すように、着色層形成部の上下は、窒化シリコン膜等を代表とするバリア層を設ける必要がある。反面、上面出射の場合は、ＴＦＴ基板形成の工程と独立してカラーフィルタが形成出来るため、前述の心配の必要がない点で適しているといえる。

　ところで、ＥＬ表示装置の場合、ＥＬ層を形成する際、エッジ部分が表示エリアにかからないようにマージンを確保するため、表示エリアの外縁にはダミー画素を設けることが多い。

　また、表示エリア外に電流モニタ画素を設け、表示エリアの輝度ばらつき補正等を行う方法もあるが、このような場合には先のダミー画素の一部を電流モニタ画素として用いることがある（特許文献１参照）。

特開２００２−３０４１５５号公報

　このようなダミー画素、電流モニタ画素は、本来発光しない部分であるから、遮光層を形成して光漏れが起こらないようにする必要がある。ここで、ＥＬ表示装置が下面出射である場合、図２(Ａ)に示すように、ＥＬ層２０２からの出射光が視認されるまでの経路には、配線、ゲート電極等、不透明材料で形成される部分が多いため、それらの材料を利用して遮光層２０４を形成することで、カラーフィルタ形成時に遮光層形成用のマスクを減らすことが可能である。

　一方、上面出射の場合、図２(Ｂ)に示すように、ＥＬ層２５２からの出射光が視認されるまでの経路に不透明材料で形成されるものを持たないため、別途遮光層２５４を形成する必要があるため、工程増加・歩留まり低下等が懸念される。

　本発明は前述の問題を鑑みてなされたものであり、マスク枚数を増加させることなく、高精度に遮光層を形成し、高品位な表示が得られる表示装置を提供することを目的とする。

　一般的に可視光と言われているものは、その波長が４００nm〜７８０nm程度の光を指す。カラーフィルタに用いられる着色層は、この可視光のうち、ある特定の領域の波長を有する光のみを透過することによって着色光を提供するものであり、異なる色の着色層は、当然ながら互いに異なる領域の波長を有する光を透過させる特性を有する。

　つまり、ある着色層で高い透過率を有する波長の光であっても、異なる着色層においては殆ど透過されないことになる。本発明はこの点に着目し、遮光したい部位において、２層ないしは３層の着色層を積層形成することによって、前述の波長領域にある光をまんべんなく遮光することの出来る層を設けて遮光層とし、別途遮光層の形成を必要としないため、工程削減による製造コストの低下および歩留まり向上が実現できる。

　本発明の構成を以下に記す。

　本発明は、
　異なる複数の着色層と、遮光部とを有する半導体装置であって、
　前記遮光部は、前記異なる複数の着色層から選ばれた複数の積層からなることを特徴とする。

　本発明は、
　ソース信号線と、ゲート信号線と、ＴＦＴと、
　異なる複数の着色層と、遮光部とを有する半導体装置であって、
　前記遮光部は、少なくとも前記ソース信号線と、前記ゲート信号線と、前記ＴＦＴとが形成される領域と重なって形成されていることを特徴とする。

　本発明は、
　複数の画素電極と、異なる複数の着色層と、
　前記異なる複数の着色層から選ばれた複数の積層からなる遮光部とを有する半導体装置であって、
　前記遮光部は、ある任意の画素電極と、当該画素電極に隣接する画素電極との間に形成されていることを特徴とする。

　本発明においては、
　前記異なる複数の遮光部と、前記遮光部とは、いずれも対向基板上に形成されていることを特徴とする。

　本発明においては、
　前記半導体装置は、自発光型の素子を用いた表示装置であることを特徴とする。

　本発明では、異なる複数の着色層の積層膜によって遮光部を形成する。結果として、遮光層（ブラックマトリクス）の形成工程を削減し、製造コスト低減、歩留まりの向上に寄与する。

　図１に、本発明の実施形態を示す。図１(Ａ)はＥＬ表示装置の画素部であり、各画素はマトリクス状に配置され、それぞれ、ソース信号線１０１、第１のゲート信号線１０２、第２のゲート信号線１０３、電流供給線１０４、スイッチング用ＴＦＴ１０５、消去用ＴＦＴ１０６、駆動用ＴＦＴ１０７、保持容量１０８、画素電極１０９を有する。保持容量１０８に関しては、定められた表示期間中、駆動用ＴＦＴ１０７のゲート・ソース間電圧を正常に保持できるのであれば特に設けなくても良い。

　図１(Ａ)において、Ａ−Ａ'間の断面を図１(Ｂ)に示す。基板１５１上にはそれぞれＴＦＴが形成され、ＴＦＴの活性層の形成と同時に、保持容量の第１電極１５３が形成され、ＴＦＴのゲート電極の形成と同時に、保持容量の第２電極１５４が形成され、ゲート絶縁膜１５５を介して保持容量を形成している。さらに層間絶縁膜１５６を介して配線および画素電極１５７が形成され、さらに平坦化に優れた樹脂等を用いて絶縁層を形成し、発光部となる部分を開口して隔壁１５８が形成され、その後、ＥＬ層１５９および対向電極１６０が形成される。ここに示したＥＬ表示装置は上面出射型であるので、画素電極１５７は反射率の高い材料を用い、対向電極１６０には透過率の高い材料を用いるのが望ましい。

　一方、対向基板１５２上には、第１〜第３の着色層が順次形成されてカラーフィルタとなる。画素部において、ダミー画素、電流モニタ画素等、出射光を取り出さない領域(図１(Ａ)中、Ｄｕｍｍｙと表記されている列)においては、第１〜第３の着色層を２層ないしは３層積層することによって遮光層とする。さらに、特に図示していないが、着色層の上には、平坦化、着色層内の不純物の拡散防止のための保護膜を形成しても良い。

　また、隣接画素間の遮光層は、図１(Ｂ)においては隣接する着色層を２層積層して形成しているが、図７において点線丸枠で示すように、着色層を３層積層して形成しても良い。

　図３(Ａ)に、着色層Ｒ＋Ｂの２層積層膜、着色層Ｂ＋Ｇの２層積層膜、着色層Ｒ＋Ｇの２層積層膜のそれぞれにおける透過率を測定した結果を示す。この場合、積層膜の透過率は、およそ各着色層の透過率の積に等しい。着色層Ｒ＋Ｂの２層積層膜においては、全領域で透過率は７％以下程度であり、おおむね良好な遮光特性を有しているが、着色層Ｂ＋Ｇの２層積層膜、着色層Ｒ＋Ｇの２層積層膜においては、ある波長域では数１０％が透過している。

　また、図３(Ｂ)に、Ｒ、Ｇ、Ｂそれぞれの着色層の透過率の測定結果と、３層積層膜とした場合の透過率の積の計算結果を示す。３層積層膜とすることにより、透過率は全領域で４％以下程度となり、十分に遮光膜として機能するといえる。

　ＥＬ表示装置等においては、出射光の強度が大きいので、２層積層膜にて形成した遮光層では十分な遮光が実現しない可能性がある。よって、図７に示したように、３層積層膜を用いた遮光層とするのが望ましい。これは透過型液晶表示装置等においても同様である。一方、反射型液晶表示装置等においては、自然光を用いるためそれほど光強度が大きくない。このような場合、２層積層膜(中でも比較的遮光特性の良好なＲ＋Ｂの２層積層膜、もしくはＧ＋Ｂの２層積層膜が望ましい)を用いて遮光層としても良い。

　またここでは例として、一般的なカラー表示に対応した、Ｒ、Ｇ、Ｂ３色の着色層を有する表示装置を対象として説明したが、例えば異なる２色、もしくは異なる４色以上の着色層を有し、多色表示が可能な表示装置においても同様の手法が適用出来ることは言うまでもない。

　まず、対向基板８００には、コーニング社の＃７０５９ガラスや＃１７３７ガラス等に代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスを用いる。その他、石英基板、プラスチック基板等の透光性基板を用いることも出来る。

　次いで、対向基板８００上に有機感光性材料(ＣＲＹ−Ｓ７７８：富士フィルムオーリン社製COLOR MOSAIC)を塗布し、フォトリソグラフィ法により、この有機感光性材料を図８(Ａ)に示すようにパターニングして、第１の着色層(Ｒ)８０１を所定の位置に形成する。

　次いで、先のものとは異なる有機感光性材料(ＣＧＹ−Ｓ７０５Ｃ：富士フィルムオーリン社製COLOR MOSAIC)を塗布し、フォトリソグラフィ法により、この有機感光性材料を図８(Ｂ)に示すようにパターニングして、第２の着色層(Ｇ)８０２を所定の位置に形成する。

　さらに、先の２者とは異なる有機感光性材料(ＣＶＢ−Ｓ７０６Ｃ：富士フィルムオーリン社製COLOR MOSAIC)を塗布し、フォトリソグラフィ法により、この有機感光性材料を図８(Ｃ)に示すようにパターニングして、第３の着色層(Ｂ)８０３を所定の位置に形成する。

　図８（Ｃ）に示すように、第１の着色層（Ｒ）８０１の一部は、遮光層１〜４において、第２の着色層（Ｇ）８０２の一部と、第３の着色層（Ｂ）８０３の一部と重なる。ここで、遮光部１は、ダミー画素および電流モニタ画素の発光部を遮光する領域であり、遮光部２〜４は、隣接画素間の光漏れを抑えるために形成される。第１の着色層（Ｒ）８０１において、第２、第３の着色層のいずれとも重なっていない領域が、開口部Ｒとなる。同じく、第２の着色層（Ｇ）８０２において、第１、第３の着色層とのいずれとも重なっていない領域が、開口部Ｇとなり、第３の着色層（Ｂ）８０３において、第１、第２の着色層のいずれとも重なっていない領域が、開口部Ｂとなる。

　以上で、３回のフォトリソグラフィ法によって、金属膜等による遮光層の形成工程を省略し、開口部と遮光部とを形成することが出来る。

　必要な場合には、各着色層を覆う保護膜（図示せず）を形成する。着色層が単層である部分と、複数の着色層が重なっている部分とでは段差が生じるため、この保護膜を平坦化膜として用いても良い。この場合、２μm〜３μmの膜厚を必要とする。また、着色層内の不純物による汚染を防ぐ目的がある場合には、汚染物質のブロック性の高い膜を用いるのが望ましい。

　なお、本実施例においては、有機感光性材料を塗布して、フォトリソグラフィ法により所望の形状にパターニングして各着色層８０１〜８０３を形成したが、特に上記作製方法に限定されないことは言うまでもない。

　さらに、着色層８０１〜８０３の形成順序等に関しても、本実施例の限りではない。

　本実施例においては、上面出射型のアクティブマトリクス型ＥＬ表示装置を作製した例について説明する。

　図５（Ａ）は、本発明を適用して作製された、上面出射型のアクティブマトリクス型ＥＬ表示装置の外観を示している。基板５００の中央部には、画素部５０２が設けられており、その周辺には、ソース信号線駆動回路５０３、第１のゲート信号線駆動回路５０４、第２のゲート信号線駆動回路５０５が設けられている。各駆動回路への電源供給および駆動信号入力は、外部回路より、フレキシブルプリント基板（ＦＰＣ）５０６を介して行われる。

　図５（Ａ）において、Ｃ−Ｃ'間の断面図を図５（Ｂ）に示す。基板５００と、対向基板５０１とは、図５（Ｂ）に示すように、封止剤５５３によって、外周に沿って接着、固定され、画素部５０２に形成されたＥＬ層が、外気に接触しないように密閉されている。さらに、封止剤を塗布した領域の内周に沿って、対向基板５０１には溝部が形成され、乾燥剤５５４が設けられ、水分によるＥＬ層の劣化を抑制している。また、対向基板５０１には、実施形態および実施例１に従って、着色層５５２が形成されている。図５（Ｂ）では図示していないが、ＥＬ層およびＴＦＴの、着色層内の不純物による汚染が心配される場合には、着色層の表面を覆うように保護膜を形成しても良い。

　ＦＰＣ５０６と基板５００の接続は、内部に導電性物質を含有した異方導電性ペースト５５１を用いて圧着、固定され、導電性物質によって、基板上の信号入出力用端子と導通している。

　本実施例においては、基板上に形成されたＴＦＴの作製方法について説明する。なお基板には複数のＴＦＴが設けられているが、駆動回路部に形成されたｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴと、画素部に形成されたｎチャネル型ＴＦＴとｐチャネル型ＴＦＴについて説明する。

　まず、絶縁表面を有する基板９０１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜の積層からなる下地絶縁膜を形成する（図９には図示しない）。ここでは下地絶縁膜として２層構造を用いても、前記絶縁膜の単層膜または３層以上積層させた構造を用いても良い。下地絶縁膜の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏ及びＨ₂を反応ガスとして成膜される酸化窒化シリコン膜を１０〜２００nm（好ましくは５０〜１００nm）形成する。次いで、下地絶縁膜の二層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜を５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。

　次いで、図９（Ａ）に示すように、下地絶縁膜上に半導体膜９０２を形成する。半導体膜は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行う。また、ニッケルなどの触媒を用いた熱結晶化の後、レーザーを照射し、結晶化を促進すると好ましい。なお、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム合金などで形成すると良い。

　また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm²(代表的には２００〜３００mJ/cm²)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm²(代表的には３５０〜５００mJ/cm²)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。

　そして、結晶化した半導体膜９０２にボロンを添加する（チャネルドープ）。その後、図９（Ｂ）に示すように、所望の形状にパターニングして島状の半導体膜９０３を形成する。この半導体膜９０３の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。次いで、フッ酸を含むエッチャントで半導体膜の表面を洗浄し、半導体膜を覆うゲート絶縁膜９０４を形成する。ゲート絶縁膜９０４はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

　次いで、ゲート絶縁膜上に膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層して形成する。本実施例では、ゲート絶縁膜９０４上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層して形成する。

　なお、第１の導電膜及び第２の導電膜はＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。

　その後、以下に示す手順でパターニングを行って各ゲート電極及び各配線を形成する。ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１の導電膜及び第２の導電膜を所望のテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄もしくはＣＣｌ₄などを代表とする塩素系ガス、ＣＦ₄、ＳＦ₆もしくはＮＦ₃などを代表とするフッ素系ガスまたはＯ₂を適宜用いることができる。本実施例では、レジストからなるマスクを形成した後、第１のエッチング及び第２のエッチングを行う。

　第１のエッチングの条件は、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入し、基板側（試料ステージ）に１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。このエッチング条件により第２の導電膜であるＷ膜のみをエッチングして端部の角度が１５〜４５°のテーパー形状とする。

　この後、レジストからなるマスクを除去せずに第２のエッチングを行う。第２のエッチングの条件は、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入し、基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチングの条件では第２の導電膜であるＷ膜及び第１の導電膜であるＴａＮ膜とも同程度にエッチングされ、図９（Ｃ）に示すような第１の導電膜９０５ａ、第２の導電膜９０５ｂとなる。

　次いで、レジストからなるマスクを除去せずに、ゲート電極をマスクとして自己整合的に半導体膜に導電型を付与する不純物元素を添加する第１のドーピング処理を行う。第１のドーピング処理はイオンドープ法またはイオン注入法で行えば良い。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い、図９（Ｃ）に示すような第１の不純物領域（ｎ⁺領域）９０６が形成される。第１の不純物領域９０６には１×１０²⁰〜１×１０²¹/cm³の濃度範囲でｎ型を付与する不純物元素が添加される。

　次いで、レジストからなるマスクを除去せずに第３のエッチングを行う。ここでは、第３のエッチングの条件は、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入し、基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。

　この後、レジストからなるマスクを除去せずに第４のエッチングを行う。第４のエッチングの条件は、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入し、基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第３のエッチング及び第４のエッチングにより、Ｗ膜およびＴａＮ膜を異方性エッチングする。また、エッチングガスに酸素を含ませることにより、Ｗ膜とＴａＮ膜とのエッチング速度に差をつけ、Ｗ膜のエッチング速度をＴａＮ膜のエッチング速度よりも速くする。また、第１の導電層で覆われていないゲート絶縁膜はエッチングされ薄くなる。この段階で図９（Ｄ）に示すような第１の導電層（ＴａＮ膜）９０８ａを下層とし、第２の導電層（Ｗ膜）９０８ｂを上層とするゲート電極９０８及び電極（図示しない）が形成される。

　次いで、レジストからなるマスクを除去せずにゲート電極をマスクとして半導体膜に導電型を付与する不純物元素を添加する第２のドーピング処理を行う。第２のドーピング処理はイオンドープ法、またはイオン注入法で行えばよい。本実施例では、イオンドープ法を用い、フォスフィン（ＰＨ₃）を水素で５％に希釈したガスを流量３０ｓｃｃｍとし、ドーズ量を１．５×１０¹⁴atoms/cm²とし、加速電圧を９０ｋｅＶとして行う。
このときレジストからなるマスクと第２の導電層９０８ｂとがマスクとなり、第２のドーピング処理により、ゲート電極と重ならない第２の不純物領域（ｎ^-領域）９０７と、ゲート電極の一部と重なる第３の不純物領域（ｎ^--領域）９０９が形成される。第２の不純物領域９０７には１×１０¹⁶〜１×１０¹⁷/cm³の濃度範囲でｎ型を付与する不純物元素が添加される。

　次いで、図９（Ｅ）に示すように、レジストからなるマスクを除去した後、新たにレジストからなるマスク９１０を形成して第３のドーピング処理を行う。第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層を形成する半導体層にｐ型の導電型を付与する不純物元素（ボロンなど）が添加された第４の不純物領域、第５の不純物領域、第６の不純物領域を形成する。なお、これら不純物領域はソース領域及びドレイン領域として機能すればよく、第４乃至第６の不純物領域が必ずしも必要ではない。

　なお、第４の不純物領域は１×１０²⁰〜１×１０²¹/cm³の濃度範囲でｐ型を付与する不純物元素が添加される領域である。なお、第４の不純物領域には先の工程でリン（Ｐ）が添加された領域（ｎ⁺領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されているため導電型はｐ型となっている。ここでは、第４の不純物領域と同じ濃度範囲の領域をｐ⁺領域とも呼ぶ。

　また、第５の不純物領域は第１の導電層のテーパー部と重ならない領域に形成される領域であり、１×１０¹⁸〜１×１０²⁰/cm³の濃度範囲でｐ型を付与する不純物元素が添加されている。第５の不純物領域も、先の工程でリン（Ｐ）が添加された領域（ｎ^-領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されているため導電型はｐ型となっている。ここでは、第５の不純物領域と同じ濃度範囲の領域をｐ^-領域とも呼ぶ。

　また、第６の不純物領域は第１の導電層のテーパー部と重なる不純物領域であり、先の工程でリン（Ｐ）が添加された領域（ｎ^--領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されているため導電型はｐ型となっている。ここでは、第６の不純物領域をｐ^--領域とも呼ぶ。

　以上までの工程で、それぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。

　不純物領域を形成した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からエキシマレーザーを用いて不純物元素を活性化させる。またＹＡＧレーザーの第２高調波を照射して活性化させてもよく、ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。

　次いで、酸化窒化シリコン膜、酸化シリコンなどの絶縁膜からなる第１のパッシベーション膜を形成する（図示しない）。その後、クリーンオーブンを用いて、３００〜５５０℃で１〜１２時間加熱し、半導体膜の水素化を行う。本実施例では、窒素雰囲気中で４１０℃、１時間加熱する。この工程は、第１のパッシベーション膜に含まれる水素により、半導体層のダングリングボンドを終端することができる。また、水素化と共に上述の不純物領域の活性化処理を同時に行うこともできる。

　その後、図１０（Ａ）に示すように、第１のパッシベーション膜上に酸化珪素（ＳｉＯ₂）、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化珪素（ＳｉＮ）等の珪素を含む無機材料からなる第１の層間絶縁膜９１１を形成する。このとき、第１の層間絶縁膜の表面に凹凸が形成された場合、平坦化を行った方が、発光層や電極を形成する工程においてカバレッジが良好となり、素子特性が安定しやすいため好ましい。なお、この平坦化処理として、塗布膜（レジスト膜等）を形成した後エッチングなどを行って平坦化するエッチバック法や機械的化学的研磨法（ＣＭＰ法）等を用いればよい。本実施例では、酸化珪素膜をプラズマＣＶＤ法で形成し、シリカ系スラリーや、ｐＨ=３〜４のアルミナ（Ａｌ₂Ｏ₃）系スラリー、または酸化マンガン（ＭｎＯ₂、Ｍｎ₂Ｏ₃）系のスラリーから適宜選択されたスラリーを用いてＣＭＰで研磨して平坦化を行う。

　次に、第１のパッシベーション膜、第１の層間絶縁膜９１１、及びゲート絶縁膜９０４を順次エッチングし、開口部（コンタクト）を形成する。このときの、エッチング処理は、ドライエッチング処理でもウエットエッチング処理でもよい。本実施例では、ドライエッチングにより開口部を形成する。そして開口部を形成した後、図１０（Ｂ）に示すように、第１の層間絶縁膜上及び第２の開口部に金属膜を形成し、金属膜をエッチングしてソース電極及びドレイン電極９１２、ソース配線及びドレイン配線を形成する。金属膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜／チタンーアルミニウム合金膜／チタン膜（Ｔｉ/Ａｌ−Ｔｉ/Ｔｉ）を積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイン電極及びソース配線及びドレイン配線を形成する。

　その後、発光素子の陽極となる第１の電極（図１０においては、画素部のｐチャネル型ＴＦＴのソース電極）の表面に仕事関数の大きな材料を形成し、発光素子の正孔注入性を容易にする。仕事関数の大きな材料は、ＩＴＯ（indium tin oxide）やＩＺＯ（indium zinc oxide）などの透光性を有する導電性材料、又は、窒化チタン、窒化ジルコニウム、炭化チタン等を用いれば良く、更にオゾン雰囲気下での紫外線照射処理（以下、ＵＶオゾン処理という）により仕事関数を更に高めてもよい。本実施例では、Ｔｉ/Ａｌ−Ｔｉ/Ｔｉの積層膜で形成されたソース配線に接して仕事関数の大きいＩＴＯ膜を形成する。

　次いで、図１０（Ｃ）に示すように、電極９１２の端部を覆う絶縁物（バンク、隔壁、障壁、土手ともいう）９１３を形成する。絶縁物９１３は、感光性の有機樹脂を用いる。例えば、絶縁物の材料としてネガ型の感光性アクリルを用いた場合、絶縁物９１３の上端部に第１の曲率半径を有する曲面を有し、前記絶縁物の下端部に第２の曲率半径を有する曲面を有しており、前記第１の曲率半径および前記第２の曲率半径は、０．２μｍ〜３μｍとすることが好ましい。更に、絶縁物９１３を窒化アルミニウム膜、窒化酸化アルミニウム膜、または窒化珪素膜からなる保護膜で覆ってもよい。本実施例では、絶縁物９１３の材料としてポジ型の感光性アクリルを用い、さらに絶縁物９１３を窒化アルミニウム膜からなる保護膜で覆う。

　その後、ＰＶＡ（ポリビニルアルコール）系の多孔質体を用いて拭い、ゴミ等の除去を行う。なお本実施例では、ベルクリンを用いた拭浄により、ＩＴＯや絶縁膜をエッチングしたときに発生する微粉（ゴミ）を除去することができる。

　次いで、発光層の蒸着前処理として、全体にＰＥＤＯＴを塗布し、ベークを行ってもよい。このとき、ＰＥＤＯＴはＩＴＯとの濡れ性が良くないため、一旦ＰＥＤＯＴを塗布後、水洗し、再度ＰＥＤＯＴを塗布することが好ましい。その後減圧雰囲気で加熱を行う。なお、本実施の形態では、１７０℃の減圧雰囲気で３０分加熱し、その後３０分かけて自然冷却を行う。

　次に、蒸着装置を用いて、真空度が５×１０^-3Ｔｏｒｒ（０．６６５Ｐａ）以下、好ましくは１０^-4〜１０^-6Ｐａまで真空排気された成膜室蒸着源を移動させながら蒸着を行う。蒸着の際、抵抗加熱により、予め有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、基板に蒸着され、発光層（正孔輸送層、正孔注入層、電子輸送層、電子注入層を含む）が形成される。本実施例では、第１の蒸着源には芳香族ジアミン（ＴＰＤ）、第２の蒸着源にはｐ−ＥｔＴＡＺ、第３の蒸着源にはＡｌｑ₃、第４の蒸着源ホルダにはＡｌｑ₃に赤色発光色素であるＮｉｌｅＲｅｄを添加した材料、第５の蒸着源にはＡｌｑ₃が封入され、この状態で成膜を行い、図１０（Ｄ）に示すように基板全面に発光層９１４の成膜を行う。

　次いで、発光層９１４上に、第２の電極９１５を陰極として形成する。この第２の電極９１５は、仕事関数が低く、発光を透過する材料であればよく、更には抵抗が低いことが望まれる。本実施例では、仕事関数の小さい金属（Ｌｉ、Ｍｇ、Ｃｓ）を含む薄膜と、その上に積層した透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層膜で形成する。また、陰極の低抵抗化を図るため、絶縁物９１３上に補助電極を設けてもよい。

　なお本実施例では、蒸着法により低分子材料からなる発光層９１４を形成した例を示したが、特に限定されず、塗布法（スピンコート法、インクジェット法など）により高分子材料からなる発光層を形成してもよい。また、高分子材料からなる層と、低分子材料からなる層とを積層してもよい。

　以上の工程で第２の電極９１５までを形成した後は、実施例２で説明したように基板９０１上に形成された発光素子を封止するためにシール剤が形成された対向基板を貼り合わせればよい。

　本発明の半導体装置には様々な用途がある。本実施例では、本発明の適用が可能な電子機器の例について説明する。

　このような電子機器には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１１に示す。

　図１１（Ａ）はＥＬディスプレイであり、筐体３３０１、支持台３３０２、表示部３３０３等を含む。本発明の表示装置は表示部３３０３にて用いることが出来る。

　図１１（Ｂ）はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明の表示装置は表示部３３１２にて用いることが出来る。

　図１１（Ｃ）はパーソナルコンピュータであり、本体３３２１、筐体３３２２、表示部３３２３、キーボード３３２４等を含む。本発明の表示装置は表示部３３２３にて用いることが出来る。

図１１（Ｄ）は携帯情報端末であり、本体３３３１、スタイラス３３３２、表示部３３３３、操作ボタン３３３４、外部インターフェイス３３３５等を含む。本発明の表示装置は表示部３３３３にて用いることが出来る。

　図１１（Ｅ）は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明の表示装置は表示部３４０４にて用いることが出来る。

　図１１（Ｆ）はデジタルカメラであり、本体３５０１、表示部（Ａ）３５０２、接眼部３５０３、操作スイッチ３５０４、表示部（Ｂ）３５０５、バッテリー３５０６を含む。本発明の表示装置は、表示部（Ａ）３５０２、表示部（Ｂ）３５０５にて用いることが出来る。

　以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜実施例３に示したいずれの構成を適用しても良い。

本発明の実施形態である着色層の積層構造を示す図。上面出射と下面出射の場合における、それぞれの遮光層の形成手段について例示する図。単層ないしは２層積層構造の着色層の透過率の測定結果を示す図。上面出射型と下面出射型のＥＬ表示装置の基板断面の構成を示す図。上面出射型のＥＬ表示装置の外観および断面図。代表的なカラーフィルタの構成を示す図。遮光部における着色層の積層構造を示す図。着色層積層による、遮光部同時形成の工程を示す図。アクティブマトリクス型ＥＬ表示装置の作製工程を示す図。アクティブマトリクス型ＥＬ表示装置の作製工程を示す図。本発明が適用可能な電子機器の例を示す図。

Claims

　異なる複数の着色層と、遮光部とを有する半導体装置であって、
　前記遮光部は、前記異なる複数の着色層から選ばれた複数の積層からなることを特徴とする半導体装置。
　ソース信号線と、ゲート信号線と、ＴＦＴと、
　異なる複数の着色層と、遮光部とを有する半導体装置であって、
　前記遮光部は、少なくとも前記ソース信号線と、前記ゲート信号線と、前記ＴＦＴとが形成される領域と重なって形成されていることを特徴とする半導体装置。
　複数の画素電極と、異なる複数の着色層と、
　前記異なる複数の着色層から選ばれた複数の積層からなる遮光部とを有する半導体装置であって、
　前記遮光部は、ある任意の画素電極と、当該画素電極に隣接する画素電極との間に形成されていることを特徴とする半導体装置。
　請求項１乃至請求項３のいずれか１項において、
　前記異なる複数の遮光部と、前記遮光部とは、いずれも対向基板上に形成されていることを特徴とする半導体装置。
　請求項１乃至請求項４のいずれか１項において、
　前記半導体装置は、自発光型の素子を用いた表示装置であることを特徴とする半導体装置。
　請求項１乃至請求項５のいずれか１項において、
　前記半導体装置は、ＥＬディスプレイ、ビデオカメラ、パーソナルコンピュータ、携帯情報端末、携帯電話、デジタルカメラであることを特徴とする半導体装置。