JP2004032910A - スイッチング回路 - Google Patents

Abstract

【課題】出力電流の検出用のシャント抵抗を不要にすると共に、確実に過電流または短絡の状態を検出して保護する保護回路を備えた簡易な構成のスイッチング回路を提供する。
【解決手段】入力電圧をスイッチングするスイッチング素子の出力電圧に応じて、スイッチング素子の導通期間を決定するパルス信号を出力するスイッチング制御回路と、このパルス信号を積分してパルス信号の周波数またはパルス幅に比例した電圧信号を求める積分器と、この積分器の出力電圧が基準電圧より大きいとき、パルス信号の周波数またはパルス幅を変化させてスイッチング回路の出力電流を制限する保護回路を備える。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明はスイッチング回路に係り、その出力過電流または出力短絡検出のための電力を消費しない過電流保護回路を有するスイッチング回路に関する。
【０００２】
【関連する背景技術】
近時、半導体素子スイッチング素子を駆動することで、入力された電力を低損失で変換して出力するスイッチング回路が多用されている。例えば、直流電圧を高効率で電圧変換する装置としてＤＣ−ＤＣコンバータが広く適用されている。このＤＣ−ＤＣコンバータは、基本的には直流入力電圧をスイッチング素子でスイッチングすることによって電圧変換する、所謂直流チョッパを用いたものとして構成される。
【０００３】
このようなＤＣ−ＤＣコンバータに用いられるスイッチング素子のオンまたはオフ動作は、瞬時に行われるのが理想であるが実際は多少の動作時間を要する。このため、オンまたはオフ時にスイッチング素子に損失が生じる。この損失の低減を図るため、スイッチング素子にＬＣ回路からなる共振回路を設けた共振形コンバータが用いられている。
【０００４】
ところで、この種のスイッチング回路の出力過電流保護は、専らコンバータの出力と負荷との間に直列に介挿したシャント抵抗に生ずる電圧降下を検出し、この電圧降下が予め定めた一定レベルの電圧値となったとき、過電流または短絡状態にあると判断してスイッチング回路の動作を停止させる過電流保護回路によっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようなシャント抵抗を用いたスイッチング回路の過電流保護回路にあっては、常時、この抵抗に電流が流れ続けることになる。このため、大電流を出力するスイッチング回路においては、シャント抵抗に生じる消費電流が大きくなるという問題があった。
【０００６】
また、例えばスイッチング回路として、電流共振形のＤＣ−ＤＣコンバータに用いられる保護回路にあっては、このコンバータの出力が過電流または短絡状態になったとき、スイッチング制御回路が出力するパルス信号をコンバータの最大出力時の周波数に制限するだけである。このため、コンバータの過電流出力時または短絡時には、定電力出力状態となり出力電圧は低下する反面、出力電流が増大するという問題があった。
【０００７】
特に、大電力を出力するＤＣ−ＤＣコンバータにあっては、シャント抵抗の消費電力が著しく大きくなるため、この消費電力に耐えうる大型のシャント抵抗を用意する必要があった。更には、大型のシャント抵抗を用いるため、ＤＣ−ＤＣコンバータ全体が大きくなると共に、シャント抵抗の放熱を考慮しなければならず、ＤＣ−ＤＣコンバータの収容スペースが大きくなると言う問題があった。
【０００８】
本発明は、このような事情を考慮してなされたもので、その目的は、スイッチング回路の出力電流の検出に用いるシャント抵抗を不要にすると共に、確実に出力過電流または出力短絡を検出し、保護する保護回路を備えた簡易な構成のスイッチング回路を提供することにある。
【０００９】
【課題を解決するための手段】
前述した目的を達成するため、本発明に係るスイッチング回路は、入力電圧をスイッチングするスイッチング素子と、
このスイッチング素子の出力電圧に応じて上記スイッチング素子の導通期間を決定するパルス信号を出力して該スイッチング素子の駆動を制御するスイッチング制御回路と、
このスイッチング制御回路から出力される上記パルス信号を積分して該パルス信号の周波数またはそのパルス幅に比例した電圧信号を求める積分器と、
この積分器の出力電圧が予め定められた基準電圧より大きいとき、前記パルス信号の周波数またはパルス幅を変化させて前記スイッチング素子から出力される出力電流を制限する保護回路とを具備したことを特徴とする。
【００１０】
即ち、スイッチング素子を駆動するスイッチング制御回路が出力するスイッチングパルス信号を積分器で積分して電圧信号に変換し、この電圧信号のレベルが予め定めた基準電圧値より大きいとき、過電流または短絡状態にあると判断してスイッチングパルスの周波数またはパルス幅を変化させることで出力電流を制限する。
【００１１】
好ましくは、前記スイッチング素子は、その出力段に共振回路を備えて電流共振型スイッチング回路を形成してなり、周波数制御される所定パルス幅のパルス信号により、所謂ＰＦＭ制御されるものとして構成される。
或いは、前記スイッチング素子は、パルス幅制御されたパルス信号により、所謂ＰＷＭ制御されるものとして構成される。
【００１２】
より好ましくは、前記保護回路は、前記入力電圧および／または出力電圧に応じて電流制限値を補正する補正手段を備えたものとして構成される。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係るスイッチング回路について説明する。
この実施形態は、直流入力電圧を半導体スイッチング素子でスイッチングして直流電圧を出力するＤＣ−ＤＣコンバータを示すものである。
【００１４】
このＤＣ−ＤＣコンバータは、基本的には所定の出力電圧になるよう電圧検出回路で出力電圧を検出すると共に、この検出された出力電圧をスイッチング制御回路に帰還することで出力電圧を一定に保つフィードバック制御を行う。
図１は電流共振形ＤＣ−ＤＣコンバータの概略構成を示すブロック図である。このコンバータには、バッテリなどの直流電源１から入力される電圧をスイッチングして出力するスイッチング素子２が設けられている。このスイッチング素子２から出力される電圧および電流は、脈流であり、この為、波形成形（整流・平滑）を行う出力回路としての平滑回路３が設けられている。この平滑回路３は、後述するように例えばインダクタンス、コンデンサおよびダイオードとから構成される。
【００１５】
この平滑回路３の出力端には、平滑回路３から出力された直流電圧を検出する電圧検出回路４が設けられている。そして、この電圧検出回路４で検出された電圧情報に基づき、スイッチング素子２に与えるパルス信号の周波数を調整して、一定電圧を維持する電圧制御発振器（ＶＣＯ）５が設けられ、スイッチング制御回路の役割を担う。
【００１６】
尚、スイッチング素子２のオンまたはオフ時に出力電圧および電流の急峻な変化が起きないようにスイッチング素子２の入出力間に共振回路６が並列に設けられ、この共振回路６の共振周波数を利用したソフトスイッチング（ゼロクロス動作）を行うよう構成されている。
ここで本発明が特徴とするところは、電圧制御発振器５がスイッチング素子２へ与えるパルス信号を取出し、このパルス信号を積分して電圧信号に変換する積分器１０を設け、この積分器１０が出力する電圧信号を前記比較器１１の入力信号として与えると共に、この比較器１１の出力信号を用いて電圧制御発振器５が出力するパルス信号の周波数を可変制御する点にある。
【００１７】
さて、このように構成されたＤＣ−ＤＣコンバータにおいて、電圧制御発振器５のパルス信号のパルス周波数は、直流出力電圧を検出する電圧検出回路４の電圧検出信号により決定される。すなわち電圧制御発振器５は、ＤＣ−ＤＣコンバータの負荷電流が増加して、直流出力電圧が定格電圧より低下すれば、スイッチング素子２に加えるパルス信号の周波数を高くする。
【００１８】
一方、電圧制御発振器５は、コンバータの負荷電流が減少して直流出力電圧が定格電圧より上昇すれば、パルス信号の周波数を下げるように作用する。つまり出力電流が増加してコンバータの出力電圧が低下すると、パルス信号の周波数を高くし、逆に出力電流が減少するとコンバータの出力電圧が上昇するのでパルス信号の周波数を低くする。したがって、コンバータの出力電流は、電圧制御発振器５が出力するパルス信号の周波数に比例する特性を持つことになる。尚、スイッチング素子２の脈流出力は平滑回路３によって平滑され一定電圧の直流が出力される。
【００１９】
さて、基本的には上述したような直流電圧変換動作を行うＤＣ−ＤＣコンバータの出力が過電流、または、短絡状態になると、上述したようにコンバータの出力電流の増加に比例して電圧制御発振器５が出力するパルス信号の周波数が高くなる。このパルス信号は、本発明が特徴とする電圧制御発振器５の出力に接続された積分器１０により積分され、電圧信号に変換される。そして、この電圧信号は、直流電源１に接続された基準電圧生成回路１２が出力する基準電圧と比較器１１によって比較される。
【００２０】
この比較器１１が、積分器１０の出力する電圧より基準電圧生成回路１２の出力する基準電圧の方が大きいと判断したとき、電圧制御発振器５に与える制御電圧を低下させ、電圧制御発振器５が出力するパルス信号の周波数を下げるように作用する。つまり、このコンバータが最大電流を出力したとき、積分器１０が出力する電圧と等しくなるように比較器１１に与える基準電圧を設定すればコンバータ出力の過電流または短絡の保護ができる。即ち、積分器１０の出力する電圧が、この比較器１１に与えられた基準電圧を上回るとき、ＤＣ−ＤＣコンバータが過電流または短絡状態にあると判断することができる。
【００２１】
更にＤＣ−ＤＣコンバータの出力が過電流または短絡状態のとき、電圧低下検出回路１３で検出した電圧低下の電圧情報を積分器１０が出力する電圧信号に加えて比較器１１に与えることで、より急速に出力電流を絞り込むことができ、確実にコンバータの出力保護が可能となる。
つまり、コンバータの出力過電流または出力短絡時に積分器１０から出力される電圧信号と電圧検出回路４の電圧低下信号が合成され、比較器１１に与えられる電圧信号のレベルが高くなる。すると比較器１１から電圧制御発振器５へ与える制御電圧が低下するので、積分器１０だけのときと比べてスイッチング周波数をより低く抑えることが可能となる。このため確実にＤＣ−ＤＣコンバータの出力過電流または出力短絡からＤＣ−ＤＣコンバータを保護することができる。
【００２２】
より詳細に、本発明に係るスイッチング回路をＤＣ−ＤＣコンバータに適応した図２の回路図に基づいて説明する。この回路にあっては、バッテリなどからなる直流電源１が、逆流防止用ダイオードＤを介してスイッチング素子（ＭＯＳＦＥＴ）２のドレインに接続されている。このＭＯＳＦＥＴ２には、電圧制御発振器５が出力するパルス信号が与えられ、スイッチングされた直流が、ソースから出力されるように構成されている。また、このＭＯＳＦＥＴ２のソースには、電流共振動作を行うＬ_１，Ｃ_１からなる直列共振回路６が接続されている。この直列共振回路６は、スイッチング時の損失を抑えるソフトスイッチングの機能を担う。
【００２３】
更にＭＯＳＦＥＴ２でスイッチングされた直流出力を波形成形するため、この直列共振回路６と負荷７との間に平滑回路３が介挿されている。この平滑回路３は、インダクタンスＬ_２およびコンデンサＣ_２とで構成される。また、平滑回路３に設けられたダイオードＤ_Ｆは、スイッチング素子２のオフ時にインダクタンスＬ_２に蓄えられたエネルギーを負荷７に流す経路を形成する環流ダイオードとなる。
【００２４】
この平滑回路３の出力は負荷７に接続されると共に、コンバータの出力電圧を検出する電圧検出回路４が接続される。この電圧検出回路４は、例えば抵抗分割した回路から構成されている。この電圧検出回路４で検出された電圧検出信号は、エラーアンプ１４に接続されている。そしてこの電圧検出信号は、電圧制御発振器５が出力するパルス信号の周波数制御に用いられ、コンバータの出力電圧が一定の定格電圧になるよう制御される。
【００２５】
更にコンバータの出力電圧が、予め定めた許容電圧Ｅ_１を下回ったときに電圧低下信号を出力する電圧低下検出回路１３が設けられている。この許容電圧Ｅ_１は、コンバータの出力過電流または短絡時に低下する出力電圧の許容限度値として設定される。
一方、電圧制御発振器５のパルス信号は、抵抗Ｒ_３、コンデンサＣ_３およびバッファアンプＡ_１からなる積分器１０で積分される。この積分器１０により、電圧制御発振器５の出力するパルス信号の周波数に比例した電圧信号を得ることできる。この電圧信号は、電圧低下検出回路１３の電圧低下信号と合成され、反転増幅器Ａ_２をなす比較器１１によって比較される。そして、この比較器１１の出力電圧によって電圧制御発振器５のパルス信号の発振周波数が決定される。
【００２６】
このように構成されたＤＣ−ＤＣコンバータは、出力電流が増加すると、コンバータの出力電圧が低下する。この電圧低下は、分圧抵抗Ｒ_１，Ｒ_２からなる電圧検出回路４で検出され、エラーアンプ１４のマイナス側入力の電圧を下げる。このため、エラーアンプ１４の出力電圧が上昇して、電圧制御発振器５のパルス信号の周波数を高くするよう作用する。すると、ＭＯＳＦＥＴ２のオン時間が長くなるので、出力電圧が上昇する。逆にコンバータの出力電圧が上昇すると、エラーアンプ１４のマイナス側入力の電圧を上昇させることになる。このため、エラーアンプ１４の出力電圧が低下して、電圧制御発振器５のパルス信号の周波数が低下する。かくしてコンバータの出力電圧を一定に維持することができる。
【００２７】
基本的には、上述したように動作するＤＣ−ＤＣコンバータの出力電流が増加すると、その出力電圧を維持するため電圧制御発振器５の発振周波数を高くする。そして、出力電流が増加して過電流状態になると、積分器１０の出力電圧が高くなり、比較器１１の出力電圧が低下する。すると、エラーアンプ１４のプラス側入力の電圧が低下するため、このエラーアンプ１４の出力電圧が低下する。このため、電圧制御発振器５の発振周波数が低下してＭＯＳＦＥＴ２の導通期間が短くなり、コンバータの出力電流を抑制する。
【００２８】
更にはコンバータの出力過電流または出力短絡時に生じるコンバータ出力側の電圧低下を電圧低下検出回路１３で検出している。この電圧低下検出回路１３は、コンバータの出力過電流または出力短絡時の電圧低下が一定レベル（許容電圧Ｅ_１）以下となった場合に、電圧低下信号を出力するように構成されている。そして、この電圧低下信号が上述した積分器１０の出力と合成され、比較器１１に与えられている。このためコンバータの出力過電流または出力短絡時に積分器１０による電圧制御発振器５の発振周波数の抑制に加えて、この電圧低下検出回路１３が検出した電圧低下信号を合成して比較器１１に与えることによって、よりいっそう電圧制御発振器５の周波数を低下させることができる。このため、コンバータの電流制限に垂下特性を持たせることができるので、コンバータの出力電流を確実に絞り込むことが可能となる。
【００２９】
上述したように、従来は過電流または短絡検出のためコンバータの出力と負荷との間に介挿するシャント抵抗が必要であったが、本発明のＤＣ−ＤＣコンバータによれば、スイッチング素子２のパルス信号の周波数を積分器１０で電圧信号に変換して、この電圧信号に基づいてＤＣ−ＤＣコンバータの出力の過電流または短絡を検出して保護している。このためシャント抵抗が不要となり、シャント抵抗で発生していた無駄な電力消費を削減することができる。
【００３０】
更には、コンバータの出力過電流または出力短絡時に生じる出力電圧の低下を電圧低下検出回路１３で検出して、補正するため、より確実に出力過電流または出力短絡からＤＣ−ＤＣコンバータを保護することが可能となる。
また、直流入力電圧の変動を補正するため、基準電圧生成回路１２が設けられ、入力電圧に逆比例した基準電圧信号を出力する。この基準電圧信号は比較器１１に与えられ、入力電圧が高いとき、電圧制御発振器５の周波数を低下させる閾値を低くし、逆に入力電圧が低いとき、この閾値を高くするように作用する。このため、直流電源の電圧変動が大きい例えば車両用バッテリ回路に適用するスイッチング回路として好適である。
【００３１】
また、上述した実施形態はスイッチング素子２のスイッチング制御回路として、電圧制御発振器５を用いたＤＣ−ＤＣコンバータであったが、図３に示すＰＷＭ方式のＤＣ−ＤＣコンバータでも同様に適用することができる。
この別の実施形態のスイッチング回路は、例えばＤＣ−ＤＣコンバータにおいて、スイッチング素子２の導通期間を決定するパルス信号の生成を行うＰＷＭ（パルス幅変調）制御回路８を備えたものとして構成される。
【００３２】
このように構成されたＤＣ−ＤＣコンバータは、出力電圧を一定に維持するため直流出力側に設けられた電圧検出回路４により、その出力電圧が検出される。この検出された電圧検出信号から、ＰＷＭ制御回路８がスイッチング素子２に出力するパルス信号の信号幅を決定する。
すなわち、ＤＣ−ＤＣコンバータの負荷電流が増加して、直流出力電圧が基準出力電圧より低下すれば、スイッチング素子２に対する電圧制御発振器５のパルス信号のパルス幅の時間を長くする。一方、コンバータの負荷電流が減少して直流出力電圧が基準電圧より上昇すれば、パルス信号のパルス幅を短くするように作用する。このように、ＰＷＭ制御回路８が出力するパルス幅の時間を制御することによって、スイッチング素子２の導通期間を制御してコンバータの出力電圧を一定に維持する。
【００３３】
基本的には上述したような直流電圧変換動作を行うＰＷＭ方式のＤＣ−ＤＣコンバータの出力が過電流または短絡状態になると、上述したようにコンバータの出力電流の増加に比例してＰＷＭ制御回路８が出力するパルス信号のパルス幅の時間が長くなる。このパルス信号は、ＰＷＭ制御回路８の出力に接続された積分器１０により積分され電圧信号に変換される。すると、この積分器１０の出力側には、パルス信号のオン時間の幅に比例した電圧信号が得られる。そして、この電圧信号は、直流電源１に接続された基準電圧生成回路１２が出力する基準電圧と比較器１１によって比較される。
【００３４】
この比較器１１が、積分器１０が出力する電圧が基準電圧生成回路１２の出力する基準電圧よりも大きいと判断したとき、ＰＷＭ制御回路８に与える制御電圧を低下させ、ＰＷＭ制御回路８が出力するパルス信号のパルス幅を短くするように指令する。
したがって、ＰＷＭ制御回路８を用いたＤＣ−ＤＣコンバータにおいても、前述した実施形態と同様に、ＤＣ−ＤＣコンバータ出力の過電流または短絡を検出することができる。そしてこの場合、比較器１１に与える基準電圧を、このコンバータが最大電流を出力したとき、積分器１０が出力する電圧と等しくなるように設定すればよい。
【００３５】
勿論、前述した実施形態と同様にＤＣ−ＤＣコンバータの出力過電流または出力短絡状態のときは、より急速に出力電流を絞り込めるように電圧検出回路４で検出した電圧情報を積分器１０が出力する電圧信号に加味して補正してもよい。このように、ＰＷＭ方式のＤＣ−ＤＣコンバータにおいても、スイッチング素子２に与えるパルス信号のオン時間を積分器１０で電圧信号に変換して、この電圧信号に基づいてＤＣ−ＤＣコンバータの出力の過電流または短絡保護を行うので、シャント抵抗が不要となる。
【００３６】
更には、コンバータの出力過電流または出力短絡時に生じる出力電圧の低下を電圧低下検出回路１３で検出して、積分器１０の出力信号と合成して補正しているため、前述した実施形態と同様に、より確実に出力過電流または出力短絡からＤＣ−ＤＣコンバータを保護することが可能となる。
より好ましくはスイッチング素子２の周囲に設置した温度センサ（図示せず）の情報を用いて、温度が上昇したときにはスイッチング周波数を低くしてスイッチング素子を保護するように構成することが望ましい。この場合は、コンバータの出力過電流や短絡時の保護に加えて、通常運転時においても、スイッチング素子２の温度上昇やコンバータの設置場所の周囲温度上昇などからスイッチング回路を適切に保護することが可能となる。
【００３７】
尚、本発明は上述したＤＣ−ＤＣコンバータ以外にもＰＷＭ制御またはＰＦＭ制御を行うスイッチング回路に適用することが可能である。この場合、出力電流の検出用のシャント抵抗を不要にすると共に、確実に過電流または短絡の状態を検出して保護する保護回路を備えた簡易な構成のスイッチング回路を実現することができる。
【００３８】
その他、本発明は、その要旨を逸脱しない範囲で種々変型して実施することができる。
【００３９】
【発明の効果】
以上述べたように、本発明のスイッチング回路によれば、スイッチング素子に与えるパルス信号を積分器によって積分して電圧信号に変換した後、この電圧が過電流または短絡状態を示す一定の電圧レベルを超えたとき、スイッチング回路の出力保護を行う。このため、過電流検出の為のシャント抵抗による無駄な電力が消費されない。また、過電流時に生ずる出力電圧の低下により出力電流を補正する補正手段を備えているので、より確実にスイッチング回路の出力過電流保護を行うことができる等の実用上多大なる効果が奏せられる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るスイッチング回路をＤＣ−ＤＣコンバータに適用した場合の概略構成を示すブロック図。
【図２】本発明の一実施形態に係るスイッチング回路の具体的実施例を示す回路図。
【図３】本発明の別の実施形態に係るスイッチング回路の概略構成を示すブロック図。
【符号の説明】
２　　　スイッチング素子
３　　　平滑回路
４　　　電圧検出回路
５　　　電圧制御発振器
６　　　共振回路
８　　　ＰＷＭ制御回路
１０　　　積分器
１１　　　比較器
１２　　　基準電圧生成回路
１３　　　電圧低下検出回路

Claims (4)

1. 入力電圧をスイッチングするスイッチング素子と、
   このスイッチング素子の出力電圧に応じて上記スイッチング素子の導通期間を決定するパルス信号を出力して該スイッチング素子の駆動を制御するスイッチング制御回路と、
   このスイッチング制御回路から出力される上記パルス信号を積分して該パルス信号の周波数またはそのパルス幅に比例した電圧信号を求める積分器と、
   この積分器の出力電圧が予め定められた基準電圧より大きいとき、前記パルス信号の周波数またはパルス幅を変化させて前記スイッチング素子から出力される出力電流を制限する保護回路と
   を具備したことを特徴とするスイッチング回路。
2. 前記スイッチング素子は、その出力段に共振回路を備えて電流共振型スイッチング回路を形成してなり、周波数制御される所定パルス幅のパルス信号によりスイッチング制御されるものである請求項１に記載のスイッチング回路。
3. 前記スイッチング素子は、パルス幅制御されたパルス信号によりスイッチング制御されるものである請求項１に記載のスイッチング回路。
4. 前記保護回路は、前記入力電圧および／または出力電圧に応じて電流制限値を補正する補正手段を備えたものである請求項１〜３のいずれかに記載のスイッチング回路。

Images