JP3741134B2

JP3741134B2 - スイッチング電源

Info

Publication number: JP3741134B2
Application number: JP2004100753A
Authority: JP
Inventors: 勝中村
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2004-03-30
Filing date: 2004-03-30
Publication date: 2006-02-01
Anticipated expiration: 2024-03-30
Also published as: US20070217234A1; WO2005101630A1; KR100733664B1; JP2005287248A; US7577003B2; KR20060030520A

Description

本発明は、負荷に対して定電流垂下制御を行うことができるスイッチング電源に関する。

（従来例１）
従来のスイッチング電源としては、図８に示すバッテリーチャージャー装置が知られている。

このバッテリーチャージャー装置は、リチウム電池などのバッテリーからなる負荷２９を定電流で充電する必要があるため、通常の電源回路の２次側に電流検出回路９を付加して、図９に示すように出力電圧Ｖ１の定電流垂下制御を行うものである。

図９に示すように、出力電流Ｉ１が０Ａ（Ｐａ点）から徐々に増加していくと、パワーＭＯＳＦＥＴからなるスイッチング素子Ｑ１のＯＮ期間を広げるためにフィードバック電圧Ｖ３が高くなるように制御する。さらに出力電流Ｉ１を増やすと２次側電流検出抵抗Ｒ４の電圧降下が増加し、約０．７Ｖに達した時、２次側電流検出用トランジスタＱ３がＯＮし、フォトカプラＰＤの順電流が増加するためにフィードバック端子電圧Ｖ３が低下し、スイッチング素子Ｑ１のＯＮ期間を制限する。これにより出力電圧Ｖ１は定電流垂下特性（Ｐｂ点〜Ｐｃ点）を示す。

しかし、このバッテリーチャージャー装置では、２次側電流検出抵抗Ｒ４の損失が発生するためにエネルギー変換効率の悪化につながっていた。さらに温度特性や検出精度を改善するためには、電流検出回路９をオペアンプと３端子レギュレータのような定電圧源で構成する必要がありコストが低減しないといった問題があった。

（従来例２）
このような問題を解決する試みとして、１次側で定電流垂下制御を行い、２次側の電流検出回路を省略する方法が特許文献１に報告されている。

この特許文献１によれば、図１０に示すように、過負荷時に出力電圧Ｖ１の垂下に比例して補助側の電源電圧Ｖ２が低下する特性を利用し、これに応じて過電流検出に用いるコンパレータ１８の基準電圧Ｖ６を下げて、スイッチング素子Ｑ１の最大ＯＮ幅を制限することで、従来例１のように２次側に電流検出回路を用いることなく、出力電圧Ｖ１の定電流垂下特性を実現できるものである。このためには、定電流源１９ａと抵抗Ｒ１１を半導体集積回路８ｚに設け、さらに端子１０１に対して電源電圧Ｖ２の分圧値を与える必要があった。
特開平９−７４７４８号公報

従来例２にあっては、使用用途に応じて電源電圧Ｖ２の設定値は違ってくるため、半導体集積回路８ｚでは、基準電圧Ｖ６の変化の割合を調整するための端子１０１と電圧検出抵抗Ｒ９，Ｒ１０が必要となる。

ところで、パワースイッチング素子とコントロール回路とをＤＩＰ８のような放熱フィンの無いパッケージに組み込んだ半導体集積回路においては、放熱性が重要であるため、パワースイッチング素子の台座フレーム面積を可能な限り広く取り、更に台座フレームの一部をパッケージ外に出して放熱端子とすることで熱抵抗の低減を図っている。

しかしながら、この特許文献１によると放熱端子数を減らして電源電圧検出専用端子を設ける必要があるため、副作用としてパッケージの放熱性が悪化し、電力を多く取れなくなるといった問題があった。

本発明は、上記に鑑みてなされたもので、その目的としては、負荷に対して定電流垂下制御を行うことができ、２次側でのエネルギーの変換効率を向上するとともに装置の放熱性を向上することができるスイッチング電源を提供することにある。

請求項１記載の発明は、上記課題を解決するため、直流電源に接続されたトランスの１次巻線に直列に接続したスイッチング素子と、スイッチング素子に流れる電流を検出する電流検出回路と、前記トランスの２次巻線に誘起された交流電力を整流平滑する第１整流平滑回路と、前記トランスの補助巻線に誘起された交流電力を整流平滑する第２整流平滑回路と、前記第１整流平滑回路から負荷に出力される出力電圧を検出する第１出力検出回路と、前記第２整流平滑回路から出力され、負荷に出力される出力電圧に比例する電圧を検出する第２出力検出回路と、前記第１出力検出回路と前記第２出力検出回路からの帰還信号に応じて前記スイッチング素子に出力するパルス信号を制御する制御回路とを備え、前記制御回路は比較器とパルス制御回路を備え、前記比較器の第１の入力には前記電流検出回路の出力を接続し、前記比較器の第２の入力には前記第１の出力検出回路の出力と、前記第２の出力検出回路の出力を接続し、第１の出力検出回路の出力信号と、前記第２の出力検出回路の出力信号を前記比較器の第２の入力に印加し、前記比較器の出力は前記スイッチング素子のオンオフを制御する前記パルス制御回路の入力に接続し、前記パルス制御回路の出力は前記スイッチング素子の制御端子に接続し、前記第１出力検出回路の出力信号と前記第２の出力検出回路の出力信号とが加えられた信号と、前記電流検出回路の出力とを前記比較器により比較することにより前記スイッチング素子を制御することを要旨とする。

請求項２記載の発明は、上記課題を解決するため、前記制御回路は、前記スイッチング素子に所定の基準値を越えて過電流が流れているか否かを検出する過電流検出回路若しくは、前記第１出力検出回路と前記第２出力検出回路から出力される電圧に応じて過電流負荷になっているか否かを検出する帰還電圧検出回路からなる負荷状態判定回路と、前記負荷状態判定回路からの負荷状態判定結果に応じて第１定電流と該第１定電流よりも小さい第２定電流とを選択して、設定電流を前記第１出力検出回路と前記第２出力検出回路から出力される電圧に重畳して出力する定電流垂下制御回路を備え、前記定電流垂下制御回路からの出力を前記比較器の第２の入力に入力し、定電流垂下制御回路からの出力電圧に応じて前記スイッチング素子に出力するパルス信号を制御することを要旨とする。

請求項３記載の発明は、上記課題を解決するため、前記制御回路は、前記負荷状態判定回路と、前記負荷状態判定回路からの負荷状態判定結果に応じて第１定電流と該第１定電流よりも小さい第２定電流とを選択出力して、定電流垂下制御する定電流垂下制御回路と、前記定電流垂下制御回路の第１定電流を前記第１出力検出回路と前記第２出力検出回路から出力される帰還電圧に重畳し、前記帰還電圧に対してインピーダンス変換した出力部に第２定電流を重畳する帰還電圧重畳回路を備え、前記帰還電圧重畳回路からの出力を前記比較器の第２の入力に入力し、前記帰還電圧重畳回路からの出力電圧に応じて前記スイッチング素子に出力するパルス信号を制御することを要旨とする。

請求項４記載の発明は、上記課題を解決するため、前記制御回路は、前記負荷状態判定回路と、前記負荷状態判定回路からの負荷状態判定結果に応じて第１定電流と該第１定電流よりも小さい第２定電流とを選択出力して、定電流垂下制御する定電流垂下制御回路と、前記定電流垂下制御回路の第１定電流を前記第１出力検出回路と前記第２出力検出回路から出力される帰還電圧に重畳し、該帰還電圧に対して帰還電圧回路内で直列接続されたインピーダンス素子の出力部に第２定電流を重畳する帰還電圧重畳回路を備え、前記帰還電圧重畳回路からの出力を前記比較器の第２の入力に入力し、前記帰還電圧重畳回路からの出力電圧に応じて前記スイッチング素子に出力するパルス信号を制御することを要旨とする。

請求項１記載の本発明によれば、比較器の第１の入力には電流検出回路の出力を接続し、比較器の第２の入力には第１の出力検出回路の出力と、第２の出力検出回路の出力を接続し、第１の出力検出回路の出力信号と、第２の出力検出回路の出力信号を比較器の第２の入力に印加し、比較器の出力はスイッチング素子のオンオフを制御するパルス制御回路の入力に接続し、パルス制御回路の出力はスイッチング素子の制御端子に接続し、第１出力検出回路の出力信号と第２の出力検出回路の出力信号とが加えられた信号と、電流検出回路の出力とを比較器により比較することによりスイッチング素子を制御することで、優秀な過電流垂下特性を維持しながら制御回路の制御用入力端子を２端子から１端子に削減することができる。さらに、制御用入力端子の削減により、余った端子を放熱用に利用してＩＣのパッケージの熱抵抗の低減や、ピン数の少ないパッケージヘの実装が可能となる。

請求項２記載の本発明によれば、負荷状態判定回路により１つの制御端子に接続されている第１出力検出回路からの出力信号と第２出力検出回路からの出力信号、及びそれらの信号に重畳する電流を切り替えることにより、出力電圧Ｖ１が定電流垂下するための理想的なコンパレータ（１２）の負入力端子電圧V5の変化特性を作ることができるため、図４に示すPb−Pc間の実線のように、定電流による過電流垂下制御ができる。

請求項３および請求項４記載の本発明によれば、出力電圧Ｖ１が定電流垂下するための理想的なコンパレータ（１２）の負入力端子電圧V5の変化特性を作ることができるため、図４に示す実線のように過電流垂下特性の改善ができる。

以下、本発明を実施するための最良の形態を面を参照しながら詳細に説明する。

（実施例１）
図１は、本発明の実施例１に係るスイッチング電源の構成を示す図である。

交流電源１が整流平滑回路２に接続されており、整流平滑回路２の出力の一端がトランスＴの１次巻線３の一端に接続されている。

トランスＴの１次巻線３の他端には、スイッチング素子Ｑ１のドレインが接続され、この素子Ｑ１のソースはドレイン電流検出抵抗Ｒ６を介して整流平滑回路２のＧＮＤ側に接続されている。

このスイッチング素子Ｑ１が後述する半導体集積回路８ａによりオンオフ制御されてスイッチング動作を行うことにより、トランスＴの１次巻線３に蓄えられた磁気エネルギーが順次に２次巻線４に放出され、さらに、２次巻線４の一端に接続されたダイオードＤ１により半波整流されてコンデンサＣ１により平滑されて第１出力検出回路５を介して負荷２９に入力される。また、２次巻線４の他端は、出力となる負荷２９に接続され、フォトトランジスタＰＴｒのコレクタは半導体集積回路８ａのフィードバック端子に接続されている。

出力検出回路５は、軽負荷時のように、出力電圧がＲ２，Ｒ３により分圧された電圧がシャントレギュレータＲeg1 の基準電圧よりも高くなると、その誤差信号に応じてロウレベルを出力してフォトカプラの発光ダイオードＰＤを発光させ、発光ダイオードＰＤと一体のフォトトランジスタＰＴｒにフィードバック信号を出力する。このフォトランジスタＰＴｒのコレクタ−エミッタ間には位相補正に用いるコンデンサＣ３が接続されフォトトランジスタＰＴｒのコレクタは半導体集積回路８ａのフィードバック端子に接続されている。

ところで、図１に示す半導体集積回路８ａには、外付け部品として抵抗Ｒ２１がＶｃｃ端子７とフィードバックＦＢ端子６との間に接続されており、トランスＴの補助巻線２６の一端に接続されたダイオードＤ２により半波整流されてコンデンサＣ４により平滑された電圧ＶｃｃがＶｃｃ端子７に入力され、かつ、Ｖｃｃ端子７は起動抵抗Ｒ５を介して整流平滑回路２の一端とトランスＴの１次巻線３の一端とに共通接続されている。また、半導体集積回路８ａのフィードバックＦＢ端子６には抵抗Ｒ２２が接続されており、抵抗Ｒ２１，Ｒ２２によりフィードバック信号ＦＢとして変換される。なお、抵抗Ｒ２１，Ｒ２２は電圧Ｖ２を分圧しＦＢ端子に出力する働きもあるので、これを第２出力検出回路１０とする。

実施例１に係るスイッチング電源に設けられた半導体集積回路８ａには、図１に示すように、定電流垂下制御回路３１、帰還電圧重畳回路１１、フィードバックコンパレータ１２、パルス制御回路１３、低入力誤動作防止回路１５、過電流検出コンパレータ１８、基準電圧１９を備えている。

電源電圧Ｖ２が供給されるＶｃｃ端子には、定電流源３０の一端、抵抗Ｒ２３、定電流源３２の一端、低入力誤動作防止回路１５の一端、インピーダンス変換素子Ｑ２のコレクタが接続されている。フィードバック電圧Ｖ３が供給されるフィードバックＦＢ端子６には、スイッチ２２の一端、コンパレータ２４の−入力端子、インピーダンス変換素子Ｑ２のベースが接続されている。トランスＴの１次巻線３の一端が接続されているドレイン端子には、スイッチング素子Ｑ１のドレインが接続されている。ドレイン電流検出抵抗Ｒ６が接続されているＯＣＰ端子にはスイッチング素子Ｑ１のソース、過電流検出コンパレータ１８の＋入力端子、フィードバックコンパレータ１２の＋入力端子が接続されている。

過電流検出コンパレータ１８の−入力端子には基準電圧１９が接続されており、出力端子がパルス制御回路１３と、定電流垂下制御回路３１のフリップフロップ２１のセット端子に接続されており、ノコギリ波状のドレイン電流Ｉ２により抵抗Ｒ６に発生する端子間電圧であるソース電圧Ｖ４が基準電圧Ｖ６を超えた場合にハイレベルを出力することで、スイッチング素子Ｑ１に流れる電流がある基準値を超えるか否かを検出する過電流検出回路を構成している。

定電流垂下制御回路３１において、Ｖｃｃ端子に接続されている定電流源３０がスイッチ２２に接続されており、定電流源３０から出力される定電流Ｉ３は、フィードバック電圧Ｖ３を電源電圧Ｖ２付近まで持上げられるように十分大きな値とする。

コンパレータ２４の＋入力端子には、電源電圧Ｖ２を抵抗Ｒ２３，Ｒ２４により分圧した値Ｖ７が入力され、−入力端子にはフィードバック電圧Ｖ３が入力され、コンパレータ２４の出力端子はフリップフロップ２１のリセット端子へ入力される。

フリップフロップ２１の出力端子Ｑは、定電流をＯＮ／ＯＦＦさせるスイッチ２２とインバータ３４に入力され、インバータ３４を介してスイッチ３３へ接続され、フリップフロップ２１のＱ出力信号がハイレベルのときにスイッチ２２はオープン状態となり、スイッチ３３はショート状態となり、逆に、フリップフロップ２１のＱ出力信号がローレベルのときにスイッチ２２はショート状態となり、スイッチ３３はオープン状態となる。

スイッチ２２がオープン状態の時のフィードバック電圧Ｖ３は、電源電圧Ｖ２を抵抗Ｒ２１，Ｒ２２により分圧した値に対してフィードバック信号が重畳された値になる。

フィードバック電圧アッテネータ１１を構成するインピーダンス変換素子Ｑ２のエミッタは、抵抗Ｒ２５，Ｒ２６を介してグランドに接続され、さらに、抵抗Ｒ２５，Ｒ２６の接続点がスイッチ３３の一端とコンパレータ１２の−入力端子に接続されている。スイッチ３３がオープン状態のとき、インピーダンス変換素子Ｑ２のベースに入力されるフィードバック電圧Ｖ３が０．７Ｖだけ降下してエミッタに発生しており、この電圧に対して抵抗Ｒ２５，Ｒ２６により分圧された値が、電圧Ｖ５としてコンパレータ１２の−入力端子に入力される。さらに、コンパレータ１２の出力端子がパルス制御回路１３に接続されている。

このコンパレータ１２の出力信号は、電圧Ｖ５よりもソース電圧Ｖ４の方が大きくなったときにハイレベルになり、電圧Ｖ５の方がソース電圧Ｖ４よりも大きくなったときにローレベルになる。

低入力誤動作防止回路１５は、その出力端子がパルス制御回路１３に接続されており、電源電圧Ｖ２が低下した時にパルス制御回路１３の動作を停止させる信号をパルス制御回路１３に出力し、電源電圧Ｖ２が低電圧になったときにパルス制御回路１３の誤動作を防止する。

パルス制御回路１３は、コンパレータ１２の出力端子から出力される制御信号に応じてオン期間が伸縮するＰＷＭパルス信号を生成してスイッチング素子Ｑ１のゲートに出力する。パルス制御回路１３は、過電流検出コンパレータ１８によりハイレベルの電流リミット信号が入力されたときに電流リミットがかかり、スイッチング素子Ｑ１のゲートに出力される制御信号がローレベルに制御される。

次に、図１〜図４を参照して、実施例１のスイッチング電源の動作を説明する。

（１）軽負荷時のスイッチング電源の全体動作
まず、交流電源１の入力が開始されると、整流平滑回路２から直流電流が起動抵抗Ｒ５を介して半導体集積回路８ａのＶｃｃ端子に流れ、半導体集積回路８ａの各部が動作可能な状態になる。

このとき、スイッチング素子Ｑ１はオフ状態であり、ソース電圧Ｖ４は抵抗Ｒ６を介してＧＮＤに接地されているので、ソース電圧Ｖ４は０Ｖになっており、コンパレータ１８からの出力電圧はローレベルになっている。また、帰還電圧Ｖ５は整流平滑回路２の電圧を抵抗Ｒ２１，Ｒ２２により分圧された値に応じた値になっており、さらに電圧Ｖ７は抵抗Ｒ２３，Ｒ２４により分圧された値になっている。

なお、このときのコンパレータ２４に入力される帰還電圧Ｖ３と電圧Ｖ７との大小関係は、帰還電圧Ｖ３＜電圧Ｖ７となるように、抵抗Ｒ２１，Ｒ２２、抵抗Ｒ２３，Ｒ２４が決定されているので、コンパレータ２４からハイレベルのリセット信号がフリップフロップ２１のＲ端子に出力されている。この結果、フリップフロップ２１のＱ出力端子からローレベルが出力され、スイッチ２２はショート状態になっており３００μＡ程度の定電流Ｉ３がフィードバック電圧Ｖ３に重畳されている。一方、スイッチ３３はオープン状態になっている。

さらに、このときインピーダンス変換素子Ｑ２のベースには、整流平滑回路２からの直流電圧が起動抵抗Ｒ５，抵抗Ｒ２１，Ｒ２２により分圧された値が入力されているので、エミッタにはこの電圧よりも０．７Ｖだけ低い電圧が発生し、さらにこのエミッタ電圧を抵抗Ｒ２５，Ｒ２６により分圧した値がコンパレータ１２の−入力端子に出力される。この結果、コンパレータ１２の出力端子からパルス制御回路１３へローレベルが出力される。

パルス制御回路１３では、コンパレータ１２から出力されたローレベルの制御信号に応じてハイレベルの信号をスイッチング素子Ｑ１のゲートに出力するので、スイッチング素子Ｑ１はオフ状態からオン状態に切り換わる。

スイッチング素子Ｑ１がオン状態になると、整流平滑回路２からの直流電流がトランスＴの１次巻線３、スイッチング素子Ｑ１のドレイン−ソースからドレイン電流検出抵抗Ｒ６を介してＧＮＤに流れる。この結果、トランスＴのコアに電磁エネルギーが一旦蓄えられる。

同時に、スイッチング素子Ｑ１のドレイン電流Ｉ２が徐々に増加するので、抵抗Ｒ６の端子間電圧が上昇して電圧Ｖ４が上昇する。電圧Ｖ４が上昇して電圧Ｖ５を超えると、コンパレータ１２の出力端子はローレベルからハイレベルに切り換わるので、パルス制御回路１３へハイレベルが出力される。

パルス制御回路１３では、コンパレータ１２から出力されたハイレベルの制御信号に応じてローレベルの信号をスイッチング素子Ｑ１のゲートに出力するので、スイッチング素子Ｑ１はオン状態からオフ状態に切り換わる。そこで、トランスＴのコアに一旦蓄えられた電磁エネルギーが、２次巻線４に誘起してダイオードＤ１により整流されコンデンサＣ１により平滑されて負荷２９に出力される。

次いで、スイッチング素子Ｑ１がオン状態からオフ状態に切り換わると、電圧Ｖ４が０Ｖになるのでコンパレータ１２の出力端子がハイレベルからローレベルに切り換わり、パルス制御回路１３では、このローレベルの制御信号に応じてハイレベルの信号をスイッチング素子Ｑ１のゲートに出力するので、スイッチング素子Ｑ１はオフ状態からオン状態に切り換わる。このようにして、コンデンサＣ１に電荷が蓄えられ出力電圧が上昇する。

さらに、出力検出回路５では、負荷２９に出力される出力電圧がＲ２，Ｒ３により分圧された電圧がシャントレギュレータReg1の基準電圧よりも高くなると、その誤差信号に応じてロウレベルを出力してフォトカプラの発光ダイオードＰＤを発光させ、フォトトランジスタＰＴｒにフィードバック信号が出力される。

このフィードバック信号を受光したフォトトランジスタＰＴｒは、コレクタ−エミッタ間を導通状態にしてコンデンサＣ３の端子間電圧を低下させフィードバック電圧Ｖ３を低下させるようにして、スイッチング電源のフィードバック制御を行う。

（２）軽負荷から重負荷へ
タイミングｔ１１〜ｔ３１において、出力負荷２９を軽負荷から重負荷へ徐々に重くしていくと、定常動作領域では出力電流Ｉ１が増加する。タイミングｔ１１〜ｔ３１においては、スイッチング素子１のドレイン電流Ｉ２に比例したソース電圧Ｖ４の方が過電流検出コンパレータ１８の基準電圧Ｖ６より小さいので、過電流検出コンパレータ１８の出力信号はローレベルであり、フリップフロップ２１のＱ出力端子がローレベルになっているので、スイッチ２２はショート状態になっており３００μＡ程度の定電流Ｉ３がフィードバック電圧Ｖ３に重畳されて徐々に上昇する。なお、この間の電源電圧Ｖ２は図２に示すように一定電圧に制御されている。

次に、スイッチング素子１のドレイン電流Ｉ２に比例したソース電圧Ｖ４が過電流検出コンパレータ１８の基準電圧Ｖ６より大きくなると、タイミングｔ３１では、過電流検出コンパレータ１８の出力信号はローレベルからハイレベルへ切り換わり、フリップフロップ２１がセットされてＱ出力端子がハイレベルになる。

この結果、タイミングｔ３１において、スイッチ２２はショート状態からオープン状態に切り換わり定電流Ｉ３は遮断され、フィードバック電圧Ｖ３は、電源電圧Ｖ２を抵抗Ｒ２１，Ｒ２２により分圧した値に制御されてインピーダンス変換素子Ｑ２のベースに入力される。また、この時、スイッチ３３がショート状態となり１０μＡ程度の定電流Ｉ４が電圧Ｖ５に重畳される。

（３）定電流垂下制御
タイミングｔ３１〜ｔ４１において、さらに、出力負荷を重くすると、出力電流Ｉ１は増加せずに出力電圧Ｖ１が低下を始める。これに伴い電源電圧Ｖ２も低下するが、この時、フィードバック電圧Ｖ３も低下するため、スイッチング素子のＯＮ幅が徐々に狭まり、出力電圧Ｖ１は図４に示すような定電流垂下特性（Ｐｂ点からＰｃ点）となる。

ここで、出力電圧Ｖ１が定電流垂下するための理想的なコンパレータ１２の−入力電圧Ｖ５の変化は、ηをエネルギー変換効率、Ｌｐをトランス１次側インダクタンス、ｆosc をスイッチング周波数とすると、
［数１］
Ｖ５＝Ｒ６・｛２・Ｖ１・Ｉ１／（η・Ｌｐ・ｆosc ）｝^１／２・・・（１）
と表され、この様子を出力電圧Ｖ１の関数としてグラフ化すると図３に示す（ａ）の通りとなる。

これに対して、実施例１に示す半導体集積回路８ａでは、図３に示す（ｂ）のように、ほぼ理想通りの電圧変化をするため、図４に示す実線（Ｐｂ点からＰｃ点）のような定電流垂下制御が可能となる。

ちなみに、定電流Ｉ４が無い場合は、図３に示す（ｃ）のように、出力電圧Ｖ１の変化に対してかなり急峻に変化することになり、図４に示す破線（Ｐｂ点からＰｅ点）のようになり実線のような定電流垂下特性を得ることはできない。

なお、タイミングｔ３１〜ｔ４１においては、出力負荷が重くなっていくので、電源電圧Ｖ２は図２に示すように徐々に低下する。

（４）定常状態への復帰
タイミングｔ５１〜ｔ５２において、出力負荷が重負荷から軽負荷へ徐々に軽くなると、電源電圧Ｖ２とフィードバック電圧Ｖ３は上昇し、ドレイン電流検出抵抗Ｒ６の両端に発生するソース電圧Ｖ４が基準電圧Ｖ６よりも小さくなり、且つ、電源電圧Ｖ２の分圧値Ｖ７がフィードバック電圧Ｖ３よりも大きくなった時、タイミングｔ６１において、スイッチ２２がオープン状態からショート状態に、スイッチ３３がショート状態からオープン状態に切り換わり、定常動作状態となる。

このように、スイッチング素子Ｑ１に所定の基準値Ｖ６を超えて過電流が流れているか否かを検出するようにしておき、過電流の検出結果に応じて第１定電流Ｉ３と該第１定電流Ｉ３よりも小さい第２定電流Ｉ４とを切り換えて出力するようにし、第１定電流Ｉ３を帰還電圧Ｖ３に対して入力部６で直接に重畳し、帰還電圧Ｖ３に対して入力部６よりも低インピーダンスに変換した後の出力部（コンパレータ１２の−入力端子）に第２定電流Ｉ４を重畳し、その結果得られた帰還電圧に応じてスイッチング素子Ｑ１に出力するパルス信号のオン期間を制御することで、負荷に対して定電流垂下制御を行うことができる。

［実施例２］
図５は、本発明の実施例２に係るスイッチング電源の構成を示す図である。

図１に示す実施例１おいては、過電流検出に用いるコンパレータ１８の出力を直接フリップフロップ２１のセット端子に入力しているのに対して、実施例２においては、帰還電圧検出回路３７を設け、フィードバック電圧Ｖ３で過負荷状態を検出するようにしている。

帰還電圧検出回路３７の入力側はフィードバック端子６に接続され、フィードバック端子６からＭＯＳＦＥＴ３７ａのゲートに接続され、ＭＯＳＦＥＴ３７ａのソースは電源電圧Ｖ２に接続され、ＭＯＳＦＥＴ３７ａのドレインは定電流源３７ｃに接続されている。ＭＯＳＦＥＴ３７ａのドレインと定電流源３７ｃとの接続点はインバータ３７ｂの入力端子に接続され、その出力端子はフリップフロップ２１のセット端子に入力されている。

図２において、タイミングｔ１１〜ｔ３１又はｔ５１以降の定常動作領域では、帰還電圧検出回路３７内のスイッチング素子３７ａはＯＮ状態であるため、帰還電圧検出回路３７の出力はローレベルとなっている。

一方、タイミングｔ３１〜ｔ５１において、負荷２９に流れる負荷電流Ｉ１が増加し、ソース電圧Ｖ４と基準電圧Ｖ６との関係が、Ｖ４＞Ｖ６となった時、過電流検出コンパレータ１８によりハイレベルの電流リミット信号がパルス制御回路１３に出力され電流リミットがかかる。

この時、フィードバック制御が外れることにより、フィードバック電圧Ｖ３は最大電圧（電源電圧Ｖ２）まで上昇するため、帰還電圧検出回路３７内のスイッチング素子３７ａはオン状態からオフ状態へ切り換わり、フリップフロップ２１の出力端子Ｑはセット状態となる。以下、図１に示す実施例１のスイッチング電源と同様の動作をすることができる。

従って、図１に示す実施例１のスイッチング電源では、過電流を検出すると瞬時に定常動作領域から定電流垂下動作領域に切り換わるのに対して、図５に示す実施例２のスイッチング電源では、過電流を検出した後、フィードバック端子６に接続されている位相補正に用いるコンデンサＣ３を充電しながら電圧Ｖ３が最大電圧まで上昇するために時間がかかるので、検出感度を落して動作を安定化させることができる。

このように、帰還電圧Ｖ３に応じて過負荷状態になっているか否かを検出するようにしておき、過負荷の検出結果に応じて第１定電流Ｉ３と該第１定電流Ｉ３よりも小さい第２定電流Ｉ４とを切り換えて出力するようにし、第１定電流Ｉ３を帰還電圧Ｖ３に対して入力部６で直接に重畳し、帰還電圧Ｖ３に対して入力部６よりも低インピーダンスに変換した後の出力部帰還電圧重畳回路（コンパレータ１２の−入力端子）に第２定電流Ｉ４を重畳し、その結果得られた帰還電圧に応じてスイッチング素子Ｑ１に出力するパルス信号のオン期間を制御することで、負荷に対して定電流垂下制御を行うことができる。

［実施例３］
図６は、本発明の実施例３に係るスイッチング電源の構成を示す図である。

図１に示す実施例１のスイッチング電源では、定電流３２で電圧Ｖ５の最低電圧を決めているのに対して、図６に示す実施例３のスイッチング電源では、下限電圧設定回路４１をフィードバック端子６とフィードバック電圧アッテネータ１１との間に設け、抵抗Ｒ２７の両端に電位差を持たせることで、電圧Ｖ５の下限電圧を設定することもできる。

このように、スイッチング素子Ｑ１に所定の基準値Ｖ６を超えて過電流が流れているか否かを検出するようにしておき、過電流の検出結果に応じて第１定電流Ｉ３と該第１定電流Ｉ３よりも小さい第２定電流Ｉ６および第３定電流Ｉ４とを切り換えて出力するようにし、第１定電流Ｉ３を帰還電圧Ｖ３に対して入力部６で直接に重畳し、帰還電圧Ｖ３に対して入力部６に第２定電流Ｉ６を重畳するとともに該入力部６に直列接続された抵抗Ｒ２７の出力部に第３定電流Ｉ４を重畳し、その結果得られた帰還電圧に応じてスイッチング素子Ｑ１に出力するパルス信号のオン期間を制御することで、負荷に対して定電流垂下制御を行うことができる。

［実施例４］
図７は、本発明の実施例４に係るスイッチング電源の構成を示す図である。

図７に示す実施例４のスイッチング電源では、フィードバックに用いるコンパレータ１２０を３入力とし、一方の−入力端子に基準電圧Ｖ６を入力することで、図１に示す実施例１のスイッチング電源において過電流検出に用いるコンパレータ１８を省略することができる。

以上の実施例１〜４によれば、出力定電流垂下制御をトランスＴの１次側において、半導体集積回路に端子を追加することなく実現することができる。

また、従来例１のようにトランスＴの２次側に電流検出回路を設けることなく、出力電圧の定電流垂下特性を実現できるため、２次側電流検出抵抗による損失がなくなりエネルギーの変換効率を向上すると同時にシステムのコスト低減に寄与することができる。

さらに、従来例２（特許文献１）に対しては、本発明では電源電圧検出端子とフィードバック端子を共通化できるため半導体集積回路の端子数を削減することができる。その分をＩＣの放熱端子として使うことにより、パッケージの熱抵抗が下がり、より多くの電力を供給できるようになる。さらに、端子数を節約することにより、ＴＯ２２０のような端子数の少ない放熱フィン付きパッケージへの製品展開も容易になる。

また、従来例２（特許文献１）では、過電流検出コンパレータの基準電圧Ｖ６は、常時、電源電圧値Ｖ２の影響を受けることになり、過電流検出精度が悪化していた。これに対し、本発明では過電流の検出は基準電圧Ｖ６のみで内部的に行うため、過電流検出精度の悪化はない。

本発明の実施例１に係るスイッチング電源の構成を示す図である。本発明の実施例１に係るスイッチング電源の動作を説明するためのタイミングチャートである。出力電圧Ｖ１とコンパレータ１２の負入力Ｖ５の関係を示すグラフである。出力電流Ｉ１と出力電圧Ｖ１の関係を示すグラフである。本発明の実施例２に係るスイッチング電源の構成を示す図である。本発明の実施例３に係るスイッチング電源の構成を示す図である。本発明の実施例４に係るスイッチング電源の構成を示す図である。従来例１のバッテリーチャージャー装置の構成を示す図である。従来例１の出力電流と出力電圧の関係を示すグラフである。従来例２のスイッチング電源の構成を示す図である。

符号の説明

３１次巻線
４２次巻線
５第１出力検出回路
６フィードバック端子
７直流電源端子
８ａ，８ｂ，８ｃ，８ｄ半導体集積回路
９２次側電流検出回路
１０第２出力検出回路
１１帰還電圧重畳回路
１２フィードバックコンパレータ
１３パルス制御回路
１５低入力誤動作防止回路
１８過電流検出コンパレータ
１９基準電圧
２１フリップフロップ
２２，３３スイッチ
２４復帰状態検出用コンパレータ
２５過電流検出端子
２６補助巻線
２９出力負荷
３０フィードバック制御用電流源
３１定電流垂下制御回路
３７帰還電圧検出回路
ＰＤ，ＰＴｒフォトカプラ
Ｑ１スイッチング素子
Ｒ５起動抵抗
Ｒ６ドレイン電流検出抵抗
Ｒ２１，Ｒ２２フィードバック端子電圧設定用抵抗
Ｔトランス

Claims

直流電源に接続されたトランスの１次巻線に直列に接続したスイッチング素子と、
スイッチング素子に流れる電流を検出する電流検出回路と、
前記トランスの２次巻線に誘起された交流電力を整流平滑する第１整流平滑回路と、
前記トランスの補助巻線に誘起された交流電力を整流平滑する第２整流平滑回路と、
前記第１整流平滑回路から負荷に出力される出力電圧を検出する第１出力検出回路と、
前記第２整流平滑回路から出力され、負荷に出力される出力電圧に比例する電圧を検出する第２出力検出回路と、
前記第１出力検出回路と前記第２出力検出回路からの帰還信号に応じて前記スイッチング素子に出力するパルス信号を制御する制御回路とを備え、
前記制御回路は比較器とパルス制御回路を備え、前記比較器の第１の入力には前記電流検出回路の出力を接続し、前記比較器の第２の入力には前記第１の出力検出回路の出力と、前記第２の出力検出回路の出力を接続し、第１の出力検出回路の出力信号と、前記第２の出力検出回路の出力信号を前記比較器の第２の入力に印加し、
前記比較器の出力は前記スイッチング素子のオンオフを制御する前記パルス制御回路の入力に接続し、
前記パルス制御回路の出力は前記スイッチング素子の制御端子に接続し、前記第１出力検出回路の出力信号と前記第２の出力検出回路の出力信号とが加えられた信号と、前記電流検出回路の出力とを前記比較器により比較することにより前記スイッチング素子を制御することを特徴とするスイッチング電源。
前記制御回路は、
前記スイッチング素子に所定の基準値を越えて過電流が流れているか否かを検出する過電流検出回路若しくは、前記第１出力検出回路と前記第２出力検出回路から出力される電圧に応じて過電流負荷になっているか否かを検出する帰還電圧検出回路からなる負荷状態判定回路と、
前記負荷状態判定回路からの負荷状態判定結果に応じて第１定電流と該第１定電流よりも小さい第２定電流とを選択して、設定電流を前記第１出力検出回路と前記第２出力検出回路から出力される電圧に重畳して出力する定電流垂下制御回路を備え、
前記定電流垂下制御回路からの出力を前記比較器の第２の入力に入力し、定電流垂下制御回路からの出力電圧に応じて前記スイッチング素子に出力するパルス信号を制御することを特徴とする請求項１記載のスイッチング電源。
前記制御回路は、
前記負荷状態判定回路と、
前記負荷状態判定回路からの負荷状態判定結果に応じて第１定電流と該第１定電流よりも小さい第２定電流とを選択出力して、定電流垂下制御する定電流垂下制御回路と、
前記定電流垂下制御回路の第１定電流を前記第１出力検出回路と前記第２出力検出回路から出力される帰還電圧に重畳し、前記帰還電圧に対してインピーダンス変換した出力部に第２定電流を重畳する帰還電圧重畳回路を備え、
前記帰還電圧重畳回路からの出力を前記比較器の第２の入力に入力し、前記帰還電圧重畳回路からの出力電圧に応じて前記スイッチング素子に出力するパルス信号を制御することを特徴とする請求項１又は請求項２記載のスイッチング電源。
前記制御回路は、
前記負荷状態判定回路と、
前記負荷状態判定回路からの負荷状態判定結果に応じて第１定電流と該第１定電流よりも小さい第２定電流とを選択出力して、定電流垂下制御する定電流垂下制御回路と、
前記定電流垂下制御回路の第１定電流を前記第１出力検出回路と前記第２出力検出回路から出力される帰還電圧に重畳し、該帰還電圧に対して帰還電圧回路内で直列接続されたインピーダンス素子の出力部に第２定電流を重畳する帰還電圧重畳回路を備え、
前記帰還電圧重畳回路からの出力を前記比較器の第２の入力に入力し、前記帰還電圧重畳回路からの出力電圧に応じて前記スイッチング素子に出力するパルス信号を制御することを特徴とする請求項１又は請求項２記載のスイッチング電源。