[go: up one dir, main page]

JP2003536311A - デュアルバンドｆｅｔミクサ - Google Patents

デュアルバンドｆｅｔミクサ

Info

Publication number
JP2003536311A
JP2003536311A JP2002502903A JP2002502903A JP2003536311A JP 2003536311 A JP2003536311 A JP 2003536311A JP 2002502903 A JP2002502903 A JP 2002502903A JP 2002502903 A JP2002502903 A JP 2002502903A JP 2003536311 A JP2003536311 A JP 2003536311A
Authority
JP
Japan
Prior art keywords
transistor
local oscillator
connection point
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2002502903A
Other languages
English (en)
Inventor
ジェイ． マクナマラ，ブライアン
バァンツァー，ハインツ
フェアヴェーエン，ルトガー
Original Assignee
インフィネオン テクノロジーズ ノース アメリカ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ ノース アメリカ コーポレイション filed Critical インフィネオン テクノロジーズ ノース アメリカ コーポレイション
Publication of JP2003536311A publication Critical patent/JP2003536311A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 デュアルバンドミクサは、少なくとも１つの高周波入力信号および中間周波数出力信号用の共通の接続点を備えている。さらに、デュアルバンドミクサの第１トランジスタは、第１局部発振器と連結したゲートと、共通の接続点と連結したドレインとを備えており、第２トランジスタは、第２局部発振器と連結したゲートと、共通の接続点と連結したドレインとを備えている。連係回路は、第１局部発振器入力信号が第１トランジスタに入力されると、第２トランジスタをＯＦＦにし、第２局部発振器入力信号が第２トランジスタに入力されると、第１トランジスタをＯＦＦにする。

Description

【発明の詳細な説明】
〔関連出願の相互参照〕 本出願は、仮アメリカ特許出願番号60/210,158（出願日：2000年６月７日）に
対する優先権を主張するものであり、このアメリカ特許明細書を援用することに
よってここに含める。
【０００１】 〔背景〕 本出願は、異なる２つの周波数バンドに対する混合信号に関するものである。
【０００２】 ワイヤレス電話のようないくつかのデバイスには、大抵の場合、共通の中間周
波数および共通の中間周波数（ＩＦ）回路が用いられ、かつ、２つの高周波数（
ＲＦ）バンド（またはデュアルバンド）において制御可能な回路が備えられてい
ることが望ましい。しかし、このような混合回路に伴う潜在的な課題として、信
号損失が挙げられる。また、他の潜在的な課題としては、この混合回路には大量
の構成素子が必要なので、コスト、消費電力および回路が発する熱が増してしま
うということが挙げられる。
【０００３】 従来のデュアルバンド混合技術では、異なるＩＦ出力信号を有する２つの異な
るミクサが用いられる。この異なるＩＦ出力を混合するか、または、スイッチン
グ回路を用いて選択する。しかし、このような回路のＩＦ周波数は高く、ＭＭＩ
Ｃ（MMIC applications）を用いる際には特に不都合である。
【０００４】 他の従来のデュアルバンド混合技術では、ＩＦ回路は、ＩＦ信号パスの連結を
より容易に行える地点まで、各ＲＦバンド用に重複される。しかしながら、この
重複回路では、構成素子数が増大するという不都合が生じる。
【０００５】 他の従来のデュアルバンドミクサ技術では、ＲＦと局部発振器（ＬＯ）ポート
において、スイッチを備えた単一の典型的なミクサが用いられる。この技術を用
いて、単一のＩＦ出力信号を実現できる。しかし、この技術においては、ＲＦお
よびＬＯのスイッチが損失の原因となってしまい、スイッチ回路数を増加させて
しまうという不都合が生じる。
【０００６】 〔概要〕 第一に、本発明は、少なくとも１つの高周波入力信号および中間周波数出力信
号用の共通の接続点（node）を備えるデュアルバンドミクサに関するものである
。また、このデュアルバンドミクサの第１トランジスタは、第１局部発振器入力
部と連結しているゲート、および、共通の接続点と連結しているドレインを備え
ている。また、第２トランジスタは、第２局部発振器入力部と連結しているゲー
ト、および、共通の接続点と連結しているドレインを備えている。
【０００７】 本発明の実施形態は、次の特徴を１つまたはそれ以上含んでいることが好まし
い。すなわち、第１・第２トランジスタのソースは、アースに連結していること
が好ましい。第１・第２トランジスタは、電界効果トランジスタ（例えば空乏型
トランジスタ）であることが好ましい。第１局部発振器信号が第１トランジスタ
のゲートに入力されると、回路によって第２トランジスタのスイッチはＯＦＦに
なることが好ましく、第２局部発振器信号が第２トランジスタのゲートに入力さ
れると、回路によって第１トランジスタのスイッチはＯＦＦになることが好まし
い。さらに、この回路は、第１トランジスタと結合した第１回路網（first netw
ork）を備えていることが好ましい。なお、この第１回路網の第１接続点におい
て、第１局部発振器信号が第１トランジスタのゲートに入力されると、第１負電
圧が発生する。また、この回路は、第２トランジスタと結合した第２回路網（se
cond network）を備えていることが好ましい。なお、この第２回路網の第２接続
点において、第２局部発振器信号が第２トランジスタのゲートに入力されると、
第２負電圧が発生する。第１回路網は、第１トランジスタのゲートと第１接続点
との間に接続された第１ダイオードと、第１トランジスタのソースと第１接続点
との間で並列に接続された第１キャパシタおよび第２ダイオードとを備えている
のがよい。同様に、第２回路網は、第２トランジスタのゲートと第２接続点との
間に接続された第３ダイオードと、第２トランジスタのソースと第２接続点との
間で並列に接続された第２キャパシタおよび第４ダイオードとを備えているのが
よい。共通配線は、第１・第２接続点と連結していることが好ましい。これらの
回路は、外部電圧源を要しない。スイッチは複数の高周波入力信号の１つを共通
の接続点に送信することが好ましい。
【０００８】 第２に、本発明は、デュアルバンドミクサにおける混合方法に関するものであ
る。この方法を用いて、第１局部発振器入力信号によって第１トランジスタのゲ
ートを制御し、第２局部発振器入力信号によって第２トランジスタのゲートを制
御し、第１・第２トランジスタのドレインと連結した共通の接続点に高周波入力
信号を供給し、共通の接続点から中間周波数出力信号を検知する。
【０００９】 第３に、本発明は、第１局部発振器入力信号と第１高周波信号とを混合する第
１トランジスタと、第２局部発振器入力信号と第２高周波信号とを混合する第２
トランジスタと、第１局部発振器入力信号が第１トランジスタに入力されると、
第２トランジスタのスイッチがＯＦＦになり、かつ、第２局部発振器入力信号が
第２トランジスタに入力されると、第１トランジスタのスイッチがＯＦＦになる
連係回路とを備えたデュアルバンドミクサに関するものである。
【００１０】 本発明の実施形態は、次の特徴を１つまたはそれ以上含んでいることが好まし
い。すなわち、第１・第２トランジスタのドレインは、第１・第２高周波入力信
号の少なくとも１つおよび中間周波数出力信号用の共通の接続点と連結している
ことが好ましい。第１・第２トランジスタは電界効果トランジスタ、例えば空乏
型トランジスタであることが好ましい。連係回路は、第１トランジスタと結合し
た第１回路網を備えていることが好ましい。なお、この第１回路網の第１接続点
において、第１局部発振器信号が第１トランジスタのゲートに入力されると、第
１負電圧が発生するものである。また、連係回路は、第２トランジスタと関連し
ている第２回路網を備えていることが好ましい。なお、この第２回路網の第２接
続点において、第２局部発振器信号が第２トランジスタのゲートに入力されると
、第２負電圧が発生するものである。第１回路網は、第１トランジスタのゲート
と第１接続点との間に接続された第１ダイオードと、第１トランジスタのソース
と第１接続点との間で並列に接続された第１キャパシタおよび第２ダイオードと
を備えていることが好ましい。第２回路網は、第２トランジスタのゲートと第２
接続点との間に接続された第３ダイオードと、第２トランジスタのソースと第２
接続点との間で並列に接続された第２キャパシタおよび第４ダイオードとを備え
ていることが好ましい。共通配線は、第１・第２接続点を連結していることが好
ましい。
【００１１】 第３に、本発明は、複数の局部発振器入力信号と複数の高周波信号とを混合す
る複数のトランジスタを備えるデュアルバンドミクサと、局部発振器入力信号を
受信する１つのトランジスタ以外のトランジスタのスイッチがＯＦＦになるよう
に構成された複数のトランジスタを連結している連係回路とに関するものである
。
【００１２】 第４に、本発明は、デュアルバンドミクサにおける混合方法に関するものであ
る。この方法を用いて、第１トランジスタにおいて第１局部発振器入力信号を第
１高周波信号と混合し、第２トランジスタにおいて第２局部発振器入力信号を第
２高周波信号と混合する。第１局部発振器入力信号が第１トランジスタに入力さ
れると、第２トランジスタのスイッチはＯＦＦになり、第２局部発振器入力信号
が第２トランジスタに入力されると、第１トランジスタのスイッチはＯＦＦにな
る。
【００１３】 本発明は、以下の達成可能な利点を１つまたはそれ以上含んでいることが好ま
しい。すなわち、混合回路は信号損失を減少させ、構成素子数をわずかにして実
現できる。また、この混合回路は、ＬＯ入力信号のためのスイッチを必要とする
ことなく、単一のＩＦ出力信号を得ることができる。さらに、混合回路は、周囲
の回路において用いられる負電圧出力信号を供給できる。
【００１４】 〔詳細な説明〕 デュアルバンドＦＥＴミクサ１０は、第１電界効果トランジスタ（ＦＥＴ）１
２ａと、それと並列に接続された第２電界効果トランジスタ１２ｂとを備えてい
る。ＦＥＴ１２ａおよびＦＥＴ１２ｂにおいて、ドレイン１４ａとドレイン１４
ｂとは、それぞれ互いに接続されている。ソース１６ａおよび１６ｂはアースに
連結している。ＦＥＴ１２ａおよび１２ｂのドレイン１４ａおよび１４ｂは、共
通の端子２０に接続されている。なお、この共通の端子２０は、高周波（ＲＦ）
入力信号ＲＦ１＿ＩＮ・ＲＦ２＿ＩＮと中間周波数（ＩＦ）出力信号ＩＦ＿ＯＵ
Ｔとの両方の接続部として用いられている。単一のＩＦ出力信号は、両方の制御
ＲＦバンドに用いることができる。第１ＦＥＴ１２ａのゲート１８ａは、第１局
部発振器信号ＬＯ１に接続されており、同様に、第２ＦＥＴ１２ａのゲート１８
ｂは、第２局部発振器信号ＬＯ２に接続されている。スイッチ１９は、２つのＲ
Ｆ入力信号の１つを端子２０に送信するために用いられる。
【００１５】 ＦＥＴ１２ａと結合している回路２１ａは、ダイオード２４，２６，２８と、
レジスタ３０，３２と、キャパシタ３４とを有する、ダイオード／レジスタ回路
網を備えている。キャパシタ３４は、ＦＥＴ１２ａのソース１６ａと接続点３６
との間に接続されており、ダイオード２４およびレジスタ３０は、ＦＥＴ１２ａ
のゲート１８ａと接続点３６との間で並列に接続されている。レジスタ３２はＦ
ＥＴ１２ａのソース１６ａと制御可能な電圧端子３８との間に接続されており、
他方、ダイオード２６、２８は制御可能な電圧端子３８と接続点３６との間に接
続されている。
【００１６】 ＦＥＴ１２ｂと結合している回路２１ｂも、同様に構成されたダイオード／レ
ジスタ回路網を備えているので、その説明は省略する。
【００１７】 第１・第２ＦＥＴ１２ａ・１２ｂと結合した両方の接続点３６は、レジスタ４
０を介して共通の接続点４２に接続されている。なお、この共通の接続点４２は
、共通のキャパシタ４４を介してアースに連結されており、かつ、レジスタ４８
を介して負電圧端子４６に連結されているものである。
【００１８】 各制御バンドにおける良好なミクス動作は、ＦＥＴ１２ａ・１２ｂにバイアス
をかけることによって達成できる。これにより、第１バンドを制御するために、
ＲＦ１＿ＩＮ信号は第１ＦＥＴ１２ａを介してのみ送信され、第２バンドを制御
するために、ＲＦ２＿ＩＮ信号は第２ＦＥＴ１２ｂを介してのみ送信される。言
い換えると、局部発振器信号ＬＯ１が第１ＦＥＴ１２ａのゲート１８ａに入力さ
れる時は、第２ＦＥＴ１２ｂが「ＯＦＦ」になり、局部発振器信号ＬＯ２が第２
ＦＥＴ１２ｂのゲート１８ｂに入力される時は、第１ＦＥＴ１２ｂが「ＯＦＦ」
になる。結果として、単一のバンドミクサと比較すると、信号はほとんど減退し
ない。
【００１９】 ゲート１８ａ・１８ｂに適切な直流電圧が印加されることによって、ＦＥＴ１
２ａ・１２ｂをそれぞれＯＦＦにできる。図示した実施形態において、第１局部
入力信号ＬＯ１が第１ＦＥＴ１２ａに入力されると、負電圧が第２ＦＥＴ１２ｂ
のゲート１８ｂにおいて発生し、第２ＦＥＴ１２ｂがＯＦＦになる。同様に、第
２局部入力信号ＬＯ２が第２ＦＥＴ１２ｂに入力されると、負電圧が第１ＦＥＴ
１２ａのゲート１８ａにおいて発生して、第２ＦＥＴ１２ａがＯＦＦになる。
【００２０】 ある一つの実施形態において、ＦＥＴ１２ａ・１２ｂは空乏型ＦＥＴである。
この空乏型ＦＥＴにおいては、ＯＦＦになるためには、ゲートとソースとの間に
負電圧が生じる必要がある。ソース端子は接地されているので、負電圧はゲート
から印加される必要がある。各ダイオード／トランジスタ回路網の場合、結合し
ている局部発振器信号の電圧振動から負電圧が発生する。また、これらのダイオ
ード／トランジスタ回路網は共通の接続点４２を介して連結されるので、負電圧
を他のＦＥＴのゲートに印加できる。
【００２１】 具体的には、第１局部発振器信号ＬＯ１が第１ＦＥＴ１２ａのゲート１８ａに
入力されると、信号ＬＯ１の電圧振動が、第１ダイオード／レジスタ回路網２１
ａの接続点３６において負電圧を発生させる。このとき、この負電圧は、共通の
接続点４２によって第２ＦＥＴ１２ｂのゲート１８ｂに印加されることによって
、第２ＦＥＴ１２ｂを非アクティブにする。同様に、第２局部発振器信号ＬＯ２
が第２ＦＥＴ１２ｂのゲート１８ｂに入力されると、信号ＬＯ２における電圧振
動により、第２ダイオード／レジスタ回路網２１ｂの接続点３６において負電圧
が発生する。このとき、この負電圧は、共通の接続点４２によって第１ＦＥＴ１
２ａのゲート１８ａに印加されることによって、第１ＦＥＴ１２ａを非アクティ
ブにする。なお、負電圧が発生する回路については、アメリカ特許番号5,465,41
9に論じられており、この特許明細書を援用することによってここに含める。
【００２２】 本発明の請求項は、記述した実施形態の範囲内に限定されるものではない。例
えば、制御信号または他の手段を用いたＦＥＴをＯＦＦにするために、異なるバ
イアス回路網を使用できる。
【図面の簡単な説明】
【図１】 本発明に関するデュアルバンドＦＥＴミクサを示す回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェアヴェーエン，ルトガー ドイツ連邦共和国 81241 ミュンヘン シュタイナーヴェーク １

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの高周波入力信号および中間周波数出力信号用の共通の接続点
    と、第１局部発振器入力部と連結しているゲート、および、共通の接続点と連結
    しているドレインを備えた第１トランジスタと、第２局部発振器入力部と連結し
    ているゲート、および、共通の接続点と連結しているドレインを備えた第２トラ
    ンジスタとを備えるデュアルバンドミクサ。
  2. 【請求項２】 上記の第１・第２トランジスタのソースはアースに連結されている、請求項１
    のデュアルバンドミクサ。
  3. 【請求項３】 上記の第１・第２トランジスタは電界効果トランジスタである、請求項１のデ
    ュアルバンドミクサ。
  4. 【請求項４】 上記の第１・第２トランジスタは空乏型トランジスタである、請求項３のデュ
    アルバンドミクサ。
  5. 【請求項５】 上記の第１局部発振器信号が第１トランジスタのゲートに入力されると、第２
    トランジスタをＯＦＦにすると共に、第２局部発振器信号が第２トランジスタの
    ゲートに入力されると、第１トランジスタをＯＦＦにする回路をさらに備える、
    請求項１のデュアルバンドミクサ。
  6. 【請求項６】 上記回路は、第１トランジスタと結合した第１回路網と第２トランジスタと結
    合した第２回路網とを備えており、上記第１回路網の第１接続点において、第１
    局部発振器信号が第１トランジスタのゲートに入力されると、第１負電圧が発生
    し、かつ、上記第２回路網の第２接続点において、第２局部発振器信号が第２ト
    ランジスタのゲートに入力されると、第２負電圧が発生する請求項５のデュアル
    バンドミクサ。
  7. 【請求項７】 上記の第１回路網は、第１トランジスタのゲートと第１接続点との間に接続さ
    れた第１ダイオードと、第１トランジスタのソースと第１接続点との間で並列に
    接続された第一キャパシタおよび第２ダイオードとを含む、請求項６のデュアル
    バンドミクサ。
  8. 【請求項８】 上記第２回路網は、第２トランジスタのゲートと第２接続点との間に接続され
    た第３ダイオードと、第２トランジスタのソースと第２接続点との間で並列に接
    続された第２キャパシタおよび第４ダイオードとを含む、請求項７のデュアルバ
    ンドミクサ。
  9. 【請求項９】 上記第１・第２接続点を連結している共通配線をさらに備えた、請求項６のデ
    ュアルバンドミクサ。
  10. 【請求項１０】 上記回路が外部電圧源を要しない、請求項５のデュアルバンドミクサ。
  11. 【請求項１１】 複数の高周波入力と複数の高周波入力の１つを共通の接続点に送信するスイッ
    チとを備えた、請求項１のデュアルバンドミクサ。
  12. 【請求項１２】 第１局部発振器入力信号によって第１トランジスタのゲートを制御し、第２局
    部発振器入力信号によって第２トランジスタのゲートを制御し、第１・第２トラ
    ンジスタのドレインと連結した共通の接続点に高周波入力信号を供給し、共通の
    接続点から中間周波数出力信号を検知する、デュアルバンドミクサにおける混合
    方法。
  13. 【請求項１３】 第１局部発振器入力信号と第１高周波信号とを混合する第１トランジスタと、
    第２局部発振器入力信号と第２高周波信号とを混合する第２トランジスタと、第
    １局部発振器入力信号が第１トランジスタに入力されると、第２トランジスタを
    ＯＦＦとし、かつ、第２局部発振器入力信号が第２トランジスタに入力されると
    、第１トランジスタをＯＦＦとする連係回路とを備えたデュアルバンドミクサ。
  14. 【請求項１４】 上記の第１・第２高周波入力信号の少なくとも１つおよび中間周波数出力信号
    用の共通の接続点をさらに備え、上記共通の接続点に第１・第２トランジスタの
    ドレインが連結されている、請求項１３のデュアルバンドミクサ。
  15. 【請求項１５】 上記第１・第２トランジスタは電界効果トランジスタである、請求項１３のデ
    ュアルバンドミクサ。
  16. 【請求項１６】 上記第１・第２トランジスタは空乏型トランジスタである、請求項１５のデュ
    アルバンドミクサ。
  17. 【請求項１７】 上記連係回路は、第１トランジスタと結合した第１回路網および第２トランジ
    スタと関連している第２回路網を備えており、上記第１回路網の第１接続点にお
    いて、第１局部発振器信号が第１トランジスタのゲートに入力されると、第１負
    電圧が発生し、かつ、上記第２回路網の第２接続点において、第２局部発振器信
    号が第２トランジスタのゲートに入力されると、第２負電圧が発生する請求項１
    ３のデュアルバンドミクサ。
  18. 【請求項１８】 上記第１回路網は、第１トランジスタのゲートと第１接続点との間に連結され
    た第１ダイオードと、第１トランジスタのソースと第１接続点との間で並列に連
    結された第１キャパシタおよび第２ダイオードとを含む、請求項１７のデュアル
    バンドミクサ。
  19. 【請求項１９】 上記第２回路網は、第２トランジスタのゲートと第２接続点との間に連結され
    た第３ダイオードと、第２トランジスタのソースと第２接続点との間で並列に連
    結された第２キャパシタおよび第４ダイオードとを含む、請求項１８のデュアル
    バンドミクサ。
  20. 【請求項２０】 上記第１・第２接続点を連結する共通配線をさらに備える、請求項１７のデュ
    アルバンドミクサ。
  21. 【請求項２１】 複数の局部発振器入力信号と複数の高周波信号とを混合する複数のトランジス
    タと、局部発振器入力信号を受信する１つのトランジスタ以外のトランジスタが
    ＯＦＦになるように構成された上記複数のトランジスタを連結している連係回路
    とを備える、デュアルバンドミクサ。
  22. 【請求項２２】 第１トランジスタにおいて第１局部発振器入力信号を第１高周波信号と混合し
    、第２トランジスタにおいて第２局部発振器入力信号を第２高周波信号と混合し
    、第１局部発振器入力信号が第１トランジスタに入力されると、第２トランジス
    タをＯＦＦとし、第２局部発振器入力信号が第２トランジスタに入力されると、
    第１トランジスタをＯＦＦとする、デュアルバンドミクサにおける混合方法。
JP2002502903A 2000-06-07 2001-06-07 デュアルバンドｆｅｔミクサ Ceased JP2003536311A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21015800P 2000-06-07 2000-06-07
US60/210,158 2000-06-07
PCT/US2001/018538 WO2001095479A2 (en) 2000-06-07 2001-06-07 Dual band fet mixer

Publications (1)

Publication Number Publication Date
JP2003536311A true JP2003536311A (ja) 2003-12-02

Family

ID=22781804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002502903A Ceased JP2003536311A (ja) 2000-06-07 2001-06-07 デュアルバンドｆｅｔミクサ

Country Status (5)

Country Link
US (2) US6665528B2 (ja)
EP (1) EP1305877A2 (ja)
JP (1) JP2003536311A (ja)
KR (1) KR20030017988A (ja)
WO (1) WO2001095479A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665528B2 (en) * 2000-06-07 2003-12-16 Infineon Technologies North America Corp. Dual band fet mixer
EP1502364A4 (en) 2002-04-22 2010-03-31 Ipr Licensing Inc TRANSMITTER-RECEIVER RADIO WITH MULTIPLE INPUTS AND OUTPUTS
US6959178B2 (en) * 2002-04-22 2005-10-25 Ipr Licensing Inc. Tunable upconverter mixer with image rejection
DE10245609B4 (de) * 2002-09-30 2014-01-02 Advanced Micro Devices, Inc. Mischvorrichtung
US7567341B2 (en) * 2006-12-29 2009-07-28 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optical navigation device adapted for navigation on a transparent structure
US8045944B2 (en) * 2007-09-14 2011-10-25 Qualcomm Incorporated Offset correction for passive mixers
JP2009284059A (ja) * 2008-05-20 2009-12-03 Toshiba Corp フィルタ回路、無線送信機および無線受信機
US8736344B1 (en) 2012-04-30 2014-05-27 Maxim Integrated Products, Inc. Voltage controlled variable attenuator
US8779834B1 (en) 2012-08-20 2014-07-15 Maxim Integrated Products, Inc. Multi-LO band switched-core frequency mixer
US8890736B2 (en) * 2012-09-11 2014-11-18 Mediatek Inc. Signal mixing circuit and associated converter
US11139779B2 (en) 2019-10-21 2021-10-05 Samsung Electronics Co., Ltd. Dual band mixer

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940697A (en) * 1974-12-02 1976-02-24 Hy-Gain Electronics Corporation Multiple band scanning radio
US4203073A (en) 1976-03-25 1980-05-13 Motorola, Inc. Radio receiver blanker gate
FR2441292A1 (fr) * 1978-11-07 1980-06-06 Voxal Convertisseur grandes ondes-petites ondes
FR2521784B1 (fr) * 1982-02-12 1985-09-20 Thomson Csf Melangeur a transistor pour hyperfrequences
US4449245A (en) * 1982-03-22 1984-05-15 Motorola Inc. High gain balanced mixer
NL8302438A (nl) 1983-07-08 1985-02-01 Philips Nv Dubbel-gebalanceerde mengschakeling.
US4937516A (en) 1987-11-13 1990-06-26 U.S. Philips Corporation Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter
US5280648A (en) * 1988-12-06 1994-01-18 Zenith Electronics Corporation Double-balanced high level wide band RF mixer
US4928314A (en) 1989-01-27 1990-05-22 Motorola, Inc. Heterodyne stage having precise closed-loop control of the amplitude of the injection signal thereof
WO1993015560A1 (en) 1992-02-03 1993-08-05 Motorola, Inc. Balanced mixer circuit
DE59209454D1 (de) * 1992-09-30 1998-09-17 Siemens Ag Anordnung zur Frequenzumsetzung
US5379457A (en) 1993-06-28 1995-01-03 Hewlett-Packard Company Low noise active mixer
US5809410A (en) 1993-07-12 1998-09-15 Harris Corporation Low voltage RF amplifier and mixed with single bias block and method
GB2282287B (en) * 1993-09-25 1998-01-28 Nokia Mobile Phones Ltd A mixer
US5893030A (en) 1994-05-25 1999-04-06 Oki Telecom Dual-function double balanced mixer circuit
US5521545A (en) 1994-10-21 1996-05-28 Motorola, Inc. Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair
US5678226A (en) * 1994-11-03 1997-10-14 Watkins Johnson Company Unbalanced FET mixer
US5630228A (en) * 1995-04-24 1997-05-13 Motorola, Inc. Double balanced mixer circuit with active filter load for a portable comunication receiver
US5675392A (en) 1995-06-21 1997-10-07 Sony Corporation Mixer with common-mode noise rejection
US5678225A (en) 1995-07-11 1997-10-14 Trw Inc. Direct-coupled active balanced mixer
US6026286A (en) 1995-08-24 2000-02-15 Nortel Networks Corporation RF amplifier, RF mixer and RF receiver
US5760623A (en) * 1995-10-13 1998-06-02 Texas Instruments Incorporated Ramp voltage generator for differential switching amplifiers
JPH09121124A (ja) 1995-10-25 1997-05-06 Fujitsu Ltd ダブルバランス型ミキサ回路
US5884154A (en) * 1996-06-26 1999-03-16 Raytheon Company Low noise mixer circuit having passive inductor elements
JPH10247952A (ja) 1997-03-05 1998-09-14 Fujitsu Ltd 位相変調器
US5859558A (en) 1997-04-11 1999-01-12 Raytheon Company Low voltage analog front end
US5821802A (en) 1997-04-18 1998-10-13 Northern Telecom Limited Transformer-coupled mixer circuit
JPH10322135A (ja) * 1997-05-21 1998-12-04 Mitsubishi Electric Corp ミキサ回路
US6057714A (en) * 1998-05-29 2000-05-02 Conexant Systems, Inc. Double balance differential active ring mixer with current shared active input balun
KR100298204B1 (ko) * 1998-11-19 2001-08-07 오길록 이중밸런스능동혼합기
US6529721B1 (en) 1999-06-04 2003-03-04 Infineon Technologies North America Corp. Low-noise mixer and method
US6466775B1 (en) * 1999-12-20 2002-10-15 Intel Corporation Radio-frequency mixer for wireless applications
US6665528B2 (en) * 2000-06-07 2003-12-16 Infineon Technologies North America Corp. Dual band fet mixer

Also Published As

Publication number Publication date
KR20030017988A (ko) 2003-03-04
US20020077070A1 (en) 2002-06-20
US6665528B2 (en) 2003-12-16
WO2001095479A2 (en) 2001-12-13
US20040137871A1 (en) 2004-07-15
WO2001095479A3 (en) 2003-03-06
EP1305877A2 (en) 2003-05-02

Similar Documents

Publication Publication Date Title
KR100260493B1 (ko) 주파수 더블러 및 믹서로서의 기능을 갖는 회로
US6693493B2 (en) Single-ended differential circuit using complementary devices
JP2003536311A (ja) デュアルバンドｆｅｔミクサ
JPH06334440A (ja) ダブルバランスミキサ回路
US5732345A (en) Quasi-double balanced dual-transformer dual FET mixer, which achieves better isolation by using a first and second diplexer, and a transmission line RF balun
EP1732211B1 (en) Distributed amplifier
EP0940014A4 (ja)
US5748049A (en) Multi-frequency local oscillators
KR100770432B1 (ko) 전류 미러링을 이용한 주파수 변환회로
KR101085698B1 (ko) 주파수 혼합 장치
JP2563286B2 (ja) 周波数混合回路
JP3071985B2 (ja) スイッチ装置
US12170508B2 (en) Amplifier circuit for amplifying sinusoid signals
JP2005323030A (ja) スイッチ半導体集積回路
JPH0878977A (ja) 高周波増幅回路
JP4021548B2 (ja) 電界効果トランジスタ混合器のための負自己バイアス回路
WO1997023035A1 (en) Triple-balanced passive transmission fet mixer
JPS63142716A (ja) 入力切換回路
JP3442619B2 (ja) 高周波ミキサおよび高周波ミキサ集積回路
JP3357715B2 (ja) マイクロ波移相器
JPS59146229A (ja) チユ−ナ装置
EP1143607A3 (en) Balanced Mixer using FETS
JPH01181206A (ja) 差動増幅器
JPH0624290B2 (ja) 周波数混合器
JPH09139602A (ja) マイクロ波スイッチ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20080122