JPH10322135A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH10322135A JPH10322135A JP9131266A JP13126697A JPH10322135A JP H10322135 A JPH10322135 A JP H10322135A JP 9131266 A JP9131266 A JP 9131266A JP 13126697 A JP13126697 A JP 13126697A JP H10322135 A JPH10322135 A JP H10322135A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- node
- mixer circuit
- transistors
- differential transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電源電圧の低減化が可能なミキサ回路を提供
する。 【解決手段】 ミキサ回路の２つの差動トランジスタ対
１，２；３，４の共通エミッタ間に移相器７を設ける。
移相器７は、一方の共通エミッタ（ノードＮ５）に入力
された電圧信号ｖ1 の位相を１８０°変えて他方の共通
エミッタ（ノードＮ６）に与えるとともに、共通エミッ
タ間の電圧に応じた電流ｉIN1 を流す。縦積み２段の差
動トランジスタ対を使用していた従来に比べ、電源電圧
の低減化が可能となる。
する。 【解決手段】 ミキサ回路の２つの差動トランジスタ対
１，２；３，４の共通エミッタ間に移相器７を設ける。
移相器７は、一方の共通エミッタ（ノードＮ５）に入力
された電圧信号ｖ1 の位相を１８０°変えて他方の共通
エミッタ（ノードＮ６）に与えるとともに、共通エミッ
タ間の電圧に応じた電流ｉIN1 を流す。縦積み２段の差
動トランジスタ対を使用していた従来に比べ、電源電圧
の低減化が可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、ミキサ回路に関
し、特に、互いに異なる周波数の第１および第２の信号
を混合して第３の信号を出力するミキサ回路に関する。
し、特に、互いに異なる周波数の第１および第２の信号
を混合して第３の信号を出力するミキサ回路に関する。
【０００２】
【従来の技術】従来より、通信分野では、互いに異なる
周波数の２つの信号ｖ1 ，ｖ2 を混合するためのミキサ
回路が使用されている。ミキサ回路は、乗算回路、変調
器、位相差検出器などの一部を構成する。
周波数の２つの信号ｖ1 ，ｖ2 を混合するためのミキサ
回路が使用されている。ミキサ回路は、乗算回路、変調
器、位相差検出器などの一部を構成する。
【０００３】図７は、そのような従来のギルバート形ミ
キサ回路の構成を示す回路ブロック図である。図７を参
照し、このミキサ回路は、定電流源５０、ＮＰＮ形バイ
ポーラトランジスタ５１〜５６、第１の入力端子対６１
ａ，６１ｂ、第２の入力端子対６２ａ，６２ｂ、および
出力端子対６３ａ，６３ｂを備える。
キサ回路の構成を示す回路ブロック図である。図７を参
照し、このミキサ回路は、定電流源５０、ＮＰＮ形バイ
ポーラトランジスタ５１〜５６、第１の入力端子対６１
ａ，６１ｂ、第２の入力端子対６２ａ，６２ｂ、および
出力端子対６３ａ，６３ｂを備える。
【０００４】第１の入力端子対６１ａ，６１ｂには、互
いに相補な信号ｖ1+，ｖ1-（ただし、ｖ1 ＝ｖ1+−ｖ1-
である）がそれぞれ入力される。第２の入力端子対６２
ａ，６２ｂには、互いに相補な信号ｖ2+，ｖ2-（ただ
し、ｖ2 ＝ｖ2+−ｖ2-である）がそれぞれ入力される。
トランジスタ５１と５２，５３と５４，５５と５６は、
それぞれ差動トランジスタ対を構成している。
いに相補な信号ｖ1+，ｖ1-（ただし、ｖ1 ＝ｖ1+−ｖ1-
である）がそれぞれ入力される。第２の入力端子対６２
ａ，６２ｂには、互いに相補な信号ｖ2+，ｖ2-（ただ
し、ｖ2 ＝ｖ2+−ｖ2-である）がそれぞれ入力される。
トランジスタ５１と５２，５３と５４，５５と５６は、
それぞれ差動トランジスタ対を構成している。
【０００５】すなわち、トランジスタ５１，５２のベー
スはそれぞれ入力端子６１ａ，６１ｂに接続され、各々
のエミッタは互いに共通接続され、定電流源５０を介し
て接地電位ＧＮＤのラインに接続される。定電流源５０
は、一定の電流２ＩEEを流す。
スはそれぞれ入力端子６１ａ，６１ｂに接続され、各々
のエミッタは互いに共通接続され、定電流源５０を介し
て接地電位ＧＮＤのラインに接続される。定電流源５０
は、一定の電流２ＩEEを流す。
【０００６】トランジスタ５３，５４のベースはそれぞ
れ入力端子６１ａ，６１ｂに接続され、各々のエミッタ
が互いに共通接続され、トランジスタ５１のコレクタに
接続される。
れ入力端子６１ａ，６１ｂに接続され、各々のエミッタ
が互いに共通接続され、トランジスタ５１のコレクタに
接続される。
【０００７】トランジスタ５５，５６のゲートはそれぞ
れ入力端子６１ｂ，６１ａに接続され、各々のエミッタ
は互いに共通接続されてトランジスタ５２のコレクタに
接続される。
れ入力端子６１ｂ，６１ａに接続され、各々のエミッタ
は互いに共通接続されてトランジスタ５２のコレクタに
接続される。
【０００８】トランジスタ５３と５５のコレクタは互い
に共通接続されて出力端子６３ａに接続され、トランジ
スタ５４と５６のコレクタは互いに共通接続されて出力
端子６３ｂに接続される。
に共通接続されて出力端子６３ａに接続され、トランジ
スタ５４と５６のコレクタは互いに共通接続されて出力
端子６３ｂに接続される。
【０００９】次に、図７で示したミキサ回路の動作につ
いて説明する。信号ｖ1+，ｖ1-は、トランジスタ５１，
５２で構成される差動トランジスタ対によって、トラン
ジスタ５１，５２のコレクタ電流に変換・増幅される。
トランジスタ５１のコレクタ電流は、トランジスタ５
３，５４で構成される差動トランジスタ対のエミッタ電
流（底電流）となる。トランジスタ５２のコレクタ電流
は、トランジスタ５５，５６で構成される差動トランジ
スタ対のエミッタ電流となる。
いて説明する。信号ｖ1+，ｖ1-は、トランジスタ５１，
５２で構成される差動トランジスタ対によって、トラン
ジスタ５１，５２のコレクタ電流に変換・増幅される。
トランジスタ５１のコレクタ電流は、トランジスタ５
３，５４で構成される差動トランジスタ対のエミッタ電
流（底電流）となる。トランジスタ５２のコレクタ電流
は、トランジスタ５５，５６で構成される差動トランジ
スタ対のエミッタ電流となる。
【００１０】また、信号ｖ2+，ｖ2-は、トランジスタ５
３，５４で構成される差動トランジスタ対によってトラ
ンジスタ５３，５４のコレクタ電流に変換・増幅される
とともに、トランジスタ５５，５６で構成される差動ト
ランジスタ対によってトランジスタ５６，５５のコレク
タ電流に変換・増幅される。トランジスタ５３と５６の
コレクタ電流の和が出力電流ｉout+となり、トランジス
タ５４と５５のコレクタ電流の和が出力電流ｉout-とな
る。したがって、出力電流ｉout+，ｉout-は、信号ｖ1
とｖ2 を混合した互いに相補な波形の電流となる。
３，５４で構成される差動トランジスタ対によってトラ
ンジスタ５３，５４のコレクタ電流に変換・増幅される
とともに、トランジスタ５５，５６で構成される差動ト
ランジスタ対によってトランジスタ５６，５５のコレク
タ電流に変換・増幅される。トランジスタ５３と５６の
コレクタ電流の和が出力電流ｉout+となり、トランジス
タ５４と５５のコレクタ電流の和が出力電流ｉout-とな
る。したがって、出力電流ｉout+，ｉout-は、信号ｖ1
とｖ2 を混合した互いに相補な波形の電流となる。
【００１１】この関係を数式で表わすと以下のようにな
る。熱電圧（ｔｈｅｒｍａｌ ｖｏｌｔａｇｅ）をＶT
とすると、トランジスタ５１〜５６コレクタ電流ｉc51
〜ｉ c56 は、それぞれ次の（式１）〜（式６）で表わさ
れる。
る。熱電圧（ｔｈｅｒｍａｌ ｖｏｌｔａｇｅ）をＶT
とすると、トランジスタ５１〜５６コレクタ電流ｉc51
〜ｉ c56 は、それぞれ次の（式１）〜（式６）で表わさ
れる。
【００１２】
【数１】
【００１３】（式１）〜（式６）より、コレクタ電流ｉ
C53 〜ｉC56 と入力信号ｖ1 ，ｖ2との関係は（式７）
〜（式１０）で表わされる。
C53 〜ｉC56 と入力信号ｖ1 ，ｖ2との関係は（式７）
〜（式１０）で表わされる。
【００１４】
【数２】
【００１５】ｉout+＝ｉC53 ＋ｉC55 、ｉout-＝ｉC54
＋ｉC56 である。さて、出力電流ｉout+とｉout-の差ｉ
out+−ｉout-は（式１１）で表わされる。
＋ｉC56 である。さて、出力電流ｉout+とｉout-の差ｉ
out+−ｉout-は（式１１）で表わされる。
【００１６】
【数３】
【００１７】ここでｔａｎｈｘを級数展開するとｔａｎ
ｈｘ＝ｘ−ｘ3 ／３…となるので、ｘは１よりも十分小
さな範囲ではｔａｎｈｘ≒ｘとなる。したがって、入力
信号ｖ1 ，ｖ2 と出力電流ｉout+，ｉout-との関係は、
式ｉout+−ｉout-≒２ＩEE（ｖ1 ／２ＶT ）（ｖ2 ／２
ｖT ）で表わされる。
ｈｘ＝ｘ−ｘ3 ／３…となるので、ｘは１よりも十分小
さな範囲ではｔａｎｈｘ≒ｘとなる。したがって、入力
信号ｖ1 ，ｖ2 と出力電流ｉout+，ｉout-との関係は、
式ｉout+−ｉout-≒２ＩEE（ｖ1 ／２ＶT ）（ｖ2 ／２
ｖT ）で表わされる。
【００１８】つまり、出力電流ｉout+とｉout-の差を求
め、その差に定数を乗算することにより、入力信号ｖ1
とｖ2 の乗算を行なうことができる。
め、その差に定数を乗算することにより、入力信号ｖ1
とｖ2 の乗算を行なうことができる。
【００１９】また、入力信号ｖ1 ，ｖ2 が、互いに異な
る周波数ｆ1 ，ｆ2 の正弦波であれば、２つの信号の積
ｖ1 ｖ2 は、Ａｓｉｎ（ｆ1 ＋ｆ2 ）ｔ＋Ｂｓｉｎ（ｆ
1 −ｆ2 ）ｔ（ただし、Ａ，Ｂは定数である。）とな
る。したがって、フィルタによってＡｓｉｎ（ｆ1 ＋ｆ
2 ）ｔの成分とＢｓｉｎ（ｆ1 −ｆ2 ）ｔの成分とを分
別すれば、２つの信号ｖ1 ，ｖ2 の周波数の和（ｆ1 ＋
ｆ2 ）の周波数を有する信号、または２つの信号ｖ1 ，
ｖ2 の周波数の差（ｆ1 −ｆ2 ）の周波数を有する信号
を得ることができる。
る周波数ｆ1 ，ｆ2 の正弦波であれば、２つの信号の積
ｖ1 ｖ2 は、Ａｓｉｎ（ｆ1 ＋ｆ2 ）ｔ＋Ｂｓｉｎ（ｆ
1 −ｆ2 ）ｔ（ただし、Ａ，Ｂは定数である。）とな
る。したがって、フィルタによってＡｓｉｎ（ｆ1 ＋ｆ
2 ）ｔの成分とＢｓｉｎ（ｆ1 −ｆ2 ）ｔの成分とを分
別すれば、２つの信号ｖ1 ，ｖ2 の周波数の和（ｆ1 ＋
ｆ2 ）の周波数を有する信号、または２つの信号ｖ1 ，
ｖ2 の周波数の差（ｆ1 −ｆ2 ）の周波数を有する信号
を得ることができる。
【００２０】
【発明が解決しようとする課題】しかし、従来のミキサ
回路は、縦積み２段の差動トランジスタ対を使用してい
たので、電源電圧の低減化が困難であるという問題があ
った。
回路は、縦積み２段の差動トランジスタ対を使用してい
たので、電源電圧の低減化が困難であるという問題があ
った。
【００２１】それゆえに、この発明の主たる目的は、電
源電圧の低減化が可能なミキサ回路を提供することであ
る。
源電圧の低減化が可能なミキサ回路を提供することであ
る。
【００２２】
【課題を解決するための手段】請求項１に係る発明は、
互いに異なる周波数の第１および第２の電圧信号を混合
して第３の信号を出力するミキサ回路であって、第１の
出力端子、第２の出力端子、第１の差動トランジスタ
対、第２の差動トランジスタ対、第１の定電流源、第２
の定電流源、および位相変換手段を備える。第１および
第２の出力端子からは、それぞれ第３の信号およびその
相補信号が出力される。第１の差動トランジスタ対の各
々の入力電極はそれぞれ第１の信号およびその相補信号
を受け、各々の第１の電極はそれぞれ第１および第２の
出力端子に接続され、各々の第２の電極はともに第１の
ノードに接続されて第２の信号を受ける。第２の差動ト
ランジスタ対の各々の入力電極はそれぞれ第１の信号お
よびその相補信号を受け、各々の第１の電極はそれぞれ
第２および第１の出力端子に接続され、各々の第２の電
極はともに第２のノードに接続される。第１および第２
の定電流源は、それぞれ第１および第２のノードに一定
の電流を流す。位相変換手段は、第１および第２のノー
ド間に接続され、第１のノードに入力された第２の信号
の位相を予め定められた角度だけ変えて第２のノードに
与えるとともに、第１および第２のノード間の電圧に応
じた電流を第１および第２のノード間に流す。
互いに異なる周波数の第１および第２の電圧信号を混合
して第３の信号を出力するミキサ回路であって、第１の
出力端子、第２の出力端子、第１の差動トランジスタ
対、第２の差動トランジスタ対、第１の定電流源、第２
の定電流源、および位相変換手段を備える。第１および
第２の出力端子からは、それぞれ第３の信号およびその
相補信号が出力される。第１の差動トランジスタ対の各
々の入力電極はそれぞれ第１の信号およびその相補信号
を受け、各々の第１の電極はそれぞれ第１および第２の
出力端子に接続され、各々の第２の電極はともに第１の
ノードに接続されて第２の信号を受ける。第２の差動ト
ランジスタ対の各々の入力電極はそれぞれ第１の信号お
よびその相補信号を受け、各々の第１の電極はそれぞれ
第２および第１の出力端子に接続され、各々の第２の電
極はともに第２のノードに接続される。第１および第２
の定電流源は、それぞれ第１および第２のノードに一定
の電流を流す。位相変換手段は、第１および第２のノー
ド間に接続され、第１のノードに入力された第２の信号
の位相を予め定められた角度だけ変えて第２のノードに
与えるとともに、第１および第２のノード間の電圧に応
じた電流を第１および第２のノード間に流す。
【００２３】請求項２に係る発明では、請求項１に係る
発明の予め定められた角度は、１８０°である。
発明の予め定められた角度は、１８０°である。
【００２４】請求項３に係る発明では、請求項１に係る
発明の予め定められた角度は、ミキサ回路の変換利得が
最大になるように設定されている。
発明の予め定められた角度は、ミキサ回路の変換利得が
最大になるように設定されている。
【００２５】請求項４に係る発明では、請求項１から３
のいずれかの発明の位相変換手段は、フィルタである。
のいずれかの発明の位相変換手段は、フィルタである。
【００２６】請求項５に係る発明では、請求項４に係る
発明のフィルタは、低域通過フィルタである。
発明のフィルタは、低域通過フィルタである。
【００２７】請求項６に係る発明では、請求項５に係る
発明の低域通過フィルタは、第１および第２のノード間
に接続されたインダクタを含む。
発明の低域通過フィルタは、第１および第２のノード間
に接続されたインダクタを含む。
【００２８】請求項７に係る発明では、請求項６に係る
発明の低域通過フィルタは、さらに、第２のノードと基
準電位のラインとの間に接続されたキャパシタを含む。
発明の低域通過フィルタは、さらに、第２のノードと基
準電位のラインとの間に接続されたキャパシタを含む。
【００２９】
［実施の形態１］図１は、この発明の実施の形態１によ
るミキサ回路の構成を示す回路ブロック図である。図１
を参照して、このミキサ回路は、ＮＰＮ形バイポーラト
ランジスタ１〜４、定電流源５，６、移相器７、第１の
入力端子１１、第２の入力端子１２ａ、第３の入力端子
１２ｂ、および出力端子対１３ａ，１３ｂを備える。
るミキサ回路の構成を示す回路ブロック図である。図１
を参照して、このミキサ回路は、ＮＰＮ形バイポーラト
ランジスタ１〜４、定電流源５，６、移相器７、第１の
入力端子１１、第２の入力端子１２ａ、第３の入力端子
１２ｂ、および出力端子対１３ａ，１３ｂを備える。
【００３０】第１の入力端子１１には、電圧信号ｖ1 が
入力される。第２および第３の入力端子１２ａ，１２ｂ
には、互いに相補な電圧信号ｖ2+，ｖ2-（ただし、ｖ2
＝ｖ 2+−ｖ2-である）がそれぞれ入力される。トランジ
スタ１と２，３と４は、それぞれ差動トランジスタ対を
構成している。
入力される。第２および第３の入力端子１２ａ，１２ｂ
には、互いに相補な電圧信号ｖ2+，ｖ2-（ただし、ｖ2
＝ｖ 2+−ｖ2-である）がそれぞれ入力される。トランジ
スタ１と２，３と４は、それぞれ差動トランジスタ対を
構成している。
【００３１】すなわち、トランジスタ１，２のベースは
それぞれ入力端子１２ａ，１２ｂに接続され、各々のエ
ミッタは互いに共通接続され、ノードＮ５および定電流
源５を介して接地電位ＧＮＤのラインに接続される。定
電流源５は、一定の電流ＩEEを流す。第１の入力端子１
１は、ノードＮ５に接続される。
それぞれ入力端子１２ａ，１２ｂに接続され、各々のエ
ミッタは互いに共通接続され、ノードＮ５および定電流
源５を介して接地電位ＧＮＤのラインに接続される。定
電流源５は、一定の電流ＩEEを流す。第１の入力端子１
１は、ノードＮ５に接続される。
【００３２】トランジスタ３，４のベースはそれぞれ入
力端子１２ｂ，１２ａに接続され、各々のエミッタは互
いに共通接続され、ノードＮ６および定電流源６を介し
て接地電位ＧＮＤのラインに接続される。定電流源６
は、一定の電流ＩEEを流す。
力端子１２ｂ，１２ａに接続され、各々のエミッタは互
いに共通接続され、ノードＮ６および定電流源６を介し
て接地電位ＧＮＤのラインに接続される。定電流源６
は、一定の電流ＩEEを流す。
【００３３】移相器７は、ノードＮ５とＮ６の間に接続
され、ノードＮ５に入力された信号ｖ1 の位相を１８０
°変化させてすなわち信号ｖ1 を反転させてノードＮ６
に出力する。
され、ノードＮ５に入力された信号ｖ1 の位相を１８０
°変化させてすなわち信号ｖ1 を反転させてノードＮ６
に出力する。
【００３４】トランジスタ１と３のコレクタは互いに共
通接続されて出力端子１３ａに接続され、トランジスタ
２と４のコレクタは互いに共通接続されて出力端子１３
ｂに接続される。
通接続されて出力端子１３ａに接続され、トランジスタ
２と４のコレクタは互いに共通接続されて出力端子１３
ｂに接続される。
【００３５】次に、図１で示したミキサ回路の動作につ
いて説明する。信号ｖ1 が入力端子１１を介してノード
Ｎ５に入力されると、ノードＮ６に信号ｖ1 の反転信号
が出力される。これにより、ノードＮ５とＮ６の間に電
位差が生じ、ノードＮ５から移相器７を介してノードＮ
６に電流ｉIN1 が流れる。トランジスタ１，２のエミッ
タからノードＮ５に流れる電流ｉA はｉA ＝ＩEE＋ｉ
IN1 となり、トランジスタ３，４のエミッタからノード
Ｎ６に流れる電流ｉB はｉB ＝ＩEE−ｉIN1 となる。
いて説明する。信号ｖ1 が入力端子１１を介してノード
Ｎ５に入力されると、ノードＮ６に信号ｖ1 の反転信号
が出力される。これにより、ノードＮ５とＮ６の間に電
位差が生じ、ノードＮ５から移相器７を介してノードＮ
６に電流ｉIN1 が流れる。トランジスタ１，２のエミッ
タからノードＮ５に流れる電流ｉA はｉA ＝ＩEE＋ｉ
IN1 となり、トランジスタ３，４のエミッタからノード
Ｎ６に流れる電流ｉB はｉB ＝ＩEE−ｉIN1 となる。
【００３６】信号ｖ2+，ｖ2-は、トランジスタ１，２で
構成される差動トランジスタ対によってトランジスタ
１，２のコレクタ電流に変換・増幅されるとともに、ト
ランジスタ３，４で構成される差動トランジスタ対によ
ってトランジスタ４，３のコレクタ電流に変換・増幅さ
れる。トランジスタ１と３のコレクタ電流の和が出力電
流ｉout+となり、トランジスタ２と４のコレクタ電流の
和が出力電流ｉout-とな。したがって、出力電流
ｉout+，ｉout-は、信号ｖ1 ，ｖ2 を混合した互いに相
補な波形となる。
構成される差動トランジスタ対によってトランジスタ
１，２のコレクタ電流に変換・増幅されるとともに、ト
ランジスタ３，４で構成される差動トランジスタ対によ
ってトランジスタ４，３のコレクタ電流に変換・増幅さ
れる。トランジスタ１と３のコレクタ電流の和が出力電
流ｉout+となり、トランジスタ２と４のコレクタ電流の
和が出力電流ｉout-とな。したがって、出力電流
ｉout+，ｉout-は、信号ｖ1 ，ｖ2 を混合した互いに相
補な波形となる。
【００３７】この関係を数式で表わすと以下のようにな
る。すなわち、トランジスタ１〜４のコレクタ電流ｉC1
〜ｉC4は、それぞれ（式１２）〜（式１５）で表わされ
る。
る。すなわち、トランジスタ１〜４のコレクタ電流ｉC1
〜ｉC4は、それぞれ（式１２）〜（式１５）で表わされ
る。
【００３８】
【数４】
【００３９】ｉout+＝ｉC1＋ｉC3、ｉout-＝ｉC2＋ｉC4
である。出力電流ｉout+とｉout-の差ｉout+−ｉout-は
（式１６）で表わされる。
である。出力電流ｉout+とｉout-の差ｉout+−ｉout-は
（式１６）で表わされる。
【００４０】
【数５】
【００４１】上述のとおり、ｔａｎｈｘ≒ｘであるの
で、ｉout+−ｉout-＝２ｉIN1 （ｖ2／２ＶT ）とな
る。
で、ｉout+−ｉout-＝２ｉIN1 （ｖ2／２ＶT ）とな
る。
【００４２】つまり、出力電流ｉout+とｉout-の差を求
め、その差に定数を乗算することにより、電流ｉIN1 と
信号ｖ2 の乗算を行なうことができる。電流ｉIN1 の周
波数ｆ1 は信号ｖ1 の周波数ｆ1 に等しいので、ｉIN1
ｖ2 は、Ａｓｉｎ（ｆ1 ＋ｆ 2 ）ｔ＋Ｂｓｉｎ（ｆ1 −
ｆ2 ）ｔとなる。したがって、フィルタによってＡｓｉ
ｎ（ｆ1 ＋ｆ2 ）ｔの成分とＢｓｉｎ（ｆ1 −ｆ2 ）ｔ
の成分とを分別すれば、２つの信号ｖ1 ，ｖ2 の周波数
の和（ｆ1 ＋ｆ2 ）の周波数を有する信号、または２つ
の信号ｖ1 ，ｖ2 の周波数の和（ｆ1 −ｆ2 ）の周波数
を有する信号を得ることができる。
め、その差に定数を乗算することにより、電流ｉIN1 と
信号ｖ2 の乗算を行なうことができる。電流ｉIN1 の周
波数ｆ1 は信号ｖ1 の周波数ｆ1 に等しいので、ｉIN1
ｖ2 は、Ａｓｉｎ（ｆ1 ＋ｆ 2 ）ｔ＋Ｂｓｉｎ（ｆ1 −
ｆ2 ）ｔとなる。したがって、フィルタによってＡｓｉ
ｎ（ｆ1 ＋ｆ2 ）ｔの成分とＢｓｉｎ（ｆ1 −ｆ2 ）ｔ
の成分とを分別すれば、２つの信号ｖ1 ，ｖ2 の周波数
の和（ｆ1 ＋ｆ2 ）の周波数を有する信号、または２つ
の信号ｖ1 ，ｖ2 の周波数の和（ｆ1 −ｆ2 ）の周波数
を有する信号を得ることができる。
【００４３】この実施の形態では、差動トランジスタ対
は１段で済むので、縦積み２段の差動トランジスタ対を
使用していた従来のミキサ回路に比べ、電源電圧の低減
化が可能となる。
は１段で済むので、縦積み２段の差動トランジスタ対を
使用していた従来のミキサ回路に比べ、電源電圧の低減
化が可能となる。
【００４４】また、移相器７は、受動素子で構成可能で
あるので、信号ｖ1 ，ｖ2 の増幅に能動素子（トランジ
スタ５１，５２）を用いていた従来に比べ、歪みの小さ
な特性を得ることができる。
あるので、信号ｖ1 ，ｖ2 の増幅に能動素子（トランジ
スタ５１，５２）を用いていた従来に比べ、歪みの小さ
な特性を得ることができる。
【００４５】［実施の形態２］図２は、この発明の実施
の形態２によるミキサ回路の構成を示す回路ブロック図
である。図２を参照して、このミキサ回路が図１のミキ
サ回路と異なる点は、移相器７が低域通過フィルタ（Ｌ
ＰＦ）８で置換されている点である。低域通過フィルタ
８は、移相器７の役割を果たす。
の形態２によるミキサ回路の構成を示す回路ブロック図
である。図２を参照して、このミキサ回路が図１のミキ
サ回路と異なる点は、移相器７が低域通過フィルタ（Ｌ
ＰＦ）８で置換されている点である。低域通過フィルタ
８は、移相器７の役割を果たす。
【００４６】低域通過フィルタ８は、図３に示すよう
に、ノードＮ５とＮ６の間に接続されたインダクタ９
と、ノードＮ５と接地電位ＧＮＤのラインとの間に接続
されたキャパシタ１０とを含む。インダクタ９のインダ
クタンスＬＥとキャパシタ１０のキャパシタンスＣＥと
が（式１７）の関係を満たしている場合、ノードＮ６に
おいて入力信号ｖ1 の位相を１８０°変えた反転信号を
得ることができる。
に、ノードＮ５とＮ６の間に接続されたインダクタ９
と、ノードＮ５と接地電位ＧＮＤのラインとの間に接続
されたキャパシタ１０とを含む。インダクタ９のインダ
クタンスＬＥとキャパシタ１０のキャパシタンスＣＥと
が（式１７）の関係を満たしている場合、ノードＮ６に
おいて入力信号ｖ1 の位相を１８０°変えた反転信号を
得ることができる。
【００４７】
【数６】
【００４８】この実施の形態２でも、実施の形態１と同
じ効果が得られる。ただし、実際には、インダクタ９お
よびキャパシタ１０の寄生成分による損失、および低域
通過フィルタ８のフィルタリング特性により、変換利得
を最大にするのに必要なノードＮ５の信号とノードＮ６
の信号との位相差は１８０°からずれる。
じ効果が得られる。ただし、実際には、インダクタ９お
よびキャパシタ１０の寄生成分による損失、および低域
通過フィルタ８のフィルタリング特性により、変換利得
を最大にするのに必要なノードＮ５の信号とノードＮ６
の信号との位相差は１８０°からずれる。
【００４９】すなわち寄生成分を考慮すると、インダク
タ９は、図４（ａ）に示すように、一方端子９ａと他方
端子９ｂとの間に直列接続されたインダクタ２１および
抵抗素子２２と、一方端子９ａと接地電位ＧＮＤのライ
ンとの間に直列接続されたキャパシタ２３および抵抗素
子２４と、他方端子９ｂと接地電位ＧＮＤのラインとの
間に直列接続されたキャパシタ２５および抵抗素子２６
とで表わされる。
タ９は、図４（ａ）に示すように、一方端子９ａと他方
端子９ｂとの間に直列接続されたインダクタ２１および
抵抗素子２２と、一方端子９ａと接地電位ＧＮＤのライ
ンとの間に直列接続されたキャパシタ２３および抵抗素
子２４と、他方端子９ｂと接地電位ＧＮＤのラインとの
間に直列接続されたキャパシタ２５および抵抗素子２６
とで表わされる。
【００５０】同じく寄生成分を考慮すると、キャパシタ
９は、図４（ｂ）に示すように、一方端子１０ａと他方
端子１０ｂの間に直列接続された抵抗素子３１およびキ
ャパシタ３２と、一方端子１０ａと他方端子１０ｂの間
に直列接続されたキャパシタ３３および抵抗素子３４と
で表わされる。
９は、図４（ｂ）に示すように、一方端子１０ａと他方
端子１０ｂの間に直列接続された抵抗素子３１およびキ
ャパシタ３２と、一方端子１０ａと他方端子１０ｂの間
に直列接続されたキャパシタ３３および抵抗素子３４と
で表わされる。
【００５１】図５は、図３のインダクタ９およびキャパ
シタ１０を図４（ａ）（ｂ）の回路で置換し、シミュレ
ーションを行なった結果を示す図である。図５におい
て、横軸はインダクタ２１のインダクタンスＬｉｎｔ、
一方の縦軸は変換利得、他方の縦軸はノードＮ５の信号
ｖ1 に対するノードＮ６の信号の位相差を示している。
ただし、キャパシタンスＣＥは７．２ｐＦとし、インダ
クタンスＬｉｎｔの大きさによりインダクタ９の寄生成
分の大きさを変化させた。図５からわかるように、変換
利得は、位相差が１８０°のときすなわちインダクタン
スＬｉｎｔが約６．５ｎＨのときに最大にはならず、イ
ンダクタンスＬｉｎｔが約３．５ｎＨのときに最大にな
った。したがって、好ましくは、変換利得が最大になる
ようにインダクタンスＬｉｎｔは約３．５ｎＨに設定さ
れる。
シタ１０を図４（ａ）（ｂ）の回路で置換し、シミュレ
ーションを行なった結果を示す図である。図５におい
て、横軸はインダクタ２１のインダクタンスＬｉｎｔ、
一方の縦軸は変換利得、他方の縦軸はノードＮ５の信号
ｖ1 に対するノードＮ６の信号の位相差を示している。
ただし、キャパシタンスＣＥは７．２ｐＦとし、インダ
クタンスＬｉｎｔの大きさによりインダクタ９の寄生成
分の大きさを変化させた。図５からわかるように、変換
利得は、位相差が１８０°のときすなわちインダクタン
スＬｉｎｔが約６．５ｎＨのときに最大にはならず、イ
ンダクタンスＬｉｎｔが約３．５ｎＨのときに最大にな
った。したがって、好ましくは、変換利得が最大になる
ようにインダクタンスＬｉｎｔは約３．５ｎＨに設定さ
れる。
【００５２】なお、この実施の形態では、ＮＰＮ形バイ
ポーラトランジスタ１〜４によって差動トランジスタ対
を構成したが、図６に示すように、ＮチャネルＭＯＳト
ランジスタ４１〜４４で差動トランジスタ対を構成して
もよいことは言うまでもない。ＮＰＮ形バイポーラトラ
ンジスタ１〜４を使用するよりもＮチャネルＭＯＳトラ
ンジスタ４１〜４４を使用した方が、集積化に有利であ
る。さらに、差動トランジスタ対は、ＰチャネルＭＯＳ
トランジスタで構成してもよいし、ＧａＡｓトランジス
タ、ＭＥＳトランジスタその他のどのようなトランジス
タで構成してもよい。
ポーラトランジスタ１〜４によって差動トランジスタ対
を構成したが、図６に示すように、ＮチャネルＭＯＳト
ランジスタ４１〜４４で差動トランジスタ対を構成して
もよいことは言うまでもない。ＮＰＮ形バイポーラトラ
ンジスタ１〜４を使用するよりもＮチャネルＭＯＳトラ
ンジスタ４１〜４４を使用した方が、集積化に有利であ
る。さらに、差動トランジスタ対は、ＰチャネルＭＯＳ
トランジスタで構成してもよいし、ＧａＡｓトランジス
タ、ＭＥＳトランジスタその他のどのようなトランジス
タで構成してもよい。
【００５３】
【発明の効果】以上のように、請求項１に係る発明で
は、第１および第２の差動トランジスタ対の各々に第１
の信号およびその相補信号が入力され、第１の差動トラ
ンジスタ対の共通第２電極である第１のノードに第２の
信号が入力される。位相変換手段は、入力された第２の
信号の位相を予め定められた角度だけ変えて第２の差動
トランジスタ対の共通第２電極である第２のノードに与
えるとともに、第１および第２のノード間の電圧に応じ
た電流を第１および第２のノード間に流す。したがっ
て、差動トランジスタ対は１段で済むので、縦積み２段
の差動トランジスタ対を使用していた従来に比べ、電源
電圧の低減化が可能となる。
は、第１および第２の差動トランジスタ対の各々に第１
の信号およびその相補信号が入力され、第１の差動トラ
ンジスタ対の共通第２電極である第１のノードに第２の
信号が入力される。位相変換手段は、入力された第２の
信号の位相を予め定められた角度だけ変えて第２の差動
トランジスタ対の共通第２電極である第２のノードに与
えるとともに、第１および第２のノード間の電圧に応じ
た電流を第１および第２のノード間に流す。したがっ
て、差動トランジスタ対は１段で済むので、縦積み２段
の差動トランジスタ対を使用していた従来に比べ、電源
電圧の低減化が可能となる。
【００５４】請求項２に係る発明では、請求項１に係る
発明の予め定められた角度は、１８０°に設定される。
理論的には、この場合に最大の変換利得が得られる。
発明の予め定められた角度は、１８０°に設定される。
理論的には、この場合に最大の変換利得が得られる。
【００５５】請求項３に係る発明では、請求項１に係る
発明の予め定められた角度は、ミキサ回路の変換利得が
最大になるように設定される。この場合は、変換利得が
実際に最大となる。
発明の予め定められた角度は、ミキサ回路の変換利得が
最大になるように設定される。この場合は、変換利得が
実際に最大となる。
【００５６】請求項４に係る発明では、請求項１から３
のいずれかに係る発明の位相変換手段は、フィルタで構
成される。この場合は、位相変換手段を受動素子で構成
できるので、第２の信号を能動素子で増幅していた従来
に比べ、歪みの小さな入出力特性が得られる。
のいずれかに係る発明の位相変換手段は、フィルタで構
成される。この場合は、位相変換手段を受動素子で構成
できるので、第２の信号を能動素子で増幅していた従来
に比べ、歪みの小さな入出力特性が得られる。
【００５７】請求項５に係る発明では、請求項４に係る
発明のフィルタは、低域通過フィルタである。この場
合、位相変換を容易に行なうことができる。
発明のフィルタは、低域通過フィルタである。この場
合、位相変換を容易に行なうことができる。
【００５８】請求項６に係る発明では、請求項５に係る
発明の低域通過フィルタは、第１および第２のノード間
に接続されたインダクタで構成される。したがって、低
域通過フィルタを容易に構成できる。
発明の低域通過フィルタは、第１および第２のノード間
に接続されたインダクタで構成される。したがって、低
域通過フィルタを容易に構成できる。
【００５９】請求項７に係る発明では、請求項６に係る
発明の低域通過フィルタは、さらに、第２のノードと基
準電位のラインとの間に接続されたキャパシタを含む。
この場合は、位相変換をさらに容易に行なうことが可能
となる。
発明の低域通過フィルタは、さらに、第２のノードと基
準電位のラインとの間に接続されたキャパシタを含む。
この場合は、位相変換をさらに容易に行なうことが可能
となる。
【図１】 この発明の実施の形態１によるミキサ回路の
構成を示す回路ブロック図である。
構成を示す回路ブロック図である。
【図２】 この発明の実施の形態２によるミキサ回路の
構成を示す回路ブロック図である。
構成を示す回路ブロック図である。
【図３】 図２に示したミキサ回路のより詳細な構成を
示す回路ブロック図である。
示す回路ブロック図である。
【図４】 図３に示したインダクタおよびキャパシタの
寄生成分を考慮した回路を示す回路図である。
寄生成分を考慮した回路を示す回路図である。
【図５】 図２〜図４で示したミキサ回路のインダクタ
ンスの変化に対する変換利得および位相差の変化のシミ
ュレーション結果を示す図である。
ンスの変化に対する変換利得および位相差の変化のシミ
ュレーション結果を示す図である。
【図６】 図２〜図５で示したミキサ回路の改良例を示
す回路ブロック図である。
す回路ブロック図である。
【図７】 従来のミキサ回路の構成を示す回路ブロック
図である。
図である。
１〜４，５１〜５６ ＮＰＮ形バイポーラトランジス
タ、５，６，５０ 定電流源、７ 移相器、８ 低域通
過フィルタ、９，２１ インダクタ、１０，２３，２
５，３２，３３ キャパシタ、４１〜４４ Ｎチャネル
ＭＯＳトランジスタ。
タ、５，６，５０ 定電流源、７ 移相器、８ 低域通
過フィルタ、９，２１ インダクタ、１０，２３，２
５，３２，３３ キャパシタ、４１〜４４ Ｎチャネル
ＭＯＳトランジスタ。
Claims (7)
- 【請求項１】 互いに異なる周波数の第１および第２の
信号を混合して第３の信号を出力するミキサ回路であっ
て、 それぞれから前記第３の信号およびその相補信号が出力
される第１および第２の出力端子、 各々の入力電極がそれぞれ前記第１の信号およびその相
補信号を受け、各々の第１の電極がそれぞれ前記第１お
よび第２の出力端子に接続され、各々の第２の電極がと
もに第１のノードに接続されて前記第２の信号を受ける
第１の差動トランジスタ対、 各々の入力電極がそれぞれ前記第１の信号およびその相
補信号を受け、各々の第１の電極がそれぞれ前記第２お
よび第１の出力端子に接続され、各々の第２の電極がと
もに第２のノードに接続される第２の差動トランジスタ
対、 それぞれが前記第１および第２のノードに一定の電流を
流すための第１および第２の定電流源、および前記第１
および第２のノード間に接続され、前記第１のノードに
入力された前記第２の信号の位相を予め定められた角度
だけ変えて前記第２のノードに与えるとともに、前記第
１および第２のノード間の電圧に応じた電流を前記第１
および第２のノード間に流す位相変換手段を備える、ミ
キサ回路。 - 【請求項２】 前記予め定められた角度は、１８０°で
ある、請求項１に記載のミキサ回路。 - 【請求項３】 前記予め定められた角度は、前記ミキサ
回路の変換利得が最大になるように設定されている、請
求項１に記載のミキサ回路。 - 【請求項４】 前記位相変換手段は、フィルタである、
請求項１から請求項３のいずれかに記載のミキサ回路。 - 【請求項５】 前記フィルタは、低域通過フィルタであ
る、請求項４に記載のミキサ回路。 - 【請求項６】 前記低域通過フィルタは、前記第１およ
び第２のノード間に接続されたインダクタを含む、請求
項５に記載のミキサ回路。 - 【請求項７】 前記低域通過フィルタは、さらに、前記
第２のノードと基準電位のラインとの間に接続されたキ
ャパシタを含む、請求項６に記載のミキサ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131266A JPH10322135A (ja) | 1997-05-21 | 1997-05-21 | ミキサ回路 |
| US08/982,032 US5973539A (en) | 1997-05-21 | 1997-12-01 | Mixer circuit for mixing two signals having mutually different frequencies |
| DE19754114A DE19754114C2 (de) | 1997-05-21 | 1997-12-05 | Mischvorrichtung zum Mischen eines ersten und eines zweiten Signals mit gegenseitig verschiedenen Frequenzen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9131266A JPH10322135A (ja) | 1997-05-21 | 1997-05-21 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322135A true JPH10322135A (ja) | 1998-12-04 |
Family
ID=15053917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9131266A Pending JPH10322135A (ja) | 1997-05-21 | 1997-05-21 | ミキサ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5973539A (ja) |
| JP (1) | JPH10322135A (ja) |
| DE (1) | DE19754114C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826393B1 (en) | 1999-10-13 | 2004-11-30 | Renesas Technology Corp. | Mixer circuit having component for frequency conversion |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665528B2 (en) * | 2000-06-07 | 2003-12-16 | Infineon Technologies North America Corp. | Dual band fet mixer |
| US6804499B2 (en) | 2001-04-09 | 2004-10-12 | Koninklijke Philips Electronics N.V. | Power-mixer architecture for a transmitter |
| US6404263B1 (en) | 2001-07-11 | 2002-06-11 | International Business Machines Corporation | Mixer having compensation for harmonics of local oscillator signal |
| EP1557949A1 (en) * | 2004-01-23 | 2005-07-27 | Matsushita Electric Industrial Co., Ltd. | Low-noise differential bias circuit and differential signal processing apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417405A (ja) * | 1990-05-10 | 1992-01-22 | Alps Electric Co Ltd | ミキサ回路 |
| JPH05114823A (ja) * | 1991-10-22 | 1993-05-07 | Nec Corp | 周波数ミキサ回路 |
| US5625307A (en) * | 1992-03-03 | 1997-04-29 | Anadigics, Inc. | Low cost monolithic gallium arsenide upconverter chip |
| GB2272121B (en) * | 1992-10-26 | 1996-03-27 | Plessey Semiconductors Ltd | Amplifiers |
| US5379457A (en) * | 1993-06-28 | 1995-01-03 | Hewlett-Packard Company | Low noise active mixer |
| US5465072A (en) * | 1994-08-05 | 1995-11-07 | Linear Technology Corporation | Tunable operational transcondunctance amplifier having high linearity |
| US5847623A (en) * | 1997-09-08 | 1998-12-08 | Ericsson Inc. | Low noise Gilbert Multiplier Cells and quadrature modulators |
-
1997
- 1997-05-21 JP JP9131266A patent/JPH10322135A/ja active Pending
- 1997-12-01 US US08/982,032 patent/US5973539A/en not_active Expired - Fee Related
- 1997-12-05 DE DE19754114A patent/DE19754114C2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826393B1 (en) | 1999-10-13 | 2004-11-30 | Renesas Technology Corp. | Mixer circuit having component for frequency conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| US5973539A (en) | 1999-10-26 |
| DE19754114A1 (de) | 1998-11-26 |
| DE19754114C2 (de) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942929A (en) | Active phase splitter | |
| JPH08242125A (ja) | 増幅器回路 | |
| EP0906662B1 (en) | Low voltage analog front end | |
| US4117415A (en) | Bridge amplifiers employing complementary transistors | |
| US20110215844A1 (en) | Frequency multiplier circuit | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US7027792B1 (en) | Topology for a single ended input dual balanced mixer | |
| US5717360A (en) | High speed variable gain amplifier | |
| US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
| JPH10322135A (ja) | ミキサ回路 | |
| JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPH0527282B2 (ja) | ||
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| US6909328B2 (en) | Device for converting a differential signal to a single signal | |
| JP2000315919A (ja) | ミキサー回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| EP0859460A1 (en) | Mixer circuit with wide dynamic range | |
| JP2003152474A (ja) | 平衡回路 | |
| JPH06350358A (ja) | 平衡変換回路 | |
| JP2000114929A (ja) | インピーダンス回路及び移相器 | |
| JPH10242764A (ja) | ミキサー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |