[go: up one dir, main page]

JP2003037001A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法

Info

Publication number
JP2003037001A
JP2003037001A JP2001222151A JP2001222151A JP2003037001A JP 2003037001 A JP2003037001 A JP 2003037001A JP 2001222151 A JP2001222151 A JP 2001222151A JP 2001222151 A JP2001222151 A JP 2001222151A JP 2003037001 A JP2003037001 A JP 2003037001A
Authority
JP
Japan
Prior art keywords
resistor
electrode
chip
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001222151A
Other languages
English (en)
Inventor
Toshiyuki Sakuma
敏幸 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001222151A priority Critical patent/JP2003037001A/ja
Publication of JP2003037001A publication Critical patent/JP2003037001A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 実装に際してチップ部品の表裏を選択しな
い、いわゆるバルク実装に対応が可能なチップ抵抗器を
提供する。 【解決手段】 絶縁性の基板11と、該基板の表面に形
成された絶縁層31と、該絶縁層の上側に形成された抵
抗体15及び電極13と、抵抗体を保護するための保護
膜17と、電極上に形成されためっき電極23と、を備
え、絶縁層31の厚さは、電極を形成する電極形成部分
31aが、抵抗体を形成する抵抗体形成部分31bより
も厚い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ抵抗器に係
り、特に多数のチップ部品を収納したバルクカセットか
ら該チップ部品の表裏を選択することなく回路基板に実
装する、いわゆるバルク実装に好適なチップ抵抗器に関
するものである。
【0002】
【従来の技術】図3(a)は従来の厚膜チップ抵抗器の
構造例を示す。従来のチップ抵抗器は、アルミナ等の絶
縁性基板11の表面両端部に厚膜電極13,13を備
え、この電極間に厚膜抵抗体15が配置されている。抵
抗体15はガラス絶縁膜および樹脂絶縁膜からなる保護
膜17により被覆され保護されている。絶縁性基板11
の両端部に配置された表面の電極13と裏面の電極19
および側端面の端面電極16の各表面にはめっき電極2
3,23が形成されている。
【0003】この場合、基板中央部の保護膜17の部分
の表面高さがめっき電極部23の表面高さよりも高くな
る。厚膜チップ抵抗器においては絶縁性基板11の表面
側のめっき電極23と保護膜19のそれぞれの表面の段
差が30−50μm程度発生している場合が多い。
【0004】ところで、従来のチップ抵抗器は、工場出
荷の際にテープに1個ずつ、抵抗体が存在する基板の面
を表面として固定するいわゆるテーピングによる荷姿で
出荷される場合が多い。そして、回路基板に実装する際
には、そのままの状態で、即ち、抵抗体が存在する面
(保護膜側)を表面として実装機(マウンタ)により回
路基板に固定される。この場合には、図3(b)に示す
ように回路基板25のランド部27に絶縁性基板11の
めっき電極23,23の裏面側が密着し、はんだリフロ
ー等によるランド部27への接続固定が行われる。
【0005】しかしながら、実装方法にはバルクカセッ
トに多数のチップ部品を表裏を問わずランダムな状態で
収容し、このチップ部品を1個ずつバルクカセットから
取り出して回路基板に実装する、いわゆるバルク実装が
存在する。係る実装方式によれば、チップ部品を回路基
板に装着するに際して、チップ部品の表裏を選択するこ
となく、チップ部品の面実装が行われる。
【0006】従って、図3(a)に示す従来のチップ抵
抗器をバルク実装機にてバルク実装した場合に、図3
(b)に示すように、チップ抵抗器の裏面側が回路基板
25に対向する面となるように実装される場合には、特
に問題は生じない。しかしながら、図3(c)に示すよ
うに、チップ抵抗器の表面側(保護膜側)が回路基板2
5に対向する面となる場合には、チップ抵抗器が傾いて
実装される可能性が強く、最悪の場合、片側のはんだ付
けができない、または、図3(d)に示すように、チッ
プ立等の現象が発生するという問題がある。従って、従
来のチップ抵抗器は、いわゆるバルク実装には対応でき
ないという問題がある。
【0007】
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、実装に際してチップ部品の表
裏を選択しない、いわゆるバルク実装に対応が可能なチ
ップ抵抗器を提供することを目的とする。
【0008】
【課題を解決するための手段】このような従来技術にお
ける問題点を解決するために、本発明の一態様は、絶縁
性の基板と、該基板の表面に形成された絶縁層と、該絶
縁層の上側に形成された抵抗体及び電極と、前記抵抗体
を保護するための保護膜と、前記電極上に形成されため
っき電極と、を備え、前記絶縁層の厚さは、前記電極を
形成する電極形成部分が、前記抵抗体を形成する抵抗体
形成部分よりも厚いことを特徴とするチップ抵抗器であ
る。
【0009】ここで、前記電極形成部分と前記抵抗体形
成部分との間は、前記絶縁層の厚さを連続的に変化させ
たことを特徴とする。これにより、絶縁物層の厚い部分
と薄い部分との間に段差が形成されず、その上に配置さ
れる抵抗体及び電極を滑らかに形成することができる。
【0010】また、本発明のチップ抵抗器の製造方法
は、絶縁性の基板と、該基板の表面に形成された絶縁層
と、該絶縁層の上側に形成された抵抗体及び電極と、前
記抵抗体を保護するための保護膜と、前記電極上に形成
されためっき電極と、を備えたチップ抵抗器の製造方法
において、前記絶縁層における前記抵抗体を形成する部
分の少なくとも一部を含む領域をエッチング加工する工
程を含むことを特徴とするものである。
【0011】上述した本発明のチップ抵抗器によれば、
絶縁性基板の表面に絶縁物層の薄い部分と厚い部分とを
設け、薄い部分に抵抗体とその保護膜とを配置するよう
にしたものである。従って、厚い部分に配置される電極
とその上に配置されるめっき電極の表面高さが、薄い部
分に配置される抵抗体とその上に配置される保護膜の表
面高さよりも高くすることができる。これにより、チッ
プ抵抗器が裏向きに(保護膜側が回路基板に面するよう
に)実装されても、保護膜表面において実装時の回路基
板との隙間(スタンドオフ)を確保することができる。
それ故、バルク実装対応の実装機を用いて実装を行って
も、100%の確率でチップ抵抗器の回路基板への実装
が可能となる。
【0012】
【発明の実施の形態】以下、本発明に係るチップ抵抗器
の実施形態について図1及び図2を参照して詳細に説明
する。図1は、本発明の実施形態におけるチップ抵抗器
の全体構成を示す図である。なお、各図中同一または相
当部分には同一の符号を付して説明する。
【0013】このチップ抵抗器は、アルミナ等の絶縁性
基板11の表面に基板11とは異なる材料の絶縁物層3
1が配置され、この絶縁物層31(絶縁層)はその厚さ
が厚い部分31aと薄い部分31bとを備えている。絶
縁物層31は、この実施形態においてはガラス層である
が、その他の絶縁物を用いることができる。絶縁物層3
1は エッチングによりその厚さが厚い部分31aと薄
い部分31bとが形成されている。この厚い部分31a
と薄い部分31bとは滑らかに連続して形成されてい
る。
【0014】絶縁物層の薄い部分31bは抵抗体15が
配置される抵抗体形成部分であり、絶縁物層の厚い部分
31aは電極13が配置される電極形成部分である。こ
こで、抵抗体15は例えば酸化ルテニウム等の厚膜抵抗
体が用いられるが、例えばニクロム等の薄膜抵抗体を用
いるようにしてもよい。電極31は、銀または銀パラジ
ウムの厚膜ペーストをスクリーン印刷により塗布して焼
成して形成することが好ましいが、銅等の金属を用いて
もよい。この実施形態においては、基板11の裏面に
も、表面と同じ銀または銀パラジウムの厚膜電極19が
配置されている。更に、基板11の端面には、例えばニ
クロム等の薄膜金属をスパッタリングまたは真空蒸着で
形成した端面電極16が配置されている。
【0015】抵抗体15の上には、これを被覆する第1
保護膜17a及び第2保護膜17bからなる保護膜17
が配置されている。第1保護膜17aは、例えばガラス
層で構成することが好ましく、第2保護膜17bは例え
ば樹脂層で形成することが好ましい。なお、この保護膜
17は、上述したように2層で構成することなく、1層
で構成するようにしてもよい。電極31,16,19の
上には、ニッケルめっき層23a及び錫またははんだめ
っき層23bからなるめっき電極23が配置されてい
る。
【0016】上述した構成のチップ抵抗器においては、
基板11面からめっき電極23の表面までの高さが、基
板11面から保護膜17の表面までの高さよりも高い。
従って、いわゆるバルク実装対応の実装機を用いて実装
を行って、保護膜側が回路基板に対向する面となるよう
に実装されても、保護膜17の面と基板11との間に隙
間が生じるので、上述のチップ立ち等を防止し、バルク
実装対応の実装機に好適なチップ抵抗器を構成すること
が可能となる。
【0017】なお、滑らかな表面を有する絶縁物層を用
い、この上に抵抗体15及び電極13をそれぞれ金属薄
膜をスパッタリング等により堆積し、リソグラフィによ
り所定のパターンに形成することにより、厚膜技術では
困難な低TCRで高精度な抵抗値が得られるチップ抵抗
器を製作することができる。係る抵抗器においても、絶
縁物層31が厚い部分31aと薄い部分31bとを備え
ているので、めっき電極23の表面高さが、保護膜17
の表面高さより高くなるため、いわいるバルク実装対応
の実装機に用いることができる。尚、めっき電極表面が
保護膜表面よりも高いことが望ましいが、この高さは同
じであってもよい。
【0018】次に、本発明のチップ抵抗器の製造方法に
ついて、図2を参照しながら説明する。まず、図2
(a)に示すように、アルミナ等の絶縁性基板11を準
備する。図示の例では1個のチップ領域を示すが、実際
には多数のチップ抵抗器を一括して製造する多数個取り
の基板が用いられる。絶縁物層31はガラスペーストを
基板11の全面に塗布して、その後焼成することにより
形成する。
【0019】次に、図2(b)に示すように絶縁物層3
1に厚い部分31a及び薄い部分31bを形成する。こ
の場合、厚い部分31aと薄い部分31bとの間の領域
においては、抵抗体15と電極13との良好な接続状態
を達成するために、段差による急激な膜厚変化を避ける
ことが望ましい。本実施の形態では、厚い部分31aと
薄い部分31bとの間においては、連続的に絶縁物層3
1の厚さを変化させている。これにより、後に形成する
電極及び抵抗体を滑らかな曲面上に配置することがで
き、両者の良好な接続状態を形成することが可能とな
る。このような、絶縁物層の薄い部分31bの形成に際
して、連続的な膜厚変化を形成するには、例えば厚い部
分31aをレジスト膜でマスクすることにより、等方的
なウェットエッチングを用いることが望ましい。ウェッ
トエッチングによらずに、等方性のドライエッチングに
よっても可能である。また、図1及び図2において示す
例は、絶縁物層31のエッチングする領域と、抵抗体1
5を形成する領域とを、略同一の領域としているが、エ
ッチングする領域が抵抗体15を形成する領域とは異な
るものであっても、少なくとも抵抗体15を形成する部
分の一部が含まれていればよい。即ち、エッチングする
領域を抵抗体15を形成する領域よりも広くとっても狭
くとっても構わない。前者の場合には、電極13を厚い
部分31aから膜厚が減少していく領域にかけて抵抗体
15に到達するまで設けることを要する。後者の場合に
は、抵抗体15が厚い部分31aに及んで形成されるた
め、電極13は、かかる厚い部分31a上の抵抗体15
に少なくとも一部が重畳するように形成することを要す
る。更に、後者の場合に、エッチングする領域は、絶縁
物層31の略中心部分であることが望ましいが、側方に
偏っていても構わない。以上のように、どの領域にエッ
チングするかにかかわらず、電極13が形成される領域
においては、抵抗体15を形成する領域よりも厚い層厚
が確保できるようにすれば、本発明の効果を奏すること
ができる。なお、上記の例ではエッチングにより絶縁物
層31に層厚の厚い部分と薄い部分とを設ける例を示し
たが、電極部分の嵩上げだけを目的とする場合には、エ
ッチングした部分のガラスは残っていなくてもよい。
【0020】次に、図2(c)に示すように、ガラス層
のエッチングした薄い部分31bを含む領域に抵抗体1
5を配置する。この抵抗体15は、例えば酸化ルテニウ
ム等の厚膜抵抗体ペーストをスクリーン印刷により塗布
してそのパターンを形成し、これを焼成することにより
形成することができる。また、このような厚膜抵抗体を
用いずに金属薄膜をスパッタリングまたは蒸着等により
形成するようにしてもよい。この場合には、予めフォト
レジスト膜で抵抗体の開口部パターンを形成し、金属薄
膜をスパッタリングまたは蒸着により形成した後に、リ
フトオフによりフォトレジスト膜を除去することによ
り、薄膜抵抗体15を形成することができる。
【0021】次に、図2(d)に示すように、絶縁物層
の厚い部分31aに電極13を形成する。電極13は、
銀または銀パラジウムペーストをスクリーン印刷により
塗布し、高温で焼成することにより形成することができ
る。また、フォトレジスト膜に開口パターンを設け、金
属薄膜をスパッタリングまたは蒸着により被着した後
に、リフトオフによりフォトレジスト膜を除去すること
で、金属薄膜パターンを形成し、その上に銅めっき等で
電極13を形成することもできる。また、基板の裏面に
も上述と同様な手法により電極19を形成する。
【0022】次に、図2(e)に示すように、抵抗体を
被覆する第1保護膜17a及び第2保護膜17bをスク
リーン印刷等により形成する。例えば、第1保護膜17
aは、ガラスペーストをスクリーン印刷により塗布し
て、これを焼成することにより形成する。また、第2保
護膜17bは、樹脂ペーストを用い、スクリーン印刷に
より塗布してこれを加温硬化することにより形成する。
第1保護膜17aの形成後に、レーザトリミングにより
抵抗体15のトリミングを必要に応じて行う。
【0023】次に、以上の工程は多数個取りの基板に一
括して処理を行うものであるが、これをクラッキングま
たは切断により個々のチップ相当分に分割する。この分
割は、まずチップ区画の短手方向に沿って行われ、短冊
状に形成された一連のチップ相当分の各端面に端面電極
16を形成する。端面電極16は、短冊状に分割された
一連のチップ相当分をその端面が露出するように適当な
治具に装着し、真空蒸着またはスパッタリングにより金
属薄膜を被着することで形成する。
【0024】そして、バレルめっき等の電解めっきによ
り、電極13,16,19上にニッケルめっき層23a
及び錫またははんだめっき層23bを被着することで、
めっき電極23を形成する。これにより、図1に示すチ
ップ抵抗器が完成する。完成したチップ抵抗器は、図1
に示すようにめっき電極23の表面高さが保護膜17の
表面高さよりも高くなるので、いわゆるバルク実装に好
適な電極構造が得られる。
【0025】上述したように、抵抗体15を金属薄膜で
ガラス層31の上に形成することで、低TCRで高抵抗
値精度のチップ抵抗器を製作することができる。これ
は、抵抗体15の下地層として滑らかな表面を有するガ
ラス層を用いることで、アルミナ等の絶縁性基板11の
表面に存在する凹凸を著しく緩和し、抵抗体パターンの
不均一性及び膜厚の不均一性が大幅に緩和されるためと
考えられる。従って、係る製造方法により薄膜チップ抵
抗器を製作することで、低TCRで高精度なチップ抵抗
器を容易に製作することが可能になる。
【0026】なお、上記実施形態においては、絶縁性基
板の表面および裏面に電極を設け、チップ抵抗器が表向
きにも裏向きにも実装可能な例について説明したが、基
板表面のみに電極を設け、裏向きにのみ実装するいわゆ
るフィレットレス実装にも本発明の趣旨の適用が可能で
ある。
【0027】また、上述した実施形態においては、絶縁
物層としてガラス層を用いる例について説明したが、ガ
ラス層に代えてセラミック層としてもよく、またガラス
とセラミックの混合層としてもよい。これにより基板や
電極との密着性及び絶縁膜の保形性の双方を確保でき
る。更に、TiO,SiNまたはSixNy,SiO
を含むSiOn,HfO,Al,AlN等の
材料を用いてもよく、形成方法としては、塗布法、加熱
焼成法、スパッタ法、CVD法等がある。
【0028】これまで本発明の一実施形態について説明
したが、本発明は上述の実施形態に限定されず、その技
術的思想の範囲内において種々異なる形態にて実施され
てよいことは言うまでもない。
【0029】
【発明の効果】本発明によれば、従来のチップ抵抗器に
比べて、めっき電極の表面の高さを、保護膜の表面の高
さに対して相対的に高くすることができ、回路基板への
実装の確実性が高まる。
【図面の簡単な説明】
【図1】本発明の実施形態におけるチップ抵抗器の全体
構成を示す断面図である。
【図2】上記チップ抵抗器の製造工程を示す図である。
【図3】従来のチップ抵抗器について、(a)は全体構
成を示す断面図であり、(b)は保護膜側が表向きに実
装され、(c)は保護膜側が回路基板に向いて裏向きに
実装され、(d)はいわゆるチップ立ちを起こした状態
をそれぞれ示した図である。
【符号の説明】
11 絶縁性基板 13,16,19 電極 15 抵抗体 17a,17b,17 保護膜 23a,23b,23 めっき電極 31 絶縁物層(ガラス層) 31a 絶縁物層の厚い部分 31b 絶縁物層の薄い部分

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性の基板と、該基板の表面に形成さ
    れた絶縁層と、該絶縁層の上側に形成された抵抗体及び
    電極と、前記抵抗体を保護するための保護膜と、前記電
    極上に形成されためっき電極と、を備え、前記絶縁層の
    厚さは、前記電極を形成する電極形成部分が、前記抵抗
    体を形成する抵抗体形成部分よりも厚いことを特徴とす
    るチップ抵抗器。
  2. 【請求項2】 前記めっき電極の表面の高さが、前記保
    護膜の表面の高さより高いことを特徴とする請求項1記
    載のチップ抵抗器。
  3. 【請求項3】 前記基板の裏面側に形成された裏面電極
    と、前記電極と前記裏面電極とを導通させる側面電極
    と、を備えることを特徴する請求項1記載のチップ抵抗
    器。
  4. 【請求項4】 前記電極形成部分と前記抵抗体形成部分
    との間は、前記絶縁層の厚さを連続的に変化させたこと
    を特徴とする請求項1記載のチップ抵抗器。
  5. 【請求項5】 絶縁性の基板と、該基板の表面に形成さ
    れた絶縁層と、該絶縁層の上側に形成された抵抗体及び
    電極と、前記抵抗体を保護するための保護膜と、前記電
    極上に形成されためっき電極と、を備えたチップ抵抗器
    の製造方法において、前記絶縁層における前記抵抗体を
    形成する部分の少なくとも一部を含む領域をエッチング
    加工する工程を含むことを特徴とするチップ抵抗器の製
    造方法。
JP2001222151A 2001-07-23 2001-07-23 チップ抵抗器およびその製造方法 Pending JP2003037001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001222151A JP2003037001A (ja) 2001-07-23 2001-07-23 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001222151A JP2003037001A (ja) 2001-07-23 2001-07-23 チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003037001A true JP2003037001A (ja) 2003-02-07

Family

ID=19055692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001222151A Pending JP2003037001A (ja) 2001-07-23 2001-07-23 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003037001A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068503A (ja) * 2001-08-30 2003-03-07 Koa Corp チップ抵抗器
JP2011171596A (ja) * 2010-02-19 2011-09-01 Mitsubishi Materials Corp 薄膜サーミスタ素子
JP2020047910A (ja) * 2018-09-17 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品及びその製造方法
JP2022023781A (ja) * 2020-07-27 2022-02-08 禾伸堂企業股▲ふん▼有限公司 高電力抵抗器及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068503A (ja) * 2001-08-30 2003-03-07 Koa Corp チップ抵抗器
JP2011171596A (ja) * 2010-02-19 2011-09-01 Mitsubishi Materials Corp 薄膜サーミスタ素子
JP2020047910A (ja) * 2018-09-17 2020-03-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子部品及びその製造方法
US10861625B2 (en) 2018-09-17 2020-12-08 Samsung Electro-Mechanics Co Ltd Electronic component and manufacturing method thereof
JP2022023781A (ja) * 2020-07-27 2022-02-08 禾伸堂企業股▲ふん▼有限公司 高電力抵抗器及びその製造方法

Similar Documents

Publication Publication Date Title
JP5225598B2 (ja) 電子部品およびその製造法
JP2003037001A (ja) チップ抵抗器およびその製造方法
JP2836303B2 (ja) 角形チップ抵抗器およびその製造方法
JPH11204315A (ja) 抵抗器の製造方法
JP4707890B2 (ja) チップ抵抗器およびその製造方法
JP3825576B2 (ja) チップ抵抗器の製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
JP2004079811A (ja) チップ電子部品及びその製造方法
JP2022012055A (ja) 抵抗器
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
JP2002353001A (ja) 厚膜型チップ抵抗器
JPH0969406A (ja) 角形薄膜チップ抵抗器の製造方法
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2000182873A (ja) チップインダクタの製造方法およびチップインダクタ
JP2000348914A (ja) ネットワーク電子部品
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP2002299102A (ja) チップ抵抗器
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP4707895B2 (ja) チップ抵抗器
JP3172673B2 (ja) チップ抵抗器の製造方法
JPH05234702A (ja) 角形チップ抵抗器およびその製造方法およびそのテーピング部品連
JP2002343601A (ja) チップ抵抗器およびその製造方法
JPH10163002A (ja) チップ型電子部品とその製造方法