JP2004079811A - チップ電子部品及びその製造方法 - Google Patents

Abstract

【課題】一対の追加電極層を備えても、表面電極層と基板上の回路との間の導電率の低下を防ぐことができるチップ電子部品を提供する。
【解決手段】一対の側面電極層１３，１３の一部とオーバーコート９，１１の両端部との間にそれぞれ形成された一対の凹部を埋めるように表面電極層５，５の上に導電性ペーストを用いて一対の表面電極層５，５よりも低い導電率を有する一対の追加電極層１５，１５を形成する。一対の追加電極層１５，１５は、それぞれ一対の表面電極層５，５の表面に一対の薄膜被覆電極層２１，２１が接触する接触面５ａ，５ａを残すように形成する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、チップ電子部品及びその製造方法に関するものである。
【０００２】
【従来の技術】
チップ抵抗器等のチップ電子部品として、絶縁基板と、絶縁基板の基板表面の両端に形成された一対の表面電極層及び一対の表面電極層に一部が重なるように絶縁基板の両側面に沿って形成された一対の側面電極層と、一対の表面電極層と端部が重なるように形成された抵抗器等の電気素子と、電気素子の表面を覆う絶縁材料からなるオーバーコートとを備えたものが知られている。このようなチップ電子部品では、側面電極層の端部とオーバーコートの端部との間に凹部または段差部が形成されることになる。そのため、チップ電子部品を真空吸着器の吸着ノズルで吸着して回路基板に実装しようとする際に、この凹部または段差部の存在が吸着ノズルによる吸着を阻害し、実装前にチップ電子部品が落下してしまう問題があった。また、このようなチップ電子部品を多層回路基板の内層基板上に配置して多層回路基板を形成すると、多層回路基板を構成する複数枚の基板を積層して圧縮する際に加わる加圧力が、チップ電子部品の厚み方向に突出しているオーバーコートに集中して加わりチップ電子部品の絶縁基板中央部にクラックが入ったり、最悪の場合には絶縁基板が折れる問題があった。
【０００３】
そこで、特許第２５３５４４１号公報及び国際公開ＷＯ９７／５００９５号公報に示すように、一対の側面電極層の一部とオーバーコートの両端部との間にそれぞれ形成された一対の凹部または段差を埋めるように表面厚膜電極層の上に導電性ペーストを用いて一対の追加電極層を形成することが提案された。これにより、薄膜被覆電極層の表面とオーバーコートの表面とにより基板表面側に形成される部品表面が平坦になり、前述した問題を解決することができる。
【０００４】
【発明が解決しようとする課題】
近年では、このようなチップ電子部品においては、Ａｇ，Ｐｄ−ガラスペーストを用いて一対の表面電極層を形成し、側面電極層及び追加電極層をＡｇ−樹脂ペーストを用いて形成することが多い。このような材質を採用すると側面電極層及び追加電極層を焼成する際に加えられる焼成温度を下げることができるので、加熱による電気素子の電気的な特性の変化を阻止することができるからである。そして、通常、この種のチップ電子部品は、側面電極層及び追加電極層を覆うように半田メッキ等の一対の薄膜被覆電極層を形成して、この薄膜被覆電極層と回路基板上の回路パターンとを半田で接続して、チップ電子部品を回路基板上に配置する。しかしながら、このような材質においては、Ａｇ−樹脂ペーストがＡｇ，Ｐｄ−ガラスペーストに比べて導電率が低いため、追加電極層の存在により表面電極層と基板上の回路との間の導電率が低下するという問題があった。
【０００５】
本発明の目的は、一対の追加電極層を備えても、表面電極層と基板上の回路との間の導電率の低下を防ぐことができるチップ電子部品及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明が改良の対象とするチップ電子部品は、絶縁性材料からなる絶縁基板と、絶縁基板上に形成された一対の厚膜電極及び電気素子と、電気素子の表面を覆う絶縁材料からなるオーバーコートと、一対の追加電極層と、一対の追加電極層及び一対の側面電極層を覆う一対の薄膜被覆電極層とを具備している。一対の厚膜電極は、絶縁基板の基板表面の両端に形成された一対の表面電極層及び一対の表面電極層に一部が重なるように絶縁基板の両側面に沿って形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の側面電極層を少なくとも含んで、導電性ペーストを用いて形成されている。電気素子は、一対の表面電極層のそれぞれの一方の端部に重なるように基板表面上に厚膜形成技術により形成されている。一対の追加電極層は、一対の側面電極層の一部とオーバーコートの両端部との間にそれぞれ形成された一対の凹部を埋めるように表面電極層の上に導電性ペーストを用いて形成され且つ一対の表面電極層よりも低い導電率を有している。なお、ここでいう薄膜被覆電極層とは、薄膜形成技術を用いて形成する電極層であり、メッキ、スパッタリング、真空蒸着等を含むものである。本発明では、一対の追加電極層を、それぞれ一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の表面電極層上に形成する。本発明のように、一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の追加電極層を形成すれば、側面電極層及び追加電極層を表面電極層より導電率の低い材質を用いて形成しても、表面電極層と薄膜被覆電極層とが接触することにより、表面電極層と基板上の回路との間の導電率の低下を防ぐことができる。例えば、Ａｇ，Ｐｄ−ガラスペーストを用いて表面電極層を形成し、焼成による電気素子の電気的特性変化の阻止を図るために、Ａｇ，Ｐｄ−ガラスペーストより導電率の低いＡｇ−樹脂ペーストを用いて側面電極層及び追加電極層を形成しても、表面電極層と基板上の回路との間の導電率の低下を有効に防ぐことができる。
【０００７】
厚膜電極は、絶縁基板の基板裏面の一対の表面電極層と対向する位置に導電性ペーストを用いて形成された一対の裏面電極層を更に含んでもよい。この場合、一対の側面電極層は、それぞれ対応する表面電極層及び裏面電極層のそれぞれに一部が重なるように形成すればよい。このようにすれば、チップ電子部品を強固且つ確実に回路基板に装着できる。
【０００８】
接触面は、一対の表面電極層上の側面電極層側に形成するのが好ましい。このようにすれば、追加電極層をオーバーコートに接触させて形成することができ、追加電極層を容易に形成することができる。
【０００９】
厚膜電極を一対の表面電極層のみから構成してもよい。この場合、一対の追加電極層は、一対の表面電極層とオーバーコートの両端部との間に形成された一対の段差を小さくするように形成することになる。この一対の追加電極層も、それぞれ一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の表面電極層上に形成する。また、接触面は、一対の表面電極層の他方の端部側に形成すればよい。このようにすれば、厚膜電極の形成が容易になり、チップ電子部品の製造コストを下げることができる。
【００１０】
追加電極層を形成する場合に、薄膜被覆電極層の表面とオーバーコートの表面とにより基板表面側に形成される部品表面を、できるだけ平坦な状態に近付ければ、チップ電子部品を吸着ノズルで吸着する際の吸着性をより高めることができる。
【００１１】
また、薄膜被覆電極層の表面をオーバーコートの表面より突出させるように追加電極層を形成すれば、多層回路基板を形成する際にチップ電子部品に加わる力が絶縁基板の両端に分散されることになって、電気素子が形成される部分に加わる力を小さくすることができ、チップ電子部品の特性の変化を確実に抑制することができる。
【００１２】
本発明の思想は、電極部を厚膜電極により形成するチップ抵抗器にも当然にして適用することができる。また本発明はチップ電子部品の製造方法としても特定することができる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明のチップ電子部品及びその製造方法の実施の形態の一例を詳細に説明する。図１は本発明のチップ電子部品をチップ抵抗器に適用した場合の実施の形態の断面図である。また、図２は図１の実施の形態を製造する場合の各工程を示す工程図である。なお図２の工程図は、理解を容易にするために１個の部品のみを示してあるが、実際には大きな絶縁基板を用いて１回の製造工程で多数の部品を製造している。また図２の工程図においては、断面を示すハッチングの表記を示さずに、その工程で形成される部分にのみハッチングを付してある。ここで図２の工程図を用いてチップ抵抗器の製造方法を説明しながら図１のチップ抵抗器の構造を説明する。
【００１４】
図１及び図２において、符号１で示された部材はセラミック基板からなる絶縁基板である。実際には図２に示された絶縁基板１は、基板表面または基板裏面に升目状にＶ字溝が形成された大型の多数個取り用の基板の一部をなしている。
【００１５】
最初に、図２（Ｂ）に示すように、絶縁基板１の基板裏面１ａの両端部に一対の導電性ペーストを用いてスクリーン印刷により一対の裏面電極層３，３が形成される。一対の裏面電極層３，３は、絶縁基板１の長手方向に沿う幅寸法がほぼ等しくなっている。導電性ペーストとしては、Ａｇの粉末を含有するガラスペースト（メタルグレーズペースト）が用いられている。裏面電極層３，３を形成するために、この導電性ペーストを用いて絶縁基板１の裏面１ａ上に裏面電極層３，３のパターンを印刷し、約８５０℃の温度で焼成する。
【００１６】
次に、絶縁基板１の基板表面１ｂの両端部に一対の表面電極層５，５を形成する。表面電極層５，５は、ＡｇとＰｄの混合粉末をガラスペーストに混練して作ったＡｇ，Ｐｄ−ガラスペースト（メタルグレーズペースト）を用いて、裏面電極層３，３と同様の条件で形成されている。
【００１７】
次に、図２（Ｃ）に示すように、基板表面１ｂの両端部に形成された表面電極層５，５の端部５ｂ，５ｂに重なるようにして抵抗体７を形成する。抵抗体７はチップ抵抗器の電気素子となるものである。抵抗体７はスクリーン印刷法等の厚膜形成技術を用いて形成される。具体的には、ガラスをバインダとして酸化ルテニウム等の金属酸化物を主成分とする抵抗体ガラスペーストを用いて抵抗体７を形成した。抵抗体７は抵抗体ガラスペーストを印刷形成後平均８５０℃の温度で焼成して形成した。
【００１８】
次に、図２（Ｄ）に示すように、抵抗体７の表面に第１のオーバーコート９を形成する。この第１のオーバーコート９はガラス材料からなる絶縁ペースト材料を用いて形成されている。第１のオーバーコートは、抵抗体７を全体に覆っており、ペーストの印刷形成後に約６５０℃の温度で焼成して形成されている。次に、抵抗値調整のために、第１のオーバーコートの上から抵抗体７の所定位置にレーザーが照射されて、抵抗体７の一部に図示しないトリミング溝が形成される。なお抵抗値の調整が不要であれば、特にトリミング溝の形成は不要である。そしてその場合には、後に説明する第２のオーバーコートも不要である。第１のオーバーコート９の厚みは、５μｍ〜８μｍであった。
【００１９】
次に、図２（Ｅ）に示すように、第１のオーバーコート９の上に第２のオーバーコート１１をエポキシ樹脂やエポキシフェノール樹脂等の熱硬化性樹脂からなる絶縁ペースト材料を用いて形成する。第２のオーバーコート１１は、第１のオーバーコート９を全体的に覆うように形成されている。この絶縁ペースト材料の硬化温度は、約２８０℃である。第２のオーバーコート１１の厚みは、１０μｍ〜１５μｍであった。この実施の形態では、第１及び第２のオーバーコート９及び１１により、絶縁材料からなるオーバーコートが構成されている。
【００２０】
次に、図２（Ｆ）に示すように、追加電極層１５，１５を表面電極層５の上に形成する。追加電極層１５，１５は、エポキシ樹脂やエポキシフェノール樹脂等の熱硬化性樹脂にＡｇの粉末を混練して作成したレジン系の樹脂銀（Ａｇ−樹脂ペースト）を印刷法によりオーバーコートに一部が重なるようにパターンを形成し、その後約２００℃の温度で焼成して形成した。これにより、追加電極層１５は、表面電極層５よりも低い導電率を有することになる。なお追加電極層１５，１５を形成するために用いるＡｇ−樹脂ペーストの粘度または追加電極層１５，１５の厚みは、オーバーコート１１の表面と追加電極層１５，１５の表面との間に形成される段差が、実質的になくなるか、またはオーバーコート１１の表面を基準にして±５μｍ〜±１５μｍの範囲内に入る程度に定める。必要であれば、追加電極層１５，１５を２層構造以上の複数層構造にしてもよい。その場合には、最初の充填作業で樹脂銀を加熱乾燥させた後に、更にその上に樹脂銀を塗布して層を形成する。そして複数の層を１回の焼成作業で焼成すればよい。特に図３に示すように、追加電極層の厚みを、その表面がオーバーコート１１の表面よりも少し突出するようにすると、多層回路基板の内層中にこのチップ抵抗器が配置された場合でも、多層回路基板の製造時に加わる加圧力がチップ抵抗器の両端側に分散されることになり、抵抗体７が形成されている部分に外部から加えられる力が集中することがなくなって、抵抗体７の抵抗値が大きく変化するのを阻止することができる。チップ抵抗器の吸着ノズルによる吸着性に影響を与えることなく、この効果を得るために必要な追加電極層１５，１５の突出寸法は５μｍ〜１５μｍ程度である。
【００２１】
また、追加電極層１５，１５は、一対の表面電極層５，５上において、後に形成する側面電極層１３，１３側の部分を露出させるように形成する。この露出させる部分は、側面電極層１３を形成した後でも露出部分が残る大きさを有している。
【００２２】
次に、図２（Ｇ）に示すように、絶縁基板１の端面にＡｇの粉末をエポキシ樹脂やエポキシフェノール樹脂に混練して作成したＡｇ−樹脂ペーストを塗布した後、焼成を行って一対の側面電極層１３，１３を形成する。側面電極層１３も追加電極層１５と同様に表面電極層５よりも低い導電率を有している。このように側面電極層１３及び追加電極層１５をＡｇ−樹脂ペーストで形成すると、焼成する際に加えられる焼成温度を下げることができるので、加熱による抵抗体７の電気的な特性の変化を阻止することができる。一対の側面電極層１３，１３の一方の端部１３ａは絶縁基板１の表面に形成されている表面電極層５，５上の露出部分に一部が重なり且つ追加電極層１５，１５に接触させないように形成されており、また他方の端部１３ｂは絶縁基板１の裏面に形成されている裏面電極層３，３に一部が重なるように形成されている。これにより、表面電極層５，５上には、後の工程で形成される薄膜被覆電極層２１と接触する接触面５ａが形成されることになる。言い換えるならば、一対の追加電極層１５，１５は、それぞれ一対の表面電極層５，５の表面に一対の薄膜被覆電極層２１，２１が接触する接触面５ａ，５ａを残すように一対の表面電極層５，５上に形成されることになる。電極層１３及び１５の上に重なる側面電極層１３の端部１３ａ及び１３ｂの厚みは約２０μｍである。本実施の形態では、一対の表面電極層５，５と一対の裏面電極層３，３と一対の側面電極層１３，１３とにより、一対の厚膜電極がそれぞれ形成されている。
【００２３】
次に、図２（Ｈ）に示すように、裏面電極層３、表面電極層５、側面電極層１３及び追加電極層１５を覆うニッケルメッキ層１７と、ニッケルメッキ層１７を全体的に覆う半田メッキ層１９とをメッキ技術（薄膜形成技術）により形成する。このニッケルメッキ層１７と半田メッキ層１９とにより薄膜被覆電極層２１が形成されている。これにより、薄膜被覆電極層２１は、表面電極層５の接触面５ａに接触することになる。また薄膜被覆電極層２１と厚膜電極とにより、電極部が構成されている。厚膜電極層と比べて薄膜電極層の厚みは、１／１００以下であるため、薄膜被覆電極層２１の存在が、追加電極層１５，１５を設けることにより得られる効果を実質的に害することにはならない。なお、側面電極層１３の端部とオーバーコート９，１１の端部との間に形成された凹部を追加電極層１５，１５が埋めているため、これによって凹部内にメッキ液が浸入することを阻止し、メッキ液の影響により、抵抗体７の抵抗値が変化するのを有効に阻止している。
【００２４】
上述した形成方法により形成されたチップ抵抗器では、薄膜被覆電極層２１の表面と第２のオーバーコート１１との表面とにより基板表面１ｂに形成される部品表面がほぼ平坦になっている。これにより、チップ抵抗器を吸着機の吸着ノズルで吸着して回路基板に実装する場合に吸着が良好になり、チップ抵抗器を回路基板上に実装前にチップ抵抗器が落下することがなくなる。また、本実施の形態では、一対の表面電極層５，５の表面に一対の薄膜被覆電極層２１，２１が接触する接触面５ａ，５ａを残すように一対の追加電極層１５，１５を形成しているので、Ａｇ，Ｐｄ−ガラスペーストを用いて表面電極層５，５を形成し、Ａｇ，Ｐｄ−ガラスペーストより導電率の低いＡｇ−樹脂ペーストを用いて側面電極層１３，１３及び追加電極層１５，１５を形成しても、一対の表面電極層５，５と一対の薄膜被覆電極層２１，２１とが直接接触するため、表面電極層５，５と基板上の回路との間の導電率の低下を有効に防ぐことができる。
【００２５】
図３は図１のチップ抵抗器の変形例に相当する他の実施の形態の断面図である。図３に示したチップ抵抗器では、追加電極層３５の厚みが図１に示すチップ抵抗器の追加電極層１５の厚みよりも厚くなっている。図１に示した追加電極層１５の厚みは、薄膜被覆電極層２１の表面と第２のオーバーコート１１との表面とにより基板表面に形成される部品表面がほぼ平坦になるように決められていた。これに対して、図３に示したチップ抵抗器の追加電極層３５は、薄膜被覆電極層４１を第２のオーバーコート１１の表面から突出させるように厚みが定められている。
【００２６】
図４及び図５は他の実施の形態のチップ抵抗器の断面図である。なお図１に示した部材と同様の部材には、図１に付した符号と同じ符号を付して説明を省略する。図４及び図５に示したチップ抵抗器が図１に示したチップ抵抗器と異なる点は、側面電極層の構造及び形成方法である。図１に示したチップ抵抗器の側面電極層１３は金属−樹脂ペーストを用いて形成されている。これに対して図４及び図５に示したチップ抵抗器の側面電極層４３，４３はニクロム層４３ａ及び銅層４３ｂをスパッタリングや蒸着等の薄膜形成技術により形成している。ニクロム層４３ａは絶縁基板１の側面１ｃと、裏面電極層３３と、表面電極層３５と間の固着力を高め、銅層４３ｂは導電性を高めるために使用されている。また図４に示した側面電極層４３，４３は裏面電極層３３を完全に覆い、且つ表面電極層３５の露出部分の一部を覆うように形成されている。これにより、一対の追加電極層４５，４５は、一対の表面電極層３５，３５とオーバーコート１１，１９の両端部との間に形成された一対の段差を小さくするように形成することになる。また、一対の追加電極層４５，４５は、それぞれ一対の表面電極層３５，３５の表面に一対の半田メッキ層からなる薄膜被覆電極層２１，２１が接触する接触面３５ａ，３５ａを残すように一対の表面電極層３５，３５上に形成されている。追加電極層４５の形成方法は、前の実施の形態と同じである。
【００２７】
図５に示すチップ抵抗器は、裏面電極層を有しておらず、図４に示すチップ抵抗器の側面電極層４３，４３は基板１の裏面１ａの端部上に直接形成されている。
【００２８】
上記の実施の形態は、本発明をチップ抵抗器に適用したものであるが、本発明はチップコンデンサ、チップインダクタ、抵抗体及びコンデンサ等の複数種類の電気素子が形成されたチップ複合電子部品等にも当然にして適用されるものである。
【００２９】
【発明の効果】
本発明によれば、一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の追加電極層を形成するので、一対の追加電極層を表面電極層より導電率の低い材質を用いて形成しても、一対の表面電極層と一対の薄膜被覆電極層とが接触することにより、表面電極層と基板上の回路との間の導電率の低下を防ぐことができる。
【図面の簡単な説明】
【図１】本発明のチップ電子部品をチップ抵抗器に適用した場合の実施の形態の断面図である。
【図２】（Ａ）〜（Ｈ）は、図１の実施の形態を製造する場合の工程を示す工程図である。
【図３】本発明のチップ電子部品をチップ抵抗器に適用した場合の他の実施の形態の断面図である。
【図４】本発明のチップ電子部品をチップ抵抗器に適用した場合の他の実施の形態の断面図である。
【図５】本発明のチップ電子部品をチップ抵抗器に適用した場合の更に他の実施の形態の断面図である。
【符号の説明】
１　絶縁基板
３　裏面電極層
５　表面電極層
５ａ　接触面
９，１１　オーバーコート
１３　側面電極層
１５　追加電極層

Claims (12)

1. 絶縁性材料からなる絶縁基板と、
   前記絶縁基板の基板表面の両端に形成された一対の表面電極層及び前記一対の表面電極層に一部が重なるように前記絶縁基板の両側面に沿って形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の側面電極層を少なくとも含んで、導電性ペーストを用いて形成された一対の厚膜電極と、
   前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に厚膜形成技術により形成された電気素子と、
   前記電気素子の表面を覆う絶縁材料からなるオーバーコートと、
   前記一対の側面電極層の前記一部と前記オーバーコートの両端部との間にそれぞれ形成された一対の凹部を埋めるように前記表面電極層の上に導電性ペーストを用いて形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の追加電極層と、
   前記一対の追加電極層及び前記一対の側面電極層を覆う一対の薄膜被覆電極層とを具備するチップ電子部品において、
   前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対の薄膜被覆電極層が接触する接触面を残すように前記一対の表面電極層上に形成されているチップ電子部品。
2. 前記厚膜電極は、前記絶縁基板の基板裏面の前記一対の表面電極層と対向する位置に導電性ペーストを用いて形成された一対の裏面電極層を更に含み、前記一対の側面電極層は、それぞれ対応する前記表面電極層及び裏面電極層のそれぞれに一部が重なるように形成されている請求項１に記載のチップ電子部品。
3. 前記接触面は、前記一対の表面電極層上の前記側面電極層側に形成されている請求項１または２に記載のチップ電子部品。
4. 絶縁性材料からなる絶縁基板と、
   前記絶縁基板の基板表面の両端に導電性ペーストを用いて形成された一対の表面電極層と、
   前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に厚膜形成技術により形成された電気素子と、
   前記電気素子の表面を覆う絶縁材料からなるオーバーコートと、
   前記一対の表面電極層を覆う一対の薄膜被覆電極層とを具備するチップ電子部品において、
   前記一対の表面電極層と前記オーバーコートの両端部との間に形成された一対の段差を小さくするように前記表面電極層の表面上に導電性ペーストを用いて形成された一対の追加電極層を更に備えているチップ電子部品。
5. 前記一対の追加電極層は、前記一対の表面電極層よりも低い導電率を有しており、
   前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対の薄膜被覆電極層が接触する接触面を残すように前記一対の表面電極層上に形成されている請求項４に記載のチップ電子部品。
6. 前記接触面は、前記一対の表面電極層の他方の端部側に形成されている請求項５に記載のチップ電子部品。
7. 前記表面電極層は、Ａｇ，Ｐｄ−ガラスペーストを用いて形成されており、前記側面電極層及び追加電極層は、Ａｇ−樹脂ペーストを用いて形成されている請求項１〜６のいずれか１つに記載のチップ電子部品。
8. 前記追加電極層は、前記薄膜被覆電極層の表面と前記オーバーコートの表面とにより前記基板表面側に形成される部品表面を、できるだけ平坦にするように形成されている請求項１〜７のいずれか１つに記載のチップ電子部品。
9. 前記追加電極層は、前記薄膜被覆電極層の表面を前記オーバーコートの表面より突出させるように形成されている請求項１〜７のいずれか１つに記載のチップ電子部品。
10. セラミック材料からなる絶縁基板と、
    前記絶縁基板の基板表面の両端に形成された一対の表面電極層及び前記一対の表面電極層に一部が重なるように前記絶縁基板の両側面に沿って形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の側面電極層を少なくとも含んで、導電性ペーストを用いて形成された一対の厚膜電極と、
    前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に抵抗体ペーストを用いて形成された抵抗体と、
    前記抵抗体の表面を覆う絶縁材料からなるオーバーコートと、
    前記一対の側面電極層の前記一部と前記オーバーコートの両端部との間にそれぞれ形成された一対の凹部を埋めるように前記表面厚膜電極層の上に導電性ペーストを用いて形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の追加電極層と、
    前記一対の追加電極層及び前記一対の側面電極層を覆う一対のメッキ層とを備えたチップ抵抗器において、
    前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対のメッキ層が接触する接触面を残すように前記一対の表面電極層上に形成されているチップ抵抗器。
11. セラミック材料からなる絶縁基板と、
    前記絶縁基板の基板表面の両端に導電性ペーストを用いて形成された一対の表面電極層と、
    前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に抵抗体ペーストを用いて形成された抵抗体と、
    前記抵抗体の表面を覆う絶縁材料からなるオーバーコートと、
    前記一対の表面電極層を覆う一対のメッキ層とを備えたチップ抵抗器において、
    前記一対の表面電極層と前記オーバーコートの両端部との間に形成された一対の段差を小さくするように前記表面電極層の表面上に導電性ペーストを用いて形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の追加電極層を更に備え、
    前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対のメッキ層が接触する接触面を残すように前記一対の表面電極層上に形成されているチップ抵抗器。
12. 絶縁性材料からなる絶縁基板の基板表面の両端に形成された一対の表面電極層を少なくとも含んで、金属ガラスペーストを用いて一対の厚膜電極を形成し、
    前記一対の表面電極層と端部が重なるように前記基板表面上に厚膜形成技術により電気素子を形成し、
    前記電気素子の表面を覆う絶縁材料からなるオーバーコートを形成し、
    前記一対の表面電極層の他方の端部と前記オーバーコートの端部との間に形成された一対の凹部または段差部を埋めるように前記表面厚膜電極層の上に金属樹脂ペーストを用いて一対の追加電極層を形成し、
    前記一対の厚膜電極をそれぞれ覆う一対の薄膜被覆電極層とを形成するチップ電子部品の製造方法であって、
    前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対の薄膜被覆電極層が接触する接触面を残すように前記一対の表面電極層上に形成するチップ電子部品の製造方法。

Images