JP2004079811A - Chip electronics component and its fabricating process - Google Patents
Chip electronics component and its fabricating process Download PDFInfo
- Publication number
- JP2004079811A JP2004079811A JP2002238556A JP2002238556A JP2004079811A JP 2004079811 A JP2004079811 A JP 2004079811A JP 2002238556 A JP2002238556 A JP 2002238556A JP 2002238556 A JP2002238556 A JP 2002238556A JP 2004079811 A JP2004079811 A JP 2004079811A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- electrode layers
- surface electrode
- electrode layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000010409 thin film Substances 0.000 claims abstract description 34
- 239000010408 film Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims 2
- 238000010304 firing Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004898 kneading Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、チップ電子部品及びその製造方法に関するものである。
【0002】
【従来の技術】
チップ抵抗器等のチップ電子部品として、絶縁基板と、絶縁基板の基板表面の両端に形成された一対の表面電極層及び一対の表面電極層に一部が重なるように絶縁基板の両側面に沿って形成された一対の側面電極層と、一対の表面電極層と端部が重なるように形成された抵抗器等の電気素子と、電気素子の表面を覆う絶縁材料からなるオーバーコートとを備えたものが知られている。このようなチップ電子部品では、側面電極層の端部とオーバーコートの端部との間に凹部または段差部が形成されることになる。そのため、チップ電子部品を真空吸着器の吸着ノズルで吸着して回路基板に実装しようとする際に、この凹部または段差部の存在が吸着ノズルによる吸着を阻害し、実装前にチップ電子部品が落下してしまう問題があった。また、このようなチップ電子部品を多層回路基板の内層基板上に配置して多層回路基板を形成すると、多層回路基板を構成する複数枚の基板を積層して圧縮する際に加わる加圧力が、チップ電子部品の厚み方向に突出しているオーバーコートに集中して加わりチップ電子部品の絶縁基板中央部にクラックが入ったり、最悪の場合には絶縁基板が折れる問題があった。
【0003】
そこで、特許第2535441号公報及び国際公開WO97/50095号公報に示すように、一対の側面電極層の一部とオーバーコートの両端部との間にそれぞれ形成された一対の凹部または段差を埋めるように表面厚膜電極層の上に導電性ペーストを用いて一対の追加電極層を形成することが提案された。これにより、薄膜被覆電極層の表面とオーバーコートの表面とにより基板表面側に形成される部品表面が平坦になり、前述した問題を解決することができる。
【0004】
【発明が解決しようとする課題】
近年では、このようなチップ電子部品においては、Ag,Pd−ガラスペーストを用いて一対の表面電極層を形成し、側面電極層及び追加電極層をAg−樹脂ペーストを用いて形成することが多い。このような材質を採用すると側面電極層及び追加電極層を焼成する際に加えられる焼成温度を下げることができるので、加熱による電気素子の電気的な特性の変化を阻止することができるからである。そして、通常、この種のチップ電子部品は、側面電極層及び追加電極層を覆うように半田メッキ等の一対の薄膜被覆電極層を形成して、この薄膜被覆電極層と回路基板上の回路パターンとを半田で接続して、チップ電子部品を回路基板上に配置する。しかしながら、このような材質においては、Ag−樹脂ペーストがAg,Pd−ガラスペーストに比べて導電率が低いため、追加電極層の存在により表面電極層と基板上の回路との間の導電率が低下するという問題があった。
【0005】
本発明の目的は、一対の追加電極層を備えても、表面電極層と基板上の回路との間の導電率の低下を防ぐことができるチップ電子部品及びその製造方法を提供することにある。
【0006】
【課題を解決するための手段】
本発明が改良の対象とするチップ電子部品は、絶縁性材料からなる絶縁基板と、絶縁基板上に形成された一対の厚膜電極及び電気素子と、電気素子の表面を覆う絶縁材料からなるオーバーコートと、一対の追加電極層と、一対の追加電極層及び一対の側面電極層を覆う一対の薄膜被覆電極層とを具備している。一対の厚膜電極は、絶縁基板の基板表面の両端に形成された一対の表面電極層及び一対の表面電極層に一部が重なるように絶縁基板の両側面に沿って形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の側面電極層を少なくとも含んで、導電性ペーストを用いて形成されている。電気素子は、一対の表面電極層のそれぞれの一方の端部に重なるように基板表面上に厚膜形成技術により形成されている。一対の追加電極層は、一対の側面電極層の一部とオーバーコートの両端部との間にそれぞれ形成された一対の凹部を埋めるように表面電極層の上に導電性ペーストを用いて形成され且つ一対の表面電極層よりも低い導電率を有している。なお、ここでいう薄膜被覆電極層とは、薄膜形成技術を用いて形成する電極層であり、メッキ、スパッタリング、真空蒸着等を含むものである。本発明では、一対の追加電極層を、それぞれ一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の表面電極層上に形成する。本発明のように、一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の追加電極層を形成すれば、側面電極層及び追加電極層を表面電極層より導電率の低い材質を用いて形成しても、表面電極層と薄膜被覆電極層とが接触することにより、表面電極層と基板上の回路との間の導電率の低下を防ぐことができる。例えば、Ag,Pd−ガラスペーストを用いて表面電極層を形成し、焼成による電気素子の電気的特性変化の阻止を図るために、Ag,Pd−ガラスペーストより導電率の低いAg−樹脂ペーストを用いて側面電極層及び追加電極層を形成しても、表面電極層と基板上の回路との間の導電率の低下を有効に防ぐことができる。
【0007】
厚膜電極は、絶縁基板の基板裏面の一対の表面電極層と対向する位置に導電性ペーストを用いて形成された一対の裏面電極層を更に含んでもよい。この場合、一対の側面電極層は、それぞれ対応する表面電極層及び裏面電極層のそれぞれに一部が重なるように形成すればよい。このようにすれば、チップ電子部品を強固且つ確実に回路基板に装着できる。
【0008】
接触面は、一対の表面電極層上の側面電極層側に形成するのが好ましい。このようにすれば、追加電極層をオーバーコートに接触させて形成することができ、追加電極層を容易に形成することができる。
【0009】
厚膜電極を一対の表面電極層のみから構成してもよい。この場合、一対の追加電極層は、一対の表面電極層とオーバーコートの両端部との間に形成された一対の段差を小さくするように形成することになる。この一対の追加電極層も、それぞれ一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の表面電極層上に形成する。また、接触面は、一対の表面電極層の他方の端部側に形成すればよい。このようにすれば、厚膜電極の形成が容易になり、チップ電子部品の製造コストを下げることができる。
【0010】
追加電極層を形成する場合に、薄膜被覆電極層の表面とオーバーコートの表面とにより基板表面側に形成される部品表面を、できるだけ平坦な状態に近付ければ、チップ電子部品を吸着ノズルで吸着する際の吸着性をより高めることができる。
【0011】
また、薄膜被覆電極層の表面をオーバーコートの表面より突出させるように追加電極層を形成すれば、多層回路基板を形成する際にチップ電子部品に加わる力が絶縁基板の両端に分散されることになって、電気素子が形成される部分に加わる力を小さくすることができ、チップ電子部品の特性の変化を確実に抑制することができる。
【0012】
本発明の思想は、電極部を厚膜電極により形成するチップ抵抗器にも当然にして適用することができる。また本発明はチップ電子部品の製造方法としても特定することができる。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明のチップ電子部品及びその製造方法の実施の形態の一例を詳細に説明する。図1は本発明のチップ電子部品をチップ抵抗器に適用した場合の実施の形態の断面図である。また、図2は図1の実施の形態を製造する場合の各工程を示す工程図である。なお図2の工程図は、理解を容易にするために1個の部品のみを示してあるが、実際には大きな絶縁基板を用いて1回の製造工程で多数の部品を製造している。また図2の工程図においては、断面を示すハッチングの表記を示さずに、その工程で形成される部分にのみハッチングを付してある。ここで図2の工程図を用いてチップ抵抗器の製造方法を説明しながら図1のチップ抵抗器の構造を説明する。
【0014】
図1及び図2において、符号1で示された部材はセラミック基板からなる絶縁基板である。実際には図2に示された絶縁基板1は、基板表面または基板裏面に升目状にV字溝が形成された大型の多数個取り用の基板の一部をなしている。
【0015】
最初に、図2(B)に示すように、絶縁基板1の基板裏面1aの両端部に一対の導電性ペーストを用いてスクリーン印刷により一対の裏面電極層3,3が形成される。一対の裏面電極層3,3は、絶縁基板1の長手方向に沿う幅寸法がほぼ等しくなっている。導電性ペーストとしては、Agの粉末を含有するガラスペースト(メタルグレーズペースト)が用いられている。裏面電極層3,3を形成するために、この導電性ペーストを用いて絶縁基板1の裏面1a上に裏面電極層3,3のパターンを印刷し、約850℃の温度で焼成する。
【0016】
次に、絶縁基板1の基板表面1bの両端部に一対の表面電極層5,5を形成する。表面電極層5,5は、AgとPdの混合粉末をガラスペーストに混練して作ったAg,Pd−ガラスペースト(メタルグレーズペースト)を用いて、裏面電極層3,3と同様の条件で形成されている。
【0017】
次に、図2(C)に示すように、基板表面1bの両端部に形成された表面電極層5,5の端部5b,5bに重なるようにして抵抗体7を形成する。抵抗体7はチップ抵抗器の電気素子となるものである。抵抗体7はスクリーン印刷法等の厚膜形成技術を用いて形成される。具体的には、ガラスをバインダとして酸化ルテニウム等の金属酸化物を主成分とする抵抗体ガラスペーストを用いて抵抗体7を形成した。抵抗体7は抵抗体ガラスペーストを印刷形成後平均850℃の温度で焼成して形成した。
【0018】
次に、図2(D)に示すように、抵抗体7の表面に第1のオーバーコート9を形成する。この第1のオーバーコート9はガラス材料からなる絶縁ペースト材料を用いて形成されている。第1のオーバーコートは、抵抗体7を全体に覆っており、ペーストの印刷形成後に約650℃の温度で焼成して形成されている。次に、抵抗値調整のために、第1のオーバーコートの上から抵抗体7の所定位置にレーザーが照射されて、抵抗体7の一部に図示しないトリミング溝が形成される。なお抵抗値の調整が不要であれば、特にトリミング溝の形成は不要である。そしてその場合には、後に説明する第2のオーバーコートも不要である。第1のオーバーコート9の厚みは、5μm〜8μmであった。
【0019】
次に、図2(E)に示すように、第1のオーバーコート9の上に第2のオーバーコート11をエポキシ樹脂やエポキシフェノール樹脂等の熱硬化性樹脂からなる絶縁ペースト材料を用いて形成する。第2のオーバーコート11は、第1のオーバーコート9を全体的に覆うように形成されている。この絶縁ペースト材料の硬化温度は、約280℃である。第2のオーバーコート11の厚みは、10μm〜15μmであった。この実施の形態では、第1及び第2のオーバーコート9及び11により、絶縁材料からなるオーバーコートが構成されている。
【0020】
次に、図2(F)に示すように、追加電極層15,15を表面電極層5の上に形成する。追加電極層15,15は、エポキシ樹脂やエポキシフェノール樹脂等の熱硬化性樹脂にAgの粉末を混練して作成したレジン系の樹脂銀(Ag−樹脂ペースト)を印刷法によりオーバーコートに一部が重なるようにパターンを形成し、その後約200℃の温度で焼成して形成した。これにより、追加電極層15は、表面電極層5よりも低い導電率を有することになる。なお追加電極層15,15を形成するために用いるAg−樹脂ペーストの粘度または追加電極層15,15の厚みは、オーバーコート11の表面と追加電極層15,15の表面との間に形成される段差が、実質的になくなるか、またはオーバーコート11の表面を基準にして±5μm〜±15μmの範囲内に入る程度に定める。必要であれば、追加電極層15,15を2層構造以上の複数層構造にしてもよい。その場合には、最初の充填作業で樹脂銀を加熱乾燥させた後に、更にその上に樹脂銀を塗布して層を形成する。そして複数の層を1回の焼成作業で焼成すればよい。特に図3に示すように、追加電極層の厚みを、その表面がオーバーコート11の表面よりも少し突出するようにすると、多層回路基板の内層中にこのチップ抵抗器が配置された場合でも、多層回路基板の製造時に加わる加圧力がチップ抵抗器の両端側に分散されることになり、抵抗体7が形成されている部分に外部から加えられる力が集中することがなくなって、抵抗体7の抵抗値が大きく変化するのを阻止することができる。チップ抵抗器の吸着ノズルによる吸着性に影響を与えることなく、この効果を得るために必要な追加電極層15,15の突出寸法は5μm〜15μm程度である。
【0021】
また、追加電極層15,15は、一対の表面電極層5,5上において、後に形成する側面電極層13,13側の部分を露出させるように形成する。この露出させる部分は、側面電極層13を形成した後でも露出部分が残る大きさを有している。
【0022】
次に、図2(G)に示すように、絶縁基板1の端面にAgの粉末をエポキシ樹脂やエポキシフェノール樹脂に混練して作成したAg−樹脂ペーストを塗布した後、焼成を行って一対の側面電極層13,13を形成する。側面電極層13も追加電極層15と同様に表面電極層5よりも低い導電率を有している。このように側面電極層13及び追加電極層15をAg−樹脂ペーストで形成すると、焼成する際に加えられる焼成温度を下げることができるので、加熱による抵抗体7の電気的な特性の変化を阻止することができる。一対の側面電極層13,13の一方の端部13aは絶縁基板1の表面に形成されている表面電極層5,5上の露出部分に一部が重なり且つ追加電極層15,15に接触させないように形成されており、また他方の端部13bは絶縁基板1の裏面に形成されている裏面電極層3,3に一部が重なるように形成されている。これにより、表面電極層5,5上には、後の工程で形成される薄膜被覆電極層21と接触する接触面5aが形成されることになる。言い換えるならば、一対の追加電極層15,15は、それぞれ一対の表面電極層5,5の表面に一対の薄膜被覆電極層21,21が接触する接触面5a,5aを残すように一対の表面電極層5,5上に形成されることになる。電極層13及び15の上に重なる側面電極層13の端部13a及び13bの厚みは約20μmである。本実施の形態では、一対の表面電極層5,5と一対の裏面電極層3,3と一対の側面電極層13,13とにより、一対の厚膜電極がそれぞれ形成されている。
【0023】
次に、図2(H)に示すように、裏面電極層3、表面電極層5、側面電極層13及び追加電極層15を覆うニッケルメッキ層17と、ニッケルメッキ層17を全体的に覆う半田メッキ層19とをメッキ技術(薄膜形成技術)により形成する。このニッケルメッキ層17と半田メッキ層19とにより薄膜被覆電極層21が形成されている。これにより、薄膜被覆電極層21は、表面電極層5の接触面5aに接触することになる。また薄膜被覆電極層21と厚膜電極とにより、電極部が構成されている。厚膜電極層と比べて薄膜電極層の厚みは、1/100以下であるため、薄膜被覆電極層21の存在が、追加電極層15,15を設けることにより得られる効果を実質的に害することにはならない。なお、側面電極層13の端部とオーバーコート9,11の端部との間に形成された凹部を追加電極層15,15が埋めているため、これによって凹部内にメッキ液が浸入することを阻止し、メッキ液の影響により、抵抗体7の抵抗値が変化するのを有効に阻止している。
【0024】
上述した形成方法により形成されたチップ抵抗器では、薄膜被覆電極層21の表面と第2のオーバーコート11との表面とにより基板表面1bに形成される部品表面がほぼ平坦になっている。これにより、チップ抵抗器を吸着機の吸着ノズルで吸着して回路基板に実装する場合に吸着が良好になり、チップ抵抗器を回路基板上に実装前にチップ抵抗器が落下することがなくなる。また、本実施の形態では、一対の表面電極層5,5の表面に一対の薄膜被覆電極層21,21が接触する接触面5a,5aを残すように一対の追加電極層15,15を形成しているので、Ag,Pd−ガラスペーストを用いて表面電極層5,5を形成し、Ag,Pd−ガラスペーストより導電率の低いAg−樹脂ペーストを用いて側面電極層13,13及び追加電極層15,15を形成しても、一対の表面電極層5,5と一対の薄膜被覆電極層21,21とが直接接触するため、表面電極層5,5と基板上の回路との間の導電率の低下を有効に防ぐことができる。
【0025】
図3は図1のチップ抵抗器の変形例に相当する他の実施の形態の断面図である。図3に示したチップ抵抗器では、追加電極層35の厚みが図1に示すチップ抵抗器の追加電極層15の厚みよりも厚くなっている。図1に示した追加電極層15の厚みは、薄膜被覆電極層21の表面と第2のオーバーコート11との表面とにより基板表面に形成される部品表面がほぼ平坦になるように決められていた。これに対して、図3に示したチップ抵抗器の追加電極層35は、薄膜被覆電極層41を第2のオーバーコート11の表面から突出させるように厚みが定められている。
【0026】
図4及び図5は他の実施の形態のチップ抵抗器の断面図である。なお図1に示した部材と同様の部材には、図1に付した符号と同じ符号を付して説明を省略する。図4及び図5に示したチップ抵抗器が図1に示したチップ抵抗器と異なる点は、側面電極層の構造及び形成方法である。図1に示したチップ抵抗器の側面電極層13は金属−樹脂ペーストを用いて形成されている。これに対して図4及び図5に示したチップ抵抗器の側面電極層43,43はニクロム層43a及び銅層43bをスパッタリングや蒸着等の薄膜形成技術により形成している。ニクロム層43aは絶縁基板1の側面1cと、裏面電極層33と、表面電極層35と間の固着力を高め、銅層43bは導電性を高めるために使用されている。また図4に示した側面電極層43,43は裏面電極層33を完全に覆い、且つ表面電極層35の露出部分の一部を覆うように形成されている。これにより、一対の追加電極層45,45は、一対の表面電極層35,35とオーバーコート11,19の両端部との間に形成された一対の段差を小さくするように形成することになる。また、一対の追加電極層45,45は、それぞれ一対の表面電極層35,35の表面に一対の半田メッキ層からなる薄膜被覆電極層21,21が接触する接触面35a,35aを残すように一対の表面電極層35,35上に形成されている。追加電極層45の形成方法は、前の実施の形態と同じである。
【0027】
図5に示すチップ抵抗器は、裏面電極層を有しておらず、図4に示すチップ抵抗器の側面電極層43,43は基板1の裏面1aの端部上に直接形成されている。
【0028】
上記の実施の形態は、本発明をチップ抵抗器に適用したものであるが、本発明はチップコンデンサ、チップインダクタ、抵抗体及びコンデンサ等の複数種類の電気素子が形成されたチップ複合電子部品等にも当然にして適用されるものである。
【0029】
【発明の効果】
本発明によれば、一対の表面電極層の表面に一対の薄膜被覆電極層が接触する接触面を残すように一対の追加電極層を形成するので、一対の追加電極層を表面電極層より導電率の低い材質を用いて形成しても、一対の表面電極層と一対の薄膜被覆電極層とが接触することにより、表面電極層と基板上の回路との間の導電率の低下を防ぐことができる。
【図面の簡単な説明】
【図1】本発明のチップ電子部品をチップ抵抗器に適用した場合の実施の形態の断面図である。
【図2】(A)〜(H)は、図1の実施の形態を製造する場合の工程を示す工程図である。
【図3】本発明のチップ電子部品をチップ抵抗器に適用した場合の他の実施の形態の断面図である。
【図4】本発明のチップ電子部品をチップ抵抗器に適用した場合の他の実施の形態の断面図である。
【図5】本発明のチップ電子部品をチップ抵抗器に適用した場合の更に他の実施の形態の断面図である。
【符号の説明】
1 絶縁基板
3 裏面電極層
5 表面電極層
5a 接触面
9,11 オーバーコート
13 側面電極層
15 追加電極層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a chip electronic component and a method for manufacturing the same.
[0002]
[Prior art]
As a chip electronic component such as a chip resistor, an insulating substrate, a pair of surface electrode layers formed at both ends of the substrate surface of the insulating substrate, and along both side surfaces of the insulating substrate so that a part thereof overlaps the pair of surface electrode layers. A pair of side-surface electrode layers, an electric element such as a resistor formed so that an end thereof overlaps the pair of surface electrode layers, and an overcoat made of an insulating material covering the surface of the electric element. Things are known. In such a chip electronic component, a recess or a step is formed between the end of the side electrode layer and the end of the overcoat. Therefore, when mounting the chip electronic component on the circuit board by sucking the chip electronic component with the suction nozzle of the vacuum suction device, the presence of the concave portion or the step portion hinders the suction by the suction nozzle, and the chip electronic component drops before mounting. There was a problem. Further, when such a chip electronic component is arranged on an inner layer substrate of a multilayer circuit board to form a multilayer circuit board, a pressing force applied when a plurality of boards constituting the multilayer circuit board are stacked and compressed is increased. The overcoat protruding in the thickness direction of the chip electronic component is intensively added to the chip electronic component, causing cracks at the center of the insulating substrate of the chip electronic component, and in the worst case, the insulating substrate is broken.
[0003]
Therefore, as shown in Japanese Patent No. 2535441 and International Publication WO97 / 50095, a pair of recesses or steps formed between a part of the pair of side electrode layers and both ends of the overcoat may be filled. It has been proposed to form a pair of additional electrode layers on the surface thick film electrode layer using a conductive paste. Accordingly, the surface of the component formed on the substrate surface side is flattened by the surface of the thin film-coated electrode layer and the surface of the overcoat, and the above-described problem can be solved.
[0004]
[Problems to be solved by the invention]
In recent years, in such chip electronic components, a pair of surface electrode layers is formed using Ag, Pd-glass paste, and the side electrode layer and the additional electrode layer are often formed using Ag-resin paste. . By adopting such a material, the firing temperature applied when firing the side electrode layer and the additional electrode layer can be reduced, so that a change in electrical characteristics of the electric element due to heating can be prevented. . Usually, this type of chip electronic component is formed by forming a pair of thin-film coated electrode layers such as solder plating so as to cover the side electrode layer and the additional electrode layer, and the thin-film coated electrode layer and the circuit pattern on the circuit board are formed. Are connected by soldering, and the chip electronic component is arranged on the circuit board. However, in such a material, the conductivity of the Ag-resin paste is lower than that of the Ag, Pd-glass paste, and thus the conductivity between the surface electrode layer and the circuit on the substrate is reduced by the presence of the additional electrode layer. There was a problem of lowering.
[0005]
An object of the present invention is to provide a chip electronic component and a method for manufacturing the same, which can prevent a decrease in conductivity between a surface electrode layer and a circuit on a substrate even if a pair of additional electrode layers are provided. .
[0006]
[Means for Solving the Problems]
A chip electronic component to be improved by the present invention includes an insulating substrate made of an insulating material, a pair of thick-film electrodes and an electric element formed on the insulating substrate, and an overcoat made of an insulating material covering the surface of the electric element. A coat, a pair of additional electrode layers, and a pair of thin-film covering electrode layers covering the pair of additional electrode layers and the pair of side electrode layers. The pair of thick film electrodes are formed along both side surfaces of the insulating substrate so as to partially overlap the pair of surface electrode layers and the pair of surface electrode layers formed at both ends of the substrate surface of the insulating substrate, and It is formed using a conductive paste including at least a pair of side electrode layers having a lower conductivity than the surface electrode layer. The electric element is formed on the surface of the substrate by a thick film forming technique so as to overlap one end of each of the pair of surface electrode layers. The pair of additional electrode layers is formed using a conductive paste on the surface electrode layer so as to fill a pair of concave portions formed between a part of the pair of side electrode layers and both ends of the overcoat. In addition, it has lower conductivity than the pair of surface electrode layers. Here, the thin film-coated electrode layer is an electrode layer formed by using a thin film forming technique, and includes plating, sputtering, vacuum deposition, and the like. In the present invention, the pair of additional electrode layers are formed on the pair of surface electrode layers such that the contact surfaces of the pair of thin film-covered electrode layers contact each other on the surfaces of the pair of surface electrode layers. As in the present invention, if a pair of additional electrode layers is formed so as to leave a contact surface where the pair of thin film-coated electrode layers are in contact with the surface of the pair of surface electrode layers, the side surface electrode layer and the additional electrode layer are formed as surface electrode layers Even when formed using a material having lower conductivity, the contact between the surface electrode layer and the thin film-coated electrode layer can prevent a decrease in conductivity between the surface electrode layer and the circuit on the substrate. . For example, a surface electrode layer is formed using an Ag, Pd-glass paste, and an Ag-resin paste having a lower conductivity than the Ag, Pd-glass paste is used in order to prevent a change in electrical characteristics of the electric element due to firing. Even if the side electrode layer and the additional electrode layer are formed by using this, it is possible to effectively prevent a decrease in conductivity between the surface electrode layer and the circuit on the substrate.
[0007]
The thick film electrode may further include a pair of back surface electrode layers formed using a conductive paste at positions on the back surface of the insulating substrate facing the pair of front surface electrode layers. In this case, the pair of side electrode layers may be formed so as to partially overlap the corresponding front surface electrode layer and back surface electrode layer. With this configuration, the chip electronic component can be firmly and reliably mounted on the circuit board.
[0008]
The contact surface is preferably formed on the side electrode layer side on the pair of surface electrode layers. In this case, the additional electrode layer can be formed in contact with the overcoat, and the additional electrode layer can be easily formed.
[0009]
The thick film electrode may be composed of only a pair of surface electrode layers. In this case, the pair of additional electrode layers is formed so as to reduce the pair of steps formed between the pair of surface electrode layers and both ends of the overcoat. The pair of additional electrode layers are also formed on the pair of surface electrode layers such that the contact surfaces of the pair of thin film-covered electrode layers contact each other on the surfaces of the pair of surface electrode layers. Further, the contact surface may be formed on the other end side of the pair of surface electrode layers. In this case, the formation of the thick film electrode becomes easy, and the manufacturing cost of the chip electronic component can be reduced.
[0010]
When forming the additional electrode layer, if the surface of the component formed on the substrate surface side by the surface of the thin film coated electrode layer and the surface of the overcoat is made as flat as possible, the chip electronic component is sucked by the suction nozzle In this case, the adsorbing property can be further improved.
[0011]
In addition, if the additional electrode layer is formed so that the surface of the thin-film covered electrode layer protrudes from the surface of the overcoat, the force applied to the chip electronic component when forming the multilayer circuit board is distributed to both ends of the insulating substrate. Thus, the force applied to the portion where the electric element is formed can be reduced, and the change in the characteristics of the chip electronic component can be reliably suppressed.
[0012]
The idea of the present invention can naturally be applied to a chip resistor in which an electrode portion is formed by a thick film electrode. The present invention can also be specified as a method for manufacturing a chip electronic component.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an example of an embodiment of a chip electronic component and a method of manufacturing the same according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a sectional view of an embodiment in which the chip electronic component of the present invention is applied to a chip resistor. FIG. 2 is a process chart showing each process when manufacturing the embodiment of FIG. Although only one component is shown in the process diagram of FIG. 2 for easy understanding, a large number of components are actually manufactured in one manufacturing process using a large insulating substrate. Further, in the process diagram of FIG. 2, hatching is given only to a portion formed in the process without hatching notation indicating a cross section. Here, the structure of the chip resistor of FIG. 1 will be described while describing the method of manufacturing the chip resistor with reference to the process chart of FIG.
[0014]
1 and 2, the member denoted by
[0015]
First, as shown in FIG. 2B, a pair of
[0016]
Next, a pair of
[0017]
Next, as shown in FIG. 2C, the
[0018]
Next, as shown in FIG. 2D, a
[0019]
Next, as shown in FIG. 2E, a
[0020]
Next, as shown in FIG. 2F, additional electrode layers 15 are formed on the
[0021]
Further, the additional electrode layers 15, 15 are formed on the pair of front surface electrode layers 5, 5 so as to expose portions of the side electrode layers 13, 13 to be formed later. The exposed portion has such a size that the exposed portion remains even after the
[0022]
Next, as shown in FIG. 2 (G), an Ag-resin paste prepared by kneading Ag powder into an epoxy resin or an epoxy phenol resin is applied to the end surface of the insulating
[0023]
Next, as shown in FIG. 2H, a
[0024]
In the chip resistor formed by the above-described forming method, the surface of the component formed on the
[0025]
FIG. 3 is a sectional view of another embodiment corresponding to a modification of the chip resistor of FIG. In the chip resistor shown in FIG. 3, the thickness of the
[0026]
4 and 5 are sectional views of a chip resistor according to another embodiment. The same members as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. 4 and 5 are different from the chip resistor shown in FIG. 1 in the structure and forming method of the side electrode layer. The
[0027]
The chip resistor shown in FIG. 5 has no back electrode layer, and the side electrode layers 43 of the chip resistor shown in FIG. 4 are formed directly on the edge of the back surface 1 a of the
[0028]
In the above embodiment, the present invention is applied to a chip resistor. However, the present invention relates to a chip composite electronic component or the like in which a plurality of types of electric elements such as a chip capacitor, a chip inductor, a resistor, and a capacitor are formed. Of course, it is applied.
[0029]
【The invention's effect】
According to the present invention, since the pair of additional electrode layers is formed so as to leave a contact surface where the pair of thin film-coated electrode layers are in contact with the surface of the pair of surface electrode layers, the pair of additional electrode layers is more conductive than the surface electrode layer. Even when formed by using a material having a low conductivity, the contact between the pair of surface electrode layers and the pair of thin-film covered electrode layers prevents a decrease in conductivity between the surface electrode layer and the circuit on the substrate. Can be.
[Brief description of the drawings]
FIG. 1 is a sectional view of an embodiment in which a chip electronic component of the present invention is applied to a chip resistor.
FIGS. 2 (A) to 2 (H) are process diagrams showing steps in manufacturing the embodiment of FIG.
FIG. 3 is a cross-sectional view of another embodiment in which the chip electronic component of the present invention is applied to a chip resistor.
FIG. 4 is a cross-sectional view of another embodiment in which the chip electronic component of the present invention is applied to a chip resistor.
FIG. 5 is a sectional view of still another embodiment in which the chip electronic component of the present invention is applied to a chip resistor.
[Explanation of symbols]
DESCRIPTION OF
Claims (12)
前記絶縁基板の基板表面の両端に形成された一対の表面電極層及び前記一対の表面電極層に一部が重なるように前記絶縁基板の両側面に沿って形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の側面電極層を少なくとも含んで、導電性ペーストを用いて形成された一対の厚膜電極と、
前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に厚膜形成技術により形成された電気素子と、
前記電気素子の表面を覆う絶縁材料からなるオーバーコートと、
前記一対の側面電極層の前記一部と前記オーバーコートの両端部との間にそれぞれ形成された一対の凹部を埋めるように前記表面電極層の上に導電性ペーストを用いて形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の追加電極層と、
前記一対の追加電極層及び前記一対の側面電極層を覆う一対の薄膜被覆電極層とを具備するチップ電子部品において、
前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対の薄膜被覆電極層が接触する接触面を残すように前記一対の表面電極層上に形成されているチップ電子部品。An insulating substrate made of an insulating material;
A pair of surface electrode layers formed at both ends of the substrate surface of the insulating substrate and formed along both side surfaces of the insulating substrate so as to partially overlap the pair of surface electrode layers, and At least including a pair of side electrode layers having a low conductivity, a pair of thick film electrodes formed using a conductive paste,
An electric element formed by a thick film forming technique on the substrate surface so as to overlap one end of each of the pair of surface electrode layers,
An overcoat made of an insulating material covering the surface of the electric element,
The pair of side electrode layers are formed using a conductive paste on the surface electrode layer so as to fill a pair of concave portions formed between the part of the pair of side electrode layers and both end portions of the overcoat. A pair of additional electrode layers having a lower conductivity than the surface electrode layer of
In a chip electronic component comprising a pair of thin-film coated electrode layers covering the pair of additional electrode layers and the pair of side electrode layers,
The chip electronic component, wherein the pair of additional electrode layers are formed on the pair of surface electrode layers such that contact surfaces of the pair of thin film-covered electrode layers contact each other on the surfaces of the pair of surface electrode layers.
前記絶縁基板の基板表面の両端に導電性ペーストを用いて形成された一対の表面電極層と、
前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に厚膜形成技術により形成された電気素子と、
前記電気素子の表面を覆う絶縁材料からなるオーバーコートと、
前記一対の表面電極層を覆う一対の薄膜被覆電極層とを具備するチップ電子部品において、
前記一対の表面電極層と前記オーバーコートの両端部との間に形成された一対の段差を小さくするように前記表面電極層の表面上に導電性ペーストを用いて形成された一対の追加電極層を更に備えているチップ電子部品。An insulating substrate made of an insulating material;
A pair of surface electrode layers formed using a conductive paste at both ends of the substrate surface of the insulating substrate,
An electric element formed by a thick film forming technique on the substrate surface so as to overlap one end of each of the pair of surface electrode layers,
An overcoat made of an insulating material covering the surface of the electric element,
In a chip electronic component comprising a pair of thin film-coated electrode layers covering the pair of surface electrode layers,
A pair of additional electrode layers formed using a conductive paste on the surface of the surface electrode layer so as to reduce a pair of steps formed between the pair of surface electrode layers and both ends of the overcoat. A chip electronic component further comprising:
前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対の薄膜被覆電極層が接触する接触面を残すように前記一対の表面電極層上に形成されている請求項4に記載のチップ電子部品。The pair of additional electrode layers has a lower conductivity than the pair of surface electrode layers,
The method according to claim 4, wherein the pair of additional electrode layers are formed on the pair of surface electrode layers so as to leave contact surfaces where the pair of thin film-coated electrode layers are in contact with the surfaces of the pair of surface electrode layers. The described chip electronic component.
前記絶縁基板の基板表面の両端に形成された一対の表面電極層及び前記一対の表面電極層に一部が重なるように前記絶縁基板の両側面に沿って形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の側面電極層を少なくとも含んで、導電性ペーストを用いて形成された一対の厚膜電極と、
前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に抵抗体ペーストを用いて形成された抵抗体と、
前記抵抗体の表面を覆う絶縁材料からなるオーバーコートと、
前記一対の側面電極層の前記一部と前記オーバーコートの両端部との間にそれぞれ形成された一対の凹部を埋めるように前記表面厚膜電極層の上に導電性ペーストを用いて形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の追加電極層と、
前記一対の追加電極層及び前記一対の側面電極層を覆う一対のメッキ層とを備えたチップ抵抗器において、
前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対のメッキ層が接触する接触面を残すように前記一対の表面電極層上に形成されているチップ抵抗器。An insulating substrate made of a ceramic material,
A pair of surface electrode layers formed at both ends of the substrate surface of the insulating substrate and formed along both side surfaces of the insulating substrate so as to partially overlap the pair of surface electrode layers, and At least including a pair of side electrode layers having a low conductivity, a pair of thick film electrodes formed using a conductive paste,
A resistor formed using a resistor paste on the substrate surface so as to overlap one end of each of the pair of surface electrode layers,
An overcoat made of an insulating material covering the surface of the resistor,
Formed using a conductive paste on the surface thick film electrode layer so as to fill a pair of recesses respectively formed between the part of the pair of side electrode layers and both ends of the overcoat; A pair of additional electrode layers having a lower conductivity than the pair of surface electrode layers,
In a chip resistor including a pair of plating layers covering the pair of additional electrode layers and the pair of side electrode layers,
The chip resistor, wherein the pair of additional electrode layers are formed on the pair of surface electrode layers such that the contact surfaces of the pair of plating layers contact each other on the surfaces of the pair of surface electrode layers.
前記絶縁基板の基板表面の両端に導電性ペーストを用いて形成された一対の表面電極層と、
前記一対の表面電極層のそれぞれの一方の端部に重なるように前記基板表面上に抵抗体ペーストを用いて形成された抵抗体と、
前記抵抗体の表面を覆う絶縁材料からなるオーバーコートと、
前記一対の表面電極層を覆う一対のメッキ層とを備えたチップ抵抗器において、
前記一対の表面電極層と前記オーバーコートの両端部との間に形成された一対の段差を小さくするように前記表面電極層の表面上に導電性ペーストを用いて形成され且つ前記一対の表面電極層よりも低い導電率を有する一対の追加電極層を更に備え、
前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対のメッキ層が接触する接触面を残すように前記一対の表面電極層上に形成されているチップ抵抗器。An insulating substrate made of a ceramic material,
A pair of surface electrode layers formed using a conductive paste at both ends of the substrate surface of the insulating substrate,
A resistor formed using a resistor paste on the substrate surface so as to overlap one end of each of the pair of surface electrode layers,
An overcoat made of an insulating material covering the surface of the resistor,
In a chip resistor comprising a pair of plating layers covering the pair of surface electrode layers,
The pair of surface electrodes formed using a conductive paste on the surface of the surface electrode layer so as to reduce a pair of steps formed between the pair of surface electrode layers and both ends of the overcoat. Further comprising a pair of additional electrode layers having a lower conductivity than the layer,
The chip resistor, wherein the pair of additional electrode layers are formed on the pair of surface electrode layers such that the contact surfaces of the pair of plating layers contact each other on the surfaces of the pair of surface electrode layers.
前記一対の表面電極層と端部が重なるように前記基板表面上に厚膜形成技術により電気素子を形成し、
前記電気素子の表面を覆う絶縁材料からなるオーバーコートを形成し、
前記一対の表面電極層の他方の端部と前記オーバーコートの端部との間に形成された一対の凹部または段差部を埋めるように前記表面厚膜電極層の上に金属樹脂ペーストを用いて一対の追加電極層を形成し、
前記一対の厚膜電極をそれぞれ覆う一対の薄膜被覆電極層とを形成するチップ電子部品の製造方法であって、
前記一対の追加電極層は、それぞれ前記一対の表面電極層の表面に前記一対の薄膜被覆電極層が接触する接触面を残すように前記一対の表面電極層上に形成するチップ電子部品の製造方法。Including at least a pair of surface electrode layers formed at both ends of the substrate surface of an insulating substrate made of an insulating material, forming a pair of thick film electrodes using a metal glass paste,
An electric element is formed on the surface of the substrate by a thick film forming technique so that an end portion overlaps with the pair of surface electrode layers,
Forming an overcoat made of an insulating material covering the surface of the electric element,
Using a metal resin paste on the surface thick film electrode layer so as to fill a pair of recesses or steps formed between the other end of the pair of surface electrode layers and the end of the overcoat. Forming a pair of additional electrode layers,
A method for manufacturing a chip electronic component, comprising: forming a pair of thin film-covered electrode layers respectively covering the pair of thick film electrodes;
A method of manufacturing a chip electronic component, wherein the pair of additional electrode layers are formed on the pair of surface electrode layers such that a contact surface where the pair of thin film-coated electrode layers is in contact with the surface of the pair of surface electrode layers is left. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238556A JP2004079811A (en) | 2002-08-19 | 2002-08-19 | Chip electronics component and its fabricating process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238556A JP2004079811A (en) | 2002-08-19 | 2002-08-19 | Chip electronics component and its fabricating process |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004079811A true JP2004079811A (en) | 2004-03-11 |
Family
ID=32021944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002238556A Pending JP2004079811A (en) | 2002-08-19 | 2002-08-19 | Chip electronics component and its fabricating process |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004079811A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006030705A1 (en) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Chip-shaped electronic part |
JPWO2007139076A1 (en) * | 2006-05-29 | 2009-10-08 | 株式会社フジクラ | Wiring board |
JP2013523214A (en) * | 2010-03-26 | 2013-06-17 | イーエルシー マネージメント エルエルシー | Heated mascara applicator and suitable composition |
US8950962B2 (en) | 2010-12-29 | 2015-02-10 | Elc Management, Llc | Heating applicator system for products that may be degraded by heat |
JPWO2018123419A1 (en) * | 2016-12-27 | 2019-10-31 | ローム株式会社 | Chip resistor and manufacturing method thereof |
CN110740572A (en) * | 2018-07-18 | 2020-01-31 | 住友电工光电子器件创新株式会社 | Electronic module |
WO2023112667A1 (en) * | 2021-12-13 | 2023-06-22 | パナソニックIpマネジメント株式会社 | Electronic component |
-
2002
- 2002-08-19 JP JP2002238556A patent/JP2004079811A/en active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006030705A1 (en) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | Chip-shaped electronic part |
US7772961B2 (en) | 2004-09-15 | 2010-08-10 | Panasonic Corporation | Chip-shaped electronic part |
JPWO2007139076A1 (en) * | 2006-05-29 | 2009-10-08 | 株式会社フジクラ | Wiring board |
US8222536B2 (en) | 2006-05-29 | 2012-07-17 | Fujikara Ltd. | Wiring substrate |
JP4979598B2 (en) * | 2006-05-29 | 2012-07-18 | 株式会社フジクラ | Wiring board |
JP2013523214A (en) * | 2010-03-26 | 2013-06-17 | イーエルシー マネージメント エルエルシー | Heated mascara applicator and suitable composition |
US8950962B2 (en) | 2010-12-29 | 2015-02-10 | Elc Management, Llc | Heating applicator system for products that may be degraded by heat |
JPWO2018123419A1 (en) * | 2016-12-27 | 2019-10-31 | ローム株式会社 | Chip resistor and manufacturing method thereof |
CN114864200A (en) * | 2016-12-27 | 2022-08-05 | 罗姆股份有限公司 | Chip resistor |
JP2022166270A (en) * | 2016-12-27 | 2022-11-01 | ローム株式会社 | chip resistor |
JP7385358B2 (en) | 2016-12-27 | 2023-11-22 | ローム株式会社 | chip resistor |
JP7461422B2 (en) | 2016-12-27 | 2024-04-03 | ローム株式会社 | Chip Resistors |
CN110740572A (en) * | 2018-07-18 | 2020-01-31 | 住友电工光电子器件创新株式会社 | Electronic module |
WO2023112667A1 (en) * | 2021-12-13 | 2023-06-22 | パナソニックIpマネジメント株式会社 | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6023217A (en) | Resistor and its manufacturing method | |
JP4722318B2 (en) | Chip resistor | |
JPH11288839A (en) | Laminated chip type electronic component and manufacture thereof | |
JP2004079811A (en) | Chip electronics component and its fabricating process | |
WO2017033793A1 (en) | Chip resistor and method for manufacturing chip resistor | |
JP2004140285A (en) | Chip type resistor built in substrate | |
JP2012175064A (en) | Chip resistor and method of manufacturing the same | |
US20180122548A1 (en) | Coil electronic component | |
US10276285B2 (en) | Chip resistor | |
JP3118509B2 (en) | Chip resistor | |
KR20110055272A (en) | Printed Circuit Board with Solder Layer Deposited and Manufacturing Method Thereof | |
JP3740374B2 (en) | Multiple wiring board | |
JP2699980B2 (en) | Wiring board with a film element inside | |
WO2021261504A1 (en) | Resistor | |
JPH06124850A (en) | Laminated composite electronic component | |
JP3353037B2 (en) | Chip resistor | |
JP5981389B2 (en) | Wiring board | |
JP2939425B2 (en) | Surface mount type resistor and its manufacturing method | |
JP3953325B2 (en) | Chip resistor and manufacturing method thereof | |
JP3659432B2 (en) | Manufacturing method of electronic parts | |
JP3770196B2 (en) | Circuit board with through hole | |
JP2002026527A (en) | Laminated wiring board and its manufacturing method | |
JP2003037001A (en) | Chip resistor and manufacturing method therefor | |
JPH08111349A (en) | Chip component | |
JP3159963B2 (en) | Chip resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |