JP2002533982A - Ｃｄｍａ通信システムにおいてクロック・ジッタによって生じる位相誤差の補償 - Google Patents
Ｃｄｍａ通信システムにおいてクロック・ジッタによって生じる位相誤差の補償Info
- Publication number
- JP2002533982A JP2002533982A JP2000590319A JP2000590319A JP2002533982A JP 2002533982 A JP2002533982 A JP 2002533982A JP 2000590319 A JP2000590319 A JP 2000590319A JP 2000590319 A JP2000590319 A JP 2000590319A JP 2002533982 A JP2002533982 A JP 2002533982A
- Authority
- JP
- Japan
- Prior art keywords
- internal clock
- jitter
- clock signal
- spread
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title abstract description 7
- 238000001914 filtration Methods 0.000 claims abstract description 5
- 238000001228 spectrum Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000012937 correction Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
ＣＤＭＡ通信システムにおいてクロック・ジッタによって生じる位相誤差の補償ＣＤＭＡ逆方向リンクはこの逆方向リンクにおいてクロック・ジッタによって生じる位相誤差を補償するシステムを有する。パイロットＰＮシーケンスによって拡散されたデータはろ過後にシフト・レジスタに供給され、このシフト・レジスタは内部クロックのシーケンスサイクル対する数個のデータサンプルを生じる。メモリは各内部クロックサイクルについて予め計算されたクロックジッタを代表する補償ファクタを記憶する。カウンタが内部クロックサイクルを計数して、現在の内部クロックサイクルの補償ファクタを記憶するメモリ場所を表示するアドレス信号をメモリに供給する。データサンプルと補償ファクタとに基づいて、補間器が補間アルゴリズムを実施して、内部クロック中のジッタによって生じる位相誤差を補償する修正された拡散データ値を決定する。
Description
【０００１】発明の背景 本発明は一般に無線通信システムに関するものであり、特にクロック・ジッタ
による位相誤差を補償する回路を有するコード分割マルチプル・アクセス（ＣＤ
ＭＡ）通信システムに関するものである。
による位相誤差を補償する回路を有するコード分割マルチプル・アクセス（ＣＤ
ＭＡ）通信システムに関するものである。
【０００２】背景技術 コード分割マルチプル・アクセス（ＣＤＭＡ）は、すべてのスピーチ・ビット
に対して１つのコードを与え、エンコーディングされたスピーチを空気中にスク
ラブル伝送し、スピーチをその初期フォーマットに再組合わせするデジタル・セ
ルラー電話サービスの１つの形である。
に対して１つのコードを与え、エンコーディングされたスピーチを空気中にスク
ラブル伝送し、スピーチをその初期フォーマットに再組合わせするデジタル・セ
ルラー電話サービスの１つの形である。
【０００３】 ＣＤＭＡはスプレッド・スペクトル伝送と共に作動する。トランスミッタが初
期情報信号を取り、これを単一の関連コードと結合して、初期信号より幅広い帯
域を占める無線周波数（ＲＦ）を発生する。いくつかのトランスミッタからのＲ
Ｆ信号が同一帯域の周波数スペクトル全体に拡散される。分散された信号がコー
ドを知っているレシーバによって背景ノイズから引き出される。各トランスミッ
タに対して単一の関連コードを割当てることによって、いくつかの同時的会話が
同一周波数の割当てを分有することができる。
期情報信号を取り、これを単一の関連コードと結合して、初期信号より幅広い帯
域を占める無線周波数（ＲＦ）を発生する。いくつかのトランスミッタからのＲ
Ｆ信号が同一帯域の周波数スペクトル全体に拡散される。分散された信号がコー
ドを知っているレシーバによって背景ノイズから引き出される。各トランスミッ
タに対して単一の関連コードを割当てることによって、いくつかの同時的会話が
同一周波数の割当てを分有することができる。
【０００４】 代表的なＣＤＭＡシステムは複数のセルまたは指定された区域と、各セルに組
合わされたベースステーションと、複数のモバイルユニットとを含む。ＣＤＭＡ
システムは、最大数のモバイルユニットが最小量の干渉をもって受容されるよう
に、割当てられた周波数帯域を効率的に使用する伝送スキームを必要とする。Ｃ
ＤＭＡ標準によれば、モバイルユニットからベース・ステーションへの通信リン
クは逆方向リンクと呼ばれ、またベースステーションからモバイルユニットへの
通信リンクは順方向リンクと呼ばれる。逆方向リンクは、ベースステーションが
その特定のセル中に配置された可動ユニットから伝送されるすべての情報信号を
識別しなければならないので特に難しい。逆方向通信を成すために、ＣＤＭＡモ
バイルユニットは、情報信号に基づいてＲＦキャリヤ信号を発生するトランスミ
ッタを有する。
合わされたベースステーションと、複数のモバイルユニットとを含む。ＣＤＭＡ
システムは、最大数のモバイルユニットが最小量の干渉をもって受容されるよう
に、割当てられた周波数帯域を効率的に使用する伝送スキームを必要とする。Ｃ
ＤＭＡ標準によれば、モバイルユニットからベース・ステーションへの通信リン
クは逆方向リンクと呼ばれ、またベースステーションからモバイルユニットへの
通信リンクは順方向リンクと呼ばれる。逆方向リンクは、ベースステーションが
その特定のセル中に配置された可動ユニットから伝送されるすべての情報信号を
識別しなければならないので特に難しい。逆方向通信を成すために、ＣＤＭＡモ
バイルユニットは、情報信号に基づいてＲＦキャリヤ信号を発生するトランスミ
ッタを有する。
【０００５】 付図の図１に図示のように、ＣＤＭＡモバイル電話セットの代表的トランスミ
ッタ２０は、伝送されるべき２進情報シーケンスを供給するためにデータ入力２
１を有する。例えば、入力データは、１と０とが、対極の交代する高電圧と低電
圧によって表示される非ゼロ復帰（ＮＲＺ）エンコーディングスキームを使用し
てエンコーディングすることができる。有効チャンネル帯域全部を使用するため
、キャリヤの位相を疑似ノイズ（ＰＮ）シーケンスによって疑似ランダムにシフ
トさせなければならない。ＣＤＭＡセルラーシステムにおいては、疑似ランダム
データ拡散は、Mobile Station-Base Station Comptibiliy Standard for Dual
Mode Wideband Spread Spectrum Cellular System という題名のTelecommunicat
ion Industry Association (TIA)/Electronic Industry Association(EIA)/Inte
rim Standard TIA/EIA/IS-95-A (May 1995) の中に定義され、これをここに引例
とする。
ッタ２０は、伝送されるべき２進情報シーケンスを供給するためにデータ入力２
１を有する。例えば、入力データは、１と０とが、対極の交代する高電圧と低電
圧によって表示される非ゼロ復帰（ＮＲＺ）エンコーディングスキームを使用し
てエンコーディングすることができる。有効チャンネル帯域全部を使用するため
、キャリヤの位相を疑似ノイズ（ＰＮ）シーケンスによって疑似ランダムにシフ
トさせなければならない。ＣＤＭＡセルラーシステムにおいては、疑似ランダム
データ拡散は、Mobile Station-Base Station Comptibiliy Standard for Dual
Mode Wideband Spread Spectrum Cellular System という題名のTelecommunicat
ion Industry Association (TIA)/Electronic Industry Association(EIA)/Inte
rim Standard TIA/EIA/IS-95-A (May 1995) の中に定義され、これをここに引例
とする。
【０００６】 直角位相データ拡散を実施するためには、それぞれTIA/EIA/IS-95-A Standard
において定義された同相および直角位相パイロット疑似ノイズ（ＰＮ）シーケン
スＰＮＩおよびＰＮＱを使用して、トランスミッタ２０の同相（Ｉ）および直角
位相（Ｑ）チャンネルの中で入力データが処理される。この標準によれば、ＰＮ
ＩおよびＰＮＱシーケンスは特徴的多項式に基づいて1,2288 Mchip/sec のレー
トで発生される周期的信号である。
において定義された同相および直角位相パイロット疑似ノイズ（ＰＮ）シーケン
スＰＮＩおよびＰＮＱを使用して、トランスミッタ２０の同相（Ｉ）および直角
位相（Ｑ）チャンネルの中で入力データが処理される。この標準によれば、ＰＮ
ＩおよびＰＮＱシーケンスは特徴的多項式に基づいて1,2288 Mchip/sec のレー
トで発生される周期的信号である。
【０００７】 マルチプライヤー２２と２４は入力データにＰＮＩおよびＰＮＱシーケンスを
乗じるためにそれぞれＩチャンネルとＱチャンネルに配置されている。アップサ
ンプリング回路２６と２８がそれぞれマルチプライヤー２２，２４の出力値を乗
数８によってアップサンプリングする。さらにＱチャンネルは、回路２８の出力
を４サンプルに等しい１／２チップだけ遅延させるための遅延回路２９を含む。
回路２６と２９の出力が、それぞれＩチャンネルとＱチャンネルに配置されたｎ
−タップ有限パルス応答（ＦＩＲ）フィルタ３０，３２に供給される。アップサ
ンプリング回路２６，２８と、遅延回路２９と、ＦＩＲフィルタ３０，３２は乗
数４アップサンプリング用のTIA/EIA/IS-95-A 標準において定義されている。
乗じるためにそれぞれＩチャンネルとＱチャンネルに配置されている。アップサ
ンプリング回路２６と２８がそれぞれマルチプライヤー２２，２４の出力値を乗
数８によってアップサンプリングする。さらにＱチャンネルは、回路２８の出力
を４サンプルに等しい１／２チップだけ遅延させるための遅延回路２９を含む。
回路２６と２９の出力が、それぞれＩチャンネルとＱチャンネルに配置されたｎ
−タップ有限パルス応答（ＦＩＲ）フィルタ３０，３２に供給される。アップサ
ンプリング回路２６，２８と、遅延回路２９と、ＦＩＲフィルタ３０，３２は乗
数４アップサンプリング用のTIA/EIA/IS-95-A 標準において定義されている。
【０００８】 ＦＩＲフィルタ３０と３２の出力はそれぞれデジタル−アナログ（Ｄ／Ａ）変
換器３４と３６に供給される。例えばＦＩＲフィルタ３０，３２の出力は１０ビ
ットデジタル信号によって表示される。デジタル−アナログ変換器３４，３６は
それぞれアナログ信号ＶｉとＶｑとを生じ、これらの信号がそれぞれ折り返し防
止低域フィルタ（ＬＰＦ）３８，４０を通して転送回路４２のＩ入力およびＱ入
力に加えられ、この転送回路４２がオフセット直角位相シフト・キーイング（Ｑ
ＰＳＫ）を成して、変調された無線周波数信号を発生し、この信号がアンテナ４
４を使用してベースステーションに転送される。
換器３４と３６に供給される。例えばＦＩＲフィルタ３０，３２の出力は１０ビ
ットデジタル信号によって表示される。デジタル−アナログ変換器３４，３６は
それぞれアナログ信号ＶｉとＶｑとを生じ、これらの信号がそれぞれ折り返し防
止低域フィルタ（ＬＰＦ）３８，４０を通して転送回路４２のＩ入力およびＱ入
力に加えられ、この転送回路４２がオフセット直角位相シフト・キーイング（Ｑ
ＰＳＫ）を成して、変調された無線周波数信号を発生し、この信号がアンテナ４
４を使用してベースステーションに転送される。
【０００９】 ＩチャンネルとＱチャンネルにおける信号処理を同期化するため、トランスミ
ッタ２０はデジタル・シンセサイザ４６を含み、このシンセサイザ４６が外部ク
ロック信号に応答して内部クロック信号を生じる。内部クロック信号がＦＩＲフ
ィルタ３０，３２とＤ／Ａ変換器３４，３６に供給される。
ッタ２０はデジタル・シンセサイザ４６を含み、このシンセサイザ４６が外部ク
ロック信号に応答して内部クロック信号を生じる。内部クロック信号がＦＩＲフ
ィルタ３０，３２とＤ／Ａ変換器３４，３６に供給される。
【００１０】 ＩチャンネルとＱチャンネルにおける信号処理を支援するため、トランスミッ
タ２０の内部クロック周波数は８を乗じたチップレートに等しくなければならな
い。標準チップレートは1,2288 Mchip/secに等しいので、内部クロックは9.8304
ＭＨｚに等しい周波数ｆｘ８で発生されなければならない。しかしＣＤＭＡモバ
イル電話の周波数プラン要求に見合うため、トランスミッタ２０に加えられる規
準クロックは9.8304MHzと異なる周波数ｆｒｅｆを有することができる。例えば
、ｆｒｅｆは１４．４ＭＨｚに等しくすることができる。
タ２０の内部クロック周波数は８を乗じたチップレートに等しくなければならな
い。標準チップレートは1,2288 Mchip/secに等しいので、内部クロックは9.8304
ＭＨｚに等しい周波数ｆｘ８で発生されなければならない。しかしＣＤＭＡモバ
イル電話の周波数プラン要求に見合うため、トランスミッタ２０に加えられる規
準クロックは9.8304MHzと異なる周波数ｆｒｅｆを有することができる。例えば
、ｆｒｅｆは１４．４ＭＨｚに等しくすることができる。
【００１１】 この場合、ｆｒｅｆ／ｆｘ８＝１４．４ＭＨｚ／９．８３０４ＭＨｚ＝３７５
／１５６＝１．４６８である。従って３７５サイクルの規準クロックにおいて、
２５６サイクルの内部クロックが発生される。従って、３５６サイクルの内部ク
ロック信号を発生するためには、３７５サイクル規準クロックから１１９クロッ
クサイクルを除去しなければならない。
／１５６＝１．４６８である。従って３７５サイクルの規準クロックにおいて、
２５６サイクルの内部クロックが発生される。従って、３５６サイクルの内部ク
ロック信号を発生するためには、３７５サイクル規準クロックから１１９クロッ
クサイクルを除去しなければならない。
【００１２】 １．４６８に最も近いデジタル除算比は１．５である。もしこの除算比が規準
クロックのＭサイクルにおいて発生すれば、Ｍサイクルにおいて除去された内部
クロックサイクル数Ｎは、Ｎ＝Ｍ−（Ｍ／１．５）＝１１９で表わすことができ
る。従って、３７５規準クロックサイクルのうち３５７サイクルは１．５に等し
い除算比で変換され、残りの１８サイクルについては除算比は１に等しい。
クロックのＭサイクルにおいて発生すれば、Ｍサイクルにおいて除去された内部
クロックサイクル数Ｎは、Ｎ＝Ｍ−（Ｍ／１．５）＝１１９で表わすことができ
る。従って、３７５規準クロックサイクルのうち３５７サイクルは１．５に等し
い除算比で変換され、残りの１８サイクルについては除算比は１に等しい。
【００１３】 従って規準クロックの内部クロックへの変換に際して、除算比は例えば１．５
から１に変化されなければならない。その結果、内部クロックの中にジッターが
発生する。
から１に変化されなければならない。その結果、内部クロックの中にジッターが
発生する。
【００１４】 例えば、除算比が１．５から１に変化すれば、規準時間ｔは規準クロックの半
サイクルだけ変化する。規準時間変化Δｔは１／１４．４ＭＨｚの１／２＝１／
２８．８ＭＨｚ＝３４．７ナノ秒に等しい。
サイクルだけ変化する。規準時間変化Δｔは１／１４．４ＭＨｚの１／２＝１／
２８．８ＭＨｚ＝３４．７ナノ秒に等しい。
【００１５】 クロックジッタは図２に図示された寄生的「傾斜位相」変調とみなすことがで
きる。このような変調は伝送回路４２の出力における実質的位相誤差を生じる。
例えば、規準時間変化Δｔによって生じる寄生的位相段差ΔΘｐ−ｐは下記の式
によって表わされる。
きる。このような変調は伝送回路４２の出力における実質的位相誤差を生じる。
例えば、規準時間変化Δｔによって生じる寄生的位相段差ΔΘｐ−ｐは下記の式
によって表わされる。
【００１６】 ΔΘｐ−ｐ＝（Δｔ／Ｔｘ８）ｘ２π、 ここに、Ｔｘ８は内部クロックの時間である。
【００１７】 従って、ΔΘｐ−ｐ＝（９．８３０４／２８．８）ｘ２π ＝２．１４３ラジアン＝１サイクルの３４％。
【００１８】 前述の実施例において、クロックジッタの結果として生じるルート−平均−平
方位相誤差ΔΘｒｍｓはΔΘｒｍｓ＝ΔΘ／√１２＝０．６１８６ｒａｄで表わ
される。
方位相誤差ΔΘｒｍｓはΔΘｒｍｓ＝ΔΘ／√１２＝０．６１８６ｒａｄで表わ
される。
【００１９】 クロックジッタによる位相誤差はＤ／Ａ変換器の出力において誤差電圧を生じ
る。その結果、トランスミッタ２０は、割当てられたＣＤＭＡチャンネル外部の
周波数で高レベルの不正放射を放射させる。通常のＣＤＭＡ逆方向リンク中で伝
送されるＲＦ信号のシミュレート・スペクトルを示す図３において図示されるよ
うに、伝送ＲＦ信号は劣悪な隣接チャンネル出力レート（ＡＣＰＲ）を有し、こ
れは割当てられたＣＤＭＡチャンネル外部の不正放射を特徴づける。不正放射と
その測定法は、Recommended Minimum Performance Standards for Dual-Mode Wi
deband Spread Spectrum Cellular Mobile Stations と題するTIA/IS-98-A Inte
rium Standard に定義されている。ＳＣＰＲは隣接チャンネル出力とインチャン
ネル信号との比率である。TIA/IS-98-A Interium Standard によれば、３０ｋ
Ｈｚに対する隣接チャンネル出力はインチャンネル信号の中央周波数から９００
ｋＨｚのオフセットで測定される。図３の実施例において、中央周波数における
インチャンネル信号出力は約４３ｄＢｍであり、また隣接チャンネル出力は約１
４ｄＢｍである。従ってＡＣＰＲを表わすこれらの値の差は約２９ｄＢに等しい
。
る。その結果、トランスミッタ２０は、割当てられたＣＤＭＡチャンネル外部の
周波数で高レベルの不正放射を放射させる。通常のＣＤＭＡ逆方向リンク中で伝
送されるＲＦ信号のシミュレート・スペクトルを示す図３において図示されるよ
うに、伝送ＲＦ信号は劣悪な隣接チャンネル出力レート（ＡＣＰＲ）を有し、こ
れは割当てられたＣＤＭＡチャンネル外部の不正放射を特徴づける。不正放射と
その測定法は、Recommended Minimum Performance Standards for Dual-Mode Wi
deband Spread Spectrum Cellular Mobile Stations と題するTIA/IS-98-A Inte
rium Standard に定義されている。ＳＣＰＲは隣接チャンネル出力とインチャン
ネル信号との比率である。TIA/IS-98-A Interium Standard によれば、３０ｋ
Ｈｚに対する隣接チャンネル出力はインチャンネル信号の中央周波数から９００
ｋＨｚのオフセットで測定される。図３の実施例において、中央周波数における
インチャンネル信号出力は約４３ｄＢｍであり、また隣接チャンネル出力は約１
４ｄＢｍである。従ってＡＣＰＲを表わすこれらの値の差は約２９ｄＢに等しい
。
【００２０】 ＣＤＭＡ電話セットのＡＣＰＲを改良するために、クロックジッタによって発
生される位相誤差の補償が望ましいと思われる。
生される位相誤差の補償が望ましいと思われる。
【００２１】発明の概要 従って本発明の利点は、ＣＤＭＡトランシーバのＡＣＰＲを改良するために、
クロックジッタによって発生される位相誤差の補償するにある。
クロックジッタによって発生される位相誤差の補償するにある。
【００２２】 本発明のこの利点およびその他の利点は、ＰＮシーケンスによるデータ拡散の
ためのデータ拡散回路と、規準クロック信号に基づく内部クロックを発生するた
めのクロック発生回路と、前記データ拡散回路によって形成されろ過された拡散
データの補間を実施して、内部クロック信号中のジッタによって生じた位相誤差
を補正する修正拡散データ値を生じる補間回路とを含む拡散スペクトル通信装置
によって少なくとも部分的に達成される。
ためのデータ拡散回路と、規準クロック信号に基づく内部クロックを発生するた
めのクロック発生回路と、前記データ拡散回路によって形成されろ過された拡散
データの補間を実施して、内部クロック信号中のジッタによって生じた位相誤差
を補正する修正拡散データ値を生じる補間回路とを含む拡散スペクトル通信装置
によって少なくとも部分的に達成される。
【００２３】 本発明の好ましい実施態様によれば、補間回路は順次内部クロックサイクルに
ついてろ過された拡散データのサンプルを生じるように内部クロック信号によっ
て制御されるシフト・レジスタを含む。さらに前記補間回路は内部クロックジッ
タを代表する補償ファクタを記憶するためのメモリを含むことができる。補償フ
ァクタは各内部クロックサイクルについて予め計算することができる。内部クロ
ック信号によって制御されるアドレス発生器が現在の内部クロックサイクルの補
償ファクタを記憶するメモリの場所を表示するアドレス信号を前記メモリに供給
する。
ついてろ過された拡散データのサンプルを生じるように内部クロック信号によっ
て制御されるシフト・レジスタを含む。さらに前記補間回路は内部クロックジッ
タを代表する補償ファクタを記憶するためのメモリを含むことができる。補償フ
ァクタは各内部クロックサイクルについて予め計算することができる。内部クロ
ック信号によって制御されるアドレス発生器が現在の内部クロックサイクルの補
償ファクタを記憶するメモリの場所を表示するアドレス信号を前記メモリに供給
する。
【００２４】 ろ過された拡散データのサンプルと補償ファクタとに基づいて、補間器は修正
された拡散データ値を計算する。例えば、補間回路は、修正された拡散データ値
を特定するために線形補間アルゴリズムを実行することができる。修正された拡
散データ値に対応して、デジタル−アナログ変換器がクロックジッタについて補
償された電圧を発生することができる。
された拡散データ値を計算する。例えば、補間回路は、修正された拡散データ値
を特定するために線形補間アルゴリズムを実行することができる。修正された拡
散データ値に対応して、デジタル−アナログ変換器がクロックジッタについて補
償された電圧を発生することができる。
【００２５】 クロック発生回路は、少なくとも第１および第２分割比を使用して、規準クロ
ック信号を内部クロック信号の部品ユニットに変換することができる。クロック
ジッタを低減するため、第２分割比を使用して発生された内部クロックサイクル
が第１分割比を使用して発生された内部クロックサイクルの上に均一に分布され
る。
ック信号を内部クロック信号の部品ユニットに変換することができる。クロック
ジッタを低減するため、第２分割比を使用して発生された内部クロックサイクル
が第１分割比を使用して発生された内部クロックサイクルの上に均一に分布され
る。
【００２６】 本発明の１アスペクトによれば、クロックジッタによって生じた位相誤差を補
償するシステムがＣＤＭＡ逆方向リンクの中に備えられる。この補償システムは
、順次の内部クロックサイクルについて拡散データサンプルを生じるためにＰＮ
シーケンスによって拡散されまたフィルタによってろ過されたデジタルデータに
応答するサンプリング回路と、内部クロックジッタを代表する補償ファクタを記
憶するメモリと、ろ過された拡散データの補間を実施して内部クロックジッタに
よって生じる位相誤差を補償する修正された拡散データを決定するために拡散デ
ータの補間を実施する補間器とを含む。
償するシステムがＣＤＭＡ逆方向リンクの中に備えられる。この補償システムは
、順次の内部クロックサイクルについて拡散データサンプルを生じるためにＰＮ
シーケンスによって拡散されまたフィルタによってろ過されたデジタルデータに
応答するサンプリング回路と、内部クロックジッタを代表する補償ファクタを記
憶するメモリと、ろ過された拡散データの補間を実施して内部クロックジッタに
よって生じる位相誤差を補償する修正された拡散データを決定するために拡散デ
ータの補間を実施する補間器とを含む。
【００２７】 本発明の方法によれば、内部クロック信号中にジッタによって生じる位相誤差
を補償するため、 ＰＮシーケンスによって拡散されまたフィルタによってろ過されたデジタルデ
ータをサンプリングする段階と、 クロックジッタによって生じる位相誤差を補償する修正拡散データ値を決定す
るために補償ファクタを使用して拡散データサンプルを補間する段階とが実行さ
れる。
を補償するため、 ＰＮシーケンスによって拡散されまたフィルタによってろ過されたデジタルデ
ータをサンプリングする段階と、 クロックジッタによって生じる位相誤差を補償する修正拡散データ値を決定す
るために補償ファクタを使用して拡散データサンプルを補間する段階とが実行さ
れる。
【００２８】 本発明は前記の説明のみに限定されるものでなく、その趣旨の範囲内において
任意に変更実施できる。
任意に変更実施できる。
【００２９】発明の詳細な説明 本発明は信号処理分野において一般的に応用されるが、本発明を実施する最良
モードはＣＤＭＡシステム中の逆方向リンクの実現に基づいている。
モードはＣＤＭＡシステム中の逆方向リンクの実現に基づいている。
【００３０】 図４は本発明によるＣＤＭＡモバイル電話のトランスミッタ１００を示す。図
１のトランスミッタの素子と類似のトランスミッタ１００の素子は類似参照数字
を有する。トランスミッタ１００は同相（Ｉ）チャンネルと直角位相（Ｑ）チャ
ンネルとを含み、これらのチャンネルはそれぞれ伝送回路４２の同相入力と直角
位相入力とを駆動してＱＡＭ無線周波数信号を発生し、この信号がアンテナ４４
を使用してベースステーションに伝送される。ＮＲＺエンコーディング・スキー
ムを使用してエンコーディングされる情報シーケンスがデータ入力２１を通して
ＩチャンネルとＱチャンネルとに供給される。
１のトランスミッタの素子と類似のトランスミッタ１００の素子は類似参照数字
を有する。トランスミッタ１００は同相（Ｉ）チャンネルと直角位相（Ｑ）チャ
ンネルとを含み、これらのチャンネルはそれぞれ伝送回路４２の同相入力と直角
位相入力とを駆動してＱＡＭ無線周波数信号を発生し、この信号がアンテナ４４
を使用してベースステーションに伝送される。ＮＲＺエンコーディング・スキー
ムを使用してエンコーディングされる情報シーケンスがデータ入力２１を通して
ＩチャンネルとＱチャンネルとに供給される。
【００３１】 拡散スペクトルセルラーシステムに関するTIA/EIA/IS-95-A 標準によれば、同
相パイロットＰＮシーケンスＰＮＩがＩチャンネルに供給され、また直角位相パ
イロットＰＮシーケンスＰＮＱがＱチャンネルに供給される。これらの周期的シ
ーケンスは1.2288Mチップ／秒に等しいレートで特性的多項式に基づいて発生さ
れる。
相パイロットＰＮシーケンスＰＮＩがＩチャンネルに供給され、また直角位相パ
イロットＰＮシーケンスＰＮＱがＱチャンネルに供給される。これらの周期的シ
ーケンスは1.2288Mチップ／秒に等しいレートで特性的多項式に基づいて発生さ
れる。
【００３２】 モバイル電話セット中に加えられる信号は所要のＣＤＭＡチャンネル周波数を
保持するように選択された周波数ｆｒｅｆを有する。例えば、ｆｒｅｆは１４．
４ＭＨｚに等しくすることができる。規準信号に基づいて、デジタル・シンセサ
イザ４６は、9.8304MHzに等しいｆｘ８、すなわち８を乗じたチップレートで内
部クロック信号を発生することができる。内部クロック信号がＩチャンネルおよ
びＱチャンネルに加えられてこれらのチャンネルの動作の同期化を生じる。
保持するように選択された周波数ｆｒｅｆを有する。例えば、ｆｒｅｆは１４．
４ＭＨｚに等しくすることができる。規準信号に基づいて、デジタル・シンセサ
イザ４６は、9.8304MHzに等しいｆｘ８、すなわち８を乗じたチップレートで内
部クロック信号を発生することができる。内部クロック信号がＩチャンネルおよ
びＱチャンネルに加えられてこれらのチャンネルの動作の同期化を生じる。
【００３３】 前述のように、もしｆｒｅｆ＝１４．４ＭＨｚ、またｆｘ８＝9.8304MHzであ
れば、デジタルシンセサイザ４６は規準クロック３７５サイクルの中に内部クロ
ック２５６サイクルを生じる。従って、規準クロックが内容物クロックに変換さ
れる時、内部クロック１１９サイクルを規準クロック３７５サイクルから除去し
なければならない。規準クロック信号を内部クロック信号に変換するために単一
の除算比を使用することができないのであるから、３７５規準クロックサイクル
のうち３５７サイクルは１．５に等しい除算比で変換され、残りの１８サイクル
については除算比は１に等しい。このような除算比の変化が変換の結果として生
じる内部クロックの中にジッタを生じる。
れば、デジタルシンセサイザ４６は規準クロック３７５サイクルの中に内部クロ
ック２５６サイクルを生じる。従って、規準クロックが内容物クロックに変換さ
れる時、内部クロック１１９サイクルを規準クロック３７５サイクルから除去し
なければならない。規準クロック信号を内部クロック信号に変換するために単一
の除算比を使用することができないのであるから、３７５規準クロックサイクル
のうち３５７サイクルは１．５に等しい除算比で変換され、残りの１８サイクル
については除算比は１に等しい。このような除算比の変化が変換の結果として生
じる内部クロックの中にジッタを生じる。
【００３４】 クロックジッタを減少させるため、デジタルシンセサイザ４６は残りの１８サ
イクルを３７５規準クロックサイクル全体に均等に分布させる。375/18= 20.8333...=20+0.8333であるので、反復パタンで２０サイクルが使用され、その
際に除算比１．５によって変換された１９サイクルに続いて１サイクルが除算比
１によって変換される。従って、除算比１．５による18x0.8333...=15サイクル
が残される。シンセサイザ４６はこれらの１５サイクルを１８サイクルの上に均
等に拡散して、２１サイクル（除算比１．５の２０サイクルおよび除算比１の１
サイクル）の１５ブロックとこれに続く２０サイクル（除算比１．５の１９サイ
クルおよび除算比１の１サイクル）の３ブロックとを生じる。
イクルを３７５規準クロックサイクル全体に均等に分布させる。375/18= 20.8333...=20+0.8333であるので、反復パタンで２０サイクルが使用され、その
際に除算比１．５によって変換された１９サイクルに続いて１サイクルが除算比
１によって変換される。従って、除算比１．５による18x0.8333...=15サイクル
が残される。シンセサイザ４６はこれらの１５サイクルを１８サイクルの上に均
等に拡散して、２１サイクル（除算比１．５の２０サイクルおよび除算比１の１
サイクル）の１５ブロックとこれに続く２０サイクル（除算比１．５の１９サイ
クルおよび除算比１の１サイクル）の３ブロックとを生じる。
【００３５】 クロックジッタをさらに低減させるため、デジタルシンセサイザ４６は２１サ
イクルの１５ブロックの上に２０サイクルの３ブロックを均等に分布させるよう
に下記のシーケンスを形成する。
イクルの１５ブロックの上に２０サイクルの３ブロックを均等に分布させるよう
に下記のシーケンスを形成する。
【００３６】 − ２１サイクルの５ブロック（そのうち２０ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、 − ２０サイクルの１ブロック（そのうち１９ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、 − ２１サイクルの５ブロック（そのうち２０ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、 − ２０サイクルの１ブロック（そのうち１９ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、 − ２１サイクルの５ブロック（そのうち２０ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、また − ２０サイクルの１ブロック（そのうち１９ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）。
、１ブロックが除算比１を有する）、 − ２０サイクルの１ブロック（そのうち１９ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、 − ２１サイクルの５ブロック（そのうち２０ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、 − ２０サイクルの１ブロック（そのうち１９ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、 − ２１サイクルの５ブロック（そのうち２０ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）、また − ２０サイクルの１ブロック（そのうち１９ブロックが除算比１．５を有し
、１ブロックが除算比１を有する）。
【００３７】 前述の実施例は１４．４ＭＨｚ規準クロックを9.8304MHz ＣＤＭＡ内部クロ
ックに変換する場合を示したが、当業者には明かなように開示された技術は任意
の規準クロックから任意周波数のクロック信号を生じるために適用できる。
ックに変換する場合を示したが、当業者には明かなように開示された技術は任意
の規準クロックから任意周波数のクロック信号を生じるために適用できる。
【００３８】 前述の実施例のクロック変換技術はクロックジッタを低下させることができる
が、低減されたクロックジッタさえも相当の位相誤差を生じる。従って本発明に
よれば、ＣＤＭＡトランスミッタ１００中のＩチャンネルとＱチャンネルはそれ
ぞれ、クロックジッタによって生じる位相誤差を補正するための位相誤差補正シ
ステムを備える。
が、低減されたクロックジッタさえも相当の位相誤差を生じる。従って本発明に
よれば、ＣＤＭＡトランスミッタ１００中のＩチャンネルとＱチャンネルはそれ
ぞれ、クロックジッタによって生じる位相誤差を補正するための位相誤差補正シ
ステムを備える。
【００３９】 本発明によれば、ＣＤＭＡトランスミッタ１００中のＩチャンネルとＱチャン
ネルは、Ｑチャンネルの中に１／２チップ遅延回路が備えられていること以外は
類似構造を有する。Ｉチャンネルの素子のみを図４に図示しまた下記に説明する
。
ネルは、Ｑチャンネルの中に１／２チップ遅延回路が備えられていること以外は
類似構造を有する。Ｉチャンネルの素子のみを図４に図示しまた下記に説明する
。
【００４０】 同相パイロットＰＮシーケンスによってデータ拡散を処理するＣＤＭＡトラン
スミッタ１００のＩチャンネルはマルチプライヤー２２を含み、このマルチプラ
イヤーはデータ入力２１からのＮＲＺデータにＰＮＩシーケンスを乗じる。マル
チプライヤー２２の出力はアップサンプリング回路２６に接続され、この回路２
２は係数８によるマルチプライヤー出力値のアップサンプリングを実施する。ア
ップサンプリング回路２６によってアップサンプリングされた値はｎ−タップＦ
ＩＲフィルタ３０に供給され、このフィルタはTIA/EIA/IS-95-A 標準に記載の信
号ろ過を実施する。信号ろ過を支援するため、内部クロック信号ｆｘ８がＦＩＲ
フィルタ３０に供給される。
スミッタ１００のＩチャンネルはマルチプライヤー２２を含み、このマルチプラ
イヤーはデータ入力２１からのＮＲＺデータにＰＮＩシーケンスを乗じる。マル
チプライヤー２２の出力はアップサンプリング回路２６に接続され、この回路２
２は係数８によるマルチプライヤー出力値のアップサンプリングを実施する。ア
ップサンプリング回路２６によってアップサンプリングされた値はｎ−タップＦ
ＩＲフィルタ３０に供給され、このフィルタはTIA/EIA/IS-95-A 標準に記載の信
号ろ過を実施する。信号ろ過を支援するため、内部クロック信号ｆｘ８がＦＩＲ
フィルタ３０に供給される。
【００４１】 ＦＩＲフィルタ３０の出力に得られた信号Ｖｆが３段シフトレジスタ１０２に
供給される。信号Ｖｆは例えば１０ビット・ワードによって表わされる。シフト
レジスタ１０２は内部クロックｆｘ８によって制御されて、内部クロックｆｘ８
の３シーケンスサイクルに対応する信号Ｖｆの３サンプルＶｎ−１、Ｖｎおよび
Ｖｎ＋１を生じる。
供給される。信号Ｖｆは例えば１０ビット・ワードによって表わされる。シフト
レジスタ１０２は内部クロックｆｘ８によって制御されて、内部クロックｆｘ８
の３シーケンスサイクルに対応する信号Ｖｆの３サンプルＶｎ−１、Ｖｎおよび
Ｖｎ＋１を生じる。
【００４２】 補間器１０４がシフトレジスタ１０２に接続されて、前記のサンプルＶｎ−１
、ＶｎおよびＶｎ＋１を受ける。下記に詳細に説明するように、補間器１０４は
内部クロックジッタによって生じた位相誤差を補正するように値Ｖｎを修正する
ための線形補間アルゴリズムを実施する。補間を実施するために、メモリ１０６
の中に記憶された補正ファクタαｎが使用される。メモリ１０６は、内部クロッ
クｆｘ８の各２５６サイクルに対して内部クロックジッタを代表する３ビット補
正ファクタαｎを記憶するための２５６場所を有する。補間器１０４は、補正フ
ァクタαｎを用いて、ＦＩＲフィルタ３０の出力において発生される拡散データ
の修正値Ｖｎ’を生じる。補間器１０４は、規定の補間アルゴリズムを実施する
のに必要な論理的操作を実行するハードウェアまたはソフトウェア・デバイスに
よって実現されることができる。モジュラス２５６カウンタ１０８は内部クロッ
クサイクルを計数して、現在の内部クロックサイクルに対する補正ファクタαｎ
を記憶するメモリ場所を表示する８ビット・アドレス信号を生じる。
、ＶｎおよびＶｎ＋１を受ける。下記に詳細に説明するように、補間器１０４は
内部クロックジッタによって生じた位相誤差を補正するように値Ｖｎを修正する
ための線形補間アルゴリズムを実施する。補間を実施するために、メモリ１０６
の中に記憶された補正ファクタαｎが使用される。メモリ１０６は、内部クロッ
クｆｘ８の各２５６サイクルに対して内部クロックジッタを代表する３ビット補
正ファクタαｎを記憶するための２５６場所を有する。補間器１０４は、補正フ
ァクタαｎを用いて、ＦＩＲフィルタ３０の出力において発生される拡散データ
の修正値Ｖｎ’を生じる。補間器１０４は、規定の補間アルゴリズムを実施する
のに必要な論理的操作を実行するハードウェアまたはソフトウェア・デバイスに
よって実現されることができる。モジュラス２５６カウンタ１０８は内部クロッ
クサイクルを計数して、現在の内部クロックサイクルに対する補正ファクタαｎ
を記憶するメモリ場所を表示する８ビット・アドレス信号を生じる。
【００４３】 修正値Ｖｎ’がデジタル−アナログ変換器３４に加えられ、このデジタル−ア
ナログ変換器３４は内部クロックｆｘ８によって制御されて、修正Ｉチャンネル
信号のアナログ代表値Ｖｉを発生する。アンティ−エイリアシング・フィルタ３
８を通して、アナログ信号Ｖｉが伝送回路４２のＩ入力に対して加えられる。
ナログ変換器３４は内部クロックｆｘ８によって制御されて、修正Ｉチャンネル
信号のアナログ代表値Ｖｉを発生する。アンティ−エイリアシング・フィルタ３
８を通して、アナログ信号Ｖｉが伝送回路４２のＩ入力に対して加えられる。
【００４４】 本発明による補正技術を説明するため、図５は曲線ＡとＢとを示し、これらの
曲線はそれぞれクロックジッタを伴ないまたは伴なわないデジタル−アナログ変
換器３４の出力における信号例Ｖｉを示す。デジタル−アナログ変換器３４に加
えられる内部クロック中のジッタΔｔｎ＝ｔｎ’−ｔｎの故に、デジタル−アナ
ログ変換器３４の出力に誤差電圧ΔＶｎ＝Ｖｎ’−Ｖｎが発生する。従って補正
しなければ、時間ｔｎ’において電圧Ｖｎ’の代わりに電圧Ｖｎが発生されるで
あろう。
曲線はそれぞれクロックジッタを伴ないまたは伴なわないデジタル−アナログ変
換器３４の出力における信号例Ｖｉを示す。デジタル−アナログ変換器３４に加
えられる内部クロック中のジッタΔｔｎ＝ｔｎ’−ｔｎの故に、デジタル−アナ
ログ変換器３４の出力に誤差電圧ΔＶｎ＝Ｖｎ’−Ｖｎが発生する。従って補正
しなければ、時間ｔｎ’において電圧Ｖｎ’の代わりに電圧Ｖｎが発生されるで
あろう。
【００４５】 本発明によれば、補間器１０４は線形補間を実施して時間ｔｎ’におけるＶｎ
’を計算し、この瞬間に発生される実際値Ｖｎの代わりに計算値Ｖｎ’を出力す
る。Ｖｎ’を計算するために使用することのできる線形補間アルゴリズムは下記
である。 Δｔｎ＞０については、 Ｖn’(tn')＝Ｖn＋(Δtn/Ｔx8)(Ｖn+1−Ｖn) Δｔｎ＜０については、 Ｖn’(tn')＝Ｖn＋(Δtn/Ｔx8)(Ｖn−Ｖn-1) ここに、Ｔｘ８＝１／ｆｘ８は内部クロックの周期である。
’を計算し、この瞬間に発生される実際値Ｖｎの代わりに計算値Ｖｎ’を出力す
る。Ｖｎ’を計算するために使用することのできる線形補間アルゴリズムは下記
である。 Δｔｎ＞０については、 Ｖn’(tn')＝Ｖn＋(Δtn/Ｔx8)(Ｖn+1−Ｖn) Δｔｎ＜０については、 Ｖn’(tn')＝Ｖn＋(Δtn/Ｔx8)(Ｖn−Ｖn-1) ここに、Ｔｘ８＝１／ｆｘ８は内部クロックの周期である。
【００４６】 これらの式を簡略化するため、Δｔｎ／Ｔｘ８の代わりに補正ファクタαｎを
使用することができる。この場合、補間器１０４によって実施される線形補間ア
ルゴリズムは下記の式で表わされる。 αn＞０については、 Ｖn’(tn')＝Ｖn＋αn(Ｖn+1−Ｖn) αn＜０については、 Ｖn’(tn')＝Ｖn＋αn(Ｖn−Ｖn-1) αn＝０については、 Ｖn’(tn')＝Ｖn 前述のように、クロックジッタによって生じる位相ステップΔΘｐ−ｐは１サ
イクルの３４％に等しい。従って補正ファクタの絶対値／αｎ／≦０．３４であ
る。補間アルゴリズムを実施するために使用されるハードウェアを簡単化するた
め、αｎの値は０．１のステップにおいて丸く成される。 αn∈ {-0.3,-0.2,-0.1,0,0.1,0.2,0.3} 従って、内部クロック信号ｆｘ８によって制御されるシフトレジスタ１０２は
内部クロックの３順次サイクルに対するサンプルＶｎ＋１、ＶｎおよびＶｎ−１
を生じる。カウンタ１０８が内部クロックのサイクルを計数して、内部クロック
の現在サイクルを表示するアドレス信号を発生する。メモリ１０６は，各２５６
内部クロックサイクルについて予め計算された補正ファクタαｎ＝Δｔｎ／Ｔｘ
８を記憶する。アドレス信号がメモリ１０６に供給されて、現在サイクルに対す
る補正ファクタαｎを回収する。
使用することができる。この場合、補間器１０４によって実施される線形補間ア
ルゴリズムは下記の式で表わされる。 αn＞０については、 Ｖn’(tn')＝Ｖn＋αn(Ｖn+1−Ｖn) αn＜０については、 Ｖn’(tn')＝Ｖn＋αn(Ｖn−Ｖn-1) αn＝０については、 Ｖn’(tn')＝Ｖn 前述のように、クロックジッタによって生じる位相ステップΔΘｐ−ｐは１サ
イクルの３４％に等しい。従って補正ファクタの絶対値／αｎ／≦０．３４であ
る。補間アルゴリズムを実施するために使用されるハードウェアを簡単化するた
め、αｎの値は０．１のステップにおいて丸く成される。 αn∈ {-0.3,-0.2,-0.1,0,0.1,0.2,0.3} 従って、内部クロック信号ｆｘ８によって制御されるシフトレジスタ１０２は
内部クロックの３順次サイクルに対するサンプルＶｎ＋１、ＶｎおよびＶｎ−１
を生じる。カウンタ１０８が内部クロックのサイクルを計数して、内部クロック
の現在サイクルを表示するアドレス信号を発生する。メモリ１０６は，各２５６
内部クロックサイクルについて予め計算された補正ファクタαｎ＝Δｔｎ／Ｔｘ
８を記憶する。アドレス信号がメモリ１０６に供給されて、現在サイクルに対す
る補正ファクタαｎを回収する。
【００４７】 メモリ１０６から読取られた補正ファクタαｎに基づいて、補間器１０４は前
述の線形補間アルゴリズムを実施し、ＩパイロットＰＮシーケンスによって拡散
されまたフィルタ３０によってろ過されたデータの修正値Ｖｎ’を決定する。こ
のようにして補間器１０４は、クロックジッタによって生じた位相誤差を補正す
るように各内部クロックサイクルについて修正された値Ｖｎ’を出力する。その
結果、デジタル−アナログ変換器３４によって発生される信号Ｖｉはクロックジ
ッタによって生じた位相誤差を大幅に免れる。本発明は線形補間アルゴリズムの
実施例について説明されているが、当業者には明かなように、クロックジッタに
よる位相誤差を補正する拡散データの修正値を生じるために、任意の規定の補間
アルゴリズムを実行することができる。
述の線形補間アルゴリズムを実施し、ＩパイロットＰＮシーケンスによって拡散
されまたフィルタ３０によってろ過されたデータの修正値Ｖｎ’を決定する。こ
のようにして補間器１０４は、クロックジッタによって生じた位相誤差を補正す
るように各内部クロックサイクルについて修正された値Ｖｎ’を出力する。その
結果、デジタル−アナログ変換器３４によって発生される信号Ｖｉはクロックジ
ッタによって生じた位相誤差を大幅に免れる。本発明は線形補間アルゴリズムの
実施例について説明されているが、当業者には明かなように、クロックジッタに
よる位相誤差を補正する拡散データの修正値を生じるために、任意の規定の補間
アルゴリズムを実行することができる。
【００４８】 低域フィルタ３８を通して、伝送回路４２の同相入力Ｉに対して信号Ｖｉが加
えられる。前述のように、伝送回路４２の直角位相入力Ｑはトランスミッタ１０
０のＱチャンネルによって発生される信号Ｖｑによって駆動される。Ｑチャンネ
ルはＩチャンネルのシフトレジスタ１０２および補間器１０４と類似のシフトレ
ジスタおよび補間器を有する。メモリ１０６とカウンタ１０８はＩチャンネルと
Ｑチャンネルとによって共有され、両方のチャンネル中の補間器に対して共通の
補償ファクタαｎを供給する。
えられる。前述のように、伝送回路４２の直角位相入力Ｑはトランスミッタ１０
０のＱチャンネルによって発生される信号Ｖｑによって駆動される。Ｑチャンネ
ルはＩチャンネルのシフトレジスタ１０２および補間器１０４と類似のシフトレ
ジスタおよび補間器を有する。メモリ１０６とカウンタ１０８はＩチャンネルと
Ｑチャンネルとによって共有され、両方のチャンネル中の補間器に対して共通の
補償ファクタαｎを供給する。
【００４９】 ＱチャンネルはＩチャンネルの素子のほか、TIA/EIA/IS-95-A に定義されたよ
うなアップサンプリング回路の出力信号を１／２チップ遅延させる遅延回路２９
を含み、オフセット直角位相シフト・キーイング（ＱＰＳＫ）を伝送回路４２に
実行させる。伝送回路４２によって発生された変調無線周波数信号はアンテナ４
４を通してベースステーションに送付される。
うなアップサンプリング回路の出力信号を１／２チップ遅延させる遅延回路２９
を含み、オフセット直角位相シフト・キーイング（ＱＰＳＫ）を伝送回路４２に
実行させる。伝送回路４２によって発生された変調無線周波数信号はアンテナ４
４を通してベースステーションに送付される。
【００５０】 このようにして、本発明はクロックジッタによって生じる位相誤差の補償を実
施する。本発明のＣＤＭＡ逆方向リンク中の伝送無線周波数信号のシミュレート
・スペクトルを示す図６に図示のように、無線周波数信号の隣接チャンネル出力
比（ＡＣＰＲ）は通常のＣＤＭＡシステムと比較して実質的に改良されている。
図６に図示の実施例において、中心周波数におけるインチャンネル出力は約６ｄ
Ｂｍであるが、中心周波数から９００ｋＨｚ片寄って測定された隣接チャンネル
出力は約−４０ｄＢｍである。ＡＣＰＲを代表するこれらの値の間の差は約４６
ｄＢに等しい。
施する。本発明のＣＤＭＡ逆方向リンク中の伝送無線周波数信号のシミュレート
・スペクトルを示す図６に図示のように、無線周波数信号の隣接チャンネル出力
比（ＡＣＰＲ）は通常のＣＤＭＡシステムと比較して実質的に改良されている。
図６に図示の実施例において、中心周波数におけるインチャンネル出力は約６ｄ
Ｂｍであるが、中心周波数から９００ｋＨｚ片寄って測定された隣接チャンネル
出力は約−４０ｄＢｍである。ＡＣＰＲを代表するこれらの値の間の差は約４６
ｄＢに等しい。
【００５１】 従って前述において、ＣＤＭＡ逆方向リンク中のクロックジッタによって生じ
る位相誤差を補正するシステムが開示された。ろ過後に、パイロットＰＮシーケ
ンスによって拡散されたデータがシフトレジスタに供給され、このシフトレジス
タが内部クロックの順次サイクルの数データサンプルを生じる。メモリが、内部
クロックサイクルについてそれぞれ予め計算された補正ファクタを記憶する。カ
ウンタが内部クロックサイクルを計数して、現在の内部クロックサイクルの補償
ファクタを記憶する記憶場所を表示したアドレス信号をメモリに供給する。デー
タサンプルと補償ファクタとに基づいて、補正器は補間アルゴリズムを実施して
、内部クロック中のジッタによって生じた位相誤差を補償する修正拡散データ値
を生じる。
る位相誤差を補正するシステムが開示された。ろ過後に、パイロットＰＮシーケ
ンスによって拡散されたデータがシフトレジスタに供給され、このシフトレジス
タが内部クロックの順次サイクルの数データサンプルを生じる。メモリが、内部
クロックサイクルについてそれぞれ予め計算された補正ファクタを記憶する。カ
ウンタが内部クロックサイクルを計数して、現在の内部クロックサイクルの補償
ファクタを記憶する記憶場所を表示したアドレス信号をメモリに供給する。デー
タサンプルと補償ファクタとに基づいて、補正器は補間アルゴリズムを実施して
、内部クロック中のジッタによって生じた位相誤差を補償する修正拡散データ値
を生じる。
【００５２】 この開示においては本発明のこの実施態様のみを示し説明したが、本発明は前
記の説明のみに限定されるものでなく、その趣旨の範囲内において任意に変更実
施できる。
記の説明のみに限定されるものでなく、その趣旨の範囲内において任意に変更実
施できる。
【図１】 ＣＤＭＡ電話セットにおける通常のトランスミッタのブロックダイヤグラム。
【図２】 クロック信号中のジッタによって生じる位相誤差を示すダイヤグラム。
【図３】 通常のＣＤＭＡ逆方向リンク中の伝送ＲＦ信号のシミュレート・スペクトルを
示すダイヤグラム。
示すダイヤグラム。
【図４】 本発明のＣＤＭＡ電話セット中のトランスミッタのブロックダイヤグラム。
【図５】 本発明によるクロックジッタ補償技術を示すダイヤグラム。
【図６】 本発明のＣＤＭＡ逆方向リンク中の伝送ＲＦ信号のシミュレート・スペクトル
を示すダイヤグラム。
を示すダイヤグラム。
２０ トランスミッタ ２１ 入力 ２２ マルチプライヤー ３０ ＦＩＲフィルタ ３４ デジタル−アナログ変換器 ３８ アンティ・エイリアシング（低域）フィルタ ４２ 伝送回路 ４４ アンテナ ４６ クロック発生回路（デジタル−アナログ変換器）（センセサイザー） １００ トランスミッタ １０２ シフト・レジスタ １０４ 補間器 １０６ メモリ １０８ カウンタ（アドレス発生器） Ｉチャンネル 同相チャンネル Ｑチャンネル 直角位相チャンネル
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (16)
- 【請求項１】 ＰＮシーケンスによってデータを拡散し、拡散されたデータをろ過するため
のデータ拡散回路と、 規準クロック信号に基づいて内部クロック信号を発生するためのクロック発
生回路と、 データ拡散回路によって形成されろ過された拡散データの補間を実施して、
内部クロック信号中のジッタによって生じた位相誤差を補償する修正拡散データ
値を決定する補間回路とを含む拡散スペクトル通信システム。 - 【請求項２】 前記補間回路が、シーケンシャルな内部クロックサイクルのためのろ過された
拡散データのサンプルを生じるために、内部クロック信号によって制御されるシ
フト・レジスタを含むことを特徴とする請求項１に記載のシステム。 - 【請求項３】 前記補間回路は、内部クロック・ジッタによる位相誤差を補償するために、各
内部サイクルごとに予め計算された補償ファクタを記憶するメモリをさらに含む
ことを特徴とする請求項２に記載のシステム。 - 【請求項４】 前記補償ファクタは、内部クロック・ジッタを代表することを特徴とする請求
項３に記載のシステム。 - 【請求項５】 前記補間回路は、現在の内部クロックサイクルの補償ファクタを記憶するメモ
リの場所を表示するアドレス信号を前記メモリに供給するために、内部クロック
信号によって制御されるアドレス発生器をさらに含むことを特徴とする請求項４
に記載のシステム。 - 【請求項６】 前記補償回路は、ろ過された拡散データのサンプルと修正された拡散データ値
とを計算するための補償ファクタとに応答する補間器をさらに含むことを特徴と
する請求項５に記載のシステム。 - 【請求項７】 前記補間回路は、修正された拡散データ値を計算するために線形補間アルゴリ
ズムを実行することを特徴とする請求項６に記載のシステム。 - 【請求項８】 クロック・ジッタに対して補償された電圧を生じるため、修正された拡散デー
タ値に応答するデジタル−アナログ変換器を含むことを特徴とする請求項７に記
載のシステム。 - 【請求項９】 前記クロック発生回路は、少なくとも第１および第２分割比を使用して基準ク
ロック信号のサイクルを内部クロック信号のサイクルに変換することを特徴とす
る請求項１に記載のシステム。 - 【請求項１０】 前記クロック発生回路は、第２分割比を使用して得られた内部クロックサイク
ルを、第１分割比を使用して得られた内部クロックサイクル全体に均一に分布さ
せることを特徴とする請求項９に記載のシステム。 - 【請求項１１】 規準クロック信号に基づいて内部クロック信号を発生するクロック発生器を有
するトランスミッタにおいて、内部クロック信号中にジッタによって生じる位相
誤差を補償するシステムが、 シーケンシャルな内部クロックサイクルについて拡散データサンプルを生じる
ため、ＰＮシーケンスによって拡散されまたフィルタによってろ過されたデジタ
ルデータに応答するサンプリング回路と、 内部クロック・ジッタを表わす補償ファクタを記憶するメモリと、 ろ過された拡散データの補間を実施して、内部クロックジッタによって生じる
位相誤差を補償する修正された拡散データを決定するために、拡散データサンプ
ルと補償ファクタとに応答する補間器とを含む事を特徴とするトランスミッタ。 - 【請求項１２】 所要の内部クロックサイクルの補償ファクタを記憶するメモリの場所を表示す
るアドレス信号を前記メモリに供給するために、内部クロック信号によって制御
されるカウンタをさらに含むことを特徴とする請求項１１に記載のトランスミッ
タ。 - 【請求項１３】 前記サンプリング回路が、内部クロック信号によって制御されるシフト・レジ
スタを含むことを特徴とする請求項１１に記載のトランスミッタ。 - 【請求項１４】 前記補償ファクタが、内部クロックジッタと内部クロック信号の周期とに基づ
いて予め計算されることを特徴とする請求項１１に記載のトランスミッタ。 - 【請求項１５】 規準信号に基づいて内部クロック信号を発生する内部クロック発生器を有する
拡散スペクトルにおいて、 数個の順次内部クロックサイクルについて拡散データサンプルを生じるため、
ＰＮシーケンスによって拡散されまたフィルタによってろ過されたデジタルデー
タをサンプリングする段階と、 クロック・ジッタによって生じる位相誤差を補償する修正拡散データ値を決定
するため、補償ファクタを使用して拡散データサンプルを補間する段階とを含む
、内部クロック信号中にジッタによって生じる位相誤差を補償する方法。 - 【請求項１６】 前記サンプリング段階は、内部クロック信号によって制御される拡散デジタル
データのシフト段階を含むことを特徴とする請求項１５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/216,260 | 1998-12-18 | ||
| US09/216,260 US6366604B1 (en) | 1998-12-18 | 1998-12-18 | Compensation for phase errors caused by clock jitter in a CDMA communication system |
| PCT/EP1999/009817 WO2000038344A1 (en) | 1998-12-18 | 1999-12-13 | Compensation for phase errors caused by clock jitter in a cdma communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002533982A true JP2002533982A (ja) | 2002-10-08 |
| JP4387063B2 JP4387063B2 (ja) | 2009-12-16 |
Family
ID=22806385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000590319A Expired - Fee Related JP4387063B2 (ja) | 1998-12-18 | 1999-12-13 | Ｃｄｍａ通信システムにおいてクロック・ジッタによって生じる位相誤差の補償 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6366604B1 (ja) |
| EP (1) | EP1057281B1 (ja) |
| JP (1) | JP4387063B2 (ja) |
| KR (1) | KR100697406B1 (ja) |
| CN (1) | CN1127812C (ja) |
| DE (1) | DE69935581T2 (ja) |
| TW (1) | TW469711B (ja) |
| WO (1) | WO2000038344A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101380364B1 (ko) | 2008-03-05 | 2014-04-02 | 마이크로칩 테크놀로지 인코포레이티드 | 적어도 하나의 ｄｍａ 주변장치 및 직각위상 클록으로 동작하는 ｃｐｕ 사이의 싱글 포트 ｓｒａｍ의 대역폭 공유 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6766148B1 (en) * | 2000-03-21 | 2004-07-20 | Koninklijke Phillips Electronics N.V. | Switched sideband frequency low-IF transmitter |
| KR100927674B1 (ko) * | 2000-03-28 | 2009-11-20 | 인터디지탈 테크날러지 코포레이션 | 송신 전에 사전 회전을 이용하는 코드 분할 다중 접속시스템 |
| US6463110B1 (en) | 2001-03-21 | 2002-10-08 | Motorola, Inc. | Timing synchronization in a communication device |
| KR100588753B1 (ko) * | 2001-12-13 | 2006-06-13 | 매그나칩 반도체 유한회사 | 위상쉬프트키잉 방식의 변조기 |
| BRPI0906092A2 (pt) * | 2008-03-04 | 2015-06-30 | Nec Corp | Método de multiplexação de sinal, método de correção de frequência de referência de sinal digital, dispositivo de multiplexação, dispositivo de multiplexação de sinal, dispositivo de desmultiplexação, sistema de radiocomunicação e dispositivo de correção de frequência e referência de sinal digital. |
| JP5830361B2 (ja) * | 2011-11-14 | 2015-12-09 | 株式会社Ｎｔｔドコモ | 移動通信方法、無線基地局及び移動局 |
| CN118660246B (zh) * | 2024-08-19 | 2024-11-12 | 苏州联讯仪器股份有限公司 | 一种过采样方法、装置、电子设备及计算机可读存储介质 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144579A (en) | 1977-07-25 | 1979-03-13 | Rca Corporation | Arithmetic synthesizer frequency generation with reduced phase jitter |
| US4445118A (en) * | 1981-05-22 | 1984-04-24 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Navigation system and method |
| US5016259A (en) | 1989-03-03 | 1991-05-14 | The Grass Valley Group, Inc. | Low jitter DDFS FSK modulator |
| GB2242800B (en) | 1990-04-03 | 1993-11-24 | Sony Corp | Digital phase detector arrangements |
| EP0654914B1 (en) * | 1993-11-19 | 2003-08-27 | Victor Company Of Japan, Limited | Spread spectrum communication switchable between FSK and PSK |
| US5651035A (en) * | 1995-04-28 | 1997-07-22 | International Microcircuits, Inc. | Apparatus for reducing jitter of a spectrum spread clock signal and method therefor |
| US6049535A (en) * | 1996-06-27 | 2000-04-11 | Interdigital Technology Corporation | Code division multiple access (CDMA) communication system |
| ZA965340B (en) * | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| US5872810A (en) * | 1996-01-26 | 1999-02-16 | Imec Co. | Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem |
| US5786778A (en) | 1995-10-05 | 1998-07-28 | Analog Devices, Inc. | Variable sample-rate DAC/ADC/converter system |
| JPH09270827A (ja) * | 1996-04-01 | 1997-10-14 | Advantest Corp | デジタル直交変調信号のパラメータ測定装置 |
| US5838744A (en) * | 1996-10-22 | 1998-11-17 | Talx Corporation | High speed modem and method having jitter-free timing recovery |
| JPH1141141A (ja) * | 1997-05-21 | 1999-02-12 | Mitsubishi Electric Corp | スペクトル拡散信号受信方法及びスペクトル拡散信号受信装置 |
| US6205167B1 (en) * | 1997-12-23 | 2001-03-20 | Philips Electronics North America Corporation | Apparatus and method for code tracking in an IS-95 spread spectrum communications system |
-
1998
- 1998-12-18 US US09/216,260 patent/US6366604B1/en not_active Expired - Lifetime
-
1999
- 1999-12-13 KR KR1020007009058A patent/KR100697406B1/ko not_active Expired - Fee Related
- 1999-12-13 EP EP99959406A patent/EP1057281B1/en not_active Expired - Lifetime
- 1999-12-13 WO PCT/EP1999/009817 patent/WO2000038344A1/en active IP Right Grant
- 1999-12-13 JP JP2000590319A patent/JP4387063B2/ja not_active Expired - Fee Related
- 1999-12-13 CN CN99805166A patent/CN1127812C/zh not_active Expired - Fee Related
- 1999-12-13 DE DE69935581T patent/DE69935581T2/de not_active Expired - Lifetime
-
2000
- 2000-01-20 TW TW089100888A patent/TW469711B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101380364B1 (ko) | 2008-03-05 | 2014-04-02 | 마이크로칩 테크놀로지 인코포레이티드 | 적어도 하나의 ｄｍａ 주변장치 및 직각위상 클록으로 동작하는 ｃｐｕ 사이의 싱글 포트 ｓｒａｍ의 대역폭 공유 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100697406B1 (ko) | 2007-03-20 |
| US6366604B1 (en) | 2002-04-02 |
| WO2000038344A1 (en) | 2000-06-29 |
| TW469711B (en) | 2001-12-21 |
| DE69935581D1 (de) | 2007-05-03 |
| EP1057281B1 (en) | 2007-03-21 |
| JP4387063B2 (ja) | 2009-12-16 |
| DE69935581T2 (de) | 2007-11-29 |
| CN1127812C (zh) | 2003-11-12 |
| CN1297624A (zh) | 2001-05-30 |
| KR20010041026A (ko) | 2001-05-15 |
| EP1057281A1 (en) | 2000-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3202125B2 (ja) | 符号分割多元接続システム | |
| EP1471659B1 (en) | Code division multiple access base station transmitter | |
| US20230079153A1 (en) | Amplitude-to-phase error correction in a transceiver circuit | |
| US20020006157A1 (en) | System and method for peak power reduction in spread spectrum communications systems | |
| JP4298167B2 (ja) | Ｃｄｍａシステムにおける振幅の制限 | |
| JPH10178414A (ja) | 符号多重無線装置 | |
| CN101512917A (zh) | 用于接收空间分集的复用接收到的信号的通信接收机 | |
| CN1719739B (zh) | 通信系统发射器中降低信号动态范围的装置 | |
| US7170952B2 (en) | System and method for post filtering peak power reduction in communications systems | |
| JP2003510947A (ja) | 拡散符号化信号の製造方法および製造装置 | |
| US7031289B1 (en) | Control of amplitude level of baseband signal to be transmitted on the basis of the number of transmission codes | |
| US6396869B1 (en) | Modulation apparatus and method using zero-crossing detection | |
| JP2012147483A (ja) | 変調器、フィルタ、フィルタのゲイン制御方法、および符号変調方法 | |
| JP4387063B2 (ja) | Ｃｄｍａ通信システムにおいてクロック・ジッタによって生じる位相誤差の補償 | |
| EP1053613B1 (en) | Method and system for generating a complex pseudonoise sequence for processing a code division multiple access signal | |
| JPH09261201A (ja) | スペクトラム拡散伝送方式 | |
| US6535500B1 (en) | Transmitter of a mobile station in a CDMA communications system and method therefor | |
| US20020061057A1 (en) | Digital filter | |
| US7577182B2 (en) | Transmitter apparatus, receiver apparatus, transmission method, reception method and program | |
| US7577183B2 (en) | Transmission apparatus and peak reduction method | |
| WO2003001664A1 (en) | Data transmission method and arrangement | |
| JP2000244452A (ja) | Ｃｄｍａ無線基地局 | |
| JP3595173B2 (ja) | 無線装置の送信電力制御方法 | |
| HK40082313A (en) | Amplitude-to-phase error correction in a transceiver circuit | |
| JPH08307343A (ja) | 無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090814 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |