JP2002229061A - Thin-film semiconductor device and reflection-type display device - Google Patents
Thin-film semiconductor device and reflection-type display deviceInfo
- Publication number
- JP2002229061A JP2002229061A JP2001025728A JP2001025728A JP2002229061A JP 2002229061 A JP2002229061 A JP 2002229061A JP 2001025728 A JP2001025728 A JP 2001025728A JP 2001025728 A JP2001025728 A JP 2001025728A JP 2002229061 A JP2002229061 A JP 2002229061A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pixel array
- film
- laminated
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は薄膜半導体装置及び
これを駆動基板に用いた反射型表示装置に関する。より
詳しくは、反射膜を利用した薄膜半導体装置の配線構造
に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a thin film semiconductor device and a reflection type display device using the same as a driving substrate. More specifically, the present invention relates to a wiring structure of a thin film semiconductor device using a reflection film.
【0002】[0002]
【従来の技術】従来の反射型表示装置は、画素アレイ部
と駆動回路部とで構成されているものが知られている。
画素アレイ部は、マトリクス状に配された画素で構成さ
れ外部から入射した光を各画素で反射して画像を表示す
る。駆動回路部は、複数の薄膜トランジスタとこれらを
接続する第一の配線とで構成され、該画素アレイ部を駆
動する。これら画素アレイ部と駆動回路部とは絶縁性の
基板の上に一体的に形成されている。画素アレイ部は、
外部から入射した光を反射する為に金属材料からなる反
射膜を備えている。この様に、周辺の駆動回路部一体型
の反射型表示装置では、周辺の駆動回路部は例えばCM
OSを中心とした薄膜トランジスタによって集積形成さ
れており、通常の薄膜トランジスタプロセスが用いられ
ている。一方、画素アレイ部は反射膜を形成する為に、
特定の金属材料を用いていた。2. Description of the Related Art A conventional reflective display device is known which comprises a pixel array section and a drive circuit section.
The pixel array unit includes pixels arranged in a matrix, and reflects light incident from outside on each pixel to display an image. The drive circuit unit includes a plurality of thin film transistors and a first wiring connecting the thin film transistors, and drives the pixel array unit. The pixel array section and the drive circuit section are integrally formed on an insulating substrate. The pixel array section is
A reflection film made of a metal material is provided to reflect light incident from the outside. As described above, in the reflective display device integrated with the peripheral driving circuit unit, the peripheral driving circuit unit is, for example, a CM.
It is integrated and formed by thin film transistors centering on the OS, and a normal thin film transistor process is used. On the other hand, in the pixel array part, to form a reflective film,
A specific metal material was used.
【0003】[0003]
【発明が解決しようとする課題】近年、ディスプレイパ
ネルを構成するチップ上に占める駆動回路部の面積を縮
小し、ウェハから切り出すチップの取り個数を大きくす
る要求がコストの面から強くなってきた。又、チップサ
イズに対する画素アレイ部のサイズの比率(画素アレイ
部は画面を構成する為、上記比率を本明細書では以下画
面率という)を上げたいとする要求が強くなってきた。
この為には、駆動回路部を構成する薄膜トランジスタ群
の配線幅を細くして、駆動回路部をより微細化する必要
がある。しかしながら、画面サイズが大きくなる大型デ
ィスプレイパネルでは、外部接続用の端子と駆動回路部
との間の距離が長くなり、配線抵抗を下げなければいけ
ない。従って、駆動回路部の縮小化の為に配線幅を極端
に狭くすると、逆に配線抵抗が高くなってしまい問題と
なる。そこで、配線抵抗を極力下げることなく配線幅を
狭くする為、配線材料の低抵抗化や厚膜化が試みられて
いる。因みに、従来多用されているアルミニウムの体積
抵抗は2.7μΩ・cmであるのに対し、銅の体積抵抗
は1.7μΩ・cmであり、銀の体積抵抗は1.6μΩ
・cmである。しかしながら、アルミニウムは非常に安
定で使い易いことから、簡単に銅や銀と置き換えること
は難しい。又、アルミニウムの配線を厚膜化して低抵抗
化を図ると、逆にパタニングの為のエッチングに時間が
掛かり量産には向いていない。In recent years, demands for reducing the area of the drive circuit portion occupied on the chips constituting the display panel and increasing the number of chips to be cut out from the wafer have increased in terms of cost. In addition, there has been a strong demand to increase the ratio of the size of the pixel array section to the chip size (because the pixel array section forms a screen, the above ratio is hereinafter referred to as the screen rate).
For this purpose, it is necessary to reduce the wiring width of the thin film transistor group forming the drive circuit section, and to further miniaturize the drive circuit section. However, in a large display panel having a large screen size, a distance between a terminal for external connection and a drive circuit unit becomes long, and the wiring resistance must be reduced. Therefore, if the wiring width is made extremely narrow in order to reduce the size of the drive circuit section, the wiring resistance will increase, which is a problem. Therefore, in order to reduce the wiring width without reducing the wiring resistance as much as possible, attempts have been made to lower the wiring material and increase the thickness of the wiring material. Incidentally, the volume resistance of aluminum, which is conventionally widely used, is 2.7 μΩ · cm, whereas the volume resistance of copper is 1.7 μΩ · cm, and the volume resistance of silver is 1.6 μΩ.
・ Cm. However, aluminum is very stable and easy to use, so it is difficult to easily replace it with copper or silver. On the other hand, if the thickness of the aluminum wiring is increased to reduce the resistance, etching for patterning takes time, which is not suitable for mass production.
【0004】一方、特開平10−288797号公報に
は、画素アレイ部の反射膜に用いる金属材料を、周辺駆
動回路の配線に使うという工夫が提案されている。しか
し、単純に金属材料で配線を構成するのでは、配線の低
抵抗化に寄与しない。そこで、本発明は駆動回路部の元
々の配線に加え、反射膜を構成する金属材料も追加の配
線に使うことで、工程数を増加させずに配線の低抵抗化
を図ることを目的とする。On the other hand, Japanese Patent Application Laid-Open No. 10-288797 proposes a device in which a metal material used for a reflection film of a pixel array portion is used for wiring of a peripheral driving circuit. However, simply forming the wiring from a metal material does not contribute to reducing the resistance of the wiring. Accordingly, an object of the present invention is to reduce the resistance of a wiring without increasing the number of steps by using a metal material forming a reflective film for an additional wiring in addition to the original wiring of the drive circuit unit. .
【0005】[0005]
【課題を解決するための手段】上述した従来の技術の課
題を解決し、本発明の目的を達成するために以下の手段
を講じた。即ち、本発明は、マトリクス状に配された画
素で構成され外部から入射した光を各画素毎に反射する
画素アレイ部と、複数の薄膜トランジスタとこれらを接
続する第一の配線とで構成され該画素アレイ部を駆動す
る駆動回路部と、該画素アレイ部と該駆動回路部とを一
体的に形成した絶縁性の基板とからなる薄膜半導体装置
であって、前記画素アレイ部は、外部から入射した光を
反射する為に金属材料からなる反射膜を備え、前記駆動
回路部は、該反射膜と同一の金属材料で形成された第二
の配線を含むことを特徴とする。好ましくは、前記第二
の配線は、前記第一の配線に積層されている。具体的に
は、前記第二の配線は、絶縁膜を介して前記第一の配線
に積層されており、且つ該絶縁膜に開口したコンタクト
ホールを介して前記第一の配線に電気接続されている。
又、前記第一の配線はアルミニウム又は銅を主体とする
積層材料又は合金材料からなり、前記第二の配線はアル
ミニウム又は銀を主体とする積層材料又は合金材料から
なる。又、前記第二の配線は、前記第一の配線より幅が
広い。又、前記第二の配線は、保護膜により被覆されて
いる。Means for Solving the Problems In order to solve the above-mentioned problems of the prior art and to achieve the object of the present invention, the following measures have been taken. That is, the present invention is configured by a pixel array unit configured by pixels arranged in a matrix and reflecting light incident from the outside for each pixel, a plurality of thin film transistors, and a first wiring connecting these. A thin-film semiconductor device comprising a driving circuit portion for driving a pixel array portion, and an insulating substrate formed integrally with the pixel array portion and the driving circuit portion, wherein the pixel array portion receives light from outside. A reflection film made of a metal material for reflecting the light, and the drive circuit section includes a second wiring formed of the same metal material as the reflection film. Preferably, the second wiring is stacked on the first wiring. Specifically, the second wiring is stacked on the first wiring via an insulating film, and is electrically connected to the first wiring via a contact hole opened in the insulating film. I have.
The first wiring is made of a laminated material or an alloy material mainly composed of aluminum or copper, and the second wiring is made of a laminated material or an alloy material mainly composed of aluminum or silver. Further, the second wiring is wider than the first wiring. Further, the second wiring is covered with a protective film.
【0006】本発明によれば、駆動回路部と画素アレイ
部とを一体化した反射型の表示装置において、周辺の駆
動回路部は、複数の薄膜トランジスタとこれらを接続す
る第一の配線とで構成されている。更に、前記駆動回路
部は、画素アレイ部に形成した反射膜と同一の金属材料
で形成された第二の配線を備えている。この様に、第一
の配線と第二の配線とを組み合わせ両者を相補的に用い
ることで、配線抵抗を低く抑えることができる。具体的
には、第一の配線に第二の配線を重ねることで、低抵抗
化が可能である。According to the present invention, in a reflective display device in which a drive circuit section and a pixel array section are integrated, a peripheral drive circuit section includes a plurality of thin film transistors and a first wiring connecting these thin film transistors. Have been. Further, the driving circuit section includes a second wiring formed of the same metal material as the reflection film formed on the pixel array section. As described above, by combining the first wiring and the second wiring and using both in a complementary manner, the wiring resistance can be suppressed low. Specifically, by overlapping the second wiring on the first wiring, the resistance can be reduced.
【0007】[0007]
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明に係る薄膜半
導体装置の実施形態の一例を示す模式的な部分断面図で
ある。図示する様に、本薄膜半導体装置は、画素アレイ
部と駆動回路部とが絶縁性の基板1の上に一体的に形成
されている。画素アレイ部は、マトリクス状に配された
画素PXLで構成され、外部から入射した光を各画素毎
に反射する。図では簡単の為PXLを一個のみ示してあ
る駆動回路部は、複数の薄膜トランジスタ(TFT)と
これらを接続する第一の配線7とで構成され、画素アレ
イ部を駆動する。尚、図では理解を容易にする為、駆動
回路部に含まれるTFTを一個のみ示してある。上述し
た様に、画素アレイ部と駆動回路部とは絶縁性の基板1
に一体的に集積形成されている。絶縁性の基板1は、例
えばプラスチックやガラスなどからなる。ここで、画素
アレイ部は外部から入射した光を反射する為に金属材料
からなる反射膜9を備えている。一方、周辺の駆動回路
部は、反射膜9と同一の金属材料で形成された第二の配
線10を含む。図示する様に、第二配線10は、第一配
線7に積層されており、両者は相補的な関係になってい
る。即ち、第一配線7と第二配線10を積層すること
で、配線抵抗を下げることが可能となり、その分配線幅
を縮小化でき駆動回路部の面積削減に寄与できる。具体
的な構造として、第二配線10は、絶縁膜の一種である
平坦化膜8を介して第一配線7に積層されており、且つ
平坦化膜8に開口したコンクタトホールを介して第一配
線7に電気接続されている。好ましくは、第二配線10
はアルミニウム又は銀を主体とする積層材料又は合金材
料からなる。これに対し、第一配線7はアルミニウム又
は銅を主体とする積層材料又は合金材料からなる。例え
ば、第二配線10は銀にマイグレーション防止用の金又
は銅を添加した合金からなる。又、第一配線7は上層の
アルミニウムと下層のチタンを重ねた積層である。一般
に、第二配線10は第一配線7より幅が広く形成されて
いる。場合によっては、逆に第二配線10の幅を第一配
線7の幅より狭くしてもよい。場合によっては、第二配
線10は保護膜で被覆して腐食などを防いでもよい。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic partial cross-sectional view showing an example of an embodiment of a thin film semiconductor device according to the present invention. As shown in the figure, in the present thin film semiconductor device, a pixel array section and a drive circuit section are integrally formed on an insulating substrate 1. The pixel array section includes pixels PXL arranged in a matrix, and reflects light incident from the outside for each pixel. In the figure, for simplicity, only one PXL is shown, and the drive circuit unit is composed of a plurality of thin film transistors (TFTs) and a first wiring 7 connecting them, and drives the pixel array unit. In the figure, only one TFT included in the drive circuit is shown for easy understanding. As described above, the pixel array unit and the drive circuit unit are connected to the insulating substrate 1.
Are integrally formed. The insulating substrate 1 is made of, for example, plastic or glass. Here, the pixel array section includes a reflective film 9 made of a metal material for reflecting light incident from the outside. On the other hand, the peripheral drive circuit section includes a second wiring 10 formed of the same metal material as the reflection film 9. As shown in the drawing, the second wiring 10 is stacked on the first wiring 7, and the two are in a complementary relationship. That is, by laminating the first wiring 7 and the second wiring 10, the wiring resistance can be reduced, and the wiring width can be reduced correspondingly, which can contribute to the reduction of the area of the drive circuit portion. As a specific structure, the second wiring 10 is stacked on the first wiring 7 via a flattening film 8 which is a kind of insulating film, and is formed via a contact hole opened in the flattening film 8. It is electrically connected to one wiring 7. Preferably, the second wiring 10
Is made of a laminated material or alloy material mainly composed of aluminum or silver. On the other hand, the first wiring 7 is made of a laminated material or an alloy material mainly composed of aluminum or copper. For example, the second wiring 10 is made of an alloy obtained by adding gold or copper for preventing migration to silver. The first wiring 7 is a laminate in which an upper aluminum layer and a lower titanium layer are stacked. Generally, the second wiring 10 is formed wider than the first wiring 7. In some cases, conversely, the width of the second wiring 10 may be narrower than the width of the first wiring 7. In some cases, the second wiring 10 may be covered with a protective film to prevent corrosion and the like.
【0008】一般的に配線材料としては、第一配線7の
場合、Ti/Al、Ti/Al/Mo、Ti/Al/T
i、Alが主として採用される。将来的には、Al配線
に代えて低抵抗のCu配線などが使われる。典型的な例
では、下層のALと上層のTiを重ねた積層材料を用い
る。下層はポリシリコンなど半導体薄膜とのコンタクト
が重要となる為、ALを用いる。上層はTiを用いてA
Lと第二配線10との接触抵抗を小さくする。第二配線
10は反射膜9としても使われるので一般にAgがよ
い。但し、Agは電流を多く流すとマイグレーション現
象が起きて、配線が切れる可能性がある。そこで、Ag
の合金であるAg/Pd/CuやAg/Pd/Alなど
が使われる。用途によっては、Al膜を用いてもよい。In general, as the wiring material, in the case of the first wiring 7, Ti / Al, Ti / Al / Mo, Ti / Al / T
i and Al are mainly used. In the future, low-resistance Cu wiring will be used instead of Al wiring. In a typical example, a laminated material in which a lower AL and an upper Ti are stacked is used. For the lower layer, AL is used because contact with a semiconductor thin film such as polysilicon is important. The upper layer is made of A using Ti
The contact resistance between L and the second wiring 10 is reduced. Since the second wiring 10 is also used as the reflection film 9, Ag is generally preferable. However, when a large amount of current flows through Ag, a migration phenomenon occurs and the wiring may be cut. So Ag
Ag / Pd / Cu, Ag / Pd / Al, etc., which are alloys of the above, are used. Depending on the application, an Al film may be used.
【0009】引き続き図1を参照して、本薄膜半導体装
置の構成を詳細に説明する。画素PXLは、ダブルゲー
ト型で且つボトム構造の薄膜トランジスタTFTと補助
容量Csとを含んでいる。薄膜トランジスタTFTは互
いに同電位に接続された一対のゲート電極2と、その上
に形成された二層のゲート絶縁膜3と、その上に形成さ
れた半導体薄膜4とで構成されている。ゲート絶縁膜3
は例えばシリコン窒化膜とシリコン酸化膜を重ねた積層
構造である。半導体薄膜4は例えばポリシリコンからな
る。ゲート電極2の直上で半導体薄膜4の上にはストッ
パ膜5が形成されており、TFTのチャネル領域を保護
している。補助容量Csも、基本的にTFTと同様の積
層構造を有しており、下部電極2cと上部電極を構成す
る半導体薄膜4との間に挟まれたゲート絶縁膜3が誘電
体膜として機能する。尚、駆動回路部に集積形成された
薄膜トランジスタTFTも、画素PXLに形成されたT
FTと基本的に同様の層構造を有しており、ボトムゲー
ト型となっている。係る構成を有するTFTやCsは、
層間絶縁膜6により被覆されている。層間絶縁膜6の上
には第一配線7がパタニング形成されている。第一配線
7は層間絶縁膜6に開口したコンクタトホールを介して
TFTに電気接続している。第一配線7は平坦化膜8に
よって被覆されている。平坦化膜8は画素領域で凹凸が
表面に形成されている。その上に反射膜9がパタニング
形成されている。この時同時に第二配線10もパタニン
グ形成される。反射膜9は平坦化膜8に開口したコンク
タトホールを介してTFTのドレインに電気接続してお
り、画素電極として機能する。第二配線10は前述した
様に平坦化膜8に開口したコンクタトホールを介して第
一配線7に電気接続し、冗長配線構造が得られる。Referring to FIG. 1, the structure of the thin film semiconductor device will be described in detail. The pixel PXL includes a thin film transistor TFT of a double gate type and a bottom structure, and an auxiliary capacitance Cs. The thin film transistor TFT includes a pair of gate electrodes 2 connected to each other at the same potential, a two-layer gate insulating film 3 formed thereon, and a semiconductor thin film 4 formed thereon. Gate insulating film 3
Has a laminated structure in which, for example, a silicon nitride film and a silicon oxide film are stacked. The semiconductor thin film 4 is made of, for example, polysilicon. A stopper film 5 is formed on the semiconductor thin film 4 immediately above the gate electrode 2 to protect a channel region of the TFT. The auxiliary capacitance Cs also has basically the same laminated structure as the TFT, and the gate insulating film 3 sandwiched between the lower electrode 2c and the semiconductor thin film 4 constituting the upper electrode functions as a dielectric film. . It should be noted that the thin film transistor TFT integrated in the drive circuit section is also the same as the TFT formed in the pixel PXL.
It has a layer structure basically similar to FT, and is a bottom gate type. TFT and Cs having such a configuration are:
It is covered with an interlayer insulating film 6. The first wiring 7 is formed on the interlayer insulating film 6 by patterning. The first wiring 7 is electrically connected to the TFT via a contact hole opened in the interlayer insulating film 6. The first wiring 7 is covered with a flattening film 8. The surface of the planarizing film 8 has irregularities in the pixel region. A reflective film 9 is formed thereon by patterning. At this time, the second wiring 10 is also patterned at the same time. The reflection film 9 is electrically connected to the drain of the TFT via a contact hole opened in the flattening film 8 and functions as a pixel electrode. As described above, the second wiring 10 is electrically connected to the first wiring 7 via the contact hole opened in the flattening film 8 to obtain a redundant wiring structure.
【0010】図2は、配線パタンの例を示す模式的な平
面図である。(A)に示した例では、第一配線7と第二
配線10はほぼ同形にパタニングされている。第一配線
7と第二配線10は絶縁膜を介して重ねられており、両
者はこの絶縁膜に開口したコンクタトホールCONを介
して互いに電気接続している。図から明らかな様に、第
二配線10は第一配線7の補助として用いられ、第一配
線7の電気抵抗の低減化に大きく寄与している。(B)
に示した例は、第一配線7に沿って、第二配線10が不
連続的に分断された状態で形成されている。第二配線1
0の各分断部分は、それぞれコンクタトホールCONを
介して第一配線7に接続している。係る構成により、第
一配線7の低抵抗化が可能になる。(C)に示した例
は、第一配線7と第二配線10が互いにずれたパタンで
形成されている。但し、第二配線10と第一配線7は両
端でコンクタトホールCONにより互いに電気的に接続
しているので、全体として配線抵抗が低くなる。この様
に、各配線をレイアウトの自由度に応じて設計すること
が可能である。尚、補助的に用いる第二配線10は、必
要な部分のみに設けて第一配線7を二層化することが好
ましい。この様にすると、第二配線10の本数が少なく
なって、面積レイアウトの自由度が増す。FIG. 2 is a schematic plan view showing an example of a wiring pattern. In the example shown in (A), the first wiring 7 and the second wiring 10 are patterned in substantially the same shape. The first wiring 7 and the second wiring 10 are overlapped via an insulating film, and both are electrically connected to each other via a contact hole CON opened in the insulating film. As is clear from the figure, the second wiring 10 is used as an auxiliary to the first wiring 7 and greatly contributes to the reduction of the electric resistance of the first wiring 7. (B)
Is formed in a state where the second wiring 10 is discontinuously cut along the first wiring 7. Second wiring 1
0 are connected to the first wiring 7 via the contact holes CON. With such a configuration, the resistance of the first wiring 7 can be reduced. In the example shown in (C), the first wiring 7 and the second wiring 10 are formed with patterns shifted from each other. However, since the second wiring 10 and the first wiring 7 are electrically connected to each other by the contact holes CON at both ends, the wiring resistance is reduced as a whole. Thus, each wiring can be designed according to the degree of freedom of the layout. In addition, it is preferable that the second wiring 10 used as an auxiliary is provided only in a necessary portion to form the first wiring 7 into two layers. By doing so, the number of the second wirings 10 is reduced, and the degree of freedom of the area layout is increased.
【0011】続いて図3〜図5を参照して、本発明に係
る薄膜半導体装置の製造方法を詳細に説明する。本例で
は、ボトムゲート構造の薄膜トランジスタを集積形成し
ているが、トップゲート構造の薄膜トランジスタでもよ
い。まず、ガラスなどからなる基板1の上にMo膜をス
パッタリングなどで成膜した後、所定の形状に合わせて
パタニングし、TFT用のゲート電極2やCs用の下部
電極2cを形成する。尚、図では基板1の左側に画素駆
動用のダブルゲート構造の薄膜トランジスタと補助容量
を形成し、右側に周辺の駆動回路用の薄膜トランジスタ
を形成する。続いて(2)に示す様に、基板1の上にゲ
ート絶縁膜3及び半導体薄膜4を成膜する。例えばCV
Dを用いて、ゲート絶縁膜3及び半導体薄膜4を連続成
膜することができる。ゲート絶縁膜3としてはシリコン
窒化膜及びシリコン酸化膜を形成し、半導体薄膜4とし
ては例えば非晶質シリコンを成膜する。続いて(3)に
示す様に、基板1の上にレーザビームLBを走査しなが
ら照射し、半導体薄膜4を非晶質シリコンから多結晶シ
リコンに転換する。Next, a method for manufacturing a thin film semiconductor device according to the present invention will be described in detail with reference to FIGS. In this embodiment, a thin film transistor having a bottom gate structure is integrated, but a thin film transistor having a top gate structure may be used. First, after a Mo film is formed on a substrate 1 made of glass or the like by sputtering or the like, patterning is performed according to a predetermined shape to form a gate electrode 2 for TFT and a lower electrode 2c for Cs. In the figure, a thin film transistor having a double gate structure for driving a pixel and an auxiliary capacitor are formed on the left side of the substrate 1, and a thin film transistor for a peripheral driving circuit is formed on the right side. Subsequently, a gate insulating film 3 and a semiconductor thin film 4 are formed on the substrate 1 as shown in (2). For example, CV
By using D, the gate insulating film 3 and the semiconductor thin film 4 can be continuously formed. As the gate insulating film 3, a silicon nitride film and a silicon oxide film are formed, and as the semiconductor thin film 4, for example, amorphous silicon is formed. Subsequently, as shown in (3), the substrate 1 is irradiated with a laser beam LB while scanning, thereby converting the semiconductor thin film 4 from amorphous silicon to polycrystalline silicon.
【0012】続いて図4の(4)に示す様に、結晶化し
た半導体薄膜4の上にシリコン酸化膜を成膜し、裏面露
光技術などを採用して所定の形状にパタニングして、ス
トッパ膜5に加工する。ストッパ膜5をマスクとして不
純物(例えば燐)を低濃度でイオンドーピングし、所謂
LDD領域を形成する。続いて(5)に示す様に、各ゲ
ート電極2の上にストッパ膜5を残す一方、補助容量用
の下部電極2cの上からストッパ膜を除去する。更にス
トッパ膜5及びその周辺を被覆する様にフォトレジスト
でマスクMを形成する。マスクMを介して例えば不純物
燐(P)を高濃度で注入し、各薄膜トランジスタのドレ
イン領域及びソース領域と、補助容量用の上部電極を形
成する。以上の様にして、N型で且つLDD構造を有す
るTFTが得られる。その後、周辺の駆動回路部にP型
の薄膜トランジスタを形成する場合には、不純物として
例えばボロンをイオン注入する。この後(6)に示す様
に、各TFT及びCsを互いに分離する為に、半導体薄
膜4を島状にエッチングする。以上により、画素アレイ
部にはTFTとCsが形成され、周辺の駆動回路部にも
TFTが集積形成される。Subsequently, as shown in FIG. 4 (4), a silicon oxide film is formed on the crystallized semiconductor thin film 4, and is patterned into a predetermined shape by employing a backside exposure technique or the like, and a stopper is formed. Process into a film 5. Using the stopper film 5 as a mask, an impurity (for example, phosphorus) is ion-doped at a low concentration to form a so-called LDD region. Subsequently, as shown in (5), while the stopper film 5 is left on each gate electrode 2, the stopper film is removed from above the storage capacitor lower electrode 2c. Further, a mask M is formed with a photoresist so as to cover the stopper film 5 and its periphery. For example, impurity phosphorus (P) is implanted at a high concentration through the mask M to form a drain region and a source region of each thin film transistor and an upper electrode for an auxiliary capacitor. As described above, an N-type TFT having an LDD structure is obtained. Thereafter, when a P-type thin film transistor is formed in a peripheral driver circuit portion, for example, boron is ion-implanted as an impurity. Thereafter, as shown in (6), the semiconductor thin film 4 is etched in an island shape to separate each TFT and Cs from each other. As described above, the TFT and Cs are formed in the pixel array portion, and the TFT is also integratedly formed in the peripheral drive circuit portion.
【0013】続いて図5の(7)に示す様に、TFTや
Csを層間絶縁膜6で被覆する。具体的には、酸化シリ
コンなどをCVDで堆積し、層間絶縁膜6とする。この
後(8)に示す様に、層間絶縁膜6にコンクタトホール
を開口する。続いて層間絶縁膜6の上にAL及びTiを
スパッタ法で連続成膜し、所定の形状にパタニングして
第一配線7とする。本例では、最初にAlを例えば50
0nmの厚みで堆積し、その上にTiを例えば100n
mの厚みで堆積している。尚、逆にTiを先にスパッタ
しその後Alをスパッタする場合もある。最後に(9)
に示す様に、第一配線7を平坦化膜8で被覆する。例え
ば、アクリル樹脂をスピンコート法などで塗布した後焼
成する。画素アレイ部において、平坦化膜8の表面にエ
ッチングで凹凸を形成する。この時同時に、必要なコン
クタトホールも開口しておく。この様な加工を施した
後、平坦化膜8の上に銀をスパッタ法で成膜し、所定の
形状にパタニングして反射膜9を形成する。反射膜9は
画素電極として機能し、配線7を介してTFTのドレイ
ンに電気接続する。この時同時に反射膜9と同一材料の
銀をパタニングして第二配線10とする。図示する様
に、第二配線10は平坦化膜8に開口したコンクタトホ
ールを介して下方の第一配線7に電気接続している。Subsequently, as shown in FIG. 5 (7), the TFT and Cs are covered with an interlayer insulating film 6. Specifically, silicon oxide or the like is deposited by CVD to form the interlayer insulating film 6. Thereafter, as shown in (8), a contact hole is opened in the interlayer insulating film 6. Subsequently, AL and Ti are continuously formed on the interlayer insulating film 6 by a sputtering method, and are patterned into a predetermined shape to form a first wiring 7. In this example, first, for example, 50
Is deposited to a thickness of 0 nm, and Ti is deposited on the
m. Conversely, in some cases, Ti is sputtered first and then Al is sputtered. Finally (9)
The first wiring 7 is covered with a flattening film 8 as shown in FIG. For example, baking is performed after applying an acrylic resin by a spin coating method or the like. In the pixel array section, irregularities are formed on the surface of the flattening film 8 by etching. At the same time, necessary contact holes are also opened. After such processing, silver is formed on the flattening film 8 by a sputtering method, and the reflective film 9 is formed by patterning in a predetermined shape. The reflection film 9 functions as a pixel electrode, and is electrically connected to the drain of the TFT via the wiring 7. At this time, silver of the same material as that of the reflection film 9 is patterned to form the second wiring 10. As shown, the second wiring 10 is electrically connected to the lower first wiring 7 via a contact hole opened in the flattening film 8.
【0014】図6は、図3〜図5に示した方法によって
製造された薄膜半導体装置を用いて組み立てられた反射
型の液晶表示装置の一例を示す模式的な部分断面図であ
る。理解を容易にする為、一個分の画素に相当する部分
のみを表わしている。一方の基板1には画素電極として
機能する反射膜9や画素電極を駆動するTFTが集積形
成されている。TFTはダブルゲート構造のボトムゲー
ト型である。各ゲート電極2の直上に位置する半導体薄
膜4の部分はストッパ膜5で被覆されており、チャネル
領域となっている。チャネル領域の両側には低濃度で不
純物が注入されたLDD領域が設けられている。ダブル
ゲート構造を有するTFTの左側のゲート電極2の左側
には不純物が高濃度で注入されたソース領域Sが形成さ
れており、右側のゲート電極2の右側には同じく不純物
が高濃度で注入されたドレイン領域Dが形成されてい
る。ドレイン領域Dには第一配線7を介して反射膜9が
電気接続されている。一方、上側の基板20の内表面に
は画素毎に赤緑青に色分けされたカラーフィルタ21
や、透明導電膜からなる対向電極22が形成されてい
る。TFTが集積形成された下側の基板1と対向電極2
2やカラーフィルタ21が形成された上側の基板20と
は所定の間隙を介して互いに接合される。両基板1,2
0の間には電気光学物質として液晶23が保持され、反
射型の表示装置を構成する。FIG. 6 is a schematic partial sectional view showing an example of a reflection type liquid crystal display device assembled using the thin film semiconductor device manufactured by the method shown in FIGS. To facilitate understanding, only a portion corresponding to one pixel is shown. On one substrate 1, a reflective film 9 functioning as a pixel electrode and a TFT for driving the pixel electrode are integrally formed. The TFT is a bottom gate type having a double gate structure. The portion of the semiconductor thin film 4 located immediately above each gate electrode 2 is covered with a stopper film 5 to form a channel region. LDD regions into which impurities are implanted at a low concentration are provided on both sides of the channel region. On the left side of the gate electrode 2 on the left side of the TFT having the double gate structure, a source region S into which impurities are implanted at a high concentration is formed, and on the right side of the gate electrode 2 on the right side, impurities are also implanted at a high concentration. Drain region D is formed. The reflection film 9 is electrically connected to the drain region D via the first wiring 7. On the other hand, on the inner surface of the upper substrate 20, a color filter 21 that is color-coded red, green, and blue for each pixel.
Alternatively, a counter electrode 22 made of a transparent conductive film is formed. Lower substrate 1 on which TFTs are integrated and counter electrode 2
2 and the upper substrate 20 on which the color filters 21 are formed, are joined to each other via a predetermined gap. Both substrates 1, 2
Between 0, the liquid crystal 23 is held as an electro-optical material to constitute a reflective display device.
【0015】図7は、図6に示した液晶表示ディスプレ
イ(LCD)の全体構成を示す模式図及び画素PXLの
詳細を示す模式図である。LCDは最先端技術を応用し
たパネルであり、中央の画素アレイ部と周辺の駆動回路
部とを備えている。画素アレイ部は176×220×R
GBの画素を含んでいる。周辺の駆動回路部は、アドレ
スドライバ、DAC回路、DDコンバータなどを含んで
いる。係る構成を有するパネルの左端部に外部接続用の
端子が設けられる。この端子から種々の回路が配置され
ている領域までの距離が長くなるので、本発明に従い配
線抵抗を小さくすることが重要である。画素アレイ部に
集積形成された個々の画素PXLは領域分割されており
4ビットに細分化された画素電極の集合からなる。加え
て、各画素PXLにはスイッチング用のTFTの他、メ
モリ(SRAM)も集積形成されている。FIG. 7 is a schematic diagram showing the entire configuration of the liquid crystal display (LCD) shown in FIG. 6 and a schematic diagram showing details of the pixel PXL. The LCD is a panel to which the latest technology is applied, and includes a central pixel array section and a peripheral driving circuit section. Pixel array part is 176 × 220 × R
It includes GB pixels. The peripheral drive circuit section includes an address driver, a DAC circuit, a DD converter, and the like. A terminal for external connection is provided at the left end of the panel having such a configuration. Since the distance from this terminal to the region where various circuits are arranged becomes longer, it is important to reduce the wiring resistance according to the present invention. Each pixel PXL integrated and formed in the pixel array section is divided into regions and is composed of a set of pixel electrodes subdivided into 4 bits. In addition, a memory (SRAM) is integrally formed in each pixel PXL in addition to a switching TFT.
【0016】図8は、本発明に係る携帯情報端末装置を
示す模式的な斜視図である。携帯情報端末装置(PD
A)300は、命令を入力する操作部311と、命令に
応じて情報を処理する処理部310と、処理された情報
を表示する表示部320とを一体的に組み込んだコンパ
クト構造となっている。処理部310は、PDAとして
の基本機能(通信部、音声処理部、制御部及び記憶部な
ど)を備えている。これらの機能をCPUなどからなる
制御部が制御することで、電話機能、メール機能、パソ
コン機能、パソコン通信機能、個人情報管理機能などが
実現できる。更に操作部311を備えており、この操作
部311を操作することにより、各種機能を選択でき
る。処理部310は、実行する処理内容に応じて画像情
報を生成する。表示部320は、情報処理部310が生
成した画像情報を表示する。ここで、表示部320は、
本発明に従って製造された反射型の表示装置を用いる。FIG. 8 is a schematic perspective view showing a portable information terminal device according to the present invention. Personal digital assistant (PD
A) 300 has a compact structure in which an operation unit 311 for inputting an instruction, a processing unit 310 for processing information in accordance with the instruction, and a display unit 320 for displaying the processed information are integrated. . The processing unit 310 has basic functions as a PDA (a communication unit, a voice processing unit, a control unit, a storage unit, and the like). By controlling these functions by a control unit including a CPU, a telephone function, a mail function, a personal computer function, a personal computer communication function, a personal information management function, and the like can be realized. Further, an operation unit 311 is provided, and various functions can be selected by operating the operation unit 311. The processing unit 310 generates image information according to the content of processing to be performed. The display unit 320 displays the image information generated by the information processing unit 310. Here, the display unit 320
A reflective display device manufactured according to the present invention is used.
【0017】図9は、本発明に係る携帯電話端末装置の
一例を示す模式的な平面図である。図示する様に、携帯
電話端末装置400は、発呼及び着呼に関する操作を行
なう操作部と、この操作に応じて通話を可能にする通話
部と、少なくともこの操作に関する情報を表示可能な表
示部とを一体的に組み込んだコンパクト構造となってい
る。具体的には、携帯電話端末装置400は、無線送受
信用のアンテナ431、受話器(スピーカ)432及び
送話器(マイクロフォン)433を備えるとともに、ダ
イヤルキーなどの操作キー434と表示部435とを備
えている。この表示部435は本発明に従って作成され
た反射型の表示装置である。携帯電話端末装置400
は、個人名と電話番号などの電話帳情報を表示部435
に表示することができる。場合によっては、受信した電
子メールを表示部435に表示することも可能である。FIG. 9 is a schematic plan view showing an example of the portable telephone terminal device according to the present invention. As shown in the figure, the mobile phone terminal device 400 includes an operation unit for performing operations relating to outgoing and incoming calls, a communication unit for enabling a telephone call in accordance with the operations, and a display unit for displaying at least information relating to the operations. It has a compact structure that incorporates Specifically, the mobile phone terminal device 400 includes an antenna 431 for wireless transmission and reception, a receiver (speaker) 432, and a transmitter (microphone) 433, and also includes operation keys 434 such as dial keys and a display unit 435. ing. The display unit 435 is a reflective display device made according to the present invention. Mobile phone terminal device 400
Displays telephone directory information such as personal names and telephone numbers on the display unit 435.
Can be displayed. In some cases, the received e-mail can be displayed on the display unit 435.
【0018】[0018]
【発明の効果】以上説明した様に、本発明によれば、駆
動回路一体型で且つ反射型の表示装置において、周辺の
駆動回路の配線抵抗を下げる為に、画素アレイ部に形成
された反射膜を構成する金属材料を配線の一部として使
う。これにより、配線抵抗を小さくできる。よって、周
辺の駆動回路部の面積を縮小でき、その分画素アレイ部
の面積を拡大できるので全体として画面率を大きくでき
る。又、中央の画素アレイ部を額縁の様に囲む周辺駆動
回路部のサイズを小さくできるので、その分チップサイ
ズ(パネルサイズ)が小さくなり、単位ウェハ当たりの
収率が上がる。加えて、追加の配線は反射膜のパタニン
グと同時に形成できるので、工程数の増加を招くことが
ない。As described above, according to the present invention, in a reflection type display device integrated with a driving circuit, in order to reduce the wiring resistance of peripheral driving circuits, the reflection formed in the pixel array portion is reduced. The metal material constituting the film is used as a part of the wiring. Thereby, the wiring resistance can be reduced. Therefore, the area of the peripheral drive circuit section can be reduced, and the area of the pixel array section can be increased accordingly, so that the overall screen ratio can be increased. Further, since the size of the peripheral drive circuit section surrounding the central pixel array section like a frame can be reduced, the chip size (panel size) is reduced accordingly, and the yield per unit wafer is increased. In addition, since the additional wiring can be formed simultaneously with the patterning of the reflection film, the number of steps does not increase.
【図1】本発明に係る薄膜半導体装置の実施形態を示す
模式的な部分断面図である。FIG. 1 is a schematic partial sectional view showing an embodiment of a thin film semiconductor device according to the present invention.
【図2】第一配線と第二配線のパタン例を示す模式的な
平面図である。FIG. 2 is a schematic plan view showing an example of a pattern of a first wiring and a second wiring.
【図3】本発明に係る薄膜半導体装置の製造方法を示す
工程図である。FIG. 3 is a process chart showing a method for manufacturing a thin film semiconductor device according to the present invention.
【図4】本発明に係る薄膜半導体装置の製造方法を示す
工程図である。FIG. 4 is a process chart showing a method for manufacturing a thin film semiconductor device according to the present invention.
【図5】本発明に係る薄膜半導体装置の製造方法を示す
工程図である。FIG. 5 is a process chart showing a method for manufacturing a thin-film semiconductor device according to the present invention.
【図6】本発明に係る反射型表示装置の一例を示す模式
的な部分断面図である。FIG. 6 is a schematic partial cross-sectional view showing one example of a reflection type display device according to the present invention.
【図7】本発明に係る反射型表示装置の一例を示す模式
図である。FIG. 7 is a schematic diagram illustrating an example of a reflective display device according to the present invention.
【図8】本発明に係る携帯情報端末装置の一例を示す斜
視図である。FIG. 8 is a perspective view showing an example of a portable information terminal device according to the present invention.
【図9】本発明に係る携帯電話端末装置の一例を示す模
式的な平面図である。FIG. 9 is a schematic plan view showing an example of a mobile phone terminal device according to the present invention.
1・・・基板、2・・・ゲート電極、3・・・ゲート絶
縁膜、6・・・層間絶縁膜、7・・・第一配線、8・・
・平坦化膜、9・・・反射膜、10・・・第二配線DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Gate electrode, 3 ... Gate insulating film, 6 ... Interlayer insulating film, 7 ... First wiring, 8 ...
・ Planarization film, 9 ... Reflection film, 10 ... Second wiring
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 349 G09F 9/30 349D 5F110 H01L 21/3205 H01L 21/88 A 29/786 M 29/78 612C 619B 619A Fターム(参考) 2H088 EA22 EA27 HA02 HA06 HA08 HA21 MA20 2H091 FA14Y GA02 GA11 GA13 GA16 LA30 2H092 HA05 JA46 JB24 JB26 JB33 JB35 JB56 NA28 RA10 5C094 AA04 AA15 AA43 BA03 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA06 EB02 ED11 ED13 FA01 FA02 FB12 GB10 5F033 GG04 HH08 HH11 HH14 HH18 HH20 JJ01 JJ08 JJ11 JJ14 JJ18 JJ20 KK08 KK11 KK18 KK20 MM05 MM08 PP15 QQ08 QQ09 QQ37 RR04 RR25 SS22 UU04 VV06 VV15 XX05 XX10 5F110 AA03 AA16 AA21 BB02 BB04 BB05 CC08 DD01 DD02 EE04 EE28 EE44 FF02 FF03 FF09 FF29 GG02 GG13 GG44 HJ01 HJ12 HJ13 HL02 HL03 HL04 HL06 HL11 HL12 HL23 HM15 HM19 NN02 NN12 NN23 NN27 NN35 NN36 NN41 NN44 NN45 NN46 NN47 NN73 PP03 QQ01 QQ12 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/30 349 G09F 9/30 349D 5F110 H01L 21/3205 H01L 21/88 A 29/786 M 29/78 612C 619B 619A F-term (reference) 2H088 EA22 EA27 HA02 HA06 HA08 HA21 MA20 2H091 FA14Y GA02 GA11 GA13 GA16 LA30 2H092 HA05 JA46 JB24 JB26 JB33 JB35 JB56 NA28 RA10 5C094 AA04 AE03 BA01 EA03 FA02 FB12 GB10 5F033 GG04 HH08 HH11 HH14 HH18 HH20 JJ01 JJ08 JJ11 JJ14 JJ18 JJ20 KK08 KK11 KK18 KK20 MM05 MM08 PP15 QQ08 QQ09 QQ37 RR04 RR25 SS22 UU04 VV02 A10 BB05A04 XXV XXA FF29 GG02 GG13 GG44 HJ01 HJ12 HJ13 HL02 HL03 HL04 HL06 HL11 HL12 HL23 HM15 HM19 NN02 NN12 NN23 NN27 NN35 NN36 NN41 NN44 NN45 NN46 NN47 NN73 PP03 QQ01 QQ12
Claims (36)
外部から入射した光を各画素毎に反射する画素アレイ部
と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部と、 該画素アレイ部と該駆動回路部とを一体的に形成した絶
縁性の基板とからなる薄膜半導体装置であって、 前記画素アレイ部は、外部から入射した光を反射する為
に金属材料からなる反射膜を備え、 前記駆動回路部は、該反射膜と同一の金属材料で形成さ
れた第二の配線を含むことを特徴とする薄膜半導体装
置。1. A pixel array comprising pixels arranged in a matrix and reflecting light incident from the outside for each pixel, the pixel array comprising a plurality of thin film transistors and a first wiring connecting these. A thin-film semiconductor device comprising: a driving circuit section for driving an array section; and an insulating substrate integrally formed with the pixel array section and the driving circuit section, wherein the pixel array section is incident from outside. A thin film semiconductor device, comprising: a reflection film made of a metal material for reflecting light; wherein the drive circuit section includes a second wiring formed of the same metal material as the reflection film.
層されていることを特徴とする請求項1記載の薄膜半導
体装置。2. The thin film semiconductor device according to claim 1, wherein said second wiring is laminated on said first wiring.
第一の配線に積層されており、且つ該絶縁膜に開口した
コンタクトホールを介して前記第一の配線に電気接続さ
れていることを特徴とする請求項2記載の薄膜半導体装
置。3. The second wiring is laminated on the first wiring via an insulating film, and is electrically connected to the first wiring via a contact hole opened in the insulating film. 3. The thin film semiconductor device according to claim 2, wherein:
主体とする積層材料又は合金材料からなり、前記第二の
配線はアルミニウム又は銀を主体とする積層材料又は合
金材料からなることを特徴とする請求項1記載の薄膜半
導体装置。4. The method according to claim 1, wherein the first wiring is made of a laminated material or alloy material mainly composed of aluminum or copper, and the second wiring is made of a laminated material or alloy material mainly composed of aluminum or silver. The thin-film semiconductor device according to claim 1.
幅が広いことを特徴とする請求項1記載の薄膜半導体装
置。5. The thin film semiconductor device according to claim 1, wherein said second wiring is wider than said first wiring.
れていることを特徴とする請求項1記載の薄膜半導体装
置。6. The thin film semiconductor device according to claim 1, wherein said second wiring is covered with a protective film.
外部から入射した光を各画素で反射して画像を表示する
画素アレイ部と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部と、 該画素アレイ部と該駆動回路部とを一体的に形成した絶
縁性の基板とからなる反射型表示装置であって、 前記画素アレイ部は、外部から入射した光を反射する為
に金属材料からなる反射膜を備え、 前記駆動回路部は、該反射膜と同一の金属材料で形成さ
れた第二の配線を含むことを特徴とする反射型表示装
置。7. A pixel array portion, which is composed of pixels arranged in a matrix and reflects an incoming light from outside to display an image by each pixel, and a plurality of thin film transistors and a first wiring connecting these. A reflective display device comprising: a driving circuit unit configured to drive the pixel array unit; and an insulating substrate integrally formed with the pixel array unit and the driving circuit unit, wherein the pixel array unit is A reflection film made of a metal material for reflecting light incident from the outside, wherein the drive circuit unit includes a second wiring formed of the same metal material as the reflection film. Type display device.
層されていることを特徴とする請求項7記載の反射型表
示装置。8. The reflection type display device according to claim 7, wherein said second wiring is laminated on said first wiring.
第一の配線に積層されており、且つ該絶縁膜に開口した
コンタクトホールを介して前記第一の配線に電気接続さ
れていることを特徴とする請求項8記載の反射型表示装
置。9. The second wiring is laminated on the first wiring via an insulating film, and is electrically connected to the first wiring via a contact hole opened in the insulating film. 9. The reflection type display device according to claim 8, wherein:
を主体とする積層材料又は合金材料からなり、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料からなることを特徴とする請求項7記載の反射
型表示装置。10. The method according to claim 1, wherein the first wiring is made of a laminated material or alloy material mainly composed of aluminum or copper, and the second wiring is made of a laminated material or alloy material mainly composed of aluminum or silver. The reflective display device according to claim 7.
り幅が広いことを特徴とする請求項7記載の反射型表示
装置。11. The reflective display device according to claim 7, wherein said second wiring is wider than said first wiring.
されていることを特徴とする請求項7記載の反射型表示
装置。12. The reflection type display device according to claim 7, wherein said second wiring is covered with a protective film.
れ外部から入射した光を各画素毎に反射する画素アレイ
部を絶縁性の基板に形成する工程と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部を該
基板に一体的に形成する工程とを含む薄膜半導体装置の
製造方法であって、 前記画素アレイ部には、外部から入射した光を反射する
為に金属材料からなる反射膜を形成し、 前記駆動回路部には、該反射膜と同一の金属材料で第二
の配線を形成することを特徴とする薄膜半導体装置の製
造方法。13. A step of forming, on an insulating substrate, a pixel array portion composed of pixels arranged in a matrix and reflecting light incident from outside for each pixel, and a step of connecting a plurality of thin film transistors to each other. Forming a driving circuit unit for driving the pixel array unit integrally with the substrate, the driving circuit unit being formed on the substrate. Forming a reflective film made of a metal material to reflect the reflected light, and forming a second wiring in the drive circuit section using the same metal material as the reflective film. Method.
積層することを特徴とする請求項13記載の薄膜半導体
装置の製造方法。14. The method according to claim 13, wherein the second wiring is laminated on the first wiring.
記第一の配線に積層し、且つ該絶縁膜に開口したコンタ
クトホールを介して前記第一の配線に電気接続すること
を特徴とする請求項14記載の薄膜半導体装置の製造方
法。15. The semiconductor device according to claim 15, wherein the second wiring is stacked on the first wiring via an insulating film, and is electrically connected to the first wiring via a contact hole opened in the insulating film. The method for manufacturing a thin film semiconductor device according to claim 14, wherein
を主体とする積層材料又は合金材料で形成し、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料で形成することを特徴とする請求項13記載の
薄膜半導体装置の製造方法。16. The method according to claim 16, wherein the first wiring is formed of a laminated material or alloy material mainly composed of aluminum or copper, and the second wiring is formed of a laminated material or alloy material mainly composed of aluminum or silver. The method for manufacturing a thin film semiconductor device according to claim 13, wherein:
り幅を広く形成することを特徴とする請求項13記載の
薄膜半導体装置の製造方法。17. The method according to claim 13, wherein the second wiring is formed wider than the first wiring.
ことを特徴とする請求項13記載の薄膜半導体装置の製
造方法。18. The method according to claim 13, wherein the second wiring is covered with a protective film.
れ外部から入射した光を各画素で反射して画像を表示す
る画素アレイ部を絶縁性の基板に形成する工程と、 複数の薄膜トランジスタとこれらを接続する第一の配線
とで構成され該画素アレイ部を駆動する駆動回路部を該
基板に一体的に形成する工程とを含む反射型表示装置の
製造方法であって、 前記画素アレイ部には、外部から入射した光を反射する
為に金属材料からなる反射膜を形成し、 前記駆動回路部には、該反射膜と同一の金属材料で第二
の配線を形成することを特徴とする反射型表示装置の製
造方法。19. A step of forming, on an insulating substrate, a pixel array portion composed of pixels arranged in a matrix and displaying an image by reflecting light incident from outside on each pixel, and a plurality of thin film transistors and Forming a driving circuit portion for driving the pixel array portion integrally with the substrate, the driving circuit portion being configured with a first wiring connecting the pixel array portion to the substrate. Is characterized in that a reflection film made of a metal material is formed in order to reflect light incident from the outside, and a second wiring is formed in the drive circuit portion using the same metal material as the reflection film. A method for manufacturing a reflective display device.
積層することを特徴とする請求項19記載の反射型表示
装置の製造方法。20. The method according to claim 19, wherein the second wiring is laminated on the first wiring.
記第一の配線に積層し、且つ該絶縁膜に開口したコンタ
クトホールを介して前記第一の配線に電気接続すること
を特徴とする請求項20記載の反射型表示装置の製造方
法。21. The second wiring is laminated on the first wiring via an insulating film, and is electrically connected to the first wiring via a contact hole opened in the insulating film. The method for manufacturing a reflective display device according to claim 20, wherein
を主体とする積層材料又は合金材料で形成し、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料で形成することを特徴とする請求項19記載の
反射型表示装置の製造方法。22. The method according to claim 19, wherein the first wiring is formed of a laminated material or alloy material mainly composed of aluminum or copper, and the second wiring is formed of a laminated material or alloy material mainly composed of aluminum or silver. The method of manufacturing a reflective display device according to claim 19, wherein:
り幅を広く形成することを特徴とする請求項19記載の
反射型表示装置の製造方法。23. The method according to claim 19, wherein the second wiring is formed wider than the first wiring.
ことを特徴とする請求項19記載の薄膜半導体装置の製
造方法。24. The method according to claim 19, wherein the second wiring is covered with a protective film.
て情報を処理する処理部と、処理された情報を表示する
表示部とを一体的に組み込んだ携帯情報端末装置であっ
て、 前記表示部は、マトリクス状に配された画素で構成され
外部から入射した光を各画素で反射して画像を表示する
画素アレイと、複数の薄膜トランジスタとこれらを接続
する第一の配線とで構成され該画素アレイを駆動する駆
動回路と、該画素アレイと該駆動回路とを一体的に形成
した絶縁性の基板とからなり、 前記画素アレイは、外部から入射した光を反射する為に
金属材料からなる反射膜を備え、 前記駆動回路は、該反射膜と同一の金属材料で形成され
た第二の配線を含むことを特徴とする携帯情報端末装
置。25. A portable information terminal device integrally incorporating an operation unit for inputting an instruction, a processing unit for processing information in accordance with the instruction, and a display unit for displaying the processed information, The display unit is configured by a pixel array configured of pixels arranged in a matrix and displaying an image by reflecting light incident from outside on each pixel, a plurality of thin film transistors, and a first wiring connecting these. A driving circuit for driving the pixel array, and an insulating substrate integrally formed with the pixel array and the driving circuit. The pixel array is made of a metal material for reflecting light incident from outside. A portable information terminal device, comprising: a reflection film comprising: a second wiring formed of the same metal material as the reflection film.
積層されていることを特徴とする請求項25記載の携帯
情報端末装置。26. The portable information terminal device according to claim 25, wherein the second wiring is stacked on the first wiring.
記第一の配線に積層されており、且つ該絶縁膜に開口し
たコンタクトホールを介して前記第一の配線に電気接続
されていることを特徴とする請求項26記載の携帯情報
端末装置。27. The second wiring is laminated on the first wiring via an insulating film, and is electrically connected to the first wiring via a contact hole opened in the insulating film. 27. The portable information terminal device according to claim 26, wherein:
を主体とする積層材料又は合金材料からなり、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料からなることを特徴とする請求項25記載の携
帯情報端末装置。28. The method according to claim 28, wherein the first wiring is made of a laminated material or alloy material mainly composed of aluminum or copper, and the second wiring is made of a laminated material or alloy material mainly composed of aluminum or silver. 26. The portable information terminal device according to claim 25, wherein:
り幅が広いことを特徴とする請求項25記載の携帯情報
端末装置。29. The portable information terminal device according to claim 25, wherein said second wiring is wider than said first wiring.
されていることを特徴とする請求項25記載の携帯情報
端末装置。30. The portable information terminal device according to claim 25, wherein the second wiring is covered with a protective film.
部と、該操作に応じて通話を可能にする通話部と、少な
くとも該操作に関する情報を表示可能な表示部とを一体
的に組み込んだ携帯電話端末装置であって、 前記表示部は、マトリクス状に配された画素で構成され
外部から入射した光を各画素で反射して画像を表示する
画素アレイと、複数の薄膜トランジスタとこれらを接続
する第一の配線とで構成され該画素アレイを駆動する駆
動回路と、該画素アレイと該駆動回路とを一体的に形成
した絶縁性の基板とからなり、 前記画素アレイは、外部から入射した光を反射する為に
金属材料からなる反射膜を備え、 前記駆動回路は、該反射膜と同一の金属材料で形成され
た第二の配線を含むことを特徴とする携帯電話端末装
置。31. An operation unit for performing operations relating to outgoing and incoming calls, a communication unit for enabling a telephone call in accordance with the operations, and a display unit for displaying at least information relating to the operations are integrally incorporated. In the mobile phone terminal device, the display unit includes a pixel array configured of pixels arranged in a matrix and displaying an image by reflecting light incident from outside on each pixel, and a plurality of thin film transistors and connecting these. And a drive circuit configured to drive the pixel array, and an insulating substrate integrally formed with the pixel array and the drive circuit, wherein the pixel array is incident from the outside. A mobile phone terminal device, comprising: a reflection film made of a metal material for reflecting light; wherein the driving circuit includes a second wiring formed of the same metal material as the reflection film.
積層されていることを特徴とする請求項31記載の携帯
電話端末装置。32. The mobile phone terminal device according to claim 31, wherein the second wiring is laminated on the first wiring.
記第一の配線に積層されており、且つ該絶縁膜に開口し
たコンタクトホールを介して前記第一の配線に電気接続
されていることを特徴とする請求項32記載の携帯電話
端末装置。33. The second wiring is laminated on the first wiring via an insulating film, and is electrically connected to the first wiring via a contact hole opened in the insulating film. 33. The mobile phone terminal device according to claim 32, wherein:
を主体とする積層材料又は合金材料からなり、前記第二
の配線はアルミニウム又は銀を主体とする積層材料又は
合金材料からなることを特徴とする請求項31記載の携
帯電話端末装置。34. The first wiring is made of a laminated material or an alloy material mainly composed of aluminum or copper, and the second wiring is made of a laminated material or an alloy material mainly composed of aluminum or silver. 32. The mobile phone terminal device according to claim 31, wherein:
り幅が広いことを特徴とする請求項31記載の携帯電話
端末装置。35. The mobile phone terminal device according to claim 31, wherein the second wiring is wider than the first wiring.
されていることを特徴とする請求項31記載の携帯電話
端末装置。36. The mobile phone terminal device according to claim 31, wherein the second wiring is covered with a protective film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025728A JP2002229061A (en) | 2001-02-01 | 2001-02-01 | Thin-film semiconductor device and reflection-type display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025728A JP2002229061A (en) | 2001-02-01 | 2001-02-01 | Thin-film semiconductor device and reflection-type display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002229061A true JP2002229061A (en) | 2002-08-14 |
Family
ID=18890663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001025728A Pending JP2002229061A (en) | 2001-02-01 | 2001-02-01 | Thin-film semiconductor device and reflection-type display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002229061A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006039509A (en) * | 2004-06-23 | 2006-02-09 | Sharp Corp | Active matrix substrate, method for manufacturing the same, and electronic device |
EP1750171A1 (en) | 2005-08-05 | 2007-02-07 | Seiko Epson Corporation | Electro-optical device with a plurality of conductive layers and electronic apparatus using the same |
JP2022115867A (en) * | 2008-11-28 | 2022-08-09 | 株式会社半導体エネルギー研究所 | Display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10288797A (en) * | 1997-04-15 | 1998-10-27 | Semiconductor Energy Lab Co Ltd | Reflective liquid crystal panel and apparatus using the reflective liquid crystal panel |
JP2001305582A (en) * | 2000-04-24 | 2001-10-31 | Matsushita Electric Ind Co Ltd | Circumscription drive circuit built-in liquid crystal display device |
-
2001
- 2001-02-01 JP JP2001025728A patent/JP2002229061A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10288797A (en) * | 1997-04-15 | 1998-10-27 | Semiconductor Energy Lab Co Ltd | Reflective liquid crystal panel and apparatus using the reflective liquid crystal panel |
JP2001305582A (en) * | 2000-04-24 | 2001-10-31 | Matsushita Electric Ind Co Ltd | Circumscription drive circuit built-in liquid crystal display device |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006039509A (en) * | 2004-06-23 | 2006-02-09 | Sharp Corp | Active matrix substrate, method for manufacturing the same, and electronic device |
US7547918B2 (en) | 2004-06-23 | 2009-06-16 | Sharp Kabushiki Kaisha | Active matrix substrate and electronic device |
EP1750171A1 (en) | 2005-08-05 | 2007-02-07 | Seiko Epson Corporation | Electro-optical device with a plurality of conductive layers and electronic apparatus using the same |
US7477337B2 (en) | 2005-08-05 | 2009-01-13 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having the same |
US11527208B2 (en) | 2008-11-28 | 2022-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
JP7174182B2 (en) | 2008-11-28 | 2022-11-17 | 株式会社半導体エネルギー研究所 | Display device |
JP2022115867A (en) * | 2008-11-28 | 2022-08-09 | 株式会社半導体エネルギー研究所 | Display device |
JP7228744B1 (en) | 2008-11-28 | 2023-02-24 | 株式会社半導体エネルギー研究所 | Display device |
JP2023029336A (en) * | 2008-11-28 | 2023-03-03 | 株式会社半導体エネルギー研究所 | Display device |
JP7296529B1 (en) | 2008-11-28 | 2023-06-22 | 株式会社半導体エネルギー研究所 | Display device |
JP2023091780A (en) * | 2008-11-28 | 2023-06-30 | 株式会社半導体エネルギー研究所 | Display device |
US11776483B2 (en) | 2008-11-28 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
US12046203B2 (en) | 2008-11-28 | 2024-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
US12131706B2 (en) | 2008-11-28 | 2024-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3993543B2 (en) | Transflective liquid crystal display device and manufacturing method thereof | |
EP1667090B1 (en) | Electrode wiring substrate and display device | |
JP2001343670A (en) | Liquid crystal display | |
EP1087438A2 (en) | Semiconductor device and method of manufacturing therof | |
US8179506B2 (en) | Method for fabricating a pixel structure and the pixel structure | |
JP2006235134A (en) | Liquid crystal display device and manufacturing method thereof | |
JP2001356372A (en) | Thin film transistor substrate for liquid crystal display device and method for manufacturing the same | |
JPH10319431A (en) | Thin film transistor array substrate | |
JP2000284326A (en) | Liquid crystal display device and its production | |
US7005331B2 (en) | Method of manufacturing a thin film transistor array | |
JPWO2010116433A1 (en) | Display device | |
JP2001042355A (en) | Liquid crystal display device | |
CN100499140C (en) | Pixel structure and manufacturing method thereof | |
JP2006072355A (en) | Thin film transistor array panel and manufacturing method thereof | |
JPH05243333A (en) | Thin film field-effect transistor substrate | |
KR20010082837A (en) | Liquid Crystal Display Device And Method for Fabricating the same | |
US6597015B2 (en) | Method of fabricating thin-film transistor | |
US7098062B2 (en) | Manufacturing method of pixel structure of thin film transistor liquid crystal display | |
US7646440B2 (en) | Pixel structure of LCD and fabrication method thereof | |
US6452210B2 (en) | Thin film transistor substrate and fabricating method thereof | |
US7855382B2 (en) | Pixel structure | |
JP2002229061A (en) | Thin-film semiconductor device and reflection-type display device | |
CN101109882A (en) | Pixel structure and manufacturing method thereof | |
JPH0713180A (en) | Liquid crystal display device | |
KR20050070325A (en) | Lcd and method for manufacturing lcd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |