JP2002222960A - 電気光学装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】アモルファスシリコン膜の結晶化を助長する触
媒元素を効率よくゲッタリングし、信頼性の高いＴＦＴ
および該ＴＦＴを用いた電気光学装置およびその作製方
法を提供する。 【解決手段】ｎチャネル型ＴＦＴおよびｐチャネル型Ｔ
ＦＴを有し、ｐチャネル型ＴＦＴの半導体層は、チャネ
ル形成領域（１３）、ｎ型不純物元素およびｐ型不純物
元素を含む領域（１１）ならびにｐ型不純物元素のみを
含む領域（１２）を有し、前記ｐチャネル型ＴＦＴにお
いて、各ＴＦＴを電気的に接続する配線は、前記ｐ型不
純物元素のみを含む領域（１２）に接続されており、ｎ
型不純物元素が添加された領域がｎチャネル型ＴＦＴの
半導体層におけるｎ型不純物元素が添加された領域より
狭くなっている。

Description

【発明の詳細な説明】 【発明の属する技術分野】

【０００１】

【発明の属する技術分野】本発明は、絶縁体上の薄膜ト
ランジスタ（Thin Film Transistor:以下、ＴＦＴとい
う）で形成された回路を含む電気光学装置（半導体装
置）およびその作製方法に関する。特に、本発明は、画
素部とその周辺に設けられる駆動回路を同一基板上に設
けた液晶表示装置に代表される電気光学装置（半導体装
置）およびその電気光学装置（半導体装置）を表示部に
用いた電気器具に関する。

【０００２】

【従来技術】近年、ガラスなどの絶縁基板上に形成され
た非晶質半導体膜（アモルファスシリコン膜）を結晶化
させた多結晶半導体膜（ポリシリコン膜）、特に結晶性
半導体膜（結晶性シリコン膜）を活性層として利用した
ＴＦＴがさかんに開発されている。

【０００３】さらに、ガラス基板やプラスチック基板の
ように、耐熱性の低い基板上に、大面積のポリシリコン
膜を形成するプロセスに関して、研究・開発が続けられ
ている。いわゆる低温結晶化技術としては、レーザー光
を用いて結晶化する方法や結晶化を助長する触媒元素を
添加し加熱処理して結晶化する方法などがあげられる。

【０００４】結晶化を助長する触媒元素をアモルファス
シリコン膜に添加して加熱処理し結晶化する技術は、特
開平７−１３０６５２号公報で開示されている。

【０００５】この技術は、触媒元素の作用により、アモ
ルファスシリコン膜の結晶化温度を５０〜１００℃も引
き下げることが可能であり、結晶化に要する時間も１／
５〜１／１０にまで低減することができるため、耐熱性
の低い前述したような基板上にも、大面積の結晶性シリ
コン膜を形成することが可能になった。また、この技術
によって得られる結晶性シリコン膜は優れた結晶性を有
することが確認されている。

【０００６】

【発明が解決しようとする課題】上述した触媒元素を用
いた結晶化技術において、触媒元素としてNi、Coといっ
た金属元素が用いられる。これらの金属元素はシリコン
膜中に深いエネルギー準位を形成してキャリアを捕獲
し、再結合してしまうため、得られた結晶性シリコン膜
を用いてＴＦＴを作製した場合、ＴＦＴの電気特性や信
頼性に悪影響を及ぼすことが予想できる。

【０００７】また、シリコン膜中に残存した触媒元素が
不規則に偏析することも確認されており、特に結晶粒界
にこの偏析がみられ、この偏析が微弱な電流の逃げ道
（リークパス）となり、オフ電流（ＴＦＴがオフ状態に
ある時の電流）の突発的な増加の原因になると考えられ
る。

【０００８】そこで、結晶化の工程が終わったら、速や
かに触媒元素を除去する、または電気的な影響を及ぼさ
ない程度にまで低減させる必要があった。この手段とし
てはゲッタリング効果を利用した技術を用いることがで
きる。

【０００９】ゲッタリングの方法としては、アモルファ
スシリコン膜を金属元素により結晶化させて結晶性シリ
コン膜とさせた後、ＴＦＴの半導体層のチャネル形成領
域となる場所をレジストからなるマスクで覆い、ＴＦＴ
の半導体層のチャネル形成領域以外の領域にゲッタリン
グに効果的なPなどの１５族元素を高濃度にドーピング
してゲッタリングを促す領域（以下、ゲッタリングシン
クという。）とする方法や、同様にＴＦＴのチャネル形
成領域となる領域をレジストからなるマスクで覆い、Ｔ
ＦＴの半導体層を形成する領域のまわりにPなどの１５
族の元素を高濃度含んだゲッタリングシンクを設けてゲ
ッタリングする方法などが考えられている。しかし、こ
れらの方法では、マスク形成のための工程が必要とな
り、マスク数、工程数とも増加してしまうため生産性、
歩留まり、製造コストの面で問題がある。

【００１０】また、ｐチャネル型ＴＦＴは、ゲッタリン
グのためのリンが大量にドーピングされた後に、ｐチャ
ネル型ＴＦＴとするためにｐ型不純物元素（本実施例で
はボロン（B））を添加してソース領域およびドレイン
領域を形成することになる。あらかじめドーピングされ
たリン（Ｐ）によるｎ型付与を反転させるためにかなり
の濃度のボロン（Ｂ）をドーピングする必要がある。

【００１１】このため、ドーピング工程におけるスルー
プットの低下、もしくは加熱処理によるソース領域およ
びドレイン領域の結晶性の改善が困難になるという問題
があった。

【００１２】また、ゲッタリング処理を行うためには、
半導体層にリン（Ｐ）が添加されている必要がある。し
かし、ｐチャネル型ＴＦＴとするためには、ｐ型不純物
元素（代表的にはボロン（Ｂ））を添加する必要もあ
る。ｐチャネル型ＴＦＴの半導体層にボロン（Ｂ）を添
加する工程に至るまでには、ｎ型不純物元素（リン
（Ｐ））を添加する工程があるため、このｎ型をｐ型に
反転できる濃度のｐ型不純物元素を添加する（カウンタ
ードープ又はクロスドープとも呼ばれる）。添加される
リン（Ｐ）の濃度以上にボロン（Ｂ）の濃度を高くする
必要があるが、あまり不純物濃度が高いとソース・ドレ
イン領域の抵抗があがってしまい、オン電流が低下する
原因となってしまう。さらに、カウンタードープ方式を
採用した場合、過剰にアクセプターとなるイオンをドー
ピングしなければならないため、製造コストや生産性に
問題があった。

【００１３】

【課題を解決するための手段】本発明で開示する電気光
学装置（半導体装置）の作製方法を説明する。ゲート絶
縁膜上に形成された導電膜（Ａ）および導電膜（Ｂ）を
エッチングしてゲート電極の形状を形成する際に、ｎチ
ャネル型ＴＦＴのゲート電極は所定の形状にエッチング
する。しかし、ｐチャネル型ＴＦＴのゲート電極（Ｃ）
は、後のｎ型不純物元素添加工程において、ｐチャネル
型ＴＦＴの半導体層にｎ型不純物元素が添加される領域
が大きくならないようにマスクとして用いるため、この
エッチング工程において、ｎチャネル型ＴＦＴのゲート
電極（Ｂ）よりチャネル長方向の幅が大きくなるように
導電膜（Ａ）および導電膜（Ｂ）をエッチングする。こ
のゲート電極（Ｃ）をマスクにして、ゲート電極（Ｃ）
と重ならない半導体層領域にリン（P）をドープする。
なお、リン（P）が打ち込まれた領域は、ゲッタリング
シンクとして機能する。

【００１４】次いで、ｐチャネル型ＴＦＴのゲート電極
（Ｄ）を所定の形状にエッチングして、所定の形状のゲ
ート電極（Ｅ）を得た後、ｐチャネル型ＴＦＴの半導体
層にｐ型を付与するためにボロン（B）をドーピングす
る。ここまでの工程で、ｐチャネル型ＴＦＴの半導体層
には、チャネル形成領域、リン（P）とボロン（B）とが
ドーピングされた領域、ボロン（B）のみがドーピング
された領域が形成される。

【００１５】本発明によると、ゲッタリングの際に、触
媒元素がｐチャネル型ＴＦＴの半導体層を移動する距離
を短くすることができるので、結晶粒界における触媒元
素の偏析が減少し、偏析による微弱な電流の逃げ道（リ
ークパス）や、オフ電流（Ｔの突発的な増加といった現
象を少なくすることができ、ＴＦＴの特性や信頼性を向
上させることができる。

【００１６】

【発明の実施の形態】本明細書において開示する発明
は、ｐチャネル型ＴＦＴのゲート電極を所定の形状に形
成する方法に特徴がある。本発明について、図１を用い
て説明する。

【００１７】上記のような問題を解決するために、本明
細書で開示する発明には、ｐチャネル型ＴＦＴの半導体
層に添加されるリン（Ｐ）の量を減らすという目的があ
る。

【００１８】触媒元素が結晶粒界で偏析してしまい、こ
れがＴＦＴの特性を悪くする原因になるのを防ぐため、
ゲッタリングの際に、チャネル形成領域からソース領域
およびドレイン領域へと半導体層の内部を動く触媒元素
の移動距離をなるべく短くなるようにしている。

【００１９】そこで、本発明では、ｎチャネル型ＴＦＴ
のゲート電極とｐチャネル型ＴＦＴのゲート電極とを所
定の形状にするエッチング工程を別工程にしている。図
１（Ａ）で示すように、まずｎチャネル型ＴＦＴのゲー
ト電極をエッチングにより所定の形状に形成し、ｎ型不
純物元素を添加する。この時のｐチャネル型ＴＦＴの様
子を上面から見た図を図１（Ｄ）に示す。導電膜（Ａ）
および導電膜（Ｂ）を所定のゲート電極の形状より大き
めにエッチングする。この導電膜（Ａ）および導電膜
（Ｂ）をゲート電極８という。このゲート電極８をマス
クとして用い、ｎ型不純物元素のリンが添加された領域
１０を形成する。

【００２０】続いて、図１（Ｂ）に示すように、ｎチャ
ネル型ＴＦＴにマスクを形成した後、ｐチャネル型ＴＦ
Ｔの導電膜をエッチングして所定の形状のゲート電極９
を形成する。その後、図１（Ｃ）に示すようにｐ型不純
物元素を添加する。このような工程を採用することによ
り、ｐチャネル型ＴＦＴにおいて、図１（Ｅ）に示すよ
うにｎ型不純物元素としてリンおよびｐ型不純物元素と
してボロンが添加された領域１１およびボロンのみが添
加された領域１２が形成されるが、カウンタードープと
なるリンおよびボロンが添加された領域１１を狭くする
ことができる。なお、所定の形状にエッチングされたゲ
ート電極の下の半導体層には不純物元素は添加されず、
チャネル形成領域１３となる。

【００２１】以上のように、ｐチャネル型ＴＦＴの半導
体層には、図１（Ｅ）に示すように、リン（Ｐ）とボロ
ン（Ｂ）の両方が添加された領域が形成され、この領域
１１をゲッタリングシンクとして、本発明の目的を達し
ている。

【００２２】なお、ｐチャネル型ＴＦＴにおいて、導電
膜（Ａ）および導電膜（Ｂ）を図１（Ｆ）のようにエッ
チングしてゲート電極１８を形成し、このゲート電極１
８をマスクとしてｎ型不純物元素を添加してもよい。こ
れにより、図１（Ｆ）に示すようなリンのみが添加され
た領域２０が形成される。その後、ゲート電極１８を所
定の形状にエッチングしてゲート電極１９を形成した
後、ｐ型不純物元素を添加して、ｎ型不純物元素および
ｐ型不純物元素が添加された領域２１ａ、２１ｂとｐ型
不純物元素のみが添加された領域２２を形成する。以上
により、図１（Ｇ）に示すようなゲッタリングの際に、
触媒元素がゲッタリングシンクまで移動する距離が短く
なるような構造を実現することもできる。

【００２３】（実施例１）本発明の実施例を図２〜図５
を用いて説明する。ここでは画素部の画素ＴＦＴと、画
素部の周辺に設けられる駆動回路のＴＦＴを同一基板上
に作製する方法について工程に従って詳細に説明する。

【００２４】図３（Ａ）において、基板１００には低ア
ルカリガラス基板や石英基板を用いることができる。本
実施例では低アルカリガラス基板を用いた。この場合、
ガラス歪み点よりも１０〜２０℃程度低い温度であらか
じめ加熱処理しておいても良い。この基板１００のＴＦ
Ｔを形成する表面には、基板１００からの不純物拡散を
防ぐために、酸化シリコン膜、窒化シリコン膜または酸
化窒化シリコン膜などの下地膜１０１を形成する。例え
ば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作
製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉ
Ｈ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００
ｎｍの厚さに積層形成する。

【００２５】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜を、
プラズマＣＶＤ法やスパッタ法などの公知の方法で形成
する。本実施例では、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５ｎｍの厚さに形成した。非晶質構造を有する
半導体膜としては、非晶質半導体膜や微結晶半導体膜が
ある。また、下地膜１０１と非晶質シリコン膜とは同じ
成膜法で形成することが可能であるので、両者を連続形
成しても良い。下地膜を形成した後、一旦大気雰囲気に
晒さないことでその表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることができる（図３（Ａ））。

【００２６】そして、特開平７―１３０６５２号公報に
記載された技術にしたがって、結晶構造を含む半導体膜
（本実施例では、結晶性シリコン膜）を形成する。同公
報に記載された技術は、非晶質シリコン膜の結晶化に際
して、結晶化を助長する触媒元素（Ni、Co、Sn、Pb、P
d、Fe、Cuから選ばれた一種または複数種の元素。代表
的にはNiである。）を用いる結晶化手段である。

【００２７】具体的には、非晶質シリコン膜の表面に触
媒元素を保持させた状態で加熱処理を行い、非晶質シリ
コン膜を結晶性シリコン膜に変化させるものである。本
実施例では同公報の実施例１に記載された方法を用いる
が、実施例２に記載された方法を用いてもよい。なお、
結晶性シリコン膜にはいわゆる単結晶シリコン膜もポリ
シリコン膜も含まれるが、本実施例で形成される結晶性
シリコン膜は結晶粒界を有するシリコン膜である。

【００２８】また、触媒元素をアモルファスシリコン膜
に添加する方法としては、プラズマドーピング法、蒸着
法もしくはスパッタ法等の気相法、もしくは触媒元素を
含有する溶液を塗布する方法が採用できる。溶液を用い
る方法は、触媒元素の添加量の制御が容易であり、ごく
微量な添加を行うのも容易である。

【００２９】また、上述した結晶化法とレーザー結晶化
法とを組み合わせることにより、結晶質半導体膜の結晶
性をさらに高めることができる。この時使用するレーザ
ーとしては、パルス発信型または連続発光型のＫｒＦエ
キシマレーザー、ＸｅＣｌエキシマレーザー、ＹＡＧレ
ーザーまたはＹＶＯ₄レーザーを用いることができる。
これらのレーザーを用いる場合には、レーザー発信器か
ら放出されたレーザー光を光学系で線状に集光し、半導
体膜に照射する方法を用いるとよい。結晶化の条件は、
実施者が適宜選択すればよい。

【００３０】非晶質シリコン膜を結晶化させると原子の
再配列が起こり緻密化するので、作製される結晶質シリ
コン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施
例では５５ｎｍ）よりも１〜１５％程度減少した。

【００３１】そして、結晶質シリコン膜を島状に分割し
て、島状半導体層１０２〜１０５を形成する。

【００３２】ここで、ｎチャネル型ＴＦＴを形成する島
状半導体層１０２〜１０５の全面にしきい値電圧を制御
する目的で１×１０¹⁶〜５×１０¹⁷atoms／cm³程度の濃
度でｐ型を付与する不純物元素としてボロン（Ｂ）を添
加してもよい。ボロン（Ｂ）の添加はイオンドープ法で
実施しても良いし、非晶質シリコン膜を成膜するときに
同時に添加しておくこともできる。ここでのボロン
（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添
加した半導体層１０２〜１０５はｎチャネル型ＴＦＴの
しきい値電圧を所定の範囲内に収めるために形成するこ
とが好ましかった。

【００３３】次いで、ゲート絶縁膜１０６をプラズマＣ
ＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚
さでシリコンを含む絶縁膜で形成する。例えば、１２０
ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶
縁膜１０６には、他のシリコンを含む絶縁膜を単層また
は積層構造として用いても良い。

【００３４】次に、ゲート電極を形成するために導電膜
（Ａ）１０７および導電膜（Ｂ）１０８を成膜する。本
実施例では、導電性の窒化物金属膜から成る導電層
（Ａ）１０７と金属膜から成る導電層（Ｂ）１０８とを
積層させた。導電層（Ｂ）１０８はタンタル（Ｔａ）、
チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）から選ばれた元素、または前記元素を主成分とす
る合金か、前記元素を組み合わせた合金膜（代表的には
Ｍｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良
く、導電層（Ａ）１０７は窒化タンタル（ＴａＮ）、窒
化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒
化モリブデン（ＭｏＮ）で形成する。また、導電層
（Ａ）１０７は代替材料として、タングステンシリサイ
ド、チタンシリサイド、モリブデンシリサイドを適用し
ても良い。導電層（Ｂ）は低抵抗化を図るために含有す
る不純物濃度を低減させると良く、特に酸素濃度に関し
ては３０ｐｐｍ以下とすると良かった。例えば、タング
ステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで
２０μΩｃｍ以下の比抵抗値を実現することができた。

【００３５】導電層（Ａ）１０７は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１０８は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。本実施例では、導電層（Ａ）１０７に３
０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１０８
には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で
形成した。このスパッタ法による成膜では、スパッタ用
のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成
する膜の内部応力を緩和して膜の剥離を防止することが
できる。尚、図示しないが、導電層（Ａ）１０７の下に
２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリ
コン膜を形成しておくことは有効である。これにより、
その上に形成される導電膜の密着性向上と酸化防止を図
ると同時に、導電層（Ａ）１０７または導電層（Ｂ）１
０８が微量に含有するアルカリ金属元素がゲート絶縁膜
１０６に拡散するのを防ぐことができる（図３
（Ａ））。

【００３６】次いで、レジストからなるマスク１０９〜
１１２を形成し、それぞれのＴＦＴのゲート電極および
容量配線を形成するための第１のエッチング処理を行
う。本実施例では第１のエッチング条件として、ＩＣＰ
（Inductively Coupled Plasma:誘導結合型プラズマ）
エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂
とＯ₂とを用い、それぞれのガス流量比を２５／２５／
１０（sccm）とし、１Paの圧力でコイル型の電極に５０
０WのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズ
マを生成してエッチングを行った。基板側（試料ステー
ジ）にも１５０WのＲＦ（１３．５６ＭＨｚ）電力を投
入し、実質的に負の自己バイアス電圧を印加する。この
第１のエッチング条件によりＷ膜をエッチングして第１
の導電層の端部をテーパ状とする。

【００３７】この後、マスク１０９〜１１２を除去せず
に第２のエッチング条件に変え、エッチング用ガスにＣ
Ｆ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３
０（sccm）とし、１Paの圧力でコイル型の電極に５００
WのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成して約３０秒程度のエッチングを行った。基板側
にも２０WのＲＦ（１３．５６ＭＨｚ）電力を投入し
て、実質的に負の自己バイアス電圧を印加する。ＣＦ₄
とＣｌ₂とを混合した第２のエッチング条件ではＷ膜お
よびＴａＮ膜とも同程度にエッチングされる。ここまで
の工程で、導電膜（Ａ）１０７および導電膜（Ｂ）１０
８からなる端部がテーパ状のｎチャネル型ＴＦＴのゲー
ト電極（Ａ）１１３、ｐチャネル型ＴＦＴのゲート電極
（Ｃ）１１４、画素ＴＦＴのゲート電極（Ｆ）１１５お
よび容量配線１１６が形成される。なお、ｐチャネル型
ＴＦＴのゲート電極（Ｃ）１１４は、ｎチャネル型ＴＦ
Ｔのゲート電極（Ａ）１１３、画素ＴＦＴのゲート電極
（Ｆ）１１５よりも大きいサイズに形成されるように設
計する。ここまでの工程で、ゲート絶縁膜１０６のマス
ク１０９〜１１２に覆われていない領域はエッチングさ
れ薄くなる。なお、第１のエッチング処理により形成さ
れたゲート電極（Ａ）、ゲート電極（Ｃ）、ゲート電極
（Ｆ）、容量配線１１６は、第１の形状のゲート電極お
よび容量配線とも称することとする。ゲート電極（Ｃ）
１１４は、後のｎ型不純物元素の添加工程において、ｐ
チャネル型ＴＦＴの半導体層のｎ型不純物元素が添加さ
れる領域が広くならないようにマスクとして用いられる
ため、ｎチャネル型ＴＦＴにおけるゲート電極（Ａ）１
１３よりも幅が広く形成される。

【００３８】そして、マスク１０９〜１１２を除去せず
に、ｎ型不純物元素を添加する処理を行い、不純物領域
１１８を形成する（図３（Ｂ））。ｎ型不純物元素とし
ては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここ
ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）
を用いたイオンドープ法を適用した。

【００３９】さらに、マスク１０９〜１１２を除去せず
に第２のエッチング処理を行う。ここでは、エッチング
用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス
流量比を２０／２０／２０（sccm）とし、１Paの圧力で
コイル型の電極に５００WのＲＦ（１３．５６ＭＨｚ）
電力を投入して、実質的に負の自己バイアス電圧を印加
する。第２のエッチング処理条件によると、Ｗ膜が選択
的にエッチングされる。

【００４０】この第２のエッチング処理により、導電膜
（Ａ）１１３ａ〜１１６ａおよび導電膜（Ｂ）１１３ｂ
〜１１６ｂがエッチングされ、ゲート電極（Ｂ）１１
９、ゲート電極（Ｄ）１２０、ゲート電極（Ｇ）１２
１、容量配線１２２が形成される。この工程において所
定の形状に形成されているのは、ｎチャネル型ＴＦＴの
ゲート電極（Ｂ）１１９、ゲート電極（Ｇ）１２１およ
び容量配線１２２であって、ｐチャネル型ＴＦＴのゲー
ト電極（Ｄ）１２０は、ｐチャネル型ＴＦＴの半導体層
において、ｎ型不純物元素が高濃度に含まれる領域を狭
くするためのマスクとして用いるため、所定の形状（他
のゲート電極（Ｂ）１１９、ゲート電極（Ｇ）１２１）
より大きいサイズに形成される。なお、第２のエッチン
グ処理により形成されたゲート電極（Ｂ）１１９、ゲー
ト電極（Ｇ）１２１、ゲート電極（Ｄ）１２０、容量配
線１２２を第２の形状のゲート電極および容量配線とも
称することとする。

【００４１】次いで、半導体層にｎ型不純物元素を添加
する処理を行う。第２のエッチング処理により形成され
たゲート電極（Ｂ）１１９、ゲート電極（Ｄ）１２０、
ゲート電極（Ｇ）１２１をマスクとして用い、導電膜
（Ａ）のテーパ状部分の下方の半導体層にもｎ型不純物
元素が添加されるようにドーピングして、ｎ型不純物領
域（Ａ）１２３ａ〜１２６ａおよびｎ型不純物領域
（Ｂ）１２３ｂ〜１２６ｂが形成される。このとき形成
される不純物領域１２３ａ〜１２６ａの不純物（リン
（Ｐ））濃度は、１×１０²⁰〜１×１０²¹atoms／cm³と
なるようにすればよい。（本明細書中では、ｎ型不純物
領域１２３ａ〜１２６ａに含まれるｎ型不純物元素の濃
度を（ｎ+）と表す。）さらに、ｎ型不純物領域（Ｂ）
１２３ｂ〜１２６ｂの不純物濃度は、５×１０¹⁷〜５×
１０¹⁹atoms/cm³となるようにすればよい。本明細書中
において、ｎ型不純物領域１２３ｂ〜１２６ｂに含まれ
るｎ型不純物元素の濃度を（ｎ-）と表す。なお、導電
層（Ａ）１１９ａのテーパ状部分と重なるｎ型不純物領
域１２３ｃは、若干、不純物濃度が低くなるものの、ｎ
型不純物領域１２３ｂとほぼ同程度の濃度の不純物領域
が形成される（図４（Ａ））。

【００４２】次いで、レジストからなるマスク１０９〜
１１２を除去した後、新たにｎチャネル型ＴＦＴを覆う
レジストからなるマスク１２７を形成して、第３のエッ
チング処理を行う。エッチング用ガスには、ＳＦ6とＣ
ｌ2とを用い、それぞれのガス流量比は５０／１０（SCC
M）とし、１．３Ｐａの圧力でコイル型の電極に５００
ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを
生成し約３０秒のエッチングを行う。基板側（試料ステ
ージ）には、１０ＷのＲＦ（１３．５６MHz）電力を投
入して、実質的に負の自己バイアス電圧を印加する。以
上の工程により、導電膜（Ａ）１２０ａ、１２１ａがエ
ッチングされたｐチャネル型ＴＦＴのゲート電極
（Ｄ’）１２８および画素ＴＦＴのゲート電極（Ｈ）１
２９が形成される。なお、第３のエッチング処理により
形成されたゲート電極（Ｄ’）１２８およびゲート電極
（Ｈ）１２９は、第３の形状のゲート電極とも称するこ
ととする。

【００４３】次いで、ｐチャネル型ＴＦＴのゲート電極
（Ｄ’）１２８を所定のサイズにするためのエッチング
するためのレジストからなるマスク１３０と画素ＴＦＴ
および容量配線を覆うレジストからなるマスク１３１、
１３２を形成する。次いで、ｐチャネル型ＴＦＴのゲー
ト電極（Ｄ’）１２８にエッチング処理を行いｐチャネ
ル型ＴＦＴのゲート電極（Ｅ）１３３を得る（図４
（Ｃ））。なお、第４のエッチング処理により形成され
たゲート電極（Ｅ）１３３は、第４の形状のゲート電極
とも称することとする。

【００４４】次いで、ｐチャネル型ＴＦＴの半導体層に
ｐ型不純物元素（本実施例ではボロン（Ｂ））を添加し
て、ｐ型不純物領域１３４〜１３７を形成する。ｐ型不
純物領域１３４、１３６のｐ型不純物元素の不純物濃度
が、２×１０²⁰〜２×１０²¹atoms/cm³となるように添
加する。なお、本実施例ではｐチャネル型ＴＦＴの半導
体層にボロン（Ｂ）を添加する前に、ボロン（Ｂ）を添
加する半導体層の領域の上部に設けられたＴａＮ膜が除
かれているため、ボロン（Ｂ）を低加速で添加すること
ができ、添加の際の半導体層へのダメージを少なくする
ことができる。

【００４５】ここまでの工程により、それぞれの半導体
領域にｎ型不純物領域およびｐ型不純物領域が形成され
る（図４（Ｄ））。

【００４６】次いで、マスク１３０〜１３２を除去し
て、無機層間絶縁膜１３８を形成する。窒化シリコン
膜、酸化シリコン膜、または窒化酸化シリコン膜を５０
〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さ
で形成する。本実施例では、プラズマＣＶＤ法により膜
厚１５０ｎｍの酸化窒化シリコン膜を形成した。無論、
無機層間絶縁膜としては、酸化窒化シリコン膜に限定さ
れるものではなく、他のシリコンを含む絶縁膜を単層ま
たは積層構造としてよい。

【００４７】次いで、半導体層に添加された不純物元素
を活性化する工程を行う。この活性化工程は、ファーネ
スアニール炉を用いて行う。熱アニール法としては、酸
素濃度が１ppm以下、好ましくは、０．１ppm以下の窒素
雰囲気下で４００〜７００℃、代表的には５００〜５５
０℃で行えばよく、本実施例では、５５０℃、４時間の
加熱処理で活性化処理を行った。なお、熱アニール法の
他にも、レーザーアニール法、またはラピッドサーマル
アニール（ＲＴＡ）法を適用することができる。

【００４８】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用した触媒元素の残留
する量を少なくするため、高濃度のリンを含むｎ型不純
物領域にゲッタリングさせていた。ゲッタリングに必要
なリン（Ｐ）の濃度は図４（Ｂ）で形成した不純物領域
（ｎ+）と同程度であり、ここで実施される活性化工程
の加熱処理により、ｎチャネル型ＴＦＴおよびｐチャネ
ル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリ
ングすることができた。得られたＴＦＴはオフ電流値が
下がり、結晶性がよいことから高い電界効果移動度が得
られ、良好な特性を達成することができる。

【００４９】また、無機絶縁膜１３８を形成する前に活
性化処理を行ってもよい。ただし、ゲート電極に用いた
材料が熱に弱い場合には、本実施例のように配線等を保
護する目的で層間絶縁膜（シリコンを主成分とする絶縁
膜、例えば窒化珪素膜）を形成した後で活性化処理を行
うことが望ましい。

【００５０】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の加熱処理を行
い、半導体層を水素化する工程を行う。本実施例では、
水素を約３％含む窒素雰囲気下で４１０℃、１時間の加
熱処理を行う。この工程は、層間絶縁膜に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。水素化の他の手段として、プラズマ水素化（プラ
ズマにより励起された水素を用いる）を行ってもよい。

【００５１】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやＹＡＧレーザー等のレーザー光を照射するこ
とが望ましい。

【００５２】次いで、無機層間絶縁膜１３８上に、有機
絶縁物材料からなる有機層間絶縁膜１３９を形成する。
本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成
した。次いで、各不純物領域に達するコンタクトホール
を形成するためのパターニングを行う。

【００５３】この後、透明導電膜を８０〜１２０ｎｍの
厚さで形成し、パターニングすることによって画素電極
１４０を形成する。透明導電膜には、酸化インジウム酸
化亜鉛合金（Ｉｎ₂Ｏ₃−ＺｎＯ）、酸化亜鉛（ＺｎＯ）
も適した材料であり、さらに可視光の透過率や導電率を
高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（Ｚ
ｎＯ：Ｇａ）等を適用することもできる。

【００５４】そして、駆動回路部２０５において、不純
物領域と電気的に接続する配線１４１〜１４３を形成す
る。なお、これらの電極は、膜厚５０ｎｍのＴｉ膜と膜
厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積
層膜をパターニングして形成する。

【００５５】また、画素部２０６においては、不純物領
域と接する配線１４４〜１４７を形成する。

【００５６】画素電極１４０は、配線１４６により保持
容量を形成する一方の電極として機能する半導体層１０
５と電気的に接続される。

【００５７】なお、本実施例では画素電極１４０とし
て、透明導電膜を用いた例を示したが、反射性を有する
導電性材料を用いて画素電極を形成すれば、反射型の表
示装置を作製することができる。その場合、電極を作製
する工程で画素電極を同時に形成でき、その画素電極の
材料としては、ＡｌまたはＡｇを主成分とする膜、また
はそれらの積層膜等の反射性がすぐれた材料を用いるこ
とが望ましい。

【００５８】こうして同一基板上に、駆動回路のＴＦＴ
と画素部の画素ＴＦＴとを有した基板を完成させること
ができた。駆動回路にはｎチャネル型ＴＦＴ２０１、ｐ
チャネル型ＴＦＴ２０２、画素部には画素ＴＦＴ２０
３、保持容量２０４を形成した。なお、本明細書では便
宜上このような基板をアクティブマトリクス基板と呼
ぶ。

【００５９】ここまでの工程により作製されたアクティ
ブマトリクス基板の上面図を図２に示す。なお、図２の
Ａ−Ａ’線は、図５（Ｂ）のＡ−Ａ’線に対応し、半導
体層１０４、ゲート電極１２１、配線１４４、ゲート
線、ソース線が形成されている。同様に図２のＢ−Ｂ’
線は、図５（Ｂ）のＢ−Ｂ’線に対応し、半導体層１０
５、画素電極１４０、配線１４６が形成されている。

【００６０】駆動回路のｎチャネル型ＴＦＴ２０１は、
島状半導体層１０２にチャネル形成領域、ソース領域ま
たはドレイン領域１２３ａ、不純物領域１２３ｂおよび
第２の形状のゲート電極（Ｂ）１１９と重なる不純物領
域１２３ｃ（以降、このような不純物領域をＬovと記
す）を有している。このＬov領域のチャネル長方向の長
さは０．５〜３．０μｍ、好ましくは１．０〜１．５μ
ｍとした。また、導電膜（Ａ）１１９ａおよび導電膜
（Ｂ）１１９ｂの積層からなる第２の形状のゲート電極
（Ｂ）１１９を有している。

【００６１】駆動回路のｐチャネル型ＴＦＴ２０２は、
島状半導体層１０３にチャネル形成領域、ソース領域ま
たはドレイン領域１２４ａ、不純物領域１２４ｂを有し
ている。また、導電膜（Ａ）１３３ａおよび導電膜
（Ｂ）１３３ｂの積層からなる第４の形状のゲート電極
（Ｅ）１３３を有している。

【００６２】画素部の画素ＴＦＴ２０３には、島状半導
体層１０４にチャネル形成領域、ソース領域またはドレ
イン領域１２５ａ、不純物領域１２５ｂ、１２５ｃを有
している。また、導電膜（Ａ）１２９ａおよび導電膜
（Ｂ）１２９ｂの積層からなる第３の形状のゲート電極
（Ｈ）１２９を有している。

【００６３】さらに、容量配線１２２と、ゲート絶縁膜
と同じ材料から成る絶縁膜と、ｐ型不純物元素が添加さ
れた半導体層１０５とから保持容量２０４が形成されて
いる。図５では画素ＴＦＴ２０３をダブルゲート構造と
したが、シングルゲート構造でも良いし、複数のゲート
電極を設けたマルチゲート構造としても差し支えない。

【００６４】以上の様に本発明は、画素部および駆動回
路が要求する仕様に応じて各回路を構成するＴＦＴの構
造を最適化し、半導体装置の動作性能と信頼性を向上さ
せることを可能とすることができる。さらにゲート電極
を耐熱性を有する導電性材料で形成することによりＬＤ
Ｄ領域やソース領域およびドレイン領域の活性化を容易
とし、配線を低抵抗材料で形成することにより、配線抵
抗を十分低減できる。従って、画素部（画面サイズ）が
４インチクラス以上の表示装置に適用することもでき
る。

【００６５】（実施例２）本実施例では、実施例１で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図６を用いる。

【００６６】まず、実施例１に従い、図５（Ｂ）の状態
のアクティブマトリクス基板を得た後、図５（Ｂ）のア
クティブマトリクス基板上に配向膜１８０を形成しラビ
ング処理を行う。なお、本実施例では配向膜１８０を形
成する前に、アクリル樹脂膜等の有機樹脂膜をパターニ
ングすることによって基板間隔を保持するための柱状の
スペーサ１８１を所定の位置に形成した。また、柱状の
スペーサに代えて、球状のスペーサを基板全面に散布し
てもよい。

【００６７】次いで、対向基板１８２を用意する。この
対向基板には、着色層１８３、１８４、平坦化膜１８５
を形成する。赤色の着色層１８３と青色の着色層１８４
とを一部重ねて、第２遮光部を形成する。なお、図６で
は図示しないが、赤色の着色層と緑色の着色層とを一部
重ねて第１遮光部を形成する。

【００６８】ついで、対向電極１８６を画素部に形成
し、対向基板の全面に配向膜１８７を形成し、ラビング
処理を施した。

【００６９】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材１８８
で貼り合わせる。シール材１８８にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料１８９を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料１８９には公知
の液晶材料を用いれば良い。このようにして図６に示す
アクティブマトリクス型液晶表示装置が完成する。そし
て、必要があれば、アクティブマトリクス基板または対
向基板を所定の形状に分断する。さらに、公知の技術を
用いて偏光板等を適宜設けた。そして、公知の技術を用
いてＦＰＣを貼りつけた。

【００７０】こうして得られた液晶表示パネルの構成を
図７の上面図を用いて説明する。なお、図６と対応する
部分には同じ符号を用いた。

【００７１】図７（Ａ）で示す上面図は、画素部２０
６、駆動回路２０５ａ、２０５ｂ、ＦＰＣ（フレキシブ
ルプリント配線板：Flexible Printed Circuit）を貼り
付ける外部入力端子２１０、外部入力端子と各回路の入
力部までを接続する接続配線２１１などが形成されたア
クティブマトリクス基板と、カラーフィルタなどが設け
られた対向基板１８２とがシール材１８８を介して貼り
合わされている。

【００７２】図７（Ｂ）は図７（Ａ）で示す外部入力端
子２１０のｅ−ｅ'線に対する断面図を示している。外
部入力端子にはベースフィルム２１３と配線２１４から
成るＦＰＣが異方性導電性樹脂２１５で貼り合わされて
おり、さらに補強板で機械的強度を高めている。２１７
は、画素電極１４０を形成するために成膜した導電膜か
らなる配線である。導電性粒子２１６の外径は配線２１
７のピッチよりも小さいので、接着剤２１５中に分散す
る量を適当なものとすると隣接する配線と短絡すること
なく対応するＦＰＣ側の配線と電気的な接続を形成する
ことができる。

【００７３】以上のようにして作製される液晶表示パネ
ルは各種電気器具の表示部として用いることができる。

【００７４】（実施例３）本実施例は、実施例１とは異
なる半導体装置の作製方法について説明する。

【００７５】実施例１に示した工程に従い、第３のエッ
チング工程でゲート電極（Ｅ）１３３を形成した後、前
記工程で形成したゲート電極（Ｂ）１１９、ゲート電極
（Ｅ）１３３、ゲート電極（Ｈ）１２９および容量配線
１２２をマスクにしてゲート電極１１９、１２９、１３
３および容量配線１２２と重ならない領域のゲート絶縁
膜１１７をエッチングして除去する。

【００７６】ゲート絶縁膜をエッチングして除去してお
けば、不純物のドーピング工程の際に、数回におよぶゲ
ート電極のエッチング工程で位置により膜厚がばらつい
ている可能性の高いゲート絶縁膜の複雑な膜厚を考慮す
る必要がなくなる。

【００７７】本実施例は、実施例１、実施例２と組み合
わせて適応することができる。

【００７８】（実施例４）本発明を用いて作製された半
導体装置におけるブロック図を図８に示す。なお、図８
には、アナログ駆動を行うための回路構成が示されてい
る。本実施例は、ソース側駆動回路９０、画素部９１お
よびゲート側駆動回路９２を有している半導体装置につ
いて示している。なお、本明細書中において、駆動回路
とはソース側駆動回路およびゲート側駆動回路を含めた
総称を指している。

【００７９】ソース側駆動回路９０は、シフトレジスタ
９０ａ、バッファ９０ｂ、サンプリング回路（トランス
ファゲート）９０ｃを設けている。また、ゲート側駆動
回路９２は、シフトレジスタ９２ａ、レベルシフタ９２
ｂ、バッファ９２ｃを設けている。また、必要であれば
サンプリング回路とシフトレジスタとの間にレベルシフ
タ回路を設けてもよい。

【００８０】また、本実施例において、画素部９１は複
数の画素からなり、その複数の画素各々がＴＦＴ素子を
含んでいる。

【００８１】なお、図示していないが、画素部９１を挟
んでゲート側駆動回路９２の反対側にさらにゲート側駆
動回路を設けても良い。

【００８２】また、デジタル駆動させる場合は、図９に
示すように、サンプリング回路の代わりにラッチ（Ａ）
９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。ソース側
駆動回路９３は、シフトレジスタ９３ａ、ラッチ（Ａ）
９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバータ９３
ｄ、バッファ９３ｅを設けている。また、ゲート側駆動
回路９５は、シフトレジスタ９５ａ、レベルシフタ９５
ｂ、バッファ９５ｃを設けている。また、必要であれば
ラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間に
レベルシフタ回路を設けてもよい。

【００８３】なお、上記構成は、実施例１に示した製造
工程に従って実現することができる。また、本実施例で
は画素部と駆動回路の構成のみ示しているが、本発明の
製造工程に従えば、メモリやマイクロプロセッサをも形
成しうる。

【００８４】〔実施例５〕本願発明を実施して形成され
たＣＭＯＳ回路や画素部は様々な半導体装置（アクティ
ブマトリクス型液晶ディスプレイ）に用いることができ
る。即ち、それら半導体装置を表示部に組み込んだ電気
器具全てに本発明を実施できる。

【００８５】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１０、図１１
および図１２に示す。

【００８６】図１０（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の信号制御回路に
適用することができる。

【００８７】図１０（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の信号制
御回路に適用することができる。

【００８８】図１０（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の信号制御回路に適用できる。

【００８９】図１０（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２やその他の信号制
御回路に適用することができる。

【００９０】図１０（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の信号制御回路に適用することができる。

【００９１】図１０（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２やその他の信号制御回路に適用する
ことができる。

【００９２】図１１（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の信号制御回路に適用すること
ができる。

【００９３】図１１（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の信号制御回路に適用することができる。

【００９４】なお、図１１（Ｃ）は、図１１（Ａ）及び
図１１（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１１（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【００９５】また、図１１（Ｄ）は、図１１（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１１（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【００９６】ただし、図１１に示したプロジェクターに
おいては、透過型の半導体装置を用いた場合を示してお
り、反射型の半導体装置での適用例は図示していない。

【００９７】図１２（Ａ）は携帯電話であり、３００１
は表示用パネル、３００２は操作用パネルである。表示
用パネル３００１と操作用パネル３００２とは接続部３
００３において接続されている。接続部３００３におけ
る、表示用パネル３００１の表示部３００４が設けられ
ている面と操作用パネル３００２の操作キー３００６が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部３００５、操作キー３００
６、電源スイッチ３００７、音声入力部３００８を有し
ている。本発明は、表示部３００４に適用することがで
きる。

【００９８】図１２（Ｂ）は携帯書籍（電子書籍）であ
り、本体３１０１、表示部３１０２、３１０３、記憶媒
体３１０４、操作スイッチ３１０５、アンテナ３１０６
等を含む。本発明は表示部３１０２、３１０３やその他
の信号回路に適用することができる。

【００９９】図１２（Ｃ）はディスプレイであり、本体
３２０１、支持台３２０２、表示部３２０３等を含む。
本発明は表示部３２０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１００】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電気器具に適用することが可能で
ある。また、本実施例の電気器具は実施例１〜４のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０１０１】

【発明の効果】本発明によれば、マスク数、工程数を増
やすことなくｐチャネル型ＴＦＴの半導体層のゲッタリ
ングを十分行うことができ、ソース領域およびドレイン
領域の抵抗を下げることができる。また、十分にゲッタ
リングができるため、触媒元素による悪影響を低減で
き、信頼性の高いｐチャネル型ＴＦＴを比較的簡便に歩
留まりよく作製することができる。

【図面の簡単な説明】

【図１】 本発明の実施形態を示す図。

【図２】 本発明の実施例を示す図。

【図３】 本発明の実施例の一例を示す図。

【図４】 本発明の実施例の一例を示す図。

【図５】 本発明の実施例の一例を示す図。

【図６】 本発明の実施例の一例を示す図。

【図７】 本発明の実施例の一例を示す図。

【図８】 本発明の実施例の一例を示す図。

【図９】 本発明の実施例の一例を示す図。

【図１０】 本発明を用いて作製された半導体装置を表
示部に用いた電気器具の一例を示す図。

【図１１】 本発明を用いて作製された半導体装置を表
示部に用いた電気器具の一例を示す図。

【図１２】 本発明を用いて作製された半導体装置を表
示部に用いた電気器具の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/265 ６０４ Ｈ０１Ｌ 29/78 ６１３Ａ 21/322 ６２７Ｚ 21/336 21/265 Ｐ 29/43 Ｆ 29/62 Ｇ 29/78 ６１７Ｌ ６２７Ｇ ６１７Ｋ ６１２Ｂ (72)発明者 牧田 直樹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 松尾 拓哉 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H092 JA25 JA28 JA40 JA41 JB44 KA05 KA11 KB25 MA17 MA30 NA13 4M104 AA09 BB25 BB26 BB28 BB30 BB31 BB32 BB33 CC05 FF08 FF13 GG09 5C094 AA42 AA43 BA03 BA43 CA19 EA04 EA07 GB10 5F052 AA02 BB02 BB07 DA02 DB03 DB07 EA16 FA06 JA01 5F110 AA01 AA06 BB02 BB04 BB05 CC02 DD02 DD03 DD13 DD14 DD15 DD17 DD25 EE01 EE04 EE05 EE06 EE08 EE11 EE14 EE15 EE23 EE28 EE44 FF04 FF09 FF12 FF28 FF30 GG02 GG13 GG24 GG25 GG32 GG34 GG43 GG45 GG51 HJ01 HJ04 HJ12 HJ23 HL02 HL03 HL04 HL06 HL07 HL11 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN72 NN73 PP01 PP03 PP06 PP29 PP34 QQ03 QQ09 QQ11 QQ24 QQ25 QQ28

Claims (18)

【特許請求の範囲】
1. 【請求項１】絶縁体上の半導体層、前記半導体層上のゲ
   ート絶縁膜および前記ゲート絶縁膜上のゲート電極を有
   する電気光学装置であって、 前記半導体装置は、ｎチャネル型ＴＦＴおよびｐチャネ
   ル型ＴＦＴを有し、 前記ｐチャネル型ＴＦＴの半導体層は、チャネル形成領
   域、ｎ型不純物元素およびｐ型不純物元素を含む領域な
   らびにｐ型不純物元素のみを含む領域を有し、前記ｐチ
   ャネル型ＴＦＴにおいて、各ＴＦＴを電気的に接続する
   配線は、前記ｐ型不純物元素のみを含む領域に接続され
   ていることを特徴とする電気光学装置。
2. 【請求項２】絶縁体上の半導体層、前記半導体層上のゲ
   ート絶縁膜および前記ゲート絶縁膜上のゲート電極を有
   する電気光学装置であって、 前記半導体装置は、ｎチャネル型ＴＦＴおよびｐチャネ
   ル型ＴＦＴを有し、 前記ｐチャネル型ＴＦＴの半導体層は、チャネル形成領
   域、ｎ型不純物元素およびｐ型不純物元素を含む領域な
   らびにｐ型不純物元素のみを含む領域を有し、前記ｐ型
   不純物元素のみを含む領域は、前記ｎ型不純物元素およ
   びｐ型不純物元素を含む領域と前記ｎ型不純物元素およ
   びｐ型不純物元素を含む領域とに挟まれ、前記ｐチャネ
   ル型ＴＦＴにおいて、各ＴＦＴを電気的に接続する配線
   は、前記ｐ型不純物元素のみを含む領域に接続されてい
   ることを特徴とする電気光学装置。
3. 【請求項３】請求項１または請求項２において、前記ゲ
   ート電極は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選
   ばれた元素または前記元素を主成分とする合金材料もし
   くは化合物材料が単層もしくは積層されて設けられてい
   ることを特徴とする電気光学装置。
4. 【請求項４】絶縁体上に非晶質半導体層を形成する第１
   の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
   する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱して結
   晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
   工程と、 前記ゲート絶縁膜上に導電膜を設け、前記導電膜をエッ
   チングしてｎチャネル型ＴＦＴのゲート電極およびｐチ
   ャネル型ＴＦＴに後のゲート電極となる導電層を形成す
   る第５の工程と、 前記ゲート電極および前記導電層をマスクにして前記半
   導体層にｎ型不純物元素を添加する第６の工程と、 ｎチャネル型ＴＦＴとなる領域をレジストからなるマス
   クで覆い、前記導電層をエッチングしてｐチャネル型Ｔ
   ＦＴのゲート電極を形成した後、前記ｐチャネル型ＴＦ
   Ｔの半導体層にｐ型不純物元素を添加する第７の工程
   と、を有することを特徴とする電気光学装置の作製方
   法。
5. 【請求項５】絶縁体上に非晶質半導体層を形成する第１
   の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
   する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱した後
   レーザーを照射して結晶性半導体層を得る第３の工程
   と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
   工程と、 前記ゲート絶縁膜上に導電膜を設け、前記導電膜をエッ
   チングしてｎチャネル型ＴＦＴのゲート電極およびｐチ
   ャネル型ＴＦＴに後のゲート電極となる導電層を形成す
   る第５の工程と、 前記ゲート電極および前記導電層をマスクにして前記半
   導体層にｎ型不純物元素を添加する第６の工程と、 ｎチャネル型ＴＦＴとなる領域をレジストからなるマス
   クで覆い、前記導電層をエッチングしてｐチャネル型Ｔ
   ＦＴのゲート電極を形成した後、前記ｐチャネル型ＴＦ
   Ｔの半導体層にｐ型不純物元素を添加する第７の工程
   と、を有することを特徴とする電気光学装置の作製方
   法。
6. 【請求項６】絶縁体上に非晶質半導体層を形成する第１
   の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
   する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱して結
   晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
   工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
   を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
   して、第１の形状のゲート電極を形成する第６の工程
   と、 前記第１の形状のゲート電極をマスクにして、前記半導
   体層にｎ型不純物元素を添加する第７の工程と、 前記第１の形状のゲート電極をエッチングして、前記第
   １の形状のゲート電極より幅の狭い第２の形状のゲート
   電極を形成する第８の工程と、 前記第２の形状のゲート電極をマスクにして前記半導体
   層にｎ型不純物元素を添加する第９の工程と、 前記第２の形状のゲート電極をエッチングして第３の形
   状のゲート電極を形成する第１０の工程と、 前記第３の形状のゲート電極をエッチングして第４の形
   状のゲート電極を形成する第１１の工程と、 前記第４の形状のゲート電極をマスクにして、前記ｐチ
   ャネル型ＴＦＴの半導体層にｐ型不純物元素を添加する
   第１２の工程と、を有することを特徴とする電気光学装
   置の作製方法。
7. 【請求項７】絶縁体上に非晶質半導体層を形成する第１
   の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
   する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱した後
   レーザ−を照射して結晶性半導体層を得る第３の工程
   と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
   工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
   を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
   して、第１の形状のゲート電極を形成する第６の工程
   と、 前記第１の形状のゲート電極をマスクにして、前記半導
   体層にｎ型不純物元素を添加する第７の工程と、 前記第１の形状のゲート電極をエッチングして、前記第
   １の形状のゲート電極より幅の狭い第２の形状のゲート
   電極を形成する第８の工程と、 前記第２の形状のゲート電極をマスクにして前記半導体
   層にｎ型不純物元素を添加する第９の工程と、 前記第２の形状のゲート電極をエッチングして第３の形
   状のゲート電極を形成する第１０の工程と、 前記第３の形状のゲート電極をエッチングして第４の形
   状のゲート電極を形成する第１１の工程と、 前記第４の形状のゲート電極をマスクにして、前記ｐチ
   ャネル型ＴＦＴの半導体層にｐ型不純物元素を添加する
   第１２の工程と、を有することを特徴とする電気光学装
   置の作製方法。
8. 【請求項８】絶縁体上に非晶質半導体層を形成する第１
   の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
   する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱して結
   晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
   工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
   を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
   して、ゲート電極（Ａ）およびゲート電極（Ｃ）を形成
   する第６の工程と、 前記第６の工程で形成されたゲート電極（Ａ）およびゲ
   ート電極（Ｃ）をマスクにして、前記半導体層にｎ型不
   純物元素を添加する第７の工程と、 前記第６の工程で形成されたゲート電極をエッチングし
   て、ゲート電極（Ｂ）およびゲート電極（Ｄ）を形成す
   る第８の工程と、 前記第８の工程で形成されたゲート電極（Ｂ）およびゲ
   ート電極（Ｄ）をマスクにして前記半導体層にｎ型不純
   物元素を添加する第９の工程と、 ｎチャネル型ＴＦＴをレジストからなるマスクで覆い、
   ｐチャネル型ＴＦＴのゲート電極（Ｄ）をエッチングし
   てゲート電極（Ｅ）を形成する第１０の工程と、 前記ゲート電極（Ｅ）をマスクにして、前記ｐチャネル
   型ＴＦＴの半導体層にｐ型不純物元素を添加する第１１
   の工程と、を有することを特徴とする電気光学装置の作
   製方法。
9. 【請求項９】絶縁体上に非晶質半導体層を形成する第１
   の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
   する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱した後
   レーザー照射して結晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
   工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
   を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
   して、ゲート電極（Ａ）およびゲート電極（Ｃ）を形成
   する第６の工程と、 前記第６の工程で形成されたゲート電極（Ａ）およびゲ
   ート電極（Ｃ）をマスクにして、前記半導体層にｎ型不
   純物元素を添加する第７の工程と、 前記第６の工程で形成されたゲート電極をエッチングし
   て、ゲート電極（Ｂ）およびゲート電極（Ｄ）を形成す
   る第８の工程と、 前記第８の工程で形成されたゲート電極（Ｂ）およびゲ
   ート電極（Ｄ）をマスクにして前記半導体層にｎ型不純
   物元素を添加する第９の工程と、 ｎチャネル型ＴＦＴをレジストからなるマスクで覆い、
   ｐチャネル型ＴＦＴのゲート電極（Ｄ）をエッチングし
   てゲート電極（Ｅ）を形成する第１０の工程と、 前記ゲート電極（Ｅ）をマスクにして、前記ｐチャネル
   型ＴＦＴの半導体層にｐ型不純物元素を添加する第１１
   の工程と、を有することを特徴とする電気光学装置の作
   製方法。
10. 【請求項１０】絶縁体上に非晶質半導体層を形成する第
    １の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
    する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱して結
    晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
    工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
    を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
    して、ゲート電極（Ａ）、ゲート電極（Ｃ）およびゲー
    ト電極（Ｆ）を形成する第６の工程と、 前記第６の工程で形成されたゲート電極をマスクにし
    て、前記半導体層にｎ型不純物元素を添加する第７の工
    程と、 前記第６の工程で形成されたゲート電極をエッチングし
    て、ゲート電極（Ｂ）、ゲート電極（Ｄ）およびゲート
    電極（Ｇ）を形成する第８の工程と、 前記第８の工程で形成されたゲート電極をマスクにして
    前記半導体層にｎ型不純物元素を添加する第９の工程
    と、 駆動回路に形成されたｎチャネル型ＴＦＴをレジストか
    らなるマスクで覆い、ｐチャネル型ＴＦＴのゲート電極
    （Ｄ）および画素ＴＦＴのゲート電極（Ｇ）をエッチン
    グしてゲート電極（Ｄ’）およびゲート電極（Ｈ）を形
    成する第１０の工程と、 前記ゲート電極（Ｄ’）をエッチングしてゲート電極
    （Ｅ）を形成する第１１の工程と、 前記ゲート電極（Ｅ）をマスクにして、前記ｐチャネル
    型ＴＦＴの半導体層にｐ型不純物元素を添加する第１２
    の工程と、を有することを特徴とする電気光学装置の作
    製方法。
11. 【請求項１１】絶縁体上に非晶質半導体層を形成する第
    １の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
    する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱して結
    晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
    工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
    を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
    して、ゲート電極（Ａ）、ゲート電極（Ｃ）およびゲー
    ト電極（Ｆ）を形成する第６の工程と、 前記第６の工程で形成されたゲート電極をマスクにし
    て、前記半導体層にｎ型不純物元素を添加する第７の工
    程と、 前記第６の工程で形成されたゲート電極をエッチングし
    て、ゲート電極（Ｂ）、ゲート電極（Ｄ）およびゲート
    電極（Ｇ）を形成する第８の工程と、 前記第８の工程で形成されたゲート電極をマスクにして
    前記半導体層にｎ型不純物元素を添加する第９の工程
    と、 駆動回路に形成されたｎチャネル型ＴＦＴをレジストか
    らなるマスクで覆い、ｐチャネル型ＴＦＴのゲート電極
    （Ｄ）および画素ＴＦＴのゲート電極（Ｇ）をエッチン
    グしてゲート電極（Ｄ’）およびゲート電極（Ｈ）を形
    成する第１０の工程と、 前記ゲート電極（Ｄ’）をエッチングしてゲート電極
    （Ｅ）を形成する第１１の工程と、 前記ゲート電極（Ｅ）をマスクにして、前記ｐチャネル
    型ＴＦＴの半導体層にｐ型不純物元素を添加する第１２
    の工程と、 加熱処理する第１３の工程と、 全面を無機層間絶縁膜で覆う第１４の工程と、 前記無機層間絶縁膜上に有機層間絶縁膜を形成する第１
    ５の工程と、 前記無機層間絶縁膜および有機層間絶縁膜に、前記半導
    体層に達するコンタクトホールを形成する第１６の工程
    と、 前記有機層間絶縁膜上に画素電極を形成する第１７の工
    程と、接続配線を形成する第１８の工程と、を有するこ
    とを特徴とする電気光学装置の作製方法。
12. 【請求項１２】絶縁体上に非晶質半導体層を形成する第
    １の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
    する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱して結
    晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
    工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
    を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
    して、ゲート電極（Ａ）、ゲート電極（Ｃ）およびゲー
    ト電極（Ｆ）を形成する第６の工程と、 前記第６の工程で形成されたゲート電極をマスクにし
    て、前記半導体層にｎ型不純物元素を添加する第７の工
    程と、 前記第６の工程で形成されたゲート電極をエッチングし
    て、ゲート電極（Ｂ）、ゲート電極（Ｄ）およびゲート
    電極（Ｇ）を形成する第８の工程と、 前記第８の工程で形成されたゲート電極をマスクにして
    前記半導体層にｎ型不純物元素を添加する第９の工程
    と、 駆動回路に形成されたｎチャネル型ＴＦＴをレジストか
    らなるマスクで覆い、ｐチャネル型ＴＦＴのゲート電極
    （Ｄ）および画素ＴＦＴのゲート電極（Ｇ）をエッチン
    グしてゲート電極（Ｄ’）およびゲート電極（Ｈ）を形
    成する第１０の工程と、 前記ゲート電極（Ｄ’）をエッチングしてゲート電極
    （Ｅ）を形成する第１１の工程と、 前記ゲート電極（Ｅ）をマスクにして、前記ｐチャネル
    型ＴＦＴの半導体層にｐ型不純物元素を添加する第１２
    の工程と、 全面を無機層間絶縁膜で覆う第１３の工程と、 加熱処理して前記触媒元素をゲッタリングする第１４の
    工程と、 前記無機層間絶縁膜上に有機層間絶縁膜を形成する第１
    ５の工程と、 前記無機層間絶縁膜および有機層間絶縁膜に、前記半導
    体層に達するコンタクトホールを形成する第１６の工程
    と、 前記有機層間絶縁膜上に画素電極を形成する第１７の工
    程と、 接続配線を形成する第１８の工程と、を有することを特
    徴とする電気光学装置の作製方法。
13. 【請求項１３】絶縁体上に非晶質半導体層を形成する第
    １の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
    する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱した後
    レーザーを照射して結晶性半導体層を得る第３の工程
    と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
    工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
    を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
    して、ゲート電極（Ａ）、ゲート電極（Ｃ）およびゲー
    ト電極（Ｆ）を形成する第６の工程と、 前記第６の工程で形成されたゲート電極をマスクにし
    て、前記半導体層にｎ型不純物元素を添加する第７の工
    程と、 前記第６の工程で形成されたゲート電極をエッチングし
    て、ゲート電極（Ｂ）、ゲート電極（Ｄ）およびゲート
    電極（Ｇ）を形成する第８の工程と、 前記第８の工程で形成されたゲート電極をマスクにして
    前記半導体層にｎ型不純物元素を添加する第９の工程
    と、 駆動回路に形成されたｎチャネル型ＴＦＴをレジストか
    らなるマスクで覆い、ｐチャネル型ＴＦＴのゲート電極
    （Ｄ）および画素ＴＦＴのゲート電極（Ｇ）をエッチン
    グしてゲート電極（Ｄ’）およびゲート電極（Ｈ）を形
    成する第１０の工程と、 前記ゲート電極（Ｄ’）をエッチングしてゲート電極
    （Ｅ）を形成する第１１の工程と、 前記ゲート電極（Ｅ）をマスクにして、前記ｐチャネル
    型ＴＦＴの半導体層にｐ型不純物元素を添加する第１２
    の工程と、 加熱処理する第１３の工程と、 全面を無機層間絶縁膜で覆う第１４の工程と、 前記無機層間絶縁膜上に有機層間絶縁膜を形成する第１
    ５の工程と、 前記無機層間絶縁膜および有機層間絶縁膜に、前記半導
    体層に達するコンタクトホールを形成する第１６の工程
    と、 前記有機層間絶縁膜上に画素電極を形成する第１７の工
    程と、接続配線を形成する第１８の工程と、を有するこ
    とを特徴とする電気光学装置の作製方法。
14. 【請求項１４】絶縁体上に非晶質半導体層を形成する第
    １の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
    する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱した後
    レーザーを照射して結晶性半導体層を得る第３の工程
    と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
    工程と、 前記ゲート絶縁膜上に導電膜（Ａ）および導電膜（Ｂ）
    を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
    して、ゲート電極（Ａ）、ゲート電極（Ｃ）およびゲー
    ト電極（Ｆ）を形成する第６の工程と、 前記第６の工程で形成されたゲート電極をマスクにし
    て、前記半導体層にｎ型不純物元素を添加する第７の工
    程と、 前記第６の工程で形成されたゲート電極をエッチングし
    て、ゲート電極（Ｂ）、ゲート電極（Ｄ）およびゲート
    電極（Ｇ）を形成する第８の工程と、 前記第８の工程で形成されたゲート電極をマスクにして
    前記半導体層にｎ型不純物元素を添加する第９の工程
    と、 駆動回路に形成されたｎチャネル型ＴＦＴをレジストか
    らなるマスクで覆い、ｐチャネル型ＴＦＴのゲート電極
    （Ｄ）および画素ＴＦＴのゲート電極（Ｇ）をエッチン
    グしてゲート電極（Ｄ’）およびゲート電極（Ｈ）を形
    成する第１０の工程と、 前記ゲート電極（Ｄ’）をエッチングしてゲート電極
    （Ｅ）を形成する第１１の工程と、 前記ゲート電極（Ｅ）をマスクにして、前記ｐチャネル
    型ＴＦＴの半導体層にｐ型不純物元素を添加する第１２
    の工程と、 全面を無機層間絶縁膜で覆う第１３の工程と、 加熱処理して前記触媒元素をゲッタリングする第１４の
    工程と、 前記無機層間絶縁膜上に有機層間絶縁膜を形成する第１
    ５の工程と、 前記無機層間絶縁膜および有機層間絶縁膜に、前記半導
    体層に達するコンタクトホールを形成する第１６の工程
    と、 前記有機層間絶縁膜上に画素電極を形成する第１７の工
    程と、 接続配線を形成する第１８の工程と、を有することを特
    徴とする電気光学装置の作製方法。
15. 【請求項１５】絶縁体上に非晶質半導体層を形成する第
    １の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
    する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱して結
    晶性半導体層を得る第３の工程と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
    工程と。前記ゲート絶縁膜上に導電膜（Ａ）および導電
    膜（Ｂ）を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
    して、ゲート電極（Ａ）、ゲート電極（Ｃ）およびゲー
    ト電極（Ｆ）を形成する第６の工程と、 前記第６の工程で形成されたゲート電極をマスクにし
    て、前記半導体層にｎ型不純物元素を添加する第７の工
    程と、 前記第６の工程で形成されたゲート電極をエッチングし
    て、ゲート電極（Ｂ）、ゲート電極（Ｄ）およびゲート
    電極（Ｇ）を形成する第８の工程と、 前記第８の工程で形成されたゲート電極をマスクにして
    前記半導体層にｎ型不純物元素を添加する第９の工程
    と、 駆動回路に形成されたｎチャネル型ＴＦＴをレジストか
    らなるマスクで覆い、ｐチャネル型ＴＦＴのゲート電極
    （Ｄ）および画素ＴＦＴのゲート電極（Ｇ）をエッチン
    グしてゲート電極（Ｄ’）およびゲート電極（Ｈ）を形
    成する第１０の工程と、 前記ゲート電極（Ｄ’）をエッチングしてゲート電極
    （Ｅ）を形成する第１１の工程と、 前記ゲート電極（Ｂ）、前記ゲート電極（Ｅ）および前
    記ゲート電極（Ｈ）をマスクにして前記ゲート絶縁膜を
    除去する第１２の工程と、 前記ｎチャネル型ＴＦＴおよび前記画素ＴＦＴをレジス
    トからなるマスクで覆い、前記ゲート電極（Ｅ）をマス
    クにして、前記ｐチャネル型ＴＦＴの半導体層にｐ型不
    純物元素を添加する第１３の工程と、を有することを特
    徴とする電気光学装置の作製方法。
16. 【請求項１６】絶縁体上に非晶質半導体層を形成する第
    １の工程と、 前記非晶質半導体層に結晶化を助長する触媒元素を添加
    する第２の工程と、 前記触媒元素の添加された非晶質半導体層を加熱した後
    レーザーを照射して結晶性半導体層を得る第３の工程
    と、 前記結晶性半導体層上にゲート絶縁膜を形成する第４の
    工程と。前記ゲート絶縁膜上に導電膜（Ａ）および導電
    膜（Ｂ）を形成する第５の工程と、 前記導電膜（Ａ）および前記導電膜（Ｂ）をエッチング
    して、ゲート電極（Ａ）、ゲート電極（Ｃ）およびゲー
    ト電極（Ｆ）を形成する第６の工程と、 前記第６の工程で形成されたゲート電極をマスクにし
    て、前記半導体層にｎ型不純物元素を添加する第７の工
    程と、 前記第６の工程で形成されたゲート電極をエッチングし
    て、ゲート電極（Ｂ）、ゲート電極（Ｄ）およびゲート
    電極（Ｇ）を形成する第８の工程と、 前記第８の工程で形成されたゲート電極をマスクにして
    前記半導体層にｎ型不純物元素を添加する第９の工程
    と、 駆動回路に形成されたｎチャネル型ＴＦＴをレジストか
    らなるマスクで覆い、ｐチャネル型ＴＦＴのゲート電極
    （Ｄ）および画素ＴＦＴのゲート電極（Ｇ）をエッチン
    グしてゲート電極（Ｄ’）およびゲート電極（Ｈ）を形
    成する第１０の工程と、 前記ゲート電極（Ｄ’）をエッチングしてゲート電極
    （Ｅ）を形成する第１１の工程と、 前記ゲート電極（Ｂ）、前記ゲート電極（Ｅ）および前
    記ゲート電極（Ｈ）をマスクにして前記ゲート絶縁膜を
    除去する第１２の工程と、 前記ｎチャネル型ＴＦＴおよび前記画素ＴＦＴをレジス
    トからなるマスクで覆い、前記ゲート電極（Ｅ）をマス
    クにして、前記ｐチャネル型ＴＦＴの半導体層にｐ型不
    純物元素を添加する第１３の工程と、を有することを特
    徴とする電気光学装置の作製方法。
17. 【請求項１７】請求項８乃至請求項１６のいずれか一項
    において、前記ゲート電極（Ｂ）、前記ゲート電極
    （Ｅ）および前記ゲート電極（Ｈ）は、前記導電膜
    （Ａ）および前記導電膜（Ｂ）からなり、前記導電膜
    （Ａ）の幅は、前記導電膜（Ｂ）の幅よりも広くなるよ
    うに形成することを特徴とする電気光学装置の作製方
    法。
18. 【請求項１８】請求項５、請求項７、請求項９、請求項
    １３、請求項１４または請求項１６において、前記触媒
    元素が添加された半導体層に照射するレーザーは、パル
    ス発信型のＫｒＦエキシマレーザー、ＸｅＣｌエキシマ
    レーザー、ＹＡＧレーザ−またはＹＶＯ₄レーザーであ
    ることを特徴とする電気光学装置の作製方法。