JP2002131785A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP2002131785A JP2002131785A JP2001241376A JP2001241376A JP2002131785A JP 2002131785 A JP2002131785 A JP 2002131785A JP 2001241376 A JP2001241376 A JP 2001241376A JP 2001241376 A JP2001241376 A JP 2001241376A JP 2002131785 A JP2002131785 A JP 2002131785A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- gate
- source electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 本発明はドレーン電極と画素電極間の接触抵
抗を減少させて、ドレーン電極から画素電極に転送する
信号を円滑に転送するための液晶表示装置及びその製造
方法に関する。 【解決手段】 本発明は、透明基板１１と；透明基板１
１上に形成されたゲート電極１３と；透明基板１１上に
ゲート電極１３を覆うように形成されたゲート絶縁膜１
５と；ゲート絶縁膜１５の上のゲート電極１３に対応す
る部分に形成された活性層１７と；活性層１７の上にオ
ーミック接触層１９を介在させ形成されたソース電極２
１と；ソース電極２１と対向する部分が″Ｌ″字の形状
を有すると共にその内側が多数個の突起を有するように
してソース電極２１と対向するように形成されたドレー
ン電極２３と；活性層１７の上にソース電極２１及びド
レーン電極２３の上部を覆うように形成された保護層２
５と；ドレーン電極２３の側面と接触するように形成さ
れた画素電極２９とを具備する。
抗を減少させて、ドレーン電極から画素電極に転送する
信号を円滑に転送するための液晶表示装置及びその製造
方法に関する。 【解決手段】 本発明は、透明基板１１と；透明基板１
１上に形成されたゲート電極１３と；透明基板１１上に
ゲート電極１３を覆うように形成されたゲート絶縁膜１
５と；ゲート絶縁膜１５の上のゲート電極１３に対応す
る部分に形成された活性層１７と；活性層１７の上にオ
ーミック接触層１９を介在させ形成されたソース電極２
１と；ソース電極２１と対向する部分が″Ｌ″字の形状
を有すると共にその内側が多数個の突起を有するように
してソース電極２１と対向するように形成されたドレー
ン電極２３と；活性層１７の上にソース電極２１及びド
レーン電極２３の上部を覆うように形成された保護層２
５と；ドレーン電極２３の側面と接触するように形成さ
れた画素電極２９とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置及びそ
の製造方法に関し、特にドレーン電極と画素電極間の接
触抵抗を減少させ、ドレーン電極から画素電極に転送す
る信号を円滑に転送する液晶表示装置及びその製造方法
に関する。
の製造方法に関し、特にドレーン電極と画素電極間の接
触抵抗を減少させ、ドレーン電極から画素電極に転送す
る信号を円滑に転送する液晶表示装置及びその製造方法
に関する。
【０００２】
【従来の技術】一般に、液晶表示装置（Liquid Crystal
Display：以下″ＬＣＤ″という）はビデオ信号にした
がって液晶セルの光透過率を調節して画像を表示する。
液晶表示装置の内、液晶セル毎にスイッチング素子が設
けられたアクティブマトリックスタイプは動画像を表示
するのに好適である。アクティブマトリックスタイプの
ＬＣＤのスイッチング素子としては主に薄膜トランジス
タ（Thin Film Transistor：″ＴＦＴ″という）が使用
されている。
Display：以下″ＬＣＤ″という）はビデオ信号にした
がって液晶セルの光透過率を調節して画像を表示する。
液晶表示装置の内、液晶セル毎にスイッチング素子が設
けられたアクティブマトリックスタイプは動画像を表示
するのに好適である。アクティブマトリックスタイプの
ＬＣＤのスイッチング素子としては主に薄膜トランジス
タ（Thin Film Transistor：″ＴＦＴ″という）が使用
されている。
【０００３】図１は従来のＬＣＤを図示した平面図であ
り、図２は線Ａ−Ａ′にしたがって切り取ったＬＣＤの
断面図である。
り、図２は線Ａ−Ａ′にしたがって切り取ったＬＣＤの
断面図である。
【０００４】図１及び図２を参照すると、ＬＣＤは、基
板（１１）上に形成されたゲート電極（１３）、ゲート
絶縁膜（１５）、活性層（１７）と、コンタクトホール
（２７）を通して活性層（１７）と電気的に連結するよ
うに形成されたソース及びドレーン電極（２１、２３）
で構成されたＴＦＴを具備する。
板（１１）上に形成されたゲート電極（１３）、ゲート
絶縁膜（１５）、活性層（１７）と、コンタクトホール
（２７）を通して活性層（１７）と電気的に連結するよ
うに形成されたソース及びドレーン電極（２１、２３）
で構成されたＴＦＴを具備する。
【０００５】このように、ＴＦＴはゲート電極（１３）
に印加するスキャンパルスの期間の間、データライン
（２４）上のデータ信号を画素電極（２９）に供給す
る。ゲート電極（１３）はゲートライン（１４）と連結
されて、ソース電極（２１）はデータライン（２４）と
連結する。ドレーン電極（２３）はコンタクトホール
（２７）を通して電導性物質であるインディウム−真鍮
−オキサイド（Indium-Tin-Oxide）、インディウム−亜
鉛−オキサイド（Indium-Zinc-Oxide）、インディウム
−真鍮−亜鉛−オキサイド（Indium-Tin-Zinc-Oxide）
が蒸着された画素電極（２９）と接触する。ソース電極
（２１）及びデータライン（２４）上には無機絶縁物質
で蒸着されたゲート絶縁膜（１５）が形成されて、その
上に活性層（１７）が蒸着する。このようなＴＦＴの上
には無機絶縁材料または有機絶縁材料からなる保護層
（２５）を形成する。
に印加するスキャンパルスの期間の間、データライン
（２４）上のデータ信号を画素電極（２９）に供給す
る。ゲート電極（１３）はゲートライン（１４）と連結
されて、ソース電極（２１）はデータライン（２４）と
連結する。ドレーン電極（２３）はコンタクトホール
（２７）を通して電導性物質であるインディウム−真鍮
−オキサイド（Indium-Tin-Oxide）、インディウム−亜
鉛−オキサイド（Indium-Zinc-Oxide）、インディウム
−真鍮−亜鉛−オキサイド（Indium-Tin-Zinc-Oxide）
が蒸着された画素電極（２９）と接触する。ソース電極
（２１）及びデータライン（２４）上には無機絶縁物質
で蒸着されたゲート絶縁膜（１５）が形成されて、その
上に活性層（１７）が蒸着する。このようなＴＦＴの上
には無機絶縁材料または有機絶縁材料からなる保護層
（２５）を形成する。
【０００６】図３Ａ乃至図３Ｅは図１に図示した液晶表
示装置の製造方法を段階的に図示した図面であり、特に
薄膜トランジスタ部を図示したものである。
示装置の製造方法を段階的に図示した図面であり、特に
薄膜トランジスタ部を図示したものである。
【０００７】図３Ａを参照すると、透明基板（１１）上
にスパッタリング（sputtering）などの方法でアルミニ
ウム（Ａｌ）または銅（Ｃｕ）などを蒸着して金属薄膜
を形成する。そして、金属薄膜を湿式方法を含むフォト
リソグラフィック方法でパタニングして透明基板（１
１）上にゲート電極（１３）を形成する。
にスパッタリング（sputtering）などの方法でアルミニ
ウム（Ａｌ）または銅（Ｃｕ）などを蒸着して金属薄膜
を形成する。そして、金属薄膜を湿式方法を含むフォト
リソグラフィック方法でパタニングして透明基板（１
１）上にゲート電極（１３）を形成する。
【０００８】図３Ｂに示すように、透明基板（１１）上
にゲート電極（１３）を覆うようにゲート絶縁膜（１
５）を形成する。ゲート絶縁膜（１５）上に活性層（１
７）及びオーミック接触層（１９）を化学気相蒸着方法
（Chemical Vapor Deposition：以下″ＣＶＤ″とい
う）で順に形成する。活性層（１７）は不純物がドーピ
ングされない非晶質シリコンまたは多結晶シリコンで形
成する。また、オーミック接触層（１９）はＮ型または
Ｐ型の不純物が高濃度でドーピングされた非晶質シリコ
ンまたは多結晶シリコンで形成する。オーミック接触層
（１９）及び活性層（１７）を異方蝕刻を含むフォトリ
ソグラフィック方法でゲート絶縁膜（１５）が露出する
ようにパタニングする。この時、活性層（１７）及びオ
ーミック接触層（１９）はゲート電極（１３）に対応す
る部分にだけ残留するようにする。
にゲート電極（１３）を覆うようにゲート絶縁膜（１
５）を形成する。ゲート絶縁膜（１５）上に活性層（１
７）及びオーミック接触層（１９）を化学気相蒸着方法
（Chemical Vapor Deposition：以下″ＣＶＤ″とい
う）で順に形成する。活性層（１７）は不純物がドーピ
ングされない非晶質シリコンまたは多結晶シリコンで形
成する。また、オーミック接触層（１９）はＮ型または
Ｐ型の不純物が高濃度でドーピングされた非晶質シリコ
ンまたは多結晶シリコンで形成する。オーミック接触層
（１９）及び活性層（１７）を異方蝕刻を含むフォトリ
ソグラフィック方法でゲート絶縁膜（１５）が露出する
ようにパタニングする。この時、活性層（１７）及びオ
ーミック接触層（１９）はゲート電極（１３）に対応す
る部分にだけ残留するようにする。
【０００９】続いて、図３Ｃに図示するように、ＴＦＴ
のゲート絶縁膜（１５）上にモリブデン（Ｍｏ）、Ｍｏ
Ｗ、ＭｏＴｏなどのモリブデン合金（Ｍｏ Alloy）を
オーミック接触層（１９）を覆うようにＣＶＤ方法また
はスパッタリング（sputtering）によって蒸着する。前
記で蒸着された金属または金属合金をゲート絶縁膜（１
５）が露出するようにフォトリソグラフィック方法でパ
タニングしてソース及びドレーン電極（２１、２３）を
形成する。前記でソース及びドレーン電極（２１、２
３）のパタニング時にゲート電極（１３）と対応する部
分のオーミック接触層（１９）もパタニングするように
して活性層（１７）を露出させる。前記で活性層（１
７）のソース及びドレーン電極（２１、２３）の間のゲ
ート電極と対応する部分がチャンネルになる。
のゲート絶縁膜（１５）上にモリブデン（Ｍｏ）、Ｍｏ
Ｗ、ＭｏＴｏなどのモリブデン合金（Ｍｏ Alloy）を
オーミック接触層（１９）を覆うようにＣＶＤ方法また
はスパッタリング（sputtering）によって蒸着する。前
記で蒸着された金属または金属合金をゲート絶縁膜（１
５）が露出するようにフォトリソグラフィック方法でパ
タニングしてソース及びドレーン電極（２１、２３）を
形成する。前記でソース及びドレーン電極（２１、２
３）のパタニング時にゲート電極（１３）と対応する部
分のオーミック接触層（１９）もパタニングするように
して活性層（１７）を露出させる。前記で活性層（１
７）のソース及びドレーン電極（２１、２３）の間のゲ
ート電極と対応する部分がチャンネルになる。
【００１０】図３Ｄを参照すると、ゲート絶縁層（１
５）上にソース及びドレーン電極（２１、２３）を覆う
ように窒化シリコンまたは酸化シリコンなどの無機絶縁
物質またはアクリル系（acryl）有機化合物、テフロン
（登録商標）（Teflon）、ＢＣＢ（benzocyclobuten
e）、サイトップ（cytop）またはＰＦＣＢ（perfluorcy
clobutane）などの誘電常数が小さい有機絶縁物などを
蒸着して保護層（２５）を形成する。
５）上にソース及びドレーン電極（２１、２３）を覆う
ように窒化シリコンまたは酸化シリコンなどの無機絶縁
物質またはアクリル系（acryl）有機化合物、テフロン
（登録商標）（Teflon）、ＢＣＢ（benzocyclobuten
e）、サイトップ（cytop）またはＰＦＣＢ（perfluorcy
clobutane）などの誘電常数が小さい有機絶縁物などを
蒸着して保護層（２５）を形成する。
【００１１】図３Ｅを参照すると、保護層（２５）上に
ＩＴＯ、ＩＺＯ、ＩＴＺＯなどの透明な導電性物質をコ
ンタクトホール（２７）を通して蒸着して画素電極（２
９）を形成する。画素電極（２９）はドレーン電極（２
３）とコンタクトホール（２７）を通して電気的に接触
させる。
ＩＴＯ、ＩＺＯ、ＩＴＺＯなどの透明な導電性物質をコ
ンタクトホール（２７）を通して蒸着して画素電極（２
９）を形成する。画素電極（２９）はドレーン電極（２
３）とコンタクトホール（２７）を通して電気的に接触
させる。
【００１２】しかし、従来の技術による液晶表示装置は
ドレーン電極と画素電極を連結させるために接触ホール
を形成する必要があるために、開口率が減少するだけで
はなく工程が複雑になるという問題点があった。
ドレーン電極と画素電極を連結させるために接触ホール
を形成する必要があるために、開口率が減少するだけで
はなく工程が複雑になるという問題点があった。
【００１３】
【発明が解決しようとする課題】従って、本発明の目的
は接触ホールを無くし、ドレーン電極と画素電極を連結
させて開口率を増加させることができる液晶表示装置及
びその製造方法を提供することである。
は接触ホールを無くし、ドレーン電極と画素電極を連結
させて開口率を増加させることができる液晶表示装置及
びその製造方法を提供することである。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明による液晶表示装置は、透明基板と；前記透
明基板上に形成されたゲート電極と；前記透明基板上に
前記ゲート電極を覆うように形成されたゲート絶縁膜
と；前記ゲート絶縁膜上の前記ゲート電極と対応する部
分に形成された活性層と；前記活性層の上にオーミック
接触層を介在させて形成されたソース電極と；前記ソー
ス電極と対応する部分が″Ｌ″字の形状を有すると共に
その内側が多数個の突起を有するようにして前記ソース
電極と対向するように形成されたドレーン電極と；前記
活性層の上に前記ソース電極及びドレーン電極の上部を
覆うように形成された保護層と；前記ドレーン電極の側
面と接触するように形成された画素電極とを具備するこ
とを特徴とする。
に、本発明による液晶表示装置は、透明基板と；前記透
明基板上に形成されたゲート電極と；前記透明基板上に
前記ゲート電極を覆うように形成されたゲート絶縁膜
と；前記ゲート絶縁膜上の前記ゲート電極と対応する部
分に形成された活性層と；前記活性層の上にオーミック
接触層を介在させて形成されたソース電極と；前記ソー
ス電極と対応する部分が″Ｌ″字の形状を有すると共に
その内側が多数個の突起を有するようにして前記ソース
電極と対向するように形成されたドレーン電極と；前記
活性層の上に前記ソース電極及びドレーン電極の上部を
覆うように形成された保護層と；前記ドレーン電極の側
面と接触するように形成された画素電極とを具備するこ
とを特徴とする。
【００１５】本発明による液晶表示装置の製造方法は透
明基板上にゲート電極を形成する段階と；前記透明基板
上に前記ゲート電極を覆うようにゲート絶縁膜、活性層
及びオーミック接触層を順に形成する段階と；前記オー
ミック接触層の上にソース電極及びドレーン電極を所望
の大きさより大きく蒸着してフォトマスクを利用して前
記ソース電極の対応する部分が″Ｌ″字の形成を有する
と共にその内側が多数個の突起を有するように前記ドレ
ーン電極をパタニングする段階と；前記ソース電極及び
ドレーン電極の上に保護層を覆ってフォトマスクを利用
して前記保護層、ドレーン電極、オーミック接触層及び
活性層の側面が露出するようにパタニングする段階と；
前記保護層の上に形成されて前記ドレーン電極の側面と
電気的に接触するように画素電極を形成する段階を含む
ことを特徴とする。
明基板上にゲート電極を形成する段階と；前記透明基板
上に前記ゲート電極を覆うようにゲート絶縁膜、活性層
及びオーミック接触層を順に形成する段階と；前記オー
ミック接触層の上にソース電極及びドレーン電極を所望
の大きさより大きく蒸着してフォトマスクを利用して前
記ソース電極の対応する部分が″Ｌ″字の形成を有する
と共にその内側が多数個の突起を有するように前記ドレ
ーン電極をパタニングする段階と；前記ソース電極及び
ドレーン電極の上に保護層を覆ってフォトマスクを利用
して前記保護層、ドレーン電極、オーミック接触層及び
活性層の側面が露出するようにパタニングする段階と；
前記保護層の上に形成されて前記ドレーン電極の側面と
電気的に接触するように画素電極を形成する段階を含む
ことを特徴とする。
【００１６】
【作用】本発明では、ソース電極に対応する部分が″
Ｌ″字の形状を有すると共に、その内側が多数個の突起
を有するドレーン電極の側面が画素電極と接触するよう
に形成して画素電極と接触する面積を広くすることで、
ドレーン電極と画素電極間のコンタクト抵抗を減少させ
て、ドレーン電極から画素電極に信号を円滑に転送す
る。
Ｌ″字の形状を有すると共に、その内側が多数個の突起
を有するドレーン電極の側面が画素電極と接触するよう
に形成して画素電極と接触する面積を広くすることで、
ドレーン電極と画素電極間のコンタクト抵抗を減少させ
て、ドレーン電極から画素電極に信号を円滑に転送す
る。
【００１７】
【発明の実施態様】以下に、本発明の実施例を添付した
図４乃至図６Ｄを参照して本発明の好ましい実施例に対
して説明する。
図４乃至図６Ｄを参照して本発明の好ましい実施例に対
して説明する。
【００１８】図６は本発明の実施例によるＬＣＤを図示
した平面図であり、図５は図４に図示されたＢ−Ｂ′線
にしたがって切り取ったＬＣＤの断面図である。
した平面図であり、図５は図４に図示されたＢ−Ｂ′線
にしたがって切り取ったＬＣＤの断面図である。
【００１９】図４及び図５を参照すると、本発明による
透明基板（３１）上にアルミニウム（Ａｌ）または銅
（Ｃｕ）などの金属でゲート電極（３３）がゲートライ
ン（３４）と連結するように形成する。そして、透明基
板（３１）上にゲート電極（３３）とゲートライン（３
４）を覆うようにゲート絶縁膜（３５）が形成する。前
記ゲート絶縁膜（３５）は窒化シリコンまたは酸化シリ
コンで形成する。
透明基板（３１）上にアルミニウム（Ａｌ）または銅
（Ｃｕ）などの金属でゲート電極（３３）がゲートライ
ン（３４）と連結するように形成する。そして、透明基
板（３１）上にゲート電極（３３）とゲートライン（３
４）を覆うようにゲート絶縁膜（３５）が形成する。前
記ゲート絶縁膜（３５）は窒化シリコンまたは酸化シリ
コンで形成する。
【００２０】ゲート絶縁膜（３５）の上のゲート電極
（３３）と対応する部分に不純物がドーピングされない
非晶質シリコンまたは多結晶シリコンが蒸着されて活性
層（３７）を形成する。そして、活性層（３７）上にオ
ーミック接触層（３９）を介在させソース電極（４１）
及びドレーン電極（４３）を形成する。
（３３）と対応する部分に不純物がドーピングされない
非晶質シリコンまたは多結晶シリコンが蒸着されて活性
層（３７）を形成する。そして、活性層（３７）上にオ
ーミック接触層（３９）を介在させソース電極（４１）
及びドレーン電極（４３）を形成する。
【００２１】前記オーミック接触層（３９）は、Ｎ型ま
たはＰ型の不純物が高濃度でドーピングされた非晶質シ
リコンまたは多結晶シリコンで形成されてゲート電極
（３３）と対応する部分で離隔するように形成する。ま
た、ソース電極（４１）及びドレーン電極（４３）はク
ローム（Ｃｒ）、モリブデン（Ｍｏ）、ティタニウムま
たはタンタルニウムなどの金属か、ＭｏＷ、ＭｏＴａま
たはＭｏＮｂなどのモリブデン合金で形成するが、ゲー
ト電極（３３）と対応する部分で離隔する。
たはＰ型の不純物が高濃度でドーピングされた非晶質シ
リコンまたは多結晶シリコンで形成されてゲート電極
（３３）と対応する部分で離隔するように形成する。ま
た、ソース電極（４１）及びドレーン電極（４３）はク
ローム（Ｃｒ）、モリブデン（Ｍｏ）、ティタニウムま
たはタンタルニウムなどの金属か、ＭｏＷ、ＭｏＴａま
たはＭｏＮｂなどのモリブデン合金で形成するが、ゲー
ト電極（３３）と対応する部分で離隔する。
【００２２】ソース電極（４１）はデータライン（４
４）と連結するように形成されて、ドレーン電極（３
３）はゲート電極（４３）を間に置いてソース電極（４
１）と対応するように形成する。また、ソース電極（４
１）とドレーン電極（４３）の間にチャンネルが容易に
形成できるようにするために、ゲート電極（３３）によ
ってソース電極（４１）とドレーン電極（４３）が重畳
する部分にソース電極（４１）を″コ字の逆の形状″に
形成する。このように形成されたソース電極（４１）の
間にドレーン電極（４３）の一部を挿入する。ドレーン
電極（４３）は″Ｌ″字の形態を有し、画素電極（４
９）と重畳する部分に多数の突起を有するように形成す
る。このように形成されたドレーン電極（４３）の側面
と画素電極（４９）を接触させる。また、ドレーン電極
（４３）が形成された下部にはオーミック接触層（３
９）及び活性層（３７）が残留する。
４）と連結するように形成されて、ドレーン電極（３
３）はゲート電極（４３）を間に置いてソース電極（４
１）と対応するように形成する。また、ソース電極（４
１）とドレーン電極（４３）の間にチャンネルが容易に
形成できるようにするために、ゲート電極（３３）によ
ってソース電極（４１）とドレーン電極（４３）が重畳
する部分にソース電極（４１）を″コ字の逆の形状″に
形成する。このように形成されたソース電極（４１）の
間にドレーン電極（４３）の一部を挿入する。ドレーン
電極（４３）は″Ｌ″字の形態を有し、画素電極（４
９）と重畳する部分に多数の突起を有するように形成す
る。このように形成されたドレーン電極（４３）の側面
と画素電極（４９）を接触させる。また、ドレーン電極
（４３）が形成された下部にはオーミック接触層（３
９）及び活性層（３７）が残留する。
【００２３】上述したゲート電極（３３）、ゲート絶縁
膜（３５）、活性層（３７）、ソース電極（４１）及び
ドレーン電極（４３）は薄膜トランジスタを構成する。
膜（３５）、活性層（３７）、ソース電極（４１）及び
ドレーン電極（４３）は薄膜トランジスタを構成する。
【００２４】活性層（３７）上に酸化シリコンまたは窒
化シリコンなどの無機絶縁物質からなる保護層（４５）
を、薄膜トランジスタを覆うように形成する。前記保護
層（４５）はソース電極（４１）及びドレーン電極（４
３）の側面を覆うように形成する。
化シリコンなどの無機絶縁物質からなる保護層（４５）
を、薄膜トランジスタを覆うように形成する。前記保護
層（４５）はソース電極（４１）及びドレーン電極（４
３）の側面を覆うように形成する。
【００２５】ゲート絶縁膜（３５）及び保護層（４５）
上の薄膜トランジスタと対応する部分を除いた部分に透
明な電導性物質であるＩＴＯ、ＴＯ、ＩＺＯからなる画
素電極（４９）を形成する。前記の画素電極（４９）
は″Ｌ″字の形状を有するようにパタニングされたドレ
ーン電極（４３）の側面と接触するように形成する。そ
れ故に、画素電極（４９）は別途の接触ホール無しで、
ドレーン電極（４３）と接触して電気的に連結するの
で、開口率が増加する。
上の薄膜トランジスタと対応する部分を除いた部分に透
明な電導性物質であるＩＴＯ、ＴＯ、ＩＺＯからなる画
素電極（４９）を形成する。前記の画素電極（４９）
は″Ｌ″字の形状を有するようにパタニングされたドレ
ーン電極（４３）の側面と接触するように形成する。そ
れ故に、画素電極（４９）は別途の接触ホール無しで、
ドレーン電極（４３）と接触して電気的に連結するの
で、開口率が増加する。
【００２６】図６Ａ乃至図６Ｄは図示された液晶表示装
置の製造方法を段階的に表す断面図である。
置の製造方法を段階的に表す断面図である。
【００２７】図６を参照すると、本発明によるＬＣＤは
透明基板（３１）上にスパッタリングによってアルミニ
ウム（Ａｌ）または銅（Ｃｕ）などを蒸着するか、無電
解鍍金方法で金属薄膜を形成する。そして、金属薄膜を
湿式方法を含むフォトリソグラフィックによってパタニ
ングして透明基板（３１）上にゲート電極（３３）を形
成する。前記透明基板（３１）にガラス、石英または透
明なプラスチックなどを使用する。
透明基板（３１）上にスパッタリングによってアルミニ
ウム（Ａｌ）または銅（Ｃｕ）などを蒸着するか、無電
解鍍金方法で金属薄膜を形成する。そして、金属薄膜を
湿式方法を含むフォトリソグラフィックによってパタニ
ングして透明基板（３１）上にゲート電極（３３）を形
成する。前記透明基板（３１）にガラス、石英または透
明なプラスチックなどを使用する。
【００２８】図６Ｂに示したように、透明基板（３１）
上にゲート電極（３３）を覆うようにゲート絶縁膜（３
５）、活性層（３７）及びオーミック接触層（３９）を
ＣＶＤ方法で順に形成する。前記のゲート絶縁膜（３
５）を窒化シリコンまたは酸化シリコンなどの絶縁物質
で形成して、活性層（３７）を不純物がドーピングされ
ない非晶質シリコンまたは多結晶シリコンで形成する。
また、オーミック接触層（３９）はＮ型またはＰ型の不
純物が高濃度でドーピングされた非晶質シリコンまたは
多結晶シリコンで形成する。
上にゲート電極（３３）を覆うようにゲート絶縁膜（３
５）、活性層（３７）及びオーミック接触層（３９）を
ＣＶＤ方法で順に形成する。前記のゲート絶縁膜（３
５）を窒化シリコンまたは酸化シリコンなどの絶縁物質
で形成して、活性層（３７）を不純物がドーピングされ
ない非晶質シリコンまたは多結晶シリコンで形成する。
また、オーミック接触層（３９）はＮ型またはＰ型の不
純物が高濃度でドーピングされた非晶質シリコンまたは
多結晶シリコンで形成する。
【００２９】オーミック接触層（３９）上にクローム
（Ｃｒ）、モリブデン（Ｍｏ）、ティタニウムまたはタ
ンタルニウムなどの金属か、ＭｏＷ、ＭｏＴａまたはＭ
ｏＮｂなどのモリブデン合金をＣＶＤ方法またはスパッ
タリング方法で蒸着して金属薄膜を形成する。金属薄膜
を湿式蝕刻を含むフォトリソグラフィック方法でパタニ
ングしてソース電極（４１）及び ドレーン電極（４
３）を形成する。前記のドレーン電極（４３）は所望の
大きさより大きく形成する。前記金属薄膜をパタニング
してソース電極（４１）及びドレーン電極（４３）を形
成した後、連続して露出するオーミック接触層（３９）
も活性層（３７）が露出するように乾式蝕刻する。前記
活性層（３７）のソース電極（４１）及びドレーン電極
（４３）の間のゲート電極（３３）と対応する部分はチ
ャンネルになる。そしてソース電極（４１）及びドレー
ン電極（４３）はオーミック接触層（３９）とオーミッ
ク接触をなす。
（Ｃｒ）、モリブデン（Ｍｏ）、ティタニウムまたはタ
ンタルニウムなどの金属か、ＭｏＷ、ＭｏＴａまたはＭ
ｏＮｂなどのモリブデン合金をＣＶＤ方法またはスパッ
タリング方法で蒸着して金属薄膜を形成する。金属薄膜
を湿式蝕刻を含むフォトリソグラフィック方法でパタニ
ングしてソース電極（４１）及び ドレーン電極（４
３）を形成する。前記のドレーン電極（４３）は所望の
大きさより大きく形成する。前記金属薄膜をパタニング
してソース電極（４１）及びドレーン電極（４３）を形
成した後、連続して露出するオーミック接触層（３９）
も活性層（３７）が露出するように乾式蝕刻する。前記
活性層（３７）のソース電極（４１）及びドレーン電極
（４３）の間のゲート電極（３３）と対応する部分はチ
ャンネルになる。そしてソース電極（４１）及びドレー
ン電極（４３）はオーミック接触層（３９）とオーミッ
ク接触をなす。
【００３０】図６Ｃに示したように、活性層（３９）上
にソース電極（４１）及びドレーン電極（４３）を覆う
ように酸化シリコンまたは窒化シリコンなどの無機絶縁
物質を蒸着して保護層（４５）を形成する。前記保護層
（４５）及び活性層（３７）をフォトリソグラフィック
方法でパタニングしてゲート絶縁膜（３５）を露出させ
る。この時、所望の大きさより大きく形成されたドレー
ン電極（４３）のソース電極（４１）と対応する部分
が″Ｌ″字の形状を有すると共に、その内側に多数の突
起を有するようにパタニングしてドレーン電極（４３）
を形成する。この時、ドレーン電極（４３）の上部には
保護層（４５）が形成されて、下部にはオーミック接触
層（４１）及び活性層（３９）が残留し、側面は露出す
るように形成する。
にソース電極（４１）及びドレーン電極（４３）を覆う
ように酸化シリコンまたは窒化シリコンなどの無機絶縁
物質を蒸着して保護層（４５）を形成する。前記保護層
（４５）及び活性層（３７）をフォトリソグラフィック
方法でパタニングしてゲート絶縁膜（３５）を露出させ
る。この時、所望の大きさより大きく形成されたドレー
ン電極（４３）のソース電極（４１）と対応する部分
が″Ｌ″字の形状を有すると共に、その内側に多数の突
起を有するようにパタニングしてドレーン電極（４３）
を形成する。この時、ドレーン電極（４３）の上部には
保護層（４５）が形成されて、下部にはオーミック接触
層（４１）及び活性層（３９）が残留し、側面は露出す
るように形成する。
【００３１】図６Ｄを参照すると、ゲート絶縁膜（３
５）上に保護層（４５）を覆うようにインディウム真鍮
酸化物（Indium Tin Oxide：ＩＴＯ）、真鍮酸化物
（Tin Oxide：ＴＯ）またはインディウム亜鉛酸化物
（Indium Zinc Oxide：ＩＺＯ）などの透明な電導性
物質を蒸着した後、湿式蝕刻を含むフォトリソグラフィ
ック方法でパタニングして画素電極（４９）を形成す
る。前記画素電極（４９）は多数個の突起を含む″Ｌ″
字の形状のドレーン電極（４３）の側面と接触するよう
に形成してドレーン電極（４３）と電気的に連結する。
５）上に保護層（４５）を覆うようにインディウム真鍮
酸化物（Indium Tin Oxide：ＩＴＯ）、真鍮酸化物
（Tin Oxide：ＴＯ）またはインディウム亜鉛酸化物
（Indium Zinc Oxide：ＩＺＯ）などの透明な電導性
物質を蒸着した後、湿式蝕刻を含むフォトリソグラフィ
ック方法でパタニングして画素電極（４９）を形成す
る。前記画素電極（４９）は多数個の突起を含む″Ｌ″
字の形状のドレーン電極（４３）の側面と接触するよう
に形成してドレーン電極（４３）と電気的に連結する。
【００３２】本発明はソース電極と対応する部分が″
Ｌ″字の形状を有すると共にその内側に多数個の突起を
有するドレーン電極の側面が画素電極と接触するように
形成する。
Ｌ″字の形状を有すると共にその内側に多数個の突起を
有するドレーン電極の側面が画素電極と接触するように
形成する。
【００３３】
【発明の効果】上述のように、本発明はソース電極と対
応する部分が″Ｌ″字の形状を有すると共に、その内側
に多数個の突起を有するドレーン電極の側面が画素電極
と接触するように形成して画素電極と接触する面積を広
くすることでドレーン電極と画素電極間のコンタクト抵
抗を減少させて、ドレーン電極から画素電極に信号を円
滑に転送する。
応する部分が″Ｌ″字の形状を有すると共に、その内側
に多数個の突起を有するドレーン電極の側面が画素電極
と接触するように形成して画素電極と接触する面積を広
くすることでドレーン電極と画素電極間のコンタクト抵
抗を減少させて、ドレーン電極から画素電極に信号を円
滑に転送する。
【００３４】以上説明した内容を通して当業者であれば
本発明の技術思想を逸脱しない範囲で多様な変更及び修
正が可能であることが分かる。従って、本発明の技術的
な範囲は、明細書の詳細な説明に記載された内容に限ら
ず、特許請求の範囲によって定めなければならない。
本発明の技術思想を逸脱しない範囲で多様な変更及び修
正が可能であることが分かる。従って、本発明の技術的
な範囲は、明細書の詳細な説明に記載された内容に限ら
ず、特許請求の範囲によって定めなければならない。
前記目的以外の、本発明の異なる目的及び利点を、添付
した図面を参照した本発明の好ましい実施例に対する説
明を通して明らかにする。
した図面を参照した本発明の好ましい実施例に対する説
明を通して明らかにする。
【図１】 図１は従来技術による液晶表示装置の平面図
である。
である。
【図２】 図２は図１に図示された線Ａ−Ａ′にしたが
って切り取った液晶表示装置の断面図である。
って切り取った液晶表示装置の断面図である。
【図３】 図３Ａ乃至図３Ｅは図２に図示された液晶表
示装置の製造方法を段階的に表す断面図である。
示装置の製造方法を段階的に表す断面図である。
【図４】 図４は本発明の実施例による液晶表示装置の
平面図である。
平面図である。
【図５】 図５は図１に図示された線Ｂ−Ｂ′にしたが
って切り取った液晶表示装置の断面図である。
って切り取った液晶表示装置の断面図である。
【図６】 図６Ａ乃至図６Ｄは図５に図示された液晶表
示装置の製造方法を段階的に表す断面図である。
示装置の製造方法を段階的に表す断面図である。
１１、３１：透明基板 １３、３３：ゲート電極 １５、３５：ゲート絶縁膜 １７、３７：活性層 １９、３９：オーミック接触層 ２１、４１：ソース電極 ２３、４３：ドレーン電極 ２４、４４：データライン ２５、４５：保護層 ２７：コンタクトホール ２９、４９：画素電極
フロントページの続き (72)発明者 カク， ドン ユン 大韓民国 テグ−シ， ダルセオ−ク， ソンギュン−ドン， グリーン マンショ ン 103−1108号 (72)発明者 キム， フー スン 大韓民国 ソウル， スンブク−ク， サ ンウォルゴク−ドン 55−105， ５／５ (72)発明者 ジュン， ユ ホ 大韓民国 キョンサンブク−ドー， クミ −シ， ジンピュン−ドン 642−３， エルジー． フィリップス エルシーディ ー カンパニー リミテッド (72)発明者 キム， ヨン ワン 大韓民国 キョンサンブク−ドー， クミ −シ， ジンピュン−ドン 642−３， エルジー． フィリップス エルシーディ ー カンパニー リミテッド (72)発明者 リー， ウー チェ 大韓民国 キョンサンブク−ドー， クミ −シ， ジンピュン−ドン 642−３， エルジー． フィリップス エルシーディ ー カンパニー リミテッド (72)発明者 パク， ドゥグ ジン 大韓民国 テグ−シ， ブク−ク， テジ ュン−ドン， ハンラ アパートメント 104−601号 Ｆターム(参考） 2H092 GA29 JA24 JA34 JA37 JA41 JA46 JA47 KA04 KA05 KA10 MA04 MA05 MA07 MA12 MA13 MA14 MA27 NA27 PA01 5F110 AA03 BB01 CC07 DD02 DD03 EE02 EE03 EE42 EE44 FF02 FF03 FF29 GG02 GG13 GG15 GG44 HK04 HK06 HK09 HK21 HK33 HK34 HM04 HM12 HM18 NN02 NN23 NN24 NN72
Claims (2)
- 【請求項１】透明基板と；前記透明基板上に形成された
ゲート電極と；前記透明基板上に前記ゲート電極を覆う
ように形成されたゲート絶縁膜と；前記ゲート絶縁膜の
上の前記ゲート電極と対応する部分に形成された活性層
と；前記活性層の上にオーミック接触層を介在させて形
成されたソース電極と；前記ソース電極と対向する部分
が″Ｌ″字の形状を有すると共にその内側が多数個の突
起を有するようにして前記ソース電極と対向するように
形成されたドレーン電極と；前記活性層の上に前記ソー
ス電極及びドレーン電極の上部を覆うように形成された
保護層と；前記ドレーン電極の側面と接触するように形
成された画素電極とを具備することを特徴とする液晶表
示装置。 - 【請求項２】透明基板上にゲート電極を形成する段階
と；前記透明基板上に前記ゲート電極を覆うようにゲー
ト絶縁膜、活性層及びオーミック接触層を順次形成する
段階と；前記オーミック接触層の上にソース電極及びド
レーン電極を所望の大きさより大きく蒸着してフォトマ
スクを利用して前記ソース電極の対向する部分が″Ｌ″
字の形成を有すると共にその内側が多数個の突起を有す
るように前記ドレーン電極をパタニングする段階と；前
記ソース電極及びドレーン電極の上を保護層で覆ってフ
ォトマスクを利用して前記保護層、ドレーン電極、オー
ミック接触層及び活性層の側面が露出するようにパタニ
ングする段階と；前記保護層の上に形成されて前記ドレ
ーン電極の側面と電気的に接触するように画素電極を形
成する段階を含むことを特徴とする液晶表示装置の製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000045944A KR100751177B1 (ko) | 2000-08-08 | 2000-08-08 | 액정 표시소자 및 그의 제조방법 |
| KR2000-45944 | 2000-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002131785A true JP2002131785A (ja) | 2002-05-09 |
| JP4121723B2 JP4121723B2 (ja) | 2008-07-23 |
Family
ID=19682308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241376A Expired - Fee Related JP4121723B2 (ja) | 2000-08-08 | 2001-08-08 | 液晶表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6618110B2 (ja) |
| JP (1) | JP4121723B2 (ja) |
| KR (1) | KR100751177B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| KR20040061195A (ko) * | 2002-12-30 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
| KR100920352B1 (ko) * | 2003-03-07 | 2009-10-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR100698049B1 (ko) * | 2003-06-26 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR100698048B1 (ko) * | 2003-06-26 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US7714820B2 (en) | 2003-06-27 | 2010-05-11 | Samsung Electronics Co., Ltd. | Contact structure of conductive films and thin film transistor array panel including the same |
| KR100956341B1 (ko) * | 2003-06-27 | 2010-05-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| TW200530717A (en) * | 2004-03-05 | 2005-09-16 | Innolux Display Corp | Thin film transistor and method for manufacturing it |
| JP4984316B2 (ja) * | 2005-08-18 | 2012-07-25 | セイコーエプソン株式会社 | 半導体装置、電気光学装置及び電子機器 |
| US8023054B2 (en) * | 2005-12-30 | 2011-09-20 | Lg Display Co., Ltd. | Flat panel display and fabricating method thereof |
| KR101423671B1 (ko) * | 2008-02-04 | 2014-07-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 장치 |
| US9913246B1 (en) | 2017-02-10 | 2018-03-06 | International Business Machines Corporation | Intelligent notification redirection |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147573A (ja) * | 1984-12-21 | 1986-07-05 | Hitachi Ltd | 薄膜トランジスタアレイ |
| JPH0224631A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| JPH0258030A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 液晶表示装置 |
| JPH088306B2 (ja) * | 1990-03-07 | 1996-01-29 | 株式会社東芝 | 半導体装置 |
| KR100205388B1 (ko) * | 1995-09-12 | 1999-07-01 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JP3650405B2 (ja) * | 1995-09-14 | 2005-05-18 | 株式会社 日立製作所 | アクティブマトリクス型液晶表示装置 |
| KR100212288B1 (ko) * | 1995-12-29 | 1999-08-02 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JPH09203908A (ja) * | 1996-01-25 | 1997-08-05 | Furontetsuku:Kk | 液晶表示装置用薄膜トランジスタおよび液晶表示装置 |
| KR100223158B1 (ko) * | 1996-06-07 | 1999-10-15 | 구자홍 | 액티브매트릭스기판 및 그 제조방법 |
| US5916702A (en) * | 1997-08-15 | 1999-06-29 | Exxon Research And Engineering Co. | CO tolerant platinum-zinc fuel cell electrode |
| KR19990017329A (ko) * | 1997-08-22 | 1999-03-15 | 윤종용 | 높은 온 전류와 낮은 오프 전류 특성을 지니는폴리실리콘박막 트랜지스터 및 그 제조방법 |
| US6504587B1 (en) * | 1998-06-17 | 2003-01-07 | Hitachi, Ltd. | Liquid crystal display device in which the inner frame having sidewall |
| KR20020042898A (ko) * | 2000-12-01 | 2002-06-08 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2000
- 2000-08-08 KR KR1020000045944A patent/KR100751177B1/ko not_active Expired - Fee Related
-
2001
- 2001-08-08 JP JP2001241376A patent/JP4121723B2/ja not_active Expired - Fee Related
- 2001-08-08 US US09/923,324 patent/US6618110B2/en not_active Expired - Lifetime
-
2003
- 2003-08-06 US US10/634,863 patent/US6864928B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4121723B2 (ja) | 2008-07-23 |
| KR20020012754A (ko) | 2002-02-20 |
| US6864928B2 (en) | 2005-03-08 |
| US20040027506A1 (en) | 2004-02-12 |
| US20020021381A1 (en) | 2002-02-21 |
| KR100751177B1 (ko) | 2007-08-22 |
| US6618110B2 (en) | 2003-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4597901B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100799464B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7995182B2 (en) | Array substrate for a liquid crystal display device and method of manufacturing the same | |
| CN101105615A (zh) | 液晶显示器件及其制造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| JP4121723B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6509940B2 (en) | Liquid crystal display and fabricating method thereof | |
| US20010019375A1 (en) | Liquid crystal display device and fabricating method thereof | |
| CN113629070A (zh) | 阵列基板、阵列基板的制作方法及显示面板 | |
| CN107908054B (zh) | 显示装置、半透半反的阵列基板及其制造方法 | |
| KR100351440B1 (ko) | 엑스-선 검출소자 및 그의 제조방법 | |
| CN1629703A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR101731914B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US7158203B2 (en) | Method of fabricating pixel electrode in liquid crystal display | |
| KR100696263B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100799465B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100433208B1 (ko) | 액정표시소자 및 그 제조방법 | |
| CN107403805A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| KR100486686B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100854590B1 (ko) | 금속 배선용 구리 합금과 이를 포함하는 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20080045961A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |