[go: up one dir, main page]

JP2002050716A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JP2002050716A
JP2002050716A JP2000233939A JP2000233939A JP2002050716A JP 2002050716 A JP2002050716 A JP 2002050716A JP 2000233939 A JP2000233939 A JP 2000233939A JP 2000233939 A JP2000233939 A JP 2000233939A JP 2002050716 A JP2002050716 A JP 2002050716A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
insulating layer
forming
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000233939A
Other languages
English (en)
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2000233939A priority Critical patent/JP2002050716A/ja
Priority to US09/917,854 priority patent/US6808962B2/en
Publication of JP2002050716A publication Critical patent/JP2002050716A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 基板に実装された状態での温度変化によるＳ
ｉチップクラックを生じにくい構造の、更には、反りが
発生しにくく、実装歩留まりの良い構造の、半導体チッ
プの電極形成側の面に、外部端子を再配置した半導体装
置を提供する。同時に、そのような半導体装置の作製方
法を提供する。 【解決手段】 半導体チップの電極形成側の面上に配設
された絶縁層上に配線を形成した半導体装置で、絶縁層
上に形成された配線と半導体チップの電極とは、半導体
チップの電極上に設けられたワイヤバンプ等の接続部を
介して、電気的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置とその作
製方法に関し、特に、半導体チップの電極形成側の面
に、外部端子を再配置した半導体装置とその作製方法に
関する。
【０００２】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化、小型
化が進んでいる。従来は、ウエハ工程を経たウエハに対
し、裏面研磨を施してから、ダイシングを行い、各ペレ
ット（チップないし半導体素子とも言う）に切断分離し
た後、ペレット毎に、ダイボンディング、ワイヤボンデ
ィング、樹脂封止等を行い、半導体装置を組み上げてお
り、ワイヤボンディング法による半導体素子とリードフ
レームの電気接続が行なわれていた。近年、高速信号処
理の点でワイヤボンディングに優れる、チップのバンプ
を用いたフリップチップ接続が採られるようになってき
た。フリップチップ接続には、パッケージングされてい
ないチップをそのままプリント基板に搭載するベアチッ
プ実装という方法もあるが、取り扱いが難しく、信頼性
保証の観点からは、パッケージングされたバンプ付き半
導体装置が望ましい。
【０００３】最近では、パッケージングされたバンプ付
き半導体装置を形成する方法として、ウエハレベルで、
配線、外部端子部（メタルポストからなる）形成、樹脂
封止、バンプ形成を行った後、各半導体措置に切断分離
して、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ）を形成する製造方式が提案されている。（Ｃｈｉｐ
Ｓｃａｌｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ ９９／ＳＥ
ＭＩ １９９９）尚、このようにして作製されたＣＳＰ
をウエハレベルＣＳＰとも言う。そして、このような半
導体装置の作製を、ここでは、ウエハレベルでの半導体
装置の作製と言う。図９にその一部断面を示す。図９
中、６１０は半導体チップ（単にチップとも言う）、６
１５は電極（端子とも言う）、６２０はＳｉＮパッシベ
ーション層、６２５はポリイミド層、６３０は配線、６
３１はシードメタル層、６３２は電解銅めっき層、６４
０は樹脂封止層（エポキシ樹脂層）、６５０メタルポス
ト（電解銅めっき層で、外部端子部とも言う）、６６０
はバリアメタル、６７０は半田ボールである。 この方
式によるＣＳＰでは、チップの端子が、チップ面上に形
成した再配線層と接続して、再配置された外部端子部
（メタルポストとも言う）６５０に接続され、外部端子
部（メタルポスト）６５０がバリアメタル層６６０を介
して、半田ボール６７０に接続され、更に、半田ボール
をバンプとして、プリント基板に半田接続されるため、
従来の、フリップチップ接続によるチップのプリント基
板への搭載に近い形態である。尚、メタルポストを埋め
るように樹脂封止層が形成されている。
【０００４】この方式においては、 構造上、メタルポ
ストは半田ボール径の２／３程度の径（１００〜２００
μｍ）が必要であり、また、その高さは約１００μｍで
あるため、太く剛性が大きい。したがって、個片化後
（個別の半導体装置の状態で）、基板に実装された状態
で温度変化を繰り返し受けると、Ｓｉチップと実装基板
間の熱膨張係数差（Δα）に起因する熱歪みが発生し、
メタルポスト下部のＳｉチップクラックを生じるという
問題がある。また、チップの回路面側のみ樹脂封止する
構造であるため、反りが発生し、半田ボールの平坦度が
悪く、実装歩留まりが悪いという問題もある。
【０００５】
【発明が解決しようとする課題】このように、上記ウエ
ハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇ
ｅ）においては、基板に実装された状態で温度変化を繰
り返し受けると、メタルポスト下部のＳｉチップクラッ
クを生じるという問題や、チップの回路面側のみ樹脂封
止する構造であるため、反りが発生し、半田ボールの平
坦度が悪く、実装歩留まりが悪いという問題があり、そ
の対応が求められていた。本発明は、これに対応するた
めのもので、基板に実装された状態での温度変化による
Ｓｉチップクラックを生じにくい構造の、更には、反り
が発生しにくく、実装歩留まりの良い構造の、半導体チ
ップの電極形成側の面に、外部端子を再配置した半導体
装置を提供しようとするものである。同時に、そのよう
な半導体装置の作製方法を提供しようとするものであ
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの電極形成側の面上に配設された絶縁層上
に配線を形成した半導体装置であって、絶縁層上に形成
された配線と半導体チップの電極とは、半導体チップの
電極上に設けられた接続部を介して電気的に接続されて
いることを特徴とするものである。そして、上記におい
て、接続部が、ワイヤバンプであることを特徴とするも
のである。あるいは、上記において、接続部が、半導体
チップの電極上に設けられたワイヤバンプと、ワイヤバ
ンプ上に更に設けられた導電性ペースト硬化物から成る
ことを特徴とするものである。あるいは、上記におい
て、接続部が、半導体チップの電極上に無電界めっき法
又はスパッタ法等により設けられたメタル層と、メタル
層上に設けられた導電性ペースト硬化物からなることを
特徴とするものである。そしてまた、上記において、絶
縁層上に形成された配線を覆うソルダーレジスト層を設
け、ソルダーレジスト層の開口した外部端子形成領域に
半田ボールからなる外部端子を形成していることを特徴
とするものである。また、上記において、半導体チップ
の、電極形成側の面と対向する面にも絶縁層が形成され
ていることを特徴とするものである。
【０００７】本発明の半導体装置の作製方法は、半導体
チップの電極形成側の面上に配設された絶縁層上に配線
を形成した半導体装置で、絶縁層上に形成された配線と
半導体チップの電極とは、半導体チップの電極上に設け
られた接続部を介して、電気的に接続されている半導体
装置を作製する、半導体装置の作製方法であって、ウエ
ハプロセスを完了後、ウエハ状態のまま、順に、（ａ）
各半導体チップの電極上にワイヤボンディングによりワ
イヤバンプを形成し、更に必要に応じ、ワイヤバンプ上
に導電性ペースト硬化物を配設するか、あるいは、各半
導体チップの電極上に無電界めっき又はスパッタ法等に
よりメタル層を形成し、この上に導電性ペースト硬化物
を配設し、絶縁層上に形成された配線と半導体チップの
電極との接続部を形成する接続部形成工程と、（ｂ）接
続部を覆う厚さで、電極形成側の面上に絶縁層を配設す
る絶縁層形成工程と、（ｃ）接続部を露出するように、
絶縁層を研磨して薄くする絶縁層研磨工程と、（ｄ）接
続部を含み、絶縁層面上に、無電解めっきを行い無電解
めっき層（シードメタル層とも言う）を形成する無電解
めっき層形成工程と、（ｅ）無電解めっき層を給電層と
して、無電解めっき層上に、配線形成領域のみに選択的
に電解めっきを施し、配線部を形成する電解めっき工程
と、（ｆ）配線部領域以外の無電解めっき層をエッチン
グ除去するエッチング工程と、（ｇ）絶縁層上に形成さ
れた配線部を覆うようにソルダーレジスト層を設けた
後、外部端子形成領域を開口する、ソルダーレジスト層
形成工程と、（ｈ）ソルダーレジスト層の開口した外部
端子形成領域に半田ボールを形成して、外部端子とす
る、半田ボール形成工程とを行った後、個別の半導体装
置に切り出す切断工程を行うことを特徴とするものであ
る。そして、上記における、電解めっき工程は、無電解
めっき層上に所定形状のレジスト像を形成し、これを耐
めっきマスクとして、選択めっきを行なうものであるこ
とを特徴とするものである。そしてまた、上記におい
て、無電解めっき層上の所定形状のレジスト像除去した
後、配線部を損なわないように、露出した無電解めっき
層をソフトエッチングにより、除去することを特徴とす
るものである。また、上記において、絶縁層研磨工程
後、絶縁層面を粗化する粗面化処理を行なった後、無電
解めっき層形成工程を行なうことを特徴とするものであ
る。また、上記において、スクリーン印刷法により、配
線部を覆うように感光性のソルダーレジストを設け、該
感光性のソルダーレジストの所定の領域のみを露光し
て、更に現像して、外部端子形成領域を開口するもので
あることを特徴とするものである。
【０００８】
【作用】本発明の半導体装置は、上記のような構成にす
ることにより、基板に実装された状態での温度変化によ
るＳｉチップクラックが生じにくいものとすることがで
きる。特に、接続部がワイヤバンプである場合、半導体
チップの電極形成側の面上に配設された絶縁層上に配線
を形成した半導体装置で、絶縁層上に形成された配線と
半導体チップの電極とは、半導体チップの電極上に形成
されたワイヤバンプを介して、電気的に接続されてお
り、このワイヤバンプを軟らかく延性の高いＡｕワイヤ
等で形成し、かつ、その形状を細く高く形成することに
より、繰り返し熱応力を受けても、ワイヤバンプ自身が
変形することで応力を緩和し、Ｓｉチップクラックを生
じにくくできる。従来のウエハレベルＣＳＰの構造では
メタルポストが硬く太い為に、自己変形することができ
ず、相対的に強度が弱い、Ｓｉチップ表面または半田ボ
ール接続部等にクラックが生じていた。また、接続部
が、半導体チップの電極上に設けられたワイヤバンプ
と、ワイヤバンプ上に更に設けられた導電性ペースト硬
化物から成る場合は、絶縁層形成工程を容易に行なうこ
とができると同時に、繰り返し熱応力を受けた時の接続
信頼性をさらに高めることができる。即ち、ワイヤバン
プ上に導電性ペーストを形成する際に、背を高く、また
先端を尖らせるようにすることで、後述する絶縁層とし
てエポキシ系材料をラミネートする工程で、接続部が変
形すること無く、絶縁層を良く貫通することができる。
また、接続部が半導体チップの電極上に設けられたメタ
ル層と、その上に更に設けられた導電性ペースト硬化物
から成る場合には、接続部形成工程をウエハ単位で一括
処理できるため、加工量を削減できる。また導電ペース
ト硬化物はその熱膨張係数を絶縁層と比較的一致させる
ことができ、かつ、柔軟性を持つため、繰り返し熱応力
をうけても、それ自身がクラックすることはなく、従っ
て、接続信頼が高い。また、半導体チップの、電極形成
側の面と対向する面にも絶縁層が形成されていることに
より、反りが発生しにくく、実装歩留まりの良いものと
している。また、絶縁層上に形成された配線を覆うソル
ダーレジスト層を設け、ソルダーレジスト層の開口した
外部端子形成領域に半田ボールからなる外部端子を設け
る、その作製が容易な形態が採れる。
【０００９】本発明の半導体装置の作製方法は、上記の
ような構成にすることにより、基板に実装された状態で
の温度変化によるＳｉチップクラックを生じにくく、か
つ、接続部が破壊され難い構造の、更には、反りが発生
しにくく、実装歩留まりの良い構造の、半導体チップの
電極形成側の面に、外部端子を再配置した半導体装置の
作製方法の提供を可能とするものである。
【００１０】
【発明の実施の形態】本発明を実施の形態を挙げて説明
する。図１は本発明の半導体装置の実施の形態の第１の
例の一部断面図で、図２は本発明の半導体装置の実施の
形態の第２の例の一部断面図で、図３は本発明の半導体
装置の実施の形態の第３の例の一部断面図で、図４は本
発明の半導体装置の実施の形態の第４の例の一部断面図
で、図５は図１に示す第１の例の半導体装置の作製の一
部工程図で、図６は図１に示す本発明の半導体装置の実
施の形態の第１の例の図４に続く工程を示した工程断面
図で、図７は図２に示す第２の例の半導体を作製する際
に導電性ペーストをワイヤバンプに形成した図、図８は
図４に示す第４の例の半導体を作製する際に導電性ペー
スト硬化部を形成した図、図９は従来のウエハレベルＣ
ＳＰの一部断面図である。図１〜図８中、１１０は半導
体チップ、１１５は電極（端子とも言う）、１２０はパ
ッシベーション層、１３０は接続部、１３１はワイヤバ
ンプ、１３３は無電解めっき層、１３５は導電性ペース
ト硬化物、１４０、１４５は絶縁層、１５０は配線（配
線部とも言う）、１５１は無電解めっき層（シードメタ
ル層）、１５２は電解めっき層（配線の主層）、１５３
は電解めっき層（バリアメタル層）、１６０はソルダー
レジスト層、１７０は半田ボール（半田バンプ）であ
る。
【００１１】はじめに、本発明の半導体装置の実施の形
態の第１の例を、図１に基づいて説明する。本例は、半
導体チップ１１０の電極１１５形成側の面上に配設され
た絶縁層１４０上に配線１５０を形成した半導体装置
で、絶縁層１４０上に形成された配線１５０と半導体チ
ップ１１０の電極１１５とは、半導体チップ１１０の電
極１１５上に設けられたワイヤバンプ１３１を接続部
（１３０）として、電気的に接続されている。そして、
絶縁層１４０上に形成された配線１５０を覆うソルダー
レジスト層１６０を設け、半田ボールを設ける配線の外
部端子形成領域を開口して、ここにに半田ボールからな
る外部端子１７０を形成している。半導体チップ１１
０、電極１１５、パッシベーション層１２０（図４
（ａ）の状態）までは、通常の半導体プロセスで形成さ
れるもので、電極はＡｌ電極が一般的で、パッシベーシ
ョン層１２０としては、ＳｉＮ膜またはＳｉＮ膜＋ポリ
イミド層が通常用いられる。ワイヤバンプ１３１は、絶
縁層１４０を貫通するように形成されており、金線等を
ワイヤボンディングにより電極１１５上に形成したもの
で、半導体チップ面にほぼ直交する方向にワイヤを突起
状に残したものを、後述するように、絶縁層１４０とと
もに研磨し、平坦面を絶縁層から露出させ、絶縁層面と
同じ高さの所定高さにしたものである。配線１５０は、
無電解めっき層（シードメタル）１５１上に、電解めっ
き層１５２、１５３を形成したものである。電解めっき
層１５２は、配線の主層となるもので、導電性の面、コ
スト面から一般には銅層を主体としたものが用いられる
がこれに限定はされない。電解めっき層１５３はバリア
メタル層で、半田ボール１７０と電解めっき層１５２間
の合金層形成を防止するために設けたもので、例えば、
電解めっき１５２上に順次電解Ｎｉめっき１〜２μｍ
厚、Ａｕめっき０. １μｍ層を設けて、バリアメタル層
としたものが挙げられる。絶縁層１４０としては、絶縁
性、処理特性、機械的強度、耐性等に優れたものであれ
ば限定されないが、例えば、ラミネート法により形成さ
れた、エポキシ樹脂、あるいはトランスファーモルド法
により形成されたシリカフィラー入りエポキシ樹脂から
なるものを、熱応力を緩和する目的から約１００μｍ厚
程度（ワイヤバンプ高さはこれに合す）とし、絶縁層１
４０としたものが挙げられる。ソルダーレジスト層１６
０としは、処理性の良い感光性のものが好ましいが限定
はされない。
【００１２】次に、本発明の半導体装置の実施の形態の
第２の例を、図２に基づいて説明する。本例も、第１の
例と同様、半導体チップ１１０の電極１１５形成側の面
上に配設された絶縁層１４０上に配線１５０を形成した
半導体装置で、絶縁層１４０上に形成された配線１５０
と半導体チップ１１０の電極１１５とを接続したもので
あるが、本例では、絶縁層１４０上に形成された配線１
５０と半導体チップ１１０の電極１１５とが、半導体チ
ップ１１０の電極１１５上に設けられたワイヤバンプ１
３１とワイヤバンプ１３１上に更に突起状に形成された
導電性ペースト硬化物１３５を合せた接続部（１３０）
により電気的に接続されている。その他の点は、第１の
例と同じで、ここでは説明を省略する。導電性ペースト
１３５としては、銀ペースト、銅ペースト等が使用でき
る。本例は、作製する際、後述するように、接続部の高
さを高くするとともに、その先端を鋭く尖らせることが
可能である。
【００１３】次に、本発明の半導体装置の実施の形態の
第３の例を、図３に基づいて説明する。本例は、第２の
例において、更に、半導体チップ１１０の、電極１１５
形成側の面と対向する面にも絶縁層１４５が形成されて
いるものである。その他の点は第２の例と同じで、ここ
では説明を省略する。絶縁層１４５は、絶縁層１４０と
同様なものを用いることができる。絶縁層１４０、絶縁
層１４５を半導体チップ１１０の両面に設けていること
により反りの発生を防止しており、これより、基板実装
の際の歩留まり向上が期待できる。
【００１４】次に、本発明の半導体装置の実施の形態の
第４の例を、図４に基づいて説明する。本例も、第１の
例と同様、半導体チップ１１０の電極１１５形成側の面
上に配設された絶縁層１４０上に配線１５０を形成した
半導体装置で、絶縁層１４０上に形成された配線１５０
と半導体チップ１１０の電極１１５とを接続したもので
あるが、第１の例〜第３の例のようにワイヤバンプを設
けるものではなく、本例では、絶縁層１４０上に形成さ
れた配線１５０と半導体チップ１１０の電極１１５と
が、半導体チップ１１０の電極１１５上に、設けられた
メタル層１３３とその上に設けられた導電性ペースト硬
化物１３５により電気的に接続されている。その他の点
は、第１の例と同じで、ここでは説明を省略する。
【００１５】次いで、図１に示す第１の例の半導体装置
の作製方法の１例を、図５、図６に基づいて説明する。
これを以って、本発明の半導体装置の作製方法の実施の
形態の１例の説明とする。電極１１５領域を開口した状
態でパッシベーション層１２０を配設したウエハプロセ
スを完了後のウエハを用意し、ウエハ状態のまま、各半
導体チップ１１０（図５（ａ））に、以下の処理を施
す。先ず、各半導体チップ１１０の電極１１５上にワイ
ヤボンディングによりワイヤバンプ１３１を形成する。
（図５（ｂ）） 次いで、ワイヤバンプ１３１を覆う厚さで、電極形成側
の面上に絶縁層１４０を配設する。（図５（ｃ）） 絶縁層１４０を加熱硬化した後、絶縁層１４０を研磨し
て所定厚さに薄くし、ワイヤバンプ１３１を露出させ
る。（図５（ｄ）） この際、通常、ワイヤバンプ１３１も一部研磨され、平
坦面が露出する。
【００１６】次いで、必要に応じ、絶縁層１４０の面の
粗化を行い、Ｐｄイオンを含む溶液に浸漬する等の方法
により、表面を活性化して無電解めっきを行い、無電解
めっき層１５１を形成する。（図５（ｅ）） 無電解めっきとしては、無電解銅めっき、無電解ニッケ
ルめっきが挙げられる。これにより、無電解めっき層１
５１とワイヤバンプとは電気的に接続する。
【００１７】次いで、無電解めっき層上に、フォトリソ
法により所定形状のレジスト像を形成し（図示していな
い）、これを耐めっきマスクとして、無電解めっき層を
給電層として、選択的に電解めっきを施し、電解めっき
層１５２、１５３を形成する。これにより、配線部は形
成される。電解めっき層１５２は、配線の主体で、通常
は銅を主体とするものであり、電解めっき層１５３は、
Ｎｉめっき層、Ａｕめっき層をこの順に積層した等の、
バリアメタル層であり、公知のめっき法により形成でき
る。
【００１８】次いで、無電解めっき層上のめっきマスク
としてのレジストを除去した（図６ｆ））後、配線部を
損なわないように、露出した無電解めっき層１５１をソ
フトエッチングにより、除去する。（図６（ｇ））
【００１９】次いで、スクリーン印刷法により、配線部
１５０を覆うように感光性のソルダーレジストを設け、
感光性のソルダーレジストの所定の領域のみを露光し
て、更に現像して、配線１５０の外部端子形成領域を開
口する。（図６（ｈ）） これによりソルダーレジスト層１６０が形成される。
【００２０】次いで、ソルダーレジスト層１６０の開口
部に、半田ボールからなる外部端子をリフロー形成す
る。（図６（ｉ）） これにより、配線１５０に半田ボール１７０が接続形成
され、電極１１５は接続部１３０、配線１５０を介し
て、半田ボール１７０に接続される。半田は、所定領域
にスクリーン印刷法で塗布後リフロー、またはボール搭
載法等により配設する。半田ボールは、通常、０. ２〜
０. ５ｍｍφ程度である。
【００２１】この後、切断分離して、各半導体チップ毎
に、外部端子が再配置された個別の半導体装置を得る。
【００２２】図２に示す第２の例の半導体装置の作製
は、上記の作製方法と同様に、半導体チップ１１０の電
極１１５上にワイヤバンプ１３１を形成した後、更に、
ワイヤバンプ１３１上に、導電性ペーストの加熱硬化処
理等を経て、導電性ペースト硬化物１３５を、突起状に
形成し、ワイヤバンプ１３１と導電性ペースト１３５と
を合せて接続部１３０（図５（ｂ）のワイヤバンプ１３
１に相当）とする。導電性ペースト硬化物１３５の形成
方法としては、例えば、銀ペーストを均一な厚さに（５
０μｍ程度）にスキージーした面に、ワイヤバンプ１３
１形成済のウエハをワイヤバンプ先端が銀ペースト面に
接触するようにし、その後、引き上げて先端が尖った銀
ペースト突起を形成し加熱、硬化する方法が挙げられる
が、これに限定はされない。そして、上記の作製方法と
同様に、絶縁層１４０を接続部１３０を覆うように配設
した後、研磨して絶縁層を所定の厚さに薄くし、接続部
を露出する。この場合は、導電性ペースト硬化物１３５
の平坦面が露出する。以下は、上記作製方法と同様の各
処理を施し、図２に示す第２の例の半導体装置をえるこ
とができる。
【００２３】図３に示す第３の例の半導体装置の作製
は、第２の例の半導体装置を作製した後、更に、半導体
チップの、電極形成側の面と対向する面にも絶縁層１４
５を形成することによって得ることができる。絶縁層１
４５の形成は絶縁層１４０の形成と同様に行なうことが
できる。
【００２４】図４に示す第４の例の半導体装置の作製
は、上記の作製方法と同様に、半導体チップ１１０の電
極１１５上にワイヤバンプ１３１を形成せず、電極１１
５側から、無電解Ｎｉめっき層、無電解金めっき層から
なる２層、またはスパッタ法により形成されたＴｉ、Ｐ
ｄから成る２層、等のメタル層１３３を下地メタル層と
して形成した後、更に、その上に導電性ペースト硬化物
１３５を、メタルマスク印刷法による導電性ペースト塗
布、及び加熱硬化処理等を経て、突起状に形成し、これ
らを合せて接続部１３０とする。以下の工程は、第２の
例の半導体装置の作製の場合と同様に行なうことができ
る。
【００２５】
【実施例】（実施例１）実施例１は、図１に示す第１の
例の半導体装置を、図５、図６に示す工程にて作製した
ものである。図５、図６に基づいて説明する。ウエハプ
ロセスを終えたウエハの各半導体チップ（図５（ａ）に
相当）に対し、電極１１５上に、３０μｍφの太さのＡ
ｕワイヤにて、２３０℃にてボンデインングし、高さ約
１００μｍにワイヤバンプ１３１を形成した。（図５
（ｂ））次いで、１００μｍ厚のエポキシ系絶縁材料
（味素株式会社製、ＡＢＦ−ＳＨ）を、真空ラミネート
し、更に、１７０℃で１時間熱処理して硬化し、絶縁層
１４０を形成した。（図５（ｃ）） 本実施例では、ラミネートにより、ワイヤバンプ１３１
が絶縁材料層に突き刺さった状態で、且つ、絶縁層１４
０がワイヤバンプ１３１を覆っている。次いで、研磨機
により、絶縁層１４０面を研磨し、９０μｍの厚さまで
薄くし、ワイヤバンプ１３１先端を平坦な状態で、露出
させた。（図５（ｄ）） 次いで、絶縁層１４０の表面部を、過マンガン酸カリウ
ム溶液に浸漬して、粗化し、水洗後、以下の条件で無電
解ニッケルめっきを施し、絶縁層１４０表面を覆うよう
に、０. ５μｍの厚さに無電解めっき層１５１を形成し
た。（図５（ｅ）） ＜無電解ニッケルめっき＞ センシタイジング；Ｓ−１０Ｘ（上村工業製） 3分 アクチベーティング；Ａ−１０Ｘ（上村工業製） 3分 無電解めっき；ＮＰＲ−４（上村工業製） １分
【００２６】次いで、無電解めっき層１５１上に、東京
応化製のレジストＰＭＥＲ−ＡＲ９００を、バーコータ
により１２μｍの厚み（プリベーク後）に塗布形成し、
露光現像を行い、配線の形状に合せた開口を有するレジ
ストを形成した（図示していない）後、無電解めっき層
１５１上に、開口から露出した無電解めっき層１４０上
に、以下のように、電解ニッケルめっき、電解銅めっ
き、電解無光沢ニッケルめっき、電解金めっきを順に行
ない、それぞれ、１μｍ、８μｍ、 1μｍ、０.1 μｍ
の厚さに形成し、配線の主層となる電解めっき層１５
２、及びバリアメタル層となる電解めっき層１５３を電
解めっき形成した。ここでは、８μ厚の銅めっき層が配
線の主層で電解めっき層１５２に当たり、その上のニッ
ケルめっき層、金めっき層がバリアメタル層となる電解
めっき層１５３に当たる。尚、銅めっき層下のニッケル
めっき層は、Ａｕからなるワイヤバンプ１３１と銅めっ
き層が合金化することを防ぐための層である。 ＜電解ニッケルめっき＞ 硫酸ニッケル（６水塩） ３００ｇ／ｌ 塩化ニッケル（６水塩） ４５ｇ／ｌ ほう酸 ４０ｇ／ｌ ＰＣニッケル Ａ−１ １０ｍｌ／ｌ Ａ−２ １ｍｌ／ｌ 温度 ５０℃ 電流密度 １Ａ／ｄｍ2 時間 １分 ＜電解銅めっき＞ 硫酸銅（５水塩） ７０ｇ／ｌ 硫酸 ２００ｇ／ｌ 塩酸 ０. ５ｍｌ／ｌ スパースロー２０００ 光沢剤 １０ｍｌ／ｌ スパースロー２０００ 補正剤 ５ｍｌ／ｌ 温度 ２０℃ 電流密度 ４Ａ／ｄｍ2 時間 １２分 ＜電解無光沢ニッケルめっき＞ ＷＨＮめっき液（日本高純度化学社製） 温度 ５０℃ 電流密度 １Ａ／ｄｍ2 時間 １分 ＜電解金めっき＞ テンペレジスト Ｋ−９１Ｓ（日本高純度化学社製） 温度 ６０℃ 電流密度 ０. ４Ａ／ｄｍ2 時間 １分
【００２７】次いで、レジストをアセトンにて剥離した
（図６（ｆ））後、配線部を損傷しないように露出した
無電解めっき層１５１を、ニムデンリップＣ−１１にて
ソフトエッチングして剥離除去した。（図６（ｇ）） 更に、触媒を除去するために、マコー株式会社製のウエ
ットブラスト加工装置で、アルミナ砥材＃１０００（平
均粒径１１. ５μｍ）、砥材濃度２０％、ポンプ圧０.
５ｋｇ／ｃｍ2 、処理速度１０ｍ／ｍｉｎの条件下でウ
エットブラスト処理を行った。
【００２８】次いで、洗浄処理を施した後、スクリーン
印刷により、配線１５０を覆うように、絶縁層１４０全
面に、感光性ソルダーレジスト（日立化成社製、ＢＬ−
９７００）を形成し、乾燥後厚さ１５μ厚とし、更に、
所定のパタン版を用い、現像して、配線１５０の外部端
子形成領域に開口を有するソルダーレジスト層１６０を
形成した。（図６（ｈ）） 次いで、配線部１５０の外部端子形成領域である、ソル
ダーレジスト層１６０の開口部に半田ボールを搭載、リ
フローし、半田ボール１７０を形成した。（図６
（ｉ）） 次いで、切断分離して、各半導体チップ毎に、外部端子
が再配置された個別の半導体装置を得た。このようにし
て、図１に示す半導体装置を得た。
【００２９】（実施例２）実施例２は、図２に示す半導
体装置を形成したもので、実施例１と同様にして、半導
体チップ１１０の電極１１５上にワイヤバンプ１３１
を、１００μｍの高さに形成し、更に、銀ペーストを均
一な厚さに（５０μｍ厚）にスキージーした面に、ワイ
ヤバンプ１３１形成済のウエハをワイヤバンプ先端が銀
ペースト面に接触するようにし、その後、引き上げて先
端が尖った銀ペースト突起を形成し加熱、硬化し、銀ペ
ースト硬化物からなる導電性ペースト硬化物部１３５を
形成し、ワイヤバンプ１３１上にワイヤバンプ１３１と
合せた高さを、乾燥後約１５０μｍとした。（図７） この後、ワイヤバンプ１３１、導電性ペースト硬化物部
１３５を覆うように、トランスファーモールドにより、
シリカフィラー入りのエポキシ樹脂で絶縁層１８０μｍ
厚に形成した。この後、実施例１と同様の処理を行い、
図２に示す半導体装置を得た。但し、研磨後の厚さは１
３０μｍとした。
【００３０】（実施例３）実施例３は、図３に示す半導
体装置を形成したもので、実施例２の半導体装置作製に
おいて、ワイヤバンプ１３１上に、導電ペースト硬化部
１３５を形成し、ワイヤバンプ１３１と合せた高さを乾
燥後１５０μｍとした後、トランスファーモールド法に
より、シリカフィラー入りのエポキシ樹脂で、ウエハの
電極形成側の面に絶縁層１４０を１８０μｍ厚に、また
反対側の面に絶縁層１４５を１３０μｍ厚に形成した。
その後、実施例１と同様の処理を行い、図３に示す半導
体装置を得た。
【００３１】（実施例４）実施例４は、図４に示す半導
体装置を形成したものである。先ず、電極部１１５のパ
ッシベーション層開口が完了したウエハに対し亜鉛置換
処理を施し、Ａｌ電極１１５表面にジンケート薄膜を形
成した後、その上に無電解Ｎｉめっき、無電解Ａｕめっ
きを、それぞれ、３μｍ厚、０. １μｍ厚に、順に施し
た。次いで、導電ペースト材として、旭化成工業株式会
社製のＧＰ９１３を用い、マタルマスクを用いた印刷法
により、導電性ペースト突起を形成し、これを、１８０
℃、１時間加熱し、高さ１５０μｍに形成した。（図
８） この後、実施例２と同様の処理を行い、図４に示す半導
体装置を得た。但し、研磨後の厚さは１３０μｍとし
た。尚、無電解Ｎｉめっきは実施例１と同様の薬液を用
いて行なった。また、無電解Ａｕめっきは以下のように
して行なった。 ＜無電解Ａｕめっき＞ レクトロレスＡｕ（ＥＥＪＡ社製） ８０℃、５分
【００３２】
【発明の効果】本発明は、上記のように、基板に実装さ
れた状態での温度変化によるＳｉチップクラックを生じ
にくい構造の、更には、反りが発生しにくく、実装歩留
まりの良い構造の、半導体チップの電極形成側の面に、
外部端子を再配置した半導体装置の提供を可能とした。
同時に、そのような半導体装置の作製方法の提供を可能
とした。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施の形態の第１の例の
一部断面図
【図２】本発明の半導体装置の実施の形態の第２の例の
一部断面図
【図３】本発明の半導体装置の実施の形態の第３の例の
一部断面図
【図４】本発明の半導体装置の実施の形態の第４の例の
一部断面図
【図５】図１に示す第１の例の半導体装置の作製の一部
工程図
【図６】図１に示す本発明の半導体装置の実施の形態の
第１の例の図４に続く工程を示した工程断面図
【図７】図２に示す第２の例の半導体を作製する際に導
電性ペーストをワイヤバンプへに形成した図
【図８】図４に示す第４の例の半導体を作製する際に導
電性ペースト硬化部を形成した図
【図９】従来のウエハレベルＣＳＰの一部断面図
【符号の説明】
１１０ 半導体チップ １１５ 電極（端子とも言う） １２０ パッシベーション層 １３０ 接続部 １３１ ワイヤバンプ １３３ メタル層 １３５ 導電性ペースト硬化物 １４０、１４５ 絶縁層 １５０ 配線（配線部とも言う） １５１ 無電解めっき層 １５２ 電解めっき層（配線の主層） １５３ 電解めっき層（バリアメタル層） １６０ ソルダーレジスト層 １７０ 半田ボール（半田バンプ））

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの電極形成側の面上に配設
    された絶縁層上に配線を形成した半導体装置であって、
    絶縁層上に形成された配線と半導体チップの電極とは、
    半導体チップの電極上に設けられた接続部を介して電気
    的に接続されていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１において、接続部が、ワイヤバ
    ンプであることを特徴とする半導体装置。
  3. 【請求項３】 請求項１において、接続部が、半導体チ
    ップの電極上に設けられたワイヤバンプと、ワイヤバン
    プ上に更に設けられた導電性ペースト硬化物から成るこ
    とを特徴とする半導体装置。
  4. 【請求項４】 請求項１において、接続部が、半導体チ
    ップの電極上に設けられたメタル層と、メタル層上に設
    けられた導電性ペースト硬化物からなることを特徴とす
    る半導体装置。
  5. 【請求項５】 請求項１ないし４において、絶縁層上に
    形成された配線を覆うソルダーレジスト層を設け、ソル
    ダーレジスト層の開口した外部端子形成領域に半田ボー
    ルからなる外部端子を形成していることを特徴とする半
    導体装置。
  6. 【請求項６】 請求項１ないし５において、半導体チッ
    プの、電極形成側の面と対向する面にも絶縁層が形成さ
    れていることを特徴とする半導体装置。
  7. 【請求項７】 半導体チップの電極形成側の面上に配設
    された絶縁層上に配線を形成した半導体装置で、絶縁層
    上に形成された配線と半導体チップの電極とは、半導体
    チップの電極上に設けられた接続部を介して、電気的に
    接続されている半導体装置を作製する、半導体装置の作
    製方法であって、ウエハプロセスを完了後、ウエハ状態
    のまま、順に、（ａ）各半導体チップの電極上にワイヤ
    ボンディングによりワイヤバンプを形成し、更に必要に
    応じ、ワイヤバンプ上に導電性ペースト硬化物を配設す
    るか、あるいは、各半導体チップの電極上に無電界めっ
    き又はスパッタ法等によりメタル層を形成し、この上に
    導電性ペースト硬化物を配設し、絶縁層上に形成された
    配線と半導体チップの電極との接続部を形成する接続部
    形成工程と、（ｂ）接続部を覆う厚さで、電極形成側の
    面上に絶縁層を配設する絶縁層形成工程と、（ｃ）接続
    部を露出するように、絶縁層を研磨して薄くする絶縁層
    研磨工程と、（ｄ）接続部を含み、絶縁層面上に、無電
    解めっきを行い無電解めっき層（シードメタル層とも言
    う）を形成する無電解めっき層形成工程と、（ｅ）無電
    解めっき層を給電層として、無電解めっき層上に、配線
    形成領域のみに選択的に電解めっきを施し、配線部を形
    成する電解めっき工程と、（ｆ）配線部領域以外の無電
    解めっき層をエッチング除去するエッチング工程と、
    （ｇ）絶縁層上に形成された配線部を覆うようにソルダ
    ーレジスト層を設けた後、外部端子形成領域を開口す
    る、ソルダーレジスト層形成工程と、（ｈ）ソルダーレ
    ジスト層の開口した外部端子形成領域に半田ボールを形
    成して、外部端子とする、半田ボール形成工程とを行っ
    た後、個別の半導体装置に切り出す切断工程を行うこと
    を特徴とする半導体装置の作製方法。
  8. 【請求項８】 請求項７における、電解めっき工程は、
    無電解めっき層上に所定形状のレジスト像を形成し、こ
    れを耐めっきマスクとして、選択めっきを行なうもので
    あることを特徴とする半導体装置の作製方法。
  9. 【請求項９】 請求項８において、無電解めっき層上の
    所定形状のレジスト像除去した後、配線部を損なわない
    ように、露出した無電解めっき層をソフトエッチングに
    より、除去することを特徴とする半導体装置の作製方
    法。
  10. 【請求項１０】 請求項７ないし９において、絶縁層研
    磨工程後、絶縁層面を粗化する粗面化処理を行なった
    後、無電解めっき層形成工程を行なうことを特徴とする
    半導体装置の作製方法。
  11. 【請求項１１】 請求項７ないし１０において、スクリ
    ーン印刷法により、配線部を覆うように感光性のソルダ
    ーレジストを設け、該感光性のソルダーレジストの所定
    の領域のみを露光して、更に現像して、外部端子形成領
    域を開口するものであることを特徴とする半導体装置の
    作製方法。
JP2000233939A 2000-08-02 2000-08-02 半導体装置及びその作製方法 Withdrawn JP2002050716A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000233939A JP2002050716A (ja) 2000-08-02 2000-08-02 半導体装置及びその作製方法
US09/917,854 US6808962B2 (en) 2000-08-02 2001-07-31 Semiconductor device and method for fabricating the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000233939A JP2002050716A (ja) 2000-08-02 2000-08-02 半導体装置及びその作製方法

Publications (1)

Publication Number Publication Date
JP2002050716A true JP2002050716A (ja) 2002-02-15

Family

ID=18726385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000233939A Withdrawn JP2002050716A (ja) 2000-08-02 2000-08-02 半導体装置及びその作製方法

Country Status (2)

Country Link
US (1) US6808962B2 (ja)
JP (1) JP2002050716A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124077A (ja) * 2006-11-08 2008-05-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2008251794A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
JP2009004544A (ja) * 2007-06-21 2009-01-08 Shinko Electric Ind Co Ltd 電子装置の製造方法及び電子装置
KR101238973B1 (ko) 2010-07-28 2013-03-04 가부시끼가이샤 도시바 반도체 장치 및 배선 설계 방법
KR20150075385A (ko) * 2013-12-25 2015-07-03 니치아 카가쿠 고교 가부시키가이샤 발광 장치
JP2019012864A (ja) * 2013-12-25 2019-01-24 日亜化学工業株式会社 発光装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US20050110161A1 (en) * 2003-10-07 2005-05-26 Hiroyuki Naito Method for mounting semiconductor chip and semiconductor chip-mounted board
JP4168984B2 (ja) * 2004-06-28 2008-10-22 セイコーエプソン株式会社 配線基板の形成方法
KR100605314B1 (ko) * 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
KR100596452B1 (ko) * 2005-03-22 2006-07-04 삼성전자주식회사 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법
DE102005052421A1 (de) * 2005-11-03 2007-05-16 Schott Ag Verfahren zur Herstellung von Abdeckgläsern für strahlungsempfindliche Sensoren und Vorrichtung zur Durchführung des Verfahrens
JP4428337B2 (ja) * 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP2008108849A (ja) * 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5080067B2 (ja) * 2006-11-24 2012-11-21 新光電気工業株式会社 半導体装置の製造方法
US7915737B2 (en) * 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
JP4121542B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置の製造方法
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
JP4828515B2 (ja) * 2007-12-27 2011-11-30 新光電気工業株式会社 半導体装置の製造方法
US8232655B2 (en) * 2008-01-03 2012-07-31 International Business Machines Corporation Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
JP5337404B2 (ja) * 2008-05-21 2013-11-06 ローム株式会社 半導体装置および半導体装置の製造方法
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9263839B2 (en) * 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9041215B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
US10074625B2 (en) * 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP3663786B2 (ja) * 1996-10-14 2005-06-22 ヤマハ株式会社 半導体チップの実装方法と実装構造
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
KR100499306B1 (ko) * 1997-01-23 2005-11-22 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
KR100563585B1 (ko) * 1997-03-10 2006-03-22 세이코 엡슨 가부시키가이샤 전자 부품과 반도체 장치 및 이들의 제조 방법과 이들을실장한 회로 기판 및 이 회로 기판을 가지는 전자 기기
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JP3416545B2 (ja) * 1998-12-10 2003-06-16 三洋電機株式会社 チップサイズパッケージ及びその製造方法
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP3530761B2 (ja) * 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
US6329288B1 (en) * 1999-01-25 2001-12-11 Sanyo Eelctric Co., Ltd. Semiconductor device and manufacturing method thereof
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP2001085470A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3585796B2 (ja) * 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US6403460B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350633B1 (en) * 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
TW471067B (en) * 2000-08-31 2002-01-01 Advanced Semiconductor Eng Integrated circuit package board which integrates de-coupled capacitor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124077A (ja) * 2006-11-08 2008-05-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2008251794A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
JP2009004544A (ja) * 2007-06-21 2009-01-08 Shinko Electric Ind Co Ltd 電子装置の製造方法及び電子装置
KR101238973B1 (ko) 2010-07-28 2013-03-04 가부시끼가이샤 도시바 반도체 장치 및 배선 설계 방법
KR20150075385A (ko) * 2013-12-25 2015-07-03 니치아 카가쿠 고교 가부시키가이샤 발광 장치
JP2015144263A (ja) * 2013-12-25 2015-08-06 日亜化学工業株式会社 発光装置
JP2019012864A (ja) * 2013-12-25 2019-01-24 日亜化学工業株式会社 発光装置
US10297737B2 (en) 2013-12-25 2019-05-21 Nichia Corporation Method of manufacturing light emitting device with exposed wire end portions
KR102267394B1 (ko) 2013-12-25 2021-06-21 니치아 카가쿠 고교 가부시키가이샤 발광 장치

Also Published As

Publication number Publication date
US6808962B2 (en) 2004-10-26
US20020175409A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
JP2002050716A (ja) 半導体装置及びその作製方法
JP3548082B2 (ja) 半導体装置及びその製造方法
JP4522574B2 (ja) 半導体装置の作製方法
JP3859403B2 (ja) 半導体装置及びその製造方法
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
TW200402860A (en) Semiconductor device and its manufacturing method, electronic device and its manufacturing method
JP2001230369A (ja) 半導体装置およびその製造方法
JP2000228420A (ja) 半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2004281491A (ja) 半導体装置及びその製造方法
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
US20020190377A1 (en) Circuit device and method for fabricating the same
JP2001127095A (ja) 半導体装置及びその製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP4480108B2 (ja) 半導体装置の作製方法
US6883231B2 (en) Method for fabricating a circuit device
JP4352294B2 (ja) 半導体装置の製造方法
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP2003017531A (ja) 半導体装置
US20040089946A1 (en) Chip size semiconductor package structure
JP4215571B2 (ja) 半導体装置の製造方法
JP3171477B2 (ja) 半導体装置
JP4638614B2 (ja) 半導体装置の作製方法
JP4393343B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002