[go: up one dir, main page]

JP2001320038A - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JP2001320038A
JP2001320038A JP2000136116A JP2000136116A JP2001320038A JP 2001320038 A JP2001320038 A JP 2001320038A JP 2000136116 A JP2000136116 A JP 2000136116A JP 2000136116 A JP2000136116 A JP 2000136116A JP 2001320038 A JP2001320038 A JP 2001320038A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
electrode
signal
carrier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000136116A
Other languages
Japanese (ja)
Inventor
Isao Kobayashi
功 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000136116A priority Critical patent/JP2001320038A/en
Publication of JP2001320038A publication Critical patent/JP2001320038A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion device in which an overlapping area of an electrode of a transistor and a gate electrode is reduced without reducing the channel length of the transistor. SOLUTION: In this photoelectric conversion device, a plurality of photoelectric conversion cells are formed in two-dimensional arrangement in the XY direction, switching elements of the cells are connected every line with driving lines in the X direction, the driving lines are driven sequentially, signal charge is transferred to a signal line in the Y direction, and a signal is led out sequentially. The switching elements are constituted of transistors. The length (channel length) between the source electrode of the transistor and a channel part is different from the channel length between the drain electrode and the channel part. The channel length of the electrode connected with the signal line is constituted to be shorter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光電変換装置に係
わり、特に、大面積プロセスを用いて、基板上にXY方
向に二次元的な配列で、光電変換セルを形成した光電変
換装置、例えば、ファクシミリ、デジタル複写機、X線
撮像装置などの、等倍読み取りを行う光電変換装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device, and more particularly, to a photoelectric conversion device in which photoelectric conversion cells are formed in a two-dimensional array in the XY directions on a substrate by using a large area process. The present invention relates to a photoelectric conversion device such as a facsimile, a facsimile, a digital copying machine, an X-ray imaging device, etc., which performs a 1: 1 reading.

【0002】[0002]

【従来の技術】従来、ファクシミリ、デジタル複写機、
X線撮像装置などの画像読取り系としては、縮小光学系
か、CCD型センサを用いた読取り系が、主として用い
られていたが、近年、水素化アモルファスシリコン(以
下、「a−Si」と称す)に代表される光電変換半導体
材料の開発により、光電変換素子セルおよび信号処理部
を、大面積の基板に形成し、被読取り媒体を等倍読取り
光学系で読取る、所謂、密着型センサを用いた装置の開
発がめざましい。
2. Description of the Related Art Conventionally, facsimile machines, digital copiers,
As an image reading system such as an X-ray imaging device, a reduction optical system or a reading system using a CCD sensor has been mainly used. In recent years, hydrogenated amorphous silicon (hereinafter referred to as “a-Si”) has been used. With the development of the photoelectric conversion semiconductor material represented by), a so-called contact type sensor is used in which a photoelectric conversion element cell and a signal processing unit are formed on a large-area substrate, and a medium to be read is read by an optical system for reading the same size. The development of the equipment was remarkable.

【0003】特に、a−Siは、光電変換半導体材料と
してだけでなく、薄膜電界効果型トランジスタ(以下、
「トランジスタ」と称する。)としても用いることがで
きるので、光電変換素子を構成する光電変換半導体層
と、スイッチ素子を構成するトランジスタの半導体層と
を、同時に基板上に形成することができる利点を有して
いる。
In particular, a-Si is used not only as a photoelectric conversion semiconductor material but also as a thin film field effect transistor (hereinafter, referred to as a thin film field effect transistor).
It is referred to as a “transistor”. ) Has the advantage that the photoelectric conversion semiconductor layer forming the photoelectric conversion element and the semiconductor layer of the transistor forming the switching element can be simultaneously formed on the substrate.

【0004】[0004]

【発明が解決しようとする課題】しかし、大面積の光電
変換装置に対する特性的なスペックは、年々、厳しくな
っており、特に、X線撮像装置などの等倍読取りを行
う、光電変換素子をXY方向の二次元的な配列で基板上
に設けた光電変換装置においては、人体に影響のあるX
線を、少しでも減らして、より精度の高いデータを得る
ことが要求されている。
However, the characteristic specifications for a large-area photoelectric conversion device have become stricter year by year. In a photoelectric conversion device provided on a substrate in a two-dimensional array of directions, X
It is required to reduce the number of lines as much as possible to obtain more accurate data.

【0005】このような要求を受けて、光電変換素子の
信号出力を少しでも大きくするために、信号線が持つ浮
遊容量を減らすことが考えられる。しかし、この浮遊容
量は、通常、トランジスタの電極とゲート電極との重な
り部、および、信号線とゲート配線の交差部で生成され
る。これは装置のS/N比にも影響を与える。この点に
ついては、本発明者が先に提唱した光電変換装置に関
し、図5〜図9を参照して具体的に説明する。
In response to such a demand, it is conceivable to reduce the stray capacitance of the signal line in order to increase the signal output of the photoelectric conversion element even slightly. However, this stray capacitance is usually generated at an overlapping portion between an electrode of a transistor and a gate electrode and at an intersection of a signal line and a gate wiring. This also affects the S / N ratio of the device. This point will be specifically described with reference to FIGS. 5 to 9 regarding the photoelectric conversion device proposed earlier by the present inventors.

【0006】図5および図6において、光電変換セル
は、ガラス基板7上の光電変換素子(以下、センサと称
す)8とスイッチ素子としての電解効果トランジスタ
(以下、TFTと称す)9とで構成されている。そし
て、この光電変換セルは、そのセンサ8およびTFT9
を、アモルファスシリコン薄膜プロセスで、同時に形成
されている。なお、前記センサ8はMIS型センサであ
る。
In FIG. 5 and FIG. 6, a photoelectric conversion cell comprises a photoelectric conversion element (hereinafter, referred to as a sensor) 8 on a glass substrate 7 and a field effect transistor (hereinafter, referred to as a TFT) 9 as a switching element. Have been. The photoelectric conversion cell is connected to the sensor 8 and the TFT 9.
Are simultaneously formed by an amorphous silicon thin film process. The sensor 8 is a MIS type sensor.

【0007】センサ8およびTFT9は、ガラス基板7
上に、下メタル層10、絶縁層11、半導体層12、n
+ 薄膜13、上メタル層14、および、アモルファスシ
リコン窒化膜またはポリイミドなどの保護層(図示せ
ず)を、所望のパターンで、順次成膜することにより形
成される。
The sensor 8 and the TFT 9 are connected to the glass substrate 7
On top, a lower metal layer 10, an insulating layer 11, a semiconductor layer 12, and n
+ It is formed by sequentially forming a thin film 13, an upper metal layer 14, and a protective layer (not shown) such as an amorphous silicon nitride film or polyimide in a desired pattern.

【0008】図7は、図5の光電変換セルの等価回路で
ある。図7に示すように、この光電変換セルは、センサ
8に入射する光の光量に応じて電荷を発生し、その電荷
を、TFT9の駆動で、読取り装置(図示せず)に転送
する。図8では、図5に示した光電変換セルを、例え
ば、図示のように、XY方向に関して3×3個の配列で
構成した回路が示されている。ここで、S11〜S33
は前述のセンサ8に対応しており、下部電極側をG、上
部電極側をDで示している。また、C11〜C33は蓄
積用コンデンサであり、S11〜S33のセンサが、そ
れ自体でコンデンサの働きをするために、等価回路上で
示している。
FIG. 7 is an equivalent circuit of the photoelectric conversion cell of FIG. As shown in FIG. 7, the photoelectric conversion cell generates an electric charge according to the amount of light incident on the sensor 8 and transfers the electric charge to a reading device (not shown) by driving the TFT 9. FIG. 8 illustrates a circuit in which the photoelectric conversion cells illustrated in FIG. 5 are configured in, for example, a 3 × 3 array in the XY directions as illustrated. Here, S11 to S33
Corresponds to the sensor 8 described above, and the lower electrode side is denoted by G, and the upper electrode side is denoted by D. In addition, C11 to C33 are storage capacitors, which are shown on an equivalent circuit because the sensors of S11 to S33 function as capacitors by themselves.

【0009】また、図8において、T11〜T33は転
送用トランジスタであり、また、符号Vsは読出し用電
源、Vgはリフレッシュ用電源であり、それぞれ、スイ
ッチSWs、SWgを介して、全てのセンサS11〜S
33のD電極に接続されている。そして、スイッチSW
sはインバータを介して、また、スイッチSWg は直接
に、リフレッシュ制御回路RFに接続されており、リフ
レッシュ期間には、スイッチSWg がオンするように制
御されている。
In FIG. 8, T11 to T33 are transfer transistors, Vs is a read power supply, Vg is a refresh power supply, and all the sensors S11 are connected via switches SWs and SWg. ~ S
33 are connected to the D electrode. And the switch SW
s is connected via an inverter, and the switch SWg is directly connected to the refresh control circuit RF, and the switch SWg is controlled to be turned on during the refresh period.

【0010】ここに提案した光電変換装置は、計9個の
画素(光電変換セル)を、例えば、図面上、列方向(縦
方向)に3つのブロックに分け、1ブロックあたり3画
素の出力を、同時に信号配線SIGを通して検出用集積
回路ICに転送し、検出用集積回路ICによって順次出
力に変換させる(Vout)。ここでは、1ブロック内
の3画素を横方向に配置し、3ブロックを、順に縦方向
に配置することにより、各画素をXY方向の二次元的な
配列としている。
The photoelectric conversion device proposed here divides a total of nine pixels (photoelectric conversion cells) into, for example, three blocks in the column direction (vertical direction) in the drawing and outputs three pixels per block. At the same time, the signal is transferred to the detection integrated circuit IC through the signal wiring SIG, and is sequentially converted into an output by the detection integrated circuit IC (Vout). Here, three pixels in one block are arranged in the horizontal direction, and three blocks are sequentially arranged in the vertical direction, so that each pixel is arranged in a two-dimensional array in the XY directions.

【0011】また、この光電変換装置をX線撮像装置に
用いる場合、画素上部には、ヨウ化セシウムなどの蛍光
体CsIが形成される。そして、上方よりX線(X−r
ay)が入射すると、蛍光体CsIが発光し、この光が
光電変換セルのセンサに入射される。
When this photoelectric conversion device is used in an X-ray imaging device, a phosphor CsI such as cesium iodide is formed above the pixel. Then, from above, X-rays (Xr
When ay) enters, the phosphor CsI emits light, and this light enters the sensor of the photoelectric conversion cell.

【0012】図9は、図8の動作を示すタイミングチャ
ートである。次に、図8および図9を用いて、先に提案
した、上述の光電変換装置の動作について説明する。は
じめに、シフトレジスタSR1、SR2により、制御配
線g1〜g3、s1〜s2に電圧Hiが印加される。
FIG. 9 is a timing chart showing the operation of FIG. Next, the operation of the above-described photoelectric conversion device proposed above will be described with reference to FIGS. 8 and 9. First, a voltage Hi is applied to the control lines g1 to g3 and s1 to s2 by the shift registers SR1 and SR2.

【0013】すると、転送用トランジスタT11〜T3
3とスイッチM1〜M3とがオンされて、導電状態とな
る。そして、全センサS11〜S33のG電極は、GN
D電位になる(積分検出器Ampの入力端子は、GND
電位に設計されている)。同時に、リフレッシュ制御回
路RFが電圧Hiを出力し、スイッチSWgをオンし、
これによって、全センサS11〜S33のD電極は、リ
フレッシュ用電源Vgにより正電位になる。
Then, the transfer transistors T11 to T3
3 and the switches M1 to M3 are turned on to be in a conductive state. The G electrodes of all the sensors S11 to S33 are GN
D potential (the input terminal of the integration detector Amp is GND
Designed to potential). At the same time, the refresh control circuit RF outputs the voltage Hi, turns on the switch SWg,
As a result, the D electrodes of all the sensors S11 to S33 become positive potential by the refresh power supply Vg.

【0014】これにより、全センサS11〜S33は、
リフレッシュモードになり、リフレッシュされる。つぎ
に、リフレッシュ制御回路RFが信号Loを出力し、ス
イッチSWsがオンし、全センサS11〜S33のD電
極は、読取り用電源Vsにより、更に高い正電位にな
る。
Thus, all the sensors S11 to S33 are
It enters the refresh mode and is refreshed. Next, the refresh control circuit RF outputs the signal Lo, the switches SWs are turned on, and the D electrodes of all the sensors S11 to S33 are set to a higher positive potential by the reading power supply Vs.

【0015】すると、全センサS11〜S33は、光電
変換モードになり、同時にコンデンサC11〜C33が
初期化される。この状態で、シフトレジスタSR1およ
びSR2により、制御配線g1〜g3、s1〜s2に信
号Loが印加される。そして、転送用トランジスタT1
1〜T33のスイッチM1〜M3がオフし、全センサS
11〜S33のG電極は、直流的にはオープンになる
が、コンデンサC11〜C33によって、その電位を保
持する。
Then, all the sensors S11 to S33 enter the photoelectric conversion mode, and at the same time, the capacitors C11 to C33 are initialized. In this state, the signal Lo is applied to the control lines g1 to g3 and s1 to s2 by the shift registers SR1 and SR2. Then, the transfer transistor T1
The switches M1 to M3 of 1 to T33 are turned off, and all the sensors S
The G electrodes 11 to S33 are DC open, but their potential is held by the capacitors C11 to C33.

【0016】しかし、この時点では、X線は入射されて
いないため、全センサS11〜S33には光が入射され
ないので、電流は流れない。この状態で、X線がパルス
的に出射されて、人体などの被写体を通過し、蛍光体C
sIに入射すると、蛍光体が発光し、この光がそれぞれ
のセンサS11〜S33に入射する。
However, at this time, since no X-rays are incident, no light is incident on all the sensors S11 to S33, and no current flows. In this state, X-rays are emitted in a pulsed manner, pass through a subject such as a human body, and emit phosphors C.
When the light enters sI, the phosphor emits light, and this light enters each of the sensors S11 to S33.

【0017】この光には、人体などの内部構造の情報が
含まれている。この光により流れた光電流は、電荷とし
て、それぞれのコンデンサC11〜C33に蓄積され、
X線の入射終了後も保持される。
This light contains information on the internal structure of the human body and the like. The photocurrent flowing by this light is accumulated as a charge in each of the capacitors C11 to C33,
It is retained even after the end of X-ray incidence.

【0018】つぎに、シフトレジスタSR1により、制
御配線g1に電圧Hiの制御パルスが印加される。そし
て、シフトレジスタSR2の制御配線s1〜s3への制
御パルスの印加によって、転送用トランジスタT11〜
T33のスイッチM1〜M3を通して、v1〜v3が順
次、出力される。同様に、シフトレジスタSR1、SR
2の制御により、他の光信号も順次、出力される。
Next, a control pulse of a voltage Hi is applied to the control line g1 by the shift register SR1. Then, by applying a control pulse to the control lines s1 to s3 of the shift register SR2, the transfer transistors T11 to T11 are transferred.
V1 to v3 are sequentially output through the switches M1 to M3 of T33. Similarly, shift registers SR1, SR
Under the control of 2, other optical signals are sequentially output.

【0019】これにより、人体などの内部構造の二次元
情報がv1〜v9として得られる。なお、静止画像を得
る場合は、ここまでの動作であるが、動画像を得る場合
は、ここまでの動作を繰り返すことになる。
Thus, two-dimensional information of the internal structure such as the human body is obtained as v1 to v9. The operation up to this point is performed to obtain a still image, but the operation up to this point is repeated to obtain a moving image.

【0020】この光電変換装置は、センサのD電極が共
通に接続され、この共通の配線を、スイッチSWgとス
イッチSWsを介して、リフレッシュ用電源Vgと読取
り用電源Vsの電位に制御しているため、全センサを同
時にリフレッシュモードと光電変換モードとに切り換え
ることができる。このため、複雑な制御なくして、1画
素あたり1個のトランジスタで、光出力を得ることがで
きる。
In this photoelectric conversion device, the D electrode of the sensor is commonly connected, and this common wiring is controlled to the potential of the refresh power supply Vg and the read power supply Vs via the switches SWg and SWs. Therefore, all the sensors can be simultaneously switched between the refresh mode and the photoelectric conversion mode. Therefore, an optical output can be obtained with one transistor per pixel without complicated control.

【0021】なお、ここでの光電変換装置は、9個の画
素を3×3に二次元配置し、3画素ずつ同時に、3回に
分割して転送出力したが、これに限らず、例えば、縦横
1mmあたり5×5個の画素を2000×2000個の
画素として、二次元的に配置すれば40cm×40cm
のX線検出器としての光電変換装置が得られる。
In the photoelectric conversion device, nine pixels are two-dimensionally arranged in 3 × 3, and three pixels are simultaneously transferred and output three times at a time. However, the present invention is not limited to this. If 5 × 5 pixels per 1 mm (vertical and horizontal) are set as 2000 × 2000 pixels, 40 cm × 40 cm if arranged two-dimensionally
The photoelectric conversion device as the X-ray detector of (1) is obtained.

【0022】ここで、更に、この光電変換装置のSN比
を向上するために、以下のような提案がなされた。即
ち、図8において、光電変換素子S11に蓄積された信
号電荷Qが、トランジスタ11を介して、SIG1に転
送され、更に、スイッチM1を介して、Ampで読取ら
れる場合、Voutは、ほぼ以下の式で表される。
Here, in order to further improve the SN ratio of this photoelectric conversion device, the following proposals have been made. That is, in FIG. 8, when the signal charge Q accumulated in the photoelectric conversion element S11 is transferred to the SIG1 via the transistor 11 and is read by the Amp via the switch M1, Vout is substantially equal to or less than the following. It is expressed by an equation.

【0023】Vout=Q/(ΣCgs+ΣCcross
CAmp) 図8にも示したように、Cgsはトランジスタのゲート
と信号線の重なり容量であり、CcrossはVg線と信号
線の重なり容量であり、CAmpはAmpの読出し容量
である。なお、実際には、CAmpはΣCgsおよびΣ
crossに対して無視できる程に小さいと考えられるの
で、ΣCgsおよびΣCcrossを減らすことが、信号出
力を向上し、SN比を向上させることになる。
[0023] Vout = Q / (ΣCgs + ΣC cross +
CAMP) As also shown in FIG. 8, Cgs is the overlap capacitance of the gates and signal lines of the transistors, C cross is the overlap capacitance of Vg line and the signal line, cAMP is a read capacity of Amp. Actually, CAmp is {Cgs and {
It is considered that the negligibly small with respect to C cross, reduce the ΣCgs and .SIGMA.C cross, to improve signal output, thus improving the SN ratio.

【0024】ここで、上述したような縦横1mm当た
り、5×5個の画素を、遙かに多数の2000×200
0個の画素として、二次元的に配置し、40cm×40
cmのX線検出器を作製した場合、図4に示した画素の
トランジスタは、ソースおよびドレイン電極の幅が10
μm、チャネル長が150μm、信号線幅、および、V
g線幅が10μmほどになり、一般的なアモルファスシ
リコン積層プロセスを用いて作製した場合、 ΣCgs=300pF ΣCcross=20pF となる。
Here, 5 × 5 pixels per 1 mm in height and width as described above are replaced by a much larger number of 2000 × 200 pixels.
40 pixels x 40 pixels, two-dimensionally arranged as 0 pixels
When an X-ray detector having a width of 10 cm is manufactured, the transistor of the pixel shown in FIG.
μm, channel length is 150 μm, signal line width, and V
g linewidth becomes higher 10 [mu] m, when prepared using a general amorphous silicon lamination process, the ΣCgs = 300pF ΣC cross = 20pF.

【0025】本発明は、上記事情に基づいてなされたも
ので、トランジスタの電極とゲート電極との重なり面積
を、トランジスタのチャンネル長さを減らすことなく、
小さくした光電変換装置を提供することを目的とする。
The present invention has been made based on the above circumstances, and it is possible to reduce an overlapping area between an electrode of a transistor and a gate electrode without reducing a channel length of the transistor.
It is an object to provide a small-sized photoelectric conversion device.

【0026】更に、本発明は、前記トランジスタにおい
て、信号線に信号電荷を転送する場合の、オン抵抗をも
小さくすることができる光電変換装置を提供することを
目的とする。
Still another object of the present invention is to provide a photoelectric conversion device which can reduce on-resistance when transferring signal charges to a signal line in the transistor.

【0027】[0027]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、基板上に、光電変換素子とスイッチ素子
とが接続された光電変換セルを、XY方向についての二
次元的配列で、複数個設けると共に、前記スイッチ素子
を1ライン毎にX方向の駆動線に接続しており、前記駆
動線を順次駆動し、Y方向の信号線に信号電荷を転送
し、順次、信号を取り出す光電変換装置において、前記
スイッチ素子がトランジスタで構成されており、該トラ
ンジスタのソース電極とドレイン電極との、それぞれが
チャネル部に接する長さ(チャネル長)が異なり、ま
た、前記信号線に接続されている電極のチャネル長の方
が短く構成されていることを特徴とする。
In order to solve the above-mentioned problems, the present invention provides a photoelectric conversion cell in which a photoelectric conversion element and a switch element are connected on a substrate in a two-dimensional array in the XY directions. , A plurality of the switching elements are connected to the driving lines in the X direction for each line, the driving lines are sequentially driven, the signal charges are transferred to the signal lines in the Y direction, and the signals are sequentially extracted. In the photoelectric conversion device, the switch element is formed of a transistor, and each of a source electrode and a drain electrode of the transistor has a different length (channel length) in contact with a channel portion, and is connected to the signal line. The channel length of the electrode is shorter.

【0028】この場合、本発明の実施の形態として、前
記トランジスタにおいて、前記信号線に信号電荷を転送
する際に、前記信号線側の電極の電位が前記光電変換素
子側の電極の電位より高くなるように設定されているこ
とは有効である。
In this case, as an embodiment of the present invention, in the transistor, when transferring the signal charge to the signal line, the potential of the electrode on the signal line side is higher than the potential of the electrode on the photoelectric conversion element side. It is effective to be set to be.

【0029】また、前記光電変換素子が、前記基板上
に、第一の電極層、絶縁層、光電変換半導体層、第1導
電型のキャリアの注入を阻止する半導体層、および、第
二の電極層を積層してなり、前記光電変換素子を駆動す
る光電変換手段が、前記光電変換半導体層に入射した信
号光により発生した第1導電型のキャリアを前記光電変
換半導体層に留止め、前記キャリアとは異なる第2導電
型のキャリアを前記第二の電極層に導く方向に、前記光
電変換素子に電界を与えており、前記光電変換素子をリ
フレッシュするリフレッシュ手段が、前記光電変換素子
に電界を与えて、前記第1導電型のキャリアを前記光電
変換半導体層から前記第二の電極層に導き、更に、前記
光電変換手段による光電変換動作中に前記光電変換半導
体層に蓄積された前記第1導電型のキャリア、もしく
は、前記第二の電極層に導かれた前記第2導電型のキャ
リアを検出する信号検出部を具備しているのがよい。
Further, the photoelectric conversion element comprises a first electrode layer, an insulating layer, a photoelectric conversion semiconductor layer, a semiconductor layer for preventing injection of carriers of the first conductivity type, and a second electrode on the substrate. A photoelectric conversion unit for driving the photoelectric conversion element, wherein the carrier of the first conductivity type generated by the signal light incident on the photoelectric conversion semiconductor layer is fixed to the photoelectric conversion semiconductor layer; An electric field is applied to the photoelectric conversion element in a direction to guide a carrier of a second conductivity type different from the second electrode layer to the second electrode layer, and refresh means for refreshing the photoelectric conversion element applies an electric field to the photoelectric conversion element. Giving the carrier of the first conductivity type from the photoelectric conversion semiconductor layer to the second electrode layer, and further, before the carrier is accumulated in the photoelectric conversion semiconductor layer during the photoelectric conversion operation by the photoelectric conversion means. The first conductive carrier, or, it is preferable that comprises a signal detector for detecting said second of said second conductivity type carrier guided to the electrode layer.

【0030】[0030]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0031】(実施形態1)図1は、本発明の実施形態
1に係る光電変換コアの構成を示す模式的概略平面図で
ある。なお、図5〜図9に示した構成部材と同一のもの
には、同一符号を付している。ここでの光電変換コア
は、そのスイッチ素子としてのTFT9のドレイン電極
(第1の電極)9aをコの字型とし、ソース電極(第2
の電極)9bをL字型とし、ソース電極9bをドレイン
電極9aの中間に挿入した配置にしてあり、そして、そ
の2列のチャネル部が接続されている点に特徴がある。
(Embodiment 1) FIG. 1 is a schematic plan view showing the structure of a photoelectric conversion core according to Embodiment 1 of the present invention. The same components as those shown in FIGS. 5 to 9 are denoted by the same reference numerals. The photoelectric conversion core here has a drain electrode (first electrode) 9a of a TFT 9 serving as a switch element in a U-shape, and a source electrode (second electrode).
The electrode 9b is L-shaped, the source electrode 9b is inserted in the middle of the drain electrode 9a, and the two rows of channel portions are connected.

【0032】ここで、全チャネル長は、チャネル部の幅
の中心で計算して、図5で示した場合の直線で150μ
mと同じにしているため、トランジスタとしての全長
(図において縦方向)も短くなり、結果的に、その上側
区間において、信号光を受けるセンサ8の面積も若干、
拡大できている。このように、トランジスタのドレイン
電極9aおよびソース電極9bを形成することにより、
図7の等価回路で示した電極間容量(Cgs)を約半分
にすることができる。
Here, the total channel length is calculated at the center of the width of the channel portion and is 150 μm as a straight line in the case shown in FIG.
m, the overall length (vertical direction in the figure) of the transistor is also shortened. As a result, the area of the sensor 8 receiving the signal light is slightly increased in the upper section.
It is expanding. Thus, by forming the drain electrode 9a and the source electrode 9b of the transistor,
The inter-electrode capacitance (Cgs) shown in the equivalent circuit of FIG. 7 can be reduced to about half.

【0033】よって、先述したような、縦横1mmあた
り5×5個の画素を、XY方向について、2000×2
000個の画素として二次元的に配置し、例えば、40
cm×40cmのX線検出器を作製した場合について、
本発明と先の提案とを比較すると、以下のようになる。
Therefore, as described above, 5 × 5 pixels per 1 mm in length and width are divided into 2000 × 2 pixels in the X and Y directions.
Two-dimensionally arranged as 000 pixels, for example, 40
For the case of producing an X-ray detector of cm × 40 cm,
The comparison between the present invention and the previous proposal is as follows.

【0034】即ち、図5および図6に示した画素のトラ
ンジスタでは、ソース電極およびドレイン電極の、それ
ぞれの幅が10μm、チャネル長が150μm、信号線
幅およびVg線幅が10μm程になる。従って、既に述
べたように、一般的なアモルファスシリコン積層プロセ
スを用いて作製した場合、以下の値を取る。
That is, in the transistor of the pixel shown in FIGS. 5 and 6, the width of each of the source electrode and the drain electrode is 10 μm, the channel length is 150 μm, and the signal line width and the Vg line width are about 10 μm. Therefore, as described above, the following values are obtained in the case of manufacturing using a general amorphous silicon lamination process.

【0035】ΣCgs=300pF ΣCcross=20pF これに対して、図1に示す画素の場合(本発明の場合)
は、以下の値を取る。
ΣCgs = 300 pF ΣC cross = 20 pF On the other hand, in the case of the pixel shown in FIG. 1 (in the case of the present invention)
Takes the following values:

【0036】ΣCgs=150pF ΣCcross=20pF 然るに、信号出力Vout=Q/(ΣCgs+ΣCcr
oss+CAmp)となるため、図1に示す画素のVo
utは、図5および図6に示す画素の約2倍になる。
ΣCgs = 150 pF ΣC cross = 20 pF However, the signal output Vout = Q / (ΣCgs + ΣCcr)
os + CAmp), the Vo of the pixel shown in FIG.
ut is about twice that of the pixels shown in FIGS.

【0037】なお、本発明の実施形態では、L字型のソ
ース電極9bを、コの字型のドレイン電極9aの中間に
配置している場合を挙げて説明したが、ソース電極9b
およびドレイン電極9aを櫛歯型として、これらを互い
違いになるように配置してもよい。ただし、この場合、
ドレイン電極9aの櫛歯数をソース電極9bの櫛歯数よ
り少なくとも1本、多くすることが必要である。
In the embodiment of the present invention, the case where the L-shaped source electrode 9b is arranged in the middle of the U-shaped drain electrode 9a has been described.
The drain electrode 9a may have a comb shape, and may be arranged so as to be alternated. However, in this case,
It is necessary that the number of comb teeth of the drain electrode 9a be at least one more than the number of comb teeth of the source electrode 9b.

【0038】(実施形態2)図3は、本発明の実施形態
2における光電変換装置の全体概略回路図である。な
お、図8に示した構成部材と同一のものには、同一符号
を付している。そして、図3に示す光電変換装置におい
て、その特徴的な点は、信号線SIG1〜SIG3の浮
遊容量[ΣCgs+ΣCcross+CAmp]に溜まった
電荷を、正の電位VCRESにリセットする回路と、信号出
力Voutの正と負の電位を反転する信号反転処理回路
を備えている点である。
(Embodiment 2) FIG. 3 is an overall schematic circuit diagram of a photoelectric conversion device according to Embodiment 2 of the present invention. Note that the same components as those shown in FIG. 8 are denoted by the same reference numerals. Then, in the photoelectric conversion device illustrated in FIG. 3, its characteristic feature, the charges accumulated in the stray capacitance of the signal line SIG1~SIG3 [ΣCgs + ΣC cross + CAmp ], a circuit for resetting a positive potential V CRES, signal output The point is that a signal inversion processing circuit for inverting the positive and negative potentials of Vout is provided.

【0039】ここで、VCRESは、例えば、センサS11
のG側の電位より高く設定する。即ち、センサS11に
より発生し、コンデンサC11に溜まった信号電荷を、
信号線SIG1側に転送する場合、トランジスタT11
の両電極の電位関係は、信号線側の電位の方を高くする
のである。
Here, V CRES is, for example, the sensor S11
Is set higher than the potential on the G side. That is, the signal charge generated by the sensor S11 and accumulated in the capacitor C11 is
When transferring to the signal line SIG1 side, the transistor T11
The potential relationship between the two electrodes is such that the potential on the signal line side is higher.

【0040】このように、トランジスタ転送時の電位関
係を、本発明の実施形態1の時と、その実施形態2の時
とを比べると、実施形態2の時の駆動条件の方が、トラ
ンジスタのオンしている状態での抵抗値が小さくなるの
である。
As described above, when comparing the potential relationship at the time of transistor transfer between the case of the first embodiment of the present invention and the case of the second embodiment, the driving condition of the second embodiment is more suitable for driving the transistor. The resistance value in the ON state becomes smaller.

【0041】図4は、図1および図2に示したトランジ
スタのオン抵抗を、実施形態1の時と、実施形態2の時
とについて示したものである。ここで、横軸は、それぞ
れの場合のソース電極9bとドレイン電極9aの電位差
を示している。ここで明らかな点は、実施形態2の場合
のオン抵抗が小さくなっており、同じ大きさのトランジ
スタを配置した場合、実施形態2の場合のように、信号
線側の電位を高くすることにより、短時間で信号電荷を
転送することが可能となる。
FIG. 4 shows the on-resistance of the transistor shown in FIGS. 1 and 2 for the first embodiment and the second embodiment. Here, the horizontal axis indicates the potential difference between the source electrode 9b and the drain electrode 9a in each case. What is clear here is that the on-resistance in the second embodiment is small, and when transistors of the same size are arranged, the potential on the signal line side is increased as in the second embodiment. Thus, the signal charges can be transferred in a short time.

【0042】即ち、トランジスタにより、信号線に信号
電荷を転送する場合、信号線側の電極の電位をセンサ側
の電極の電位より高くすることで、オン抵抗を小さくす
ることが可能となる。よって、静止画のみならず、動画
を高いS/N比で提供することが可能となる。
That is, when a signal charge is transferred to a signal line by a transistor, the on-resistance can be reduced by setting the potential of the electrode on the signal line side higher than the potential of the electrode on the sensor side. Therefore, not only a still image but also a moving image can be provided with a high S / N ratio.

【0043】(実施形態3)図10および図11は、本
発明の実施形態3における光電変換素子の構成図であ
る。また、図8に示す画素(光電変換素子)は、図1と
同様に、ドレイン電極(第1の電極)9aをコの字型と
し、ソース電極(第2の電極)9bをL字型とし、ソー
ス電極9bをドレイン電極9aの中間に配置し、さら
に、2列のチャネル部が円弧状に連続して接続されてい
る。
(Embodiment 3) FIGS. 10 and 11 are configuration diagrams of a photoelectric conversion element according to Embodiment 3 of the present invention. 8, the drain electrode (first electrode) 9a has a U-shape, and the source electrode (second electrode) 9b has an L-shape, as in FIG. , A source electrode 9b is arranged in the middle of the drain electrode 9a, and two rows of channel portions are continuously connected in an arc shape.

【0044】ここで、全チャネル長は、チャネル部の幅
の中心で計算しているが、図5で示した150μm長と
同じになるように、設定されているので、トランジスタ
としての全長(図面上、縦方向)も短くなり、結果的
に、その上側区間において、信号光を受けるセンサ8の
面積も若干、拡大できている。
Here, the total channel length is calculated at the center of the width of the channel portion, but is set so as to be the same as the 150 μm length shown in FIG. (Upward, vertical direction) is also shortened, and as a result, in the upper section, the area of the sensor 8 receiving the signal light can be slightly enlarged.

【0045】(実施形態4)図12は、本発明の実施形
態4についての光電変換装置の回路図である。説明を簡
単化するために、図においては、XY方向に3×3の合
計9画素で構成している場合を示す。S1−1〜S3−
3は、可視光を受光し、電気信号に変換するためのセン
サ(光電変換素子)であり、スイッチ素子T1−1〜T
3−3は、センサS1−1〜S3−3で光電変換された
信号電荷を、マトリクス信号配線M1〜M3側へ転送す
るためのものである。
(Embodiment 4) FIG. 12 is a circuit diagram of a photoelectric conversion device according to Embodiment 4 of the present invention. For simplicity of description, the figure shows a case where a total of 9 pixels of 3 × 3 in the X and Y directions is used. S1-1 to S3-
Reference numeral 3 denotes a sensor (photoelectric conversion element) for receiving visible light and converting it into an electric signal, and includes switch elements T1-1 to T1-1.
Reference numeral 3-3 is for transferring the signal charges photoelectrically converted by the sensors S1-1 to S3-3 to the matrix signal wirings M1 to M3.

【0046】このスイッチ素子は、図1、2および図1
0、11に示したような、チャネル部における櫛歯状の
ソース電極9bとドレイン電極9aとの本数が異なり、
且つ、信号線に接続されている電極の本数が少なくなっ
ている構成のトランジスタである。ここでは、G1〜G
3は、シフトレジスタ(SR1)に接続されたスイッチ
素子T1−1〜T3−3に接続されたスイッチのゲート
駆動用配線である。
This switch element is shown in FIGS.
As shown in 0 and 11, the number of the comb-shaped source electrode 9b and the number of the drain electrode 9a in the channel portion are different,
In addition, the transistor has a structure in which the number of electrodes connected to the signal line is reduced. Here, G1 to G
Reference numeral 3 denotes a gate drive wiring of the switches connected to the switch elements T1-1 to T3-3 connected to the shift register (SR1).

【0047】マトリクス信号配線M1には、スイッチ素
子の電極間容量(Cgs)の3個分の容量が転送時にお
いて付加されており、図12内では、容量素子としての
表記をしていない。他のマトリクス信号配線M2,M3
についても同様である。
To the matrix signal wiring M1, three capacitors of the inter-electrode capacitance (Cgs) of the switch element are added at the time of transfer, and are not shown as the capacitive elements in FIG. Other matrix signal lines M2, M3
The same applies to.

【0048】センサS1−1〜S3−3と、スイッチン
グ素子T1−1〜T3−3と、ゲート駆動配線G1〜G
3と、マトリクス信号配線M1〜M3とが、図12の光
電変換回路部101内に表示されており、また、図示さ
れていないが、それぞれ、1つの絶縁基板上に配置され
ている。なお、102はスイッチ素子T1−1〜T3−
3を開閉するためのシフトレジスタ(SR1)で構成さ
れる駆動用回路部である。
Sensors S1-1 to S3-3, switching elements T1-1 to T3-3, and gate drive lines G1 to G3
3 and the matrix signal wirings M1 to M3 are displayed in the photoelectric conversion circuit unit 101 in FIG. 12 and, although not shown, are each disposed on one insulating substrate. In addition, 102 is a switch element T1-1 to T3-
3 is a driving circuit unit including a shift register (SR1) for opening and closing the switching circuit 3.

【0049】また、A1〜A3は、マトリクス信号配線
M1〜M3の信号電荷を増幅し、インピーダンス変換す
るためのオペアンプであり、図12においては、電圧ホ
ロワ回路を構成したバッファーアンプとしてのみ記載し
てある。Sn1からSn3はオペアンプA1〜A3の出
力、即ち、各マトリクス信号配線M1〜M3の出力を読
出し、コンデンサCL1〜CL3へ転送する転送スイッ
チである。
A1 to A3 are operational amplifiers for amplifying the signal charges of the matrix signal wirings M1 to M3 and performing impedance conversion. In FIG. 12, only the buffer amplifiers constituting the voltage follower circuit are shown. is there. Sn1 to Sn3 are transfer switches for reading the outputs of the operational amplifiers A1 to A3, that is, the outputs of the matrix signal wirings M1 to M3, and transferring them to the capacitors CL1 to CL3.

【0050】読出しコンデンサCL1〜CL3からの信
号は、電圧ホロワ回路を構成したバッファアンプB1〜
B3を介して、読出し用スイッチSr1〜Sr3により
読出される。なお、103は読み出し用スイッチSr1
〜Sr3を切り替えるためのシフトレジスタ(SR2)
である。
The signals from the read capacitors CL1 to CL3 are supplied to buffer amplifiers B1 to B1 which constitute a voltage follower circuit.
The data is read by the read switches Sr1 to Sr3 via B3. Reference numeral 103 denotes a read switch Sr1.
To Sr3 (SR2)
It is.

【0051】さらに、CL1〜CL3の並列信号は、S
r1〜Sr3とシフトレジスタ(SR2)103により
直列変換され、最終段の電圧ホロワ回路を構成したオペ
アンプ104に入力され、A/D変換回路部105でデ
ィジタル化される。また、RES1〜RES3はマトリ
クス信号配線M1〜M3に付加された容量(3個分のC
gs)に蓄えられた信号成分をリセットするためのリセ
ット用スイッチであり、CRES端子からのパルスによ
り、あるリセット電位にリセット(図12ではGND電
位にリセット)される。
Further, the parallel signals of CL1 to CL3 are S
The signals are serially converted by r1 to Sr3 and a shift register (SR2) 103, input to an operational amplifier 104 constituting a final-stage voltage follower circuit, and digitized by an A / D conversion circuit unit 105. Further, RES1 to RES3 are capacitors (three Cs) added to the matrix signal wirings M1 to M3.
gs) is a reset switch for resetting a signal component stored in the gs), and is reset to a certain reset potential (reset to a GND potential in FIG. 12) by a pulse from the CRES terminal.

【0052】また、106は光電変換素子S1−1〜S
3−3にバイアスを与えるための電源である。読出し用
回路部107は、バッファアンプA1〜A3、転送スイ
ッチSn1〜Sn3、読出しコンデンサCL1〜CL
3、バッファアンプB1〜B3、読出し用スイッチSr
1〜Sr3、シフトレジスタSR2、最終段のオペアン
プ104、リセット用スイッチRES1〜RES3で構
成されている。
Reference numeral 106 denotes photoelectric conversion elements S1-1 to S1-1.
This is a power supply for applying a bias to 3-3. The read circuit unit 107 includes buffer amplifiers A1 to A3, transfer switches Sn1 to Sn3, read capacitors CL1 to CL
3, buffer amplifiers B1 to B3, readout switch Sr
1 to Sr3, a shift register SR2, an operational amplifier 104 at the last stage, and reset switches RES1 to RES3.

【0053】[0053]

【発明の効果】本発明は、以上説明したように、トラン
ジスタのソース電極とドレイン電極のそれぞれが、チャ
ネル部に接する長さ(チャネル長)が異なり、且つ、信
号線に接続されている電極のチャネル長の方を短くする
ことにより、信号線が持つ浮遊容量を減らし、その結
果、光電変換素子の信号出力を大きくすることが可能と
なり、SN比を大きくすることが可能となるという効果
が得られる。
As described above, according to the present invention, the source electrode and the drain electrode of the transistor have different lengths (channel lengths) in contact with the channel portions, and the electrodes connected to the signal lines have different lengths. By shortening the channel length, the stray capacitance of the signal line is reduced, and as a result, the signal output of the photoelectric conversion element can be increased, and the effect that the SN ratio can be increased can be obtained. Can be

【0054】また、トランジスタにより信号線に信号電
荷を転送する場合、信号線側の電極の電位をセンサ側の
電極の電位より高くすることにより、オン抵抗を小さく
することが可能となる。よって、静止画のみならず、動
画を高SN比で提供することが可能となる。
When signal charges are transferred to a signal line by a transistor, the on-resistance can be reduced by setting the potential of the electrode on the signal line side higher than the potential of the electrode on the sensor side. Therefore, not only a still image but also a moving image can be provided with a high SN ratio.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を説明するための各光
電変換セルの平面図である。
FIG. 1 is a plan view of each photoelectric conversion cell for describing a first embodiment of the present invention.

【図2】同じく、図1のA−A線に沿う断面図である。FIG. 2 is a cross-sectional view taken along line AA of FIG.

【図3】本発明の第2の実施形態における全体回路図で
ある。
FIG. 3 is an overall circuit diagram according to a second embodiment of the present invention.

【図4】図1に示したトランジスタのオン抵抗を示す図
である。
FIG. 4 is a diagram showing the on-resistance of the transistor shown in FIG.

【図5】本発明者が先に提唱した光電変換装置における
各光電変換セルの平面図である。
FIG. 5 is a plan view of each photoelectric conversion cell in the photoelectric conversion device previously proposed by the present inventors.

【図6】同じく、図5のB−B線に沿う断面図である。6 is a cross-sectional view along the line BB in FIG.

【図7】同じく、その光電変換セル1個の等価回路であ
る。
FIG. 7 is an equivalent circuit of one photoelectric conversion cell.

【図8】同じく、その光電変換装置における全体回路図
である。
FIG. 8 is an overall circuit diagram of the photoelectric conversion device.

【図9】図8の動作を示すタイミングチャートである。FIG. 9 is a timing chart showing the operation of FIG.

【図10】本発明の第3の実施形態を説明するための各
光電変換セルの平面図である。
FIG. 10 is a plan view of each photoelectric conversion cell for explaining a third embodiment of the present invention.

【図11】同じく、図10のC−C線に沿う断面図であ
る。
FIG. 11 is a cross-sectional view taken along the line CC of FIG. 10;

【図12】本発明の第4の実施形態を説明するための全
体回路図である。
FIG. 12 is an overall circuit diagram for explaining a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

S11〜S33 センサ(光電変換素子) T11〜T33 トランジスタ C11〜C33 コンデンサ SR1,SR2 シフトレジスタ IC 検出用集積回路 8 センサ(光電変換素子) 9 TFT(スイッチ素子) 9a ドレイン電極 9b ソース電極 S11 to S33 Sensor (photoelectric conversion element) T11 to T33 Transistor C11 to C33 Capacitor SR1, SR2 Shift register IC detection integrated circuit 8 Sensor (photoelectric conversion element) 9 TFT (switch element) 9a Drain electrode 9b Source electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/335 H01L 31/10 E Fターム(参考) 2G088 FF02 GG19 GG20 GG21 JJ05 JJ31 JJ33 4M118 AB01 AB10 BA05 BA12 CA40 CB06 CB11 FA22 FA34 FB23 5C024 CX03 CX41 DX04 GX02 GX16 GX18 HX17 HX23 5F049 MA14 MB05 NB05 RA02 UA01 5F110 AA02 AA07 BB10 CC07 GG28 HM12 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H04N 5/335 H01L 31/10 EF term (Reference) 2G088 FF02 GG19 GG20 GG21 JJ05 JJ31 JJ33 4M118 AB01 AB10 BA05 BA12 CA40 CB06 CB11 FA22 FA34 FB23 5C024 CX03 CX41 DX04 GX02 GX16 GX18 HX17 HX23 5F049 MA14 MB05 NB05 RA02 UA01 5F110 AA02 AA07 BB10 CC07 GG28 HM12

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、光電変換素子とスイッチ素子
とが接続された光電変換セルを、XY方向についての二
次元的配列で、複数個設けると共に、前記スイッチ素子
を1ライン毎にX方向の駆動線に接続しており、前記駆
動線を順次駆動し、Y方向の信号線に信号電荷を転送
し、順次、信号を取り出す光電変換装置において、 前記スイッチ素子がトランジスタで構成されており、該
トランジスタのソース電極とドレイン電極との、それぞ
れがチャネル部に接する長さ(チャネル長)が異なり、
また、前記信号線に接続されている電極のチャネル長の
方が短く構成されていることを特徴とする光電変換装
置。
1. A plurality of photoelectric conversion cells each having a photoelectric conversion element and a switch element connected thereto in a two-dimensional array in the X and Y directions are provided on a substrate, and the switch element is provided for each line in the X direction. In the photoelectric conversion device that sequentially drives the drive lines, transfers signal charges to the signal lines in the Y direction, and sequentially extracts signals, the switch element is configured by a transistor, Each of the source electrode and the drain electrode of the transistor has a different length (channel length) in contact with a channel portion,
Further, a channel length of an electrode connected to the signal line is shorter than a channel length of the electrode.
【請求項2】 前記トランジスタにおいて、前記信号線
に信号電荷を転送する際に、前記信号線側の電極の電位
が前記光電変換素子側の電極の電位より高くなるように
設定されていることを特徴とする、請求項1記載の光電
変換装置。
2. The method according to claim 2, wherein, when transferring the signal charge to the signal line, the potential of the electrode on the signal line side is set to be higher than the potential of the electrode on the photoelectric conversion element side. The photoelectric conversion device according to claim 1, wherein:
【請求項3】 前記光電変換素子は、前記基板上に、第
一の電極層、絶縁層、光電変換半導体層、第1導電型の
キャリアの注入を阻止する半導体層、および、第二の電
極層を積層してなり、 前記光電変換素子を駆動する光電変換手段は、前記光電
変換半導体層に入射した信号光により発生した第1導電
型のキャリアを前記光電変換半導体層に留止め、前記キ
ャリアとは異なる第2導電型のキャリアを前記第二の電
極層に導く方向に、前記光電変換素子に電界を与えてお
り、 前記光電変換素子をリフレッシュするリフレッシュ手段
は、前記光電変換素子に電界を与えて、前記第1導電型
のキャリアを前記光電変換半導体層から前記第二の電極
層に導き、 更に、前記光電変換手段による光電変換動作中に前記光
電変換半導体層に蓄積された前記第1導電型のキャリ
ア、もしくは、前記第二の電極層に導かれた前記第2導
電型のキャリアを検出する信号検出部を具備しているこ
とを特徴とする請求項1あるいは2に記載の光電変換装
置。
3. The photoelectric conversion element includes a first electrode layer, an insulating layer, a photoelectric conversion semiconductor layer, a semiconductor layer for preventing injection of carriers of a first conductivity type, and a second electrode on the substrate. A photoelectric conversion unit for driving the photoelectric conversion element, wherein the first conductivity type carrier generated by the signal light incident on the photoelectric conversion semiconductor layer is retained on the photoelectric conversion semiconductor layer, and the carrier An electric field is applied to the photoelectric conversion element in a direction in which a carrier of a second conductivity type different from the above is introduced to the second electrode layer, and refresh means for refreshing the photoelectric conversion element applies an electric field to the photoelectric conversion element. Giving the carrier of the first conductivity type from the photoelectric conversion semiconductor layer to the second electrode layer, and further, the carrier accumulated in the photoelectric conversion semiconductor layer during the photoelectric conversion operation by the photoelectric conversion means. 3. The photoelectric conversion device according to claim 1, further comprising a signal detection unit configured to detect a carrier of one conductivity type or the carrier of the second conductivity type guided to the second electrode layer. 4. Conversion device.
JP2000136116A 2000-05-09 2000-05-09 Photoelectric conversion device Pending JP2001320038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000136116A JP2001320038A (en) 2000-05-09 2000-05-09 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000136116A JP2001320038A (en) 2000-05-09 2000-05-09 Photoelectric conversion device

Publications (1)

Publication Number Publication Date
JP2001320038A true JP2001320038A (en) 2001-11-16

Family

ID=18644108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000136116A Pending JP2001320038A (en) 2000-05-09 2000-05-09 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2001320038A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600341B1 (en) 2004-11-17 2006-07-18 삼성에스디아이 주식회사 Driving transistor and organic light emitting display device using the same
JP2008064664A (en) * 2006-09-08 2008-03-21 Mitsubishi Electric Corp Dose distribution measuring apparatus for charged particle beam
JP2008159915A (en) * 2006-12-25 2008-07-10 Lg Display Co Ltd Thin film transistor manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600341B1 (en) 2004-11-17 2006-07-18 삼성에스디아이 주식회사 Driving transistor and organic light emitting display device using the same
JP2008064664A (en) * 2006-09-08 2008-03-21 Mitsubishi Electric Corp Dose distribution measuring apparatus for charged particle beam
JP2008159915A (en) * 2006-12-25 2008-07-10 Lg Display Co Ltd Thin film transistor manufacturing method

Similar Documents

Publication Publication Date Title
US6300977B1 (en) Read-out circuit for active matrix imaging arrays
US8314376B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US6075256A (en) Photoelectric converter, its driving method, and system including the photoelectric converter
CN100362854C (en) Solid-state imaging device, its driving method, and camera using the same
US9201150B2 (en) Suppression of direct detection events in X-ray detectors
US20010033337A1 (en) Image pickup apparatus
JP2000046646A (en) Photoelectric conversion device, driving method thereof, and X-ray imaging device
JP2833729B2 (en) Solid-state imaging device
JP3685446B2 (en) Photoelectric conversion device
US20040252215A1 (en) Solid state imaging device
JP2001320038A (en) Photoelectric conversion device
JP4314255B2 (en) Conversion device and X-ray detection system
JP4181703B2 (en) Photoelectric conversion device
JP4646997B2 (en) Driving method of photoelectric conversion device
JP2001074552A (en) Photoelectric transfer device and driving method therefor
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same
JP3439699B2 (en) Amplification type solid-state imaging device and driving method thereof
JP2002033959A (en) Photoelectric conversion device and its drive method, and radiation imaging system
JP3980959B2 (en) Line sensor
JP2006186032A (en) Radiation imager
JP2001320037A (en) Conversion element, conversion device, photoelectric conversion device and radiation image pickup system
JPH0477171A (en) Linear image sensor
JP2001036690A (en) Image sensor and drive method
JPH0878652A (en) Image sensor
JP2007005938A (en) Photoelectric converter and drive method thereof