[go: up one dir, main page]

JP2007005938A - Photoelectric converter and drive method thereof - Google Patents

Photoelectric converter and drive method thereof Download PDF

Info

Publication number
JP2007005938A
JP2007005938A JP2005181195A JP2005181195A JP2007005938A JP 2007005938 A JP2007005938 A JP 2007005938A JP 2005181195 A JP2005181195 A JP 2005181195A JP 2005181195 A JP2005181195 A JP 2005181195A JP 2007005938 A JP2007005938 A JP 2007005938A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
storage capacitor
photoelectric conversion
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005181195A
Other languages
Japanese (ja)
Inventor
Toshio Kameshima
登志男 亀島
Tadao Endo
忠夫 遠藤
Tomoyuki Yagi
朋之 八木
Katsuro Takenaka
克郎 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005181195A priority Critical patent/JP2007005938A/en
Publication of JP2007005938A publication Critical patent/JP2007005938A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photoelectric converter that has a high sensitivity by avoiding a limit placed on the dynamic range and to provide a drive method thereof. <P>SOLUTION: An amount Q0 of electric charges is precharged to pixels connected to a common gate line Vg1 for periods t<SB>2</SB>, t<SB>3</SB>and photoelectric conversion and discharging are applied to the pixels for a period t<SB>4</SB>to decrease the amount of electric charges by a ΔQ. Then the precharged electric charges (amount of electric charges: Q0) are subtracted from the charges of the pixels for periods t<SB>5</SB>, t<SB>6</SB>to bring the remaining electric charges in storage capacitors of the pixels to ΔQ. Then the electric charges ΔQ corresponding to an incident luminous quantity are read for periods t<SB>7</SB>, t<SB>8</SB>. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、光応答性を有する薄膜トランジスタ(TFT)を光検出素子として用いた光電変換装置及びその駆動方法に関するものである。   The present invention relates to a photoelectric conversion device using a thin film transistor (TFT) having photoresponsiveness as a photodetecting element, and a driving method thereof.

近年、アモルファスシリコンなどの光応答性を有するTFTを光検出素子として用いる光電変換装置について報告がされている。図5は、光電変換装置の構成を示す回路図である。   In recent years, a photoelectric conversion device using a photoresponsive TFT such as amorphous silicon as a photodetecting element has been reported. FIG. 5 is a circuit diagram illustrating a configuration of the photoelectric conversion apparatus.

この光電変換装置には、蓄積容量CSと薄膜トランジスタTrとを備えた画素がアレイ状に配列された2次元エリアセンサアレー2が設けられている。ここでは、便宜上、4行4列の画素が配列されたものとする。各画素の薄膜トランジスタTrのゲート電極は、行毎に共通ゲート線Vg1〜Vg4に接続されている。また、薄膜トランジスタTrのソース電極は、列毎に共通信号線Sig1〜Sig4に接続されている。蓄積容量CSの一方の電極は薄膜トランジスタTrのドレイン電極に接続され、他方の電極は共通Cs駆動線(バイアスライン)Vcsに接続されている。共通ゲート線Vg1〜Vg4は、シフトレジスタ(図示せず)等を含むゲートドライバ(ゲート駆動装置)4に接続されている。共通信号線Sig1〜Sig4は読み出し回路5に接続されている。   This photoelectric conversion device is provided with a two-dimensional area sensor array 2 in which pixels each having a storage capacitor CS and a thin film transistor Tr are arranged in an array. Here, for convenience, it is assumed that pixels in 4 rows and 4 columns are arranged. The gate electrode of the thin film transistor Tr of each pixel is connected to the common gate lines Vg1 to Vg4 for each row. The source electrode of the thin film transistor Tr is connected to the common signal lines Sig1 to Sig4 for each column. One electrode of the storage capacitor CS is connected to the drain electrode of the thin film transistor Tr, and the other electrode is connected to the common Cs drive line (bias line) Vcs. The common gate lines Vg1 to Vg4 are connected to a gate driver (gate driving device) 4 including a shift register (not shown). The common signal lines Sig1 to Sig4 are connected to the readout circuit 5.

読み出し回路5には、共通信号線毎に、リセットスイッチ及び積分容量を有する積分アンプAmp、並びにサンプルホールド回路が設けられている。積分アンプAmpは、リセットスイッチでリセット可能な構成となっている。積分アンプAmpの他方の入力は基準電位(ここでは、接地電位GND)が接続されている。更に、読み出し回路5には、各サンプルホールド回路SHの後段に接続されたアナログマルチプレクサ6及びバッファアンプBAが設けられている。読み出し回路5の後段には、A/D変換回路7が設けられており、読み出し回路5から出力されたアナログ信号がデジタル信号に変換され、デジタル出力バスから出力される。   The readout circuit 5 is provided with a reset switch, an integration amplifier Amp having an integration capacitor, and a sample hold circuit for each common signal line. The integrating amplifier Amp is configured to be reset by a reset switch. The other input of the integrating amplifier Amp is connected to a reference potential (here, ground potential GND). Further, the read circuit 5 is provided with an analog multiplexer 6 and a buffer amplifier BA connected to the subsequent stage of each sample and hold circuit SH. An A / D conversion circuit 7 is provided at the subsequent stage of the read circuit 5, and the analog signal output from the read circuit 5 is converted into a digital signal and output from the digital output bus.

また、共通Cs駆動線Vcsは、2種類の電圧VA(低電位)及びVB(高電圧)を切り替えて出力することが可能な電源3に接続されている。更に、電源3、ゲートドライバ4及び読み出し回路5の動作を制御する制御回路1が設けられている。例えば、制御回路1から電源3にCs_DRV信号が出力され、読み出し回路5内のリセットスイッチにRC信号が出力され、読み出し回路5内のサンプルホールド回路にSH信号が出力される。RC信号、SH信号により、夫々リセットスイッチ、サンプルホールド回路のスイッチのオン/オフが切り替えられる。図12は、電源3の詳細を示す図である。   The common Cs drive line Vcs is connected to a power source 3 that can switch and output two kinds of voltages VA (low potential) and VB (high voltage). Further, a control circuit 1 for controlling operations of the power supply 3, the gate driver 4 and the readout circuit 5 is provided. For example, the Cs_DRV signal is output from the control circuit 1 to the power supply 3, the RC signal is output to the reset switch in the readout circuit 5, and the SH signal is output to the sample hold circuit in the readout circuit 5. The RC switch and the SH signal turn on / off the reset switch and the sample hold circuit, respectively. FIG. 12 is a diagram showing details of the power supply 3.

次に、各画素及びその駆動方法の詳細について説明する。図6は、1画素及びこの周辺回路を示す回路図である。上述のように、2次元エリアセンサアレーの画素には蓄積容量CS及び薄膜トランジスタTrが設けられており、蓄積容量CSの一方の電極と薄膜トランジスタTrのドレイン電極とが互いに接続されている。また、薄膜トランジスタTrのゲート電極がゲートドライバ4に接続され、ソース電極が読み出し回路5の積分アンプAmpの一方の入力に接続されている。積分アンプAmpの出力はサンプルホールド回路に接続されている。蓄積容量CSの他方の電極は電源3に接続されている。   Next, details of each pixel and its driving method will be described. FIG. 6 is a circuit diagram showing one pixel and its peripheral circuit. As described above, the pixels of the two-dimensional area sensor array are provided with the storage capacitor CS and the thin film transistor Tr, and one electrode of the storage capacitor CS and the drain electrode of the thin film transistor Tr are connected to each other. The gate electrode of the thin film transistor Tr is connected to the gate driver 4, and the source electrode is connected to one input of the integration amplifier Amp of the readout circuit 5. The output of the integrating amplifier Amp is connected to a sample and hold circuit. The other electrode of the storage capacitor CS is connected to the power source 3.

図7は、図6に示す画素の構造を模式的に示す断面図である。画素には、スイッチング機能及び光電変換機能を具えた薄膜トランジスタTrと、この薄膜トランジスタTrに接続された蓄積容量CSが設けられている。薄膜トランジスタTrは、例えばアモルファスシリコンを用いたボトムゲート型TFTである。即ち、ガラス基板101上にゲート電極102が設けられ、ゲート電極102の上にアモルファスシリコン窒化膜等からなる絶縁膜104が形成されている。絶縁膜104は蓄積容量CS内まで延在しているが、ゲート電極102上の部分がゲート絶縁膜として機能する。更に、絶縁膜104(ゲート絶縁膜)上にチャネル部としてアモルファスシリコン半導体層105が形成され、半導体層105上の2箇所にn+層106が形成されている。そして、2個のn+層106上に導電層106及び107が形成されている。導電層106は蓄積容量CS内まで延在しているが、n+層106上の部分がドレイン電極として機能し、導電層107がソース電極として機能する。一方、蓄積容量CSについては、ガラス基板101上に下電極103が形成されている。そして、下電極103上に、薄膜トランジスタTrから延在する絶縁膜104及び導電層108が形成されている。絶縁膜104及び導電層108の下電極103上の部分が、夫々容量絶縁膜、上電極として機能する。そして、これらが保護層109により覆われている。なお、薄膜トランジスタTrのゲート電極と蓄積容量の下電極とは同一の層から形成され、薄膜トランジスタTrのゲート絶縁膜と蓄積容量CSの絶縁層とが同一の層から構成され、薄膜トランジスタTrのソース電極及びドレイン電極と蓄積容量CSの上電極とが同一の層で形成されている。 FIG. 7 is a cross-sectional view schematically showing the structure of the pixel shown in FIG. The pixel is provided with a thin film transistor Tr having a switching function and a photoelectric conversion function, and a storage capacitor CS connected to the thin film transistor Tr. The thin film transistor Tr is, for example, a bottom gate TFT using amorphous silicon. That is, the gate electrode 102 is provided on the glass substrate 101, and the insulating film 104 made of an amorphous silicon nitride film or the like is formed on the gate electrode 102. The insulating film 104 extends into the storage capacitor CS, but the portion on the gate electrode 102 functions as a gate insulating film. Further, an amorphous silicon semiconductor layer 105 is formed as a channel portion on the insulating film 104 (gate insulating film), and n + layers 106 are formed at two locations on the semiconductor layer 105. Conductive layers 106 and 107 are formed on the two n + layers 106. The conductive layer 106 extends into the storage capacitor CS, but the portion on the n + layer 106 functions as a drain electrode, and the conductive layer 107 functions as a source electrode. On the other hand, the lower electrode 103 is formed on the glass substrate 101 for the storage capacitor CS. An insulating film 104 and a conductive layer 108 extending from the thin film transistor Tr are formed on the lower electrode 103. The portions of the insulating film 104 and the conductive layer 108 on the lower electrode 103 function as a capacitive insulating film and an upper electrode, respectively. These are covered with a protective layer 109. The gate electrode of the thin film transistor Tr and the lower electrode of the storage capacitor are formed from the same layer, and the gate insulating film of the thin film transistor Tr and the insulating layer of the storage capacitor CS are formed from the same layer. The drain electrode and the upper electrode of the storage capacitor CS are formed in the same layer.

ここで、光応答性を有する薄膜トランジスタ(TFT)の特性について説明する。図8は、光応答性を有するTFTの特性(TFTのソースドレイン間電流Idsのゲート電圧依存性)を示すグラフである。即ち、図8は、ソースドレイン間に電圧Vdsを印加した状態で、ゲート電圧Vgを変化させた時の電流Idsの変化を示したものである。図8に示すように、TFTがオフになるようにゲート電極に負電位を印加した状態で光が入射すると、電流IdsがIdarkからIphotoへと変化する。即ち、光入射によりTFTのオフ抵抗値が変化する。従来の光電変換装置では、このような抵抗値の変化を利用している。   Here, characteristics of a thin film transistor (TFT) having photoresponsiveness will be described. FIG. 8 is a graph showing characteristics of a TFT having photoresponsiveness (dependence of TFT source-drain current Ids on gate voltage). That is, FIG. 8 shows a change in the current Ids when the gate voltage Vg is changed in a state where the voltage Vds is applied between the source and the drain. As shown in FIG. 8, when light is incident with a negative potential applied to the gate electrode so that the TFT is turned off, the current Ids changes from Idark to Iphoto. That is, the off-resistance value of the TFT changes with light incidence. A conventional photoelectric conversion device uses such a change in resistance value.

図9は、従来の光電変換装置における1画素の駆動方法を示すタイミングチャートである。図9において、Lightは薄膜トランジスタTrへの光照射、RCは積分アンプAmpのリセットスイッチへのRC信号、Vgは薄膜トランジスタTrのゲートパルス、Cs_DRVは電源3から蓄積容量CSに印加されるパルス、Vdは薄膜トランジスタTrのドレイン電極の電位、Voutは積分アンプAmpの出力、SHはサンプルホールド回路のスイッチへのSH信号の変化を夫々示している。以下の制御は、主に制御回路1により行われる。   FIG. 9 is a timing chart showing a driving method of one pixel in a conventional photoelectric conversion device. In FIG. 9, Light is light irradiation to the thin film transistor Tr, RC is an RC signal to the reset switch of the integrating amplifier Amp, Vg is a gate pulse of the thin film transistor Tr, Cs_DRV is a pulse applied from the power source 3 to the storage capacitor CS, and Vd is The potential of the drain electrode of the thin film transistor Tr, Vout indicates the output of the integrating amplifier Amp, and SH indicates the change of the SH signal to the switch of the sample hold circuit. The following control is mainly performed by the control circuit 1.

上述のような画素の駆動に当たっては、期間u1において、薄膜トランジスタTrをオン状態として、RCをハイにする。従って、VdがGNDにリセットされる。 In driving the pixel as described above, in the period u 1 , the thin film transistor Tr is turned on and RC is set high. Therefore, Vd is reset to GND.

期間u2において、電源3を制御することにより、Cs_DRVの電位をVBにする。この結果、蓄積容量CSの電源3側の電位がVBとなるが、薄膜トランジスタTrはオンのままであり、且つ、リセットスイッチもオンのままであるため、VdはGNDのまま変化しない。 In the period u 2 , the potential of Cs_DRV is set to VB by controlling the power supply 3. As a result, the potential on the power supply 3 side of the storage capacitor CS becomes VB, but since the thin film transistor Tr is kept on and the reset switch is kept on, Vd remains GND.

期間u3において、薄膜トランジスタTrをオフ状態にする。但し、ドレイン電極の電位VdはGNDのまま変化しない。 In the period u 3 , the thin film transistor Tr is turned off. However, the drain electrode potential Vd remains GND.

期間u4において、Cs_DRVの電位をVBからVAに変化させる。この結果、電源3から供給される電位がΔVだけ変化する。このとき、薄膜トランジスタTrがオフ状態となっているため、Vdは−ΔVとなる。一方、薄膜トランジスタTrのソース電極の電位は、リセットスイッチがオンのままであるため、GND電位に保持されている。即ち、期間u4において、薄膜トランジスタTrのソース−ドレイン間にΔVの電位差が生じる。言い換えると、蓄積容量CSの静電容量をCsとすると、蓄積容量CSに、ΔV×Csで表される電荷Q0がプリチャージされる。 In the period u 4 , the potential of Cs_DRV is changed from VB to VA. As a result, the potential supplied from the power source 3 changes by ΔV. At this time, since the thin film transistor Tr is in an off state, Vd becomes −ΔV. On the other hand, the potential of the source electrode of the thin film transistor Tr is held at the GND potential because the reset switch remains on. That is, in the period u 4 , a potential difference of ΔV is generated between the source and drain of the thin film transistor Tr. In other words, assuming that the capacitance of the storage capacitor CS is Cs, the charge Q0 represented by ΔV × Cs is precharged to the storage capacitor CS.

期間u5において、薄膜トランジスタTrに光を入射させる。光入射により、電流Iphotoがソース−ドレイン間に流れ、期間u4で蓄積容量CSにプリチャージされた電荷の少なくとも一部が放電される。即ち、光入射時間をTphotoとすれば、Iphoto×Tphotoで表される電荷ΔQが放電される。但し、期間u5では積分アンプAmpがリセットされ続けているため、放電された電荷ΔQが信号として読み出されることはない。 In the period u 5 , light is incident on the thin film transistor Tr. Due to the incidence of light, the current Iphoto flows between the source and the drain, and at least a part of the charge precharged in the storage capacitor CS in the period u 4 is discharged. That is, if the light incident time is Tphoto, the charge ΔQ represented by Iphoto × Tphoto is discharged. However, since the integration amplifier Amp is continuously reset in the period u 5 , the discharged charge ΔQ is not read as a signal.

期間u6において、光入射をオフとする。光が入射していない時にもオフ電流Idarkが流れるが、この値は極めて小さいため、蓄積容量CSに蓄積されている電荷はそのまま保持され続ける。 In the period u 6 , light incidence is turned off. The off-current Idark flows even when no light is incident, but since this value is extremely small, the charge accumulated in the storage capacitor CS is kept as it is.

期間u7において、リセットスイッチをオフとし、積分アンプAmpのリセット動作を終了する。このとき、薄膜トランジスタTrがオフ状態となっているため、蓄積容量CSの電荷は保持されたままである。 In the period u 7 , the reset switch is turned off, and the reset operation of the integrating amplifier Amp is finished. At this time, since the thin film transistor Tr is in an off state, the charge of the storage capacitor CS is held.

期間u8において、薄膜トランジスタTrのゲート電極にゲートドライバ4よりパルスを印加し、薄膜トランジスタTrをオンにする。この結果、蓄積容量CSに保持されていた電荷(Q0−ΔQ)が積分アンプAmpの積分容量に転送され、出力Voutが変化する。ドレインの電位Vdは、電荷の移動に伴って基本的にはGNDに収束する。 In a period u 8 , a pulse is applied from the gate driver 4 to the gate electrode of the thin film transistor Tr to turn on the thin film transistor Tr. As a result, the electric charge (Q0−ΔQ) held in the storage capacitor CS is transferred to the integration capacitor of the integration amplifier Amp, and the output Vout changes. The drain potential Vd basically converges to GND as the charge moves.

その後、期間u9において、読み出し回路5において積分アンプAmpの出力をサンプルホールドし、期間u10において、サンプルホールドを終了する。 Thereafter, in the period u 9 , the output of the integrating amplifier Amp is sampled and held in the readout circuit 5, and in the period u 10 , the sample and hold ends.

そして、期間u1に戻り、Vd及びVoutをGNDに収束させ、更に、期間u1〜u10の処理を繰り返し行う。 Then, returning to the period u 1 , Vd and Vout are converged to GND, and the processes in the periods u 1 to u 10 are repeated.

このような制御は、次のように言い換えることもできる。即ち、期間u1〜u4において、蓄積容量CSに初期電荷Q0をプリチャージする(プリチャージ期間)。期間u5において、入射光の強度及び時間に応じて電荷ΔQを放電させ、電荷量を「Q0−ΔQ」とする(光電変換期間)。期間u8〜u9において、残存電荷「Q0−ΔQ」を読み出す(読み出し期間)。即ち、従来の光電変換装置は、プリチャージ期間、光電変換期間及び読み出し期間を繰り返すことにより、光検出動作を行っているということができる。 Such control can be paraphrased as follows. That is, in the period u 1 to u 4 , the initial charge Q0 is precharged to the storage capacitor CS (precharge period). In the period u 5 , the charge ΔQ is discharged according to the intensity and time of incident light, and the charge amount is set to “Q0−ΔQ” (photoelectric conversion period). In the period u 8 ~u 9, reads the remaining charge "Q0-Delta] Q '(reading period). That is, it can be said that the conventional photoelectric conversion device performs the light detection operation by repeating the precharge period, the photoelectric conversion period, and the readout period.

図9に示すタイミングチャートは、図6に示すような1画素に関するものであるが、図5に示すような2次元エリアセンサアレー2を備えた光電変換装置の動作を示すタイミングチャートは、図10に示すようなものとなる。図10において、Vg1〜Vg3は共通ゲート線Vg1〜Vg3に印加されるゲートパルス、Vd1〜Vd3は共通ゲート線Vg1〜Vg3に接続された薄膜トランジスタTrのドレイン電極の電位、Vout1は共通信号線Sig1に接続された積分アンプAmpの出力の変化を夫々示している。その他の信号に関しては図9に示すものと同様である。   The timing chart shown in FIG. 9 relates to one pixel as shown in FIG. 6, but the timing chart showing the operation of the photoelectric conversion apparatus provided with the two-dimensional area sensor array 2 as shown in FIG. It will be as shown in In FIG. 10, Vg1 to Vg3 are gate pulses applied to the common gate lines Vg1 to Vg3, Vd1 to Vd3 are potentials of the drain electrodes of the thin film transistors Tr connected to the common gate lines Vg1 to Vg3, and Vout1 is applied to the common signal line Sig1. Changes in the output of the connected integrating amplifier Amp are shown. Other signals are the same as those shown in FIG.

図5に示す光電変換装置においても、その基本的な動作は図9に示すものと同様とするが、共通ゲート線毎のプリチャージ期間を設け、このプリチャージ期間の後にすべての画素に共通の光電変換期間を設け、この光電変換期間の後に共通ゲート線毎の読み出し期間を設け、これらを繰り返すことにより、光検出動作を行う。   The basic operation of the photoelectric conversion device shown in FIG. 5 is the same as that shown in FIG. 9 except that a precharge period for each common gate line is provided and common to all pixels after the precharge period. A photoelectric conversion period is provided, a readout period for each common gate line is provided after the photoelectric conversion period, and the light detection operation is performed by repeating these periods.

即ち、共通ゲート線Vg1に接続された画素については、期間u5において光電変換及び放電を行い、期間u8〜u9において読み出しを行い、期間u11〜u14においてプリチャージを行い、これらを繰り返す。 That is, for the pixel connected to the common gate line Vg1, performs photoelectric conversion and a discharge in the period u 5, reads the period u 8 ~u 9, performs precharge at time u 11 ~u 14, these repeat.

また、共通ゲート線Vg2に接続された画素については、期間u5において光電変換及び放電を行い、期間u16〜u17において読み出しを行い、期間u19〜u22においてプリチャージを行い、これらを繰り返す。 As for the pixel connected to the common gate line Vg2, performs photoelectric conversion and a discharge in the period u 5, reads the period u 16 ~u 17, performs a pre-charge in the period u 19 ~u 22, these repeat.

また、共通ゲート線Vg3に接続された画素については、期間u5において光電変換及び放電を行い、期間u24〜u25において読み出しを行い、期間u27〜u30においてプリチャージを行い、これらを繰り返す。 Also, the pixels connected to the common gate line Vg3, performs photoelectric conversion and a discharge in the period u 5, reads the period u 24 ~u 25, performs a pre-charge in the period u 27 ~u 30, these repeat.

更に、図示していないが、共通ゲート線Vg4に接続された画素については、期間u5において光電変換及び放電を行い、期間u32〜u33(図示せず)において読み出しを行い、期間u35〜u38(図示せず)においてプリチャージを行い、これらを繰り返す。 Furthermore, although not shown, for the pixels which are connected to a common gate line Vg4, performs photoelectric conversion and a discharge in the period u 5, reads the period u 32 ~u 33 (not shown), the period u 35 Precharge is performed at ˜u 38 (not shown), and these are repeated.

このような従来の光電変換装置では、蓄積容量CSに電荷Q0(=ΔV×Cs)をプリチャージし、その後、所定期間ΔT(=Tphoto)の光入射に応じてΔQ(=Ids×ΔT)の電荷を放電させ、残存電荷「Q0−ΔQ」を読み出し、積分アンプAmpの出力を得ている。積分容量の静電容量をCfとすると、積分アンプAmpの出力電圧は(Q0−ΔQ)/Cfとなる。なお、図10には、共通信号線Sig1に接続された積分アンプAmpの出力の変化のみを示しているが、他の共通信号線Sig2〜4に接続された積分アンプAmpにおいても、入射光量に応じてその出力が変化する。   In such a conventional photoelectric conversion device, the charge Q0 (= ΔV × Cs) is precharged in the storage capacitor CS, and then ΔQ (= Ids × ΔT) corresponding to light incidence for a predetermined period ΔT (= Tphoto). The electric charge is discharged, the residual charge “Q0−ΔQ” is read, and the output of the integrating amplifier Amp is obtained. When the capacitance of the integration capacitor is Cf, the output voltage of the integration amplifier Amp is (Q0−ΔQ) / Cf. Note that FIG. 10 shows only the change in the output of the integrating amplifier Amp connected to the common signal line Sig1, but the integrating amplifier Amp connected to the other common signal lines Sig2 to Sig 4 also shows the amount of incident light. The output changes accordingly.

このような光電変換装置及びその駆動方法は、例えば特許文献(特開2004−147102号公報)及び非特許文献1(IDW '03 p.363-366)等に開示されている。   Such a photoelectric conversion device and a driving method thereof are disclosed in, for example, Patent Document (Japanese Patent Laid-Open No. 2004-147102) and Non-Patent Document 1 (IDW '03 p.363-366).

特開2004−147102号公報JP 2004-147102 A IDW '03 p.363-366IDW '03 p.363-366

従来の光電変換装置では、入射光量がゼロの場合、ΔQが0となるため、積分アンプAmpの出力電圧は「Q0/Cf」となる。即ち、図11に示すように、積分アンプAmpの出力電圧は入射光量に対してオフセットを持つこととなる。そして、図11に示すように、このオフセットの量はプリチャージの際の電位差ΔVに比例する。   In the conventional photoelectric conversion device, when the amount of incident light is zero, ΔQ is 0, so that the output voltage of the integrating amplifier Amp is “Q0 / Cf”. That is, as shown in FIG. 11, the output voltage of the integrating amplifier Amp has an offset with respect to the amount of incident light. As shown in FIG. 11, the amount of this offset is proportional to the potential difference ΔV at the time of precharging.

しかしながら、従来の光電変換装置では、オフセットが読み出し回路5の積分アンプAmpの有限のダイナミックレンジに制限されるため、プリチャージの際の電位差ΔVを大きくすることができない。   However, in the conventional photoelectric conversion device, the offset is limited to the finite dynamic range of the integration amplifier Amp of the readout circuit 5, and therefore the potential difference ΔV at the time of precharging cannot be increased.

光入射に伴って流れる電流Idsはプリチャージの際の電圧差ΔVに比例する。この特性を利用すれば、ΔVを大きく設定することにより、入射光量に対する電流Idsの変化を大きくすることができる。しかしながら、図11に示すように、電位差ΔVを大きくするとオフセットも大きくなるため、積分アンプAmpのダイナミックレンジを超えて出力飽和を起こしてしまうのである。   The current Ids that flows along with the incidence of light is proportional to the voltage difference ΔV during precharging. If this characteristic is used, the change in the current Ids with respect to the amount of incident light can be increased by setting ΔV to be large. However, as shown in FIG. 11, when the potential difference ΔV is increased, the offset is also increased, which causes output saturation beyond the dynamic range of the integrating amplifier Amp.

即ち、従来の光電変換装置には、ΔVの電位差(プリチャージ量)が積分アンプAmpのダイナミックレンジに制限されるという課題がある。また、この制限のために、高感度化が困難であるという課題もある。   That is, the conventional photoelectric conversion device has a problem that the potential difference (precharge amount) of ΔV is limited to the dynamic range of the integrating amplifier Amp. In addition, due to this limitation, there is a problem that it is difficult to increase sensitivity.

本発明は、ダイナミックレンジの制限を回避して高い感度を得ることができる光電変換装置及びその制御方法を提供することを目的とする。   An object of the present invention is to provide a photoelectric conversion device that can obtain a high sensitivity by avoiding the limitation of the dynamic range and a control method thereof.

本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。   As a result of intensive studies to solve the above problems, the present inventor has come up with various aspects of the invention described below.

本願発明に係る光電変換装置は、光検出機能とスイッチング機能を有する薄膜トランジスタと、前記薄膜トランジスタに接続された蓄積容量と、前記蓄積容量に蓄積されている電荷の量を読み出す読み出し手段と、前記薄膜トランジスタ及び読み出し手段の動作を制御する制御手段と、を有し、前記制御手段は、第1のインターバルにおいて、前記蓄積容量に所定量の電荷をプリチャージし、前記第1のインターバルに続く第2のインターバルにおいて、前記薄膜トランジスタをオフ状態にしながら、前記薄膜トランジスタに光を入射させることにより、前記蓄積容量にプリチャージされている電荷の少なくとも一部を放電させ、前記第2のインターバルに続く第3のインターバルにおいて、前記蓄積容量に残存している電荷の量から、前記プリチャージされた所定量の電荷を差し引き、前記第3のインターバルに続く第4のインターバルにおいて、前記蓄積容量に残存している電荷の量を前記読み出し手段に読み出させることを特徴とする。   The photoelectric conversion device according to the present invention includes a thin film transistor having a light detection function and a switching function, a storage capacitor connected to the thin film transistor, a reading unit for reading the amount of charge stored in the storage capacitor, the thin film transistor, Control means for controlling the operation of the reading means, wherein the control means precharges the storage capacitor with a predetermined amount of charge in a first interval, and a second interval following the first interval. In the third interval, the light is incident on the thin film transistor while the thin film transistor is turned off to discharge at least a part of the charge precharged in the storage capacitor, and in a third interval following the second interval. From the amount of charge remaining in the storage capacitor, Subtracted recharge, predetermined amount of charge, in the fourth interval following the third interval, characterized in that to read the amount of charge remaining in the storage capacitor to the read means.

本願発明に係る光電変換装置の駆動方法は、光検出機能とスイッチング機能を有する薄膜トランジスタ及び前記薄膜トランジスタに接続された蓄積容量を含む画素を備えた光電変換装置の駆動方法であって、前記蓄積容量に所定量の電荷をプリチャージする第1のインターバルと、前記薄膜トランジスタをオフ状態にしながら、前記薄膜トランジスタに光を入射させることにより、前記蓄積容量にプリチャージされている電荷の少なくとも一部を放電させる第2のインターバルと、前記蓄積容量に残存している電荷の量から、前記プリチャージされた所定量の電荷を差し引く第3のインターバルと、前記蓄積容量に残存している電荷の量を前記読み出し手段に読み出す第4のインターバルと、を有することを特徴とする。   A driving method of a photoelectric conversion device according to the present invention is a driving method of a photoelectric conversion device including a thin film transistor having a light detection function and a switching function and a pixel including a storage capacitor connected to the thin film transistor, and the storage capacitor includes A first interval for precharging a predetermined amount of charge and a first interval for discharging at least a part of the charge precharged in the storage capacitor by making light incident on the thin film transistor while the thin film transistor is turned off. 2, a third interval in which the predetermined amount of precharged charge is subtracted from the amount of charge remaining in the storage capacitor, and the amount of charge remaining in the storage capacitor. And a fourth interval to be read out.

本発明によれば、読み出し装置を構成する積分アンプのダイナミックレンジの制約を受けずに、光応答性の薄膜トランジスタに印加する電圧を高くすることができる。このため、感度をより一層高めることができる。   According to the present invention, the voltage applied to the photoresponsive thin film transistor can be increased without being restricted by the dynamic range of the integrating amplifier constituting the reading device. For this reason, a sensitivity can be improved further.

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings.

(第1の実施形態)
先ず、本発明の第1の実施形態について説明する。第1の実施形態では、制御回路1の機能及び動作が図5及び図6に示す従来の光電変換装置のものと相違している。図1は、本発明の第1の実施形態における1画素の駆動方法を示すタイミングチャートである。図9と同様に、Lightは薄膜トランジスタTrへの光照射、RCは積分アンプAmpのリセットスイッチへのRC信号、Vgは薄膜トランジスタTrのゲートパルス、Cs_DRVは電源3から蓄積容量CSに印加されるパルス、Vdは薄膜トランジスタTrのドレイン電極の電位、Voutは積分アンプAmpの出力、SHはサンプルホールド回路のスイッチへのSH信号の変化を夫々示している。以下の制御は、主に制御回路1により行われる。
(First embodiment)
First, a first embodiment of the present invention will be described. In the first embodiment, the function and operation of the control circuit 1 are different from those of the conventional photoelectric conversion device shown in FIGS. FIG. 1 is a timing chart showing a driving method of one pixel in the first embodiment of the present invention. Similarly to FIG. 9, Light is light irradiation to the thin film transistor Tr, RC is an RC signal to the reset switch of the integrating amplifier Amp, Vg is a gate pulse of the thin film transistor Tr, Cs_DRV is a pulse applied from the power source 3 to the storage capacitor CS, Vd represents the potential of the drain electrode of the thin film transistor Tr, Vout represents the output of the integrating amplifier Amp, and SH represents the change of the SH signal to the switch of the sample hold circuit. The following control is mainly performed by the control circuit 1.

本実施形態では、期間t1において、薄膜トランジスタTrをオン状態として、RCをハイにする。従って、VdがGNDにリセットされる。また、Cs_DRVの電位はVBに設定しておく。 In the present embodiment, in the period t 1 , the thin film transistor Tr is turned on and RC is set high. Therefore, Vd is reset to GND. Further, the potential of Cs_DRV is set to VB.

期間t2において、薄膜トランジスタTrをオフ状態にする。但し、ドレイン電極の電位VdはGNDのまま変化しない。 In the period t 2 , the thin film transistor Tr is turned off. However, the drain electrode potential Vd remains GND.

期間t3において、Cs_DRVの電位をVBからVAに変化させる。この結果、電源3から供給される電位がΔVだけ変化する。このとき、薄膜トランジスタTrがオフとなっているため、Vdは−ΔVとなる。一方、薄膜トランジスタTrのソース電極の電位は、リセットスイッチがオンのままであるため、GND電位に保持されている。即ち、期間t3において、薄膜トランジスタTrのソース−ドレイン間にΔVの電位差が生じる。言い換えると、蓄積容量CSの静電容量をCsとすると、蓄積容量CSに、ΔV×Csで表される電荷Q0がプリチャージされる。 In the period t 3 , the potential of Cs_DRV is changed from VB to VA. As a result, the potential supplied from the power source 3 changes by ΔV. At this time, since the thin film transistor Tr is turned off, Vd becomes −ΔV. On the other hand, the potential of the source electrode of the thin film transistor Tr is held at the GND potential because the reset switch remains on. That is, in the period t 3 , a potential difference of ΔV is generated between the source and drain of the thin film transistor Tr. In other words, assuming that the capacitance of the storage capacitor CS is Cs, the charge Q0 represented by ΔV × Cs is precharged to the storage capacitor CS.

期間t4において、薄膜トランジスタTrに光を入射させる。光入射により、電流Iphotoがソース−ドレイン間に流れ、期間t3で蓄積容量CSにプリチャージされた電荷の少なくとも一部が放電される。即ち、光入射時間をTphotoとすれば、Iphoto×Tphotoで表される量ΔQの電荷が放電される。但し、期間t4では積分アンプAmpがリセットされ続けているため、放電された電荷ΔQが信号として読み出されることはない。 In the period t 4 , light is incident on the thin film transistor Tr. Due to the incidence of light, the current Iphoto flows between the source and the drain, and at least a part of the charge precharged in the storage capacitor CS in the period t 3 is discharged. That is, if the light incident time is Tphoto, a charge of an amount ΔQ expressed by Iphoto × Tphoto is discharged. However, since the integration amplifier Amp is continuously reset during the period t 4 , the discharged charge ΔQ is not read as a signal.

期間t5において、光入射をオフとする。光が入射していない時にもオフ電流Idarkが流れるが、この値は極めて小さいため、蓄積容量CSに蓄積されている電荷はそのまま保持され続ける。 In the period t 5 , the light incidence is turned off. The off-current Idark flows even when no light is incident, but since this value is extremely small, the charge accumulated in the storage capacitor CS is kept as it is.

期間t6において、Cs_DRVの電位をVAからVBに変化させる。このとき、薄膜トランジスタTrがオフ状態となっているため、VdはΔVだけ上昇する。即ち、Vdには期間t4で放電された電荷の量ΔQに対応する電位が現れる。 In the period t 6 , the potential of Cs_DRV is changed from VA to VB. At this time, since the thin film transistor Tr is in an off state, Vd increases by ΔV. That is, a potential corresponding to the amount of charge ΔQ discharged in the period t 4 appears in Vd.

期間t7において、リセットスイッチをオフとし、積分アンプAmpのリセット動作を終了する。このとき、薄膜トランジスタTrがオフ状態となっているため、蓄積容量CSの電荷は保持されたままである。 In a period t 7 , the reset switch is turned off, and the reset operation of the integrating amplifier Amp is finished. At this time, since the thin film transistor Tr is in an off state, the charge of the storage capacitor CS is held.

期間t8において、薄膜トランジスタTrのゲート電極にゲートドライバ4よりパルスを印加し、薄膜トランジスタTrをオンにする。この結果、ドレイン電極の電位Vd、即ち電荷量ΔQ(=Iphoto×Tphoto)が積分アンプAmpの積分容量に転送され、出力電圧Voutが変化する。即ち、積分容量の静電容量をCfとすると、積分アンプAmpの出力電圧Voutは「ΔQ/Cf」となる。 In a period t 8 , a pulse is applied from the gate driver 4 to the gate electrode of the thin film transistor Tr to turn on the thin film transistor Tr. As a result, the potential Vd of the drain electrode, that is, the charge amount ΔQ (= Iphoto × Tphoto) is transferred to the integration capacitor of the integration amplifier Amp, and the output voltage Vout changes. That is, when the capacitance of the integration capacitor is Cf, the output voltage Vout of the integration amplifier Amp is “ΔQ / Cf”.

その後、期間t9において、読み出し回路5において積分アンプAmpの出力をサンプルホールドし、期間t10において、サンプルホールドを終了する。 Thereafter, in the period t 9, the output of the integrating amplifier Amp is sampled and held in the read circuit 5, in the period t 10, and ends the sample-and-hold.

そして、期間t1に戻り、VoutをGNDに収束させ、更に、期間t1〜t10の処理を繰り返し行う。 Then, returning to the period t 1 , Vout is converged to GND, and the processes in the periods t 1 to t 10 are repeated.

このような制御は、次のように言い換えることもできる。即ち、期間t1〜t3において、蓄積容量CSに初期電荷Q0をプリチャージする(プリチャージ期間)。期間u4において、入射光の強度及び時間に応じてΔQの電荷を放電させ、電荷量を「Q0−ΔQ」とする(光電変換期間)。期間t5〜t6において、プリチャージ電荷Q0の差し引きを行い、残存電荷量を放電した量と同じΔQとする(差し引き期間)。期間t7〜t8において、残存電荷量ΔQを読み出す(読み出し期間)。即ち、本実施形態に係る光電変換装置は、プリチャージ期間、光電変換期間、差し引き期間及び読み出し期間を繰り返すことにより、光検出動作を行っているのである。 Such control can be paraphrased as follows. That is, in the period t 1 to t 3 , the initial charge Q0 is precharged to the storage capacitor CS (precharge period). In period u 4 , the charge of ΔQ is discharged according to the intensity and time of incident light, and the charge amount is set to “Q0−ΔQ” (photoelectric conversion period). In the period t 5 ~t 6, performs subtraction of the pre-charge charge Q0, the same ΔQ and the discharge amounts of the SOC (subtraction period). In the period t 7 to t 8 , the remaining charge amount ΔQ is read (reading period). That is, the photoelectric conversion device according to the present embodiment performs the light detection operation by repeating the precharge period, the photoelectric conversion period, the subtraction period, and the readout period.

図1に示すタイミングチャートは、図6に示すような1画素に関するものであるが、図5に示すような2次元エリアセンサアレー2を備えた光電変換装置の動作を示すタイミングチャートは、図2に示すようなものとなる。図10と同様に、Vg1〜Vg3は共通ゲート線Vg1〜Vg3に印加されるゲートパルス、Vd1〜Vd3は共通ゲート線Vg1〜Vg3に接続された薄膜トランジスタTrのドレイン電極の電位、Vout1は共通信号線Sig1に接続された積分アンプAmpの出力の変化を夫々示している。その他の信号に関しては図1に示すものと同様である。   The timing chart shown in FIG. 1 relates to one pixel as shown in FIG. 6, but the timing chart showing the operation of the photoelectric conversion apparatus provided with the two-dimensional area sensor array 2 as shown in FIG. It will be as shown in Similarly to FIG. 10, Vg1 to Vg3 are gate pulses applied to the common gate lines Vg1 to Vg3, Vd1 to Vd3 are potentials of the drain electrodes of the thin film transistors Tr connected to the common gate lines Vg1 to Vg3, and Vout1 is a common signal line. Changes in the output of the integrating amplifier Amp connected to Sig1 are shown. Other signals are the same as those shown in FIG.

2次元センサアレー2を備えた光電変換装置においても、その基本的な動作は図1に示すものと同様とするが、すべての画素に共通のプリチャージ期間、光電変換期間及び差し引き期間を設け、これらの期間の後に、共通ゲート線毎の読み出し期間を設け、これらを繰り返すことにより、光検出動作を行う。   The basic operation of the photoelectric conversion device provided with the two-dimensional sensor array 2 is the same as that shown in FIG. 1, but a precharge period, a photoelectric conversion period, and a subtraction period common to all the pixels are provided. After these periods, a readout period is provided for each common gate line, and the light detection operation is performed by repeating these periods.

即ち、共通ゲート線Vg1に接続された画素については、期間t2〜t3においてプリチャージを行い、期間t4において光電変換及び放電を行い、期間t5〜t6においてプリチャージされた電荷の差し引きを行い、期間t7〜t8において入射光量に対応した電荷量ΔQの読み出しを行い、これらを繰り返す。 That is, for the pixels connected to the common gate line Vg1, precharges at time t 2 ~t 3, performs photoelectric conversion and a discharge in the period t 4, in the period t 5 ~t 6 charges precharged Subtraction is performed, and the amount of charge ΔQ corresponding to the amount of incident light is read in the period t 7 to t 8 , and these are repeated.

また、共通ゲート線Vg2に接続された画素については、期間t2〜t3においてプリチャージを行い、期間t4において光電変換及び放電を行い、期間t5〜t6においてプリチャージされた電荷の差し引きを行い、期間t13〜t14において入射光量に対応した電荷量ΔQの読み出しを行い、これらを繰り返す。 Also, the pixels connected to the common gate line Vg2, to pre-charge in the period t 2 ~t 3, performs photoelectric conversion and a discharge in the period t 4, in the period t 5 ~t 6 charges precharged Subtraction is performed, and the amount of charge ΔQ corresponding to the amount of incident light is read during the period t 13 to t 14 , and these are repeated.

また、共通ゲート線Vg3に接続された画素については、期間t2〜t3においてプリチャージを行い、期間t4において光電変換及び放電を行い、期間t5〜t6においてプリチャージされた電荷の差し引きを行い、期間t19〜t20において入射光量に対応した電荷量ΔQの読み出しを行い、これらを繰り返す。 Also, the pixels connected to the common gate line Vg3, precharges at time t 2 ~t 3, performs photoelectric conversion and a discharge in the period t 4, in the period t 5 ~t 6 charges precharged Subtraction is performed, and the amount of charge ΔQ corresponding to the amount of incident light is read during the period t 19 to t 20 , and these are repeated.

更に、図示していないが、共通ゲート線Vg4に接続された画素については、期間t2〜t3においてプリチャージを行い、期間t4において光電変換及び放電を行い、期間t5〜t6においてプリチャージされた電荷の差し引きを行い、期間t25〜t26において入射光量に対応した電荷量ΔQの読み出しを行い、これらを繰り返す。 Furthermore, although not shown, for the pixels which are connected to a common gate line Vg4, precharges at time t 2 ~t 3, performs photoelectric conversion and a discharge in the period t 4, in the period t 5 ~t 6 The precharged charge is subtracted, the charge amount ΔQ corresponding to the amount of incident light is read in the period t 25 to t 26 , and these are repeated.

なお、図2には、共通信号線Sig1に接続された積分アンプAmpの出力の変化Vout1のみを示しているが、他の共通信号線Sig2〜4に接続された積分アンプAmpにおいても、入射光量に応じてその出力が変化する。   FIG. 2 shows only the change Vout1 of the output of the integrating amplifier Amp connected to the common signal line Sig1, but the incident light quantity is also applied to the integrating amplifier Amp connected to the other common signal lines Sig2 to Sig4. The output changes in response to.

このような第1の実施形態では、制御回路1が、各画素においてプリチャージ期間、光電変換期間、差し引き期間及び読み出し期間が繰り返されるように、電源3及びゲートドライバ4、読み出し回路5を制御している。即ち、本実施形態では、従来の技術とは異なり、プリチャージした電荷量Q0を差し引き期間において差し引いている。このため、プリチャージした電荷量Q0がオフセットとならずに、放電された電荷量ΔQのみを信号として読み出すことが可能である。   In such a first embodiment, the control circuit 1 controls the power supply 3, the gate driver 4, and the readout circuit 5 so that the precharge period, the photoelectric conversion period, the subtraction period, and the readout period are repeated in each pixel. ing. That is, in the present embodiment, unlike the conventional technique, the precharged charge amount Q0 is subtracted during the subtraction period. For this reason, it is possible to read only the discharged charge amount ΔQ as a signal without the precharged charge amount Q0 being an offset.

図3は、第1の実施形態に係る光電変換装置における入射光量と積分アンプAmpの出力との関係を示すグラフである。本実施形態では、上述のように、放電された電荷量ΔQのみを読み出すことが可能であるため、図3に示すように、オフセットの発生を防止することができる。このため、Cs_DRVの電位差ΔVを大きくして、感度をより高くすることが容易である。   FIG. 3 is a graph showing the relationship between the amount of incident light and the output of the integrating amplifier Amp in the photoelectric conversion apparatus according to the first embodiment. In the present embodiment, as described above, it is possible to read only the discharged charge amount ΔQ, and therefore it is possible to prevent the occurrence of offset as shown in FIG. Therefore, it is easy to increase the sensitivity by increasing the potential difference ΔV of Cs_DRV.

なお、第1の実施形態では、Cs_DRVの電位をVA及びVBの2種類とし、光電変換期間中に光応答性の薄膜トランジスタTrのソース−ドレイン間にΔV=VA−VBの電位差を印加することとしているが、他の制御可能な電位VCを印加可能として、入射光量、光照射時間及び/又は必要とされるS/N比に応じて、バイアスを切り換えるようにすることがより望ましい。   In the first embodiment, Cs_DRV has two types of potentials VA and VB, and a potential difference of ΔV = VA−VB is applied between the source and drain of the photoresponsive thin film transistor Tr during the photoelectric conversion period. However, it is more preferable to switch the bias depending on the incident light amount, the light irradiation time, and / or the required S / N ratio so that another controllable potential VC can be applied.

また、本発明における入射線は、可視光線だけでなくX線等の種々の放射線とすることができる。X線を検出するための装置では、その断面構造は図13に示すようなものとなる。即ち、図7における保護層109上に蛍光体層112が接着層111により貼り付けられたものとなる。このような光電変換装置では、蛍光体層111によりX線が可視光線に波長変換され、この可視光線が薄膜トランジスタTrに入射することとなる。制御の内容は可視光線が入射される場合と同一である。従って、タイミングチャートを描くと、図1及び図2における「Light」を「X線」に置き換えたものとなる。なお、蛍光体層111(波長変換体)は、例えば、Gd23、Gd22S及びCsIのうちから選ばれた1種を母体材料として構成されている。 Moreover, the incident ray in this invention can be not only visible light but various radiations, such as X-rays. In the apparatus for detecting X-rays, the cross-sectional structure is as shown in FIG. That is, the phosphor layer 112 is pasted by the adhesive layer 111 on the protective layer 109 in FIG. In such a photoelectric conversion device, the X-ray is wavelength-converted into visible light by the phosphor layer 111, and this visible light is incident on the thin film transistor Tr. The content of the control is the same as when visible light is incident. Accordingly, when a timing chart is drawn, “Light” in FIGS. 1 and 2 is replaced with “X-rays”. The phosphor layer 111 (wavelength converter) is configured using, for example, one type selected from Gd 2 O 3 , Gd 2 O 2 S, and CsI as a base material.

(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図4は、第1の実施形態に係る光電変換装置のX線画像撮影システムへの応用例(第2の実施形態)を示す模式図である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 4 is a schematic diagram illustrating an application example (second embodiment) of the photoelectric conversion apparatus according to the first embodiment to an X-ray imaging system.

X線チューブ6050で発生したX線6060は患者又は被験者6061の胸部6062を透過し、第1の実施形態に係る光電変換装置を内部に備えたイメージセンサ6040に入射する。この入射したX線には患者6061の体の内部の情報が含まれている。X線の入射に対応してシンチレータ(蛍光体)は発光し、これをセンサーパネルの光電変換素子が光電変換して、電気的情報を得る。イメージセンサ6040は、この情報をA/D変換されたデジタル出力としてイメージプロセッサ6070に出力する。画像処理手段としてのイメージプロセッサ6070は、受信した信号に対して画像処理を施して、制御室の表示手段であるディスプレイ6080に出力する。ユーザは、ディスプレイ6080に表示された画像を観察して、患者6061の体の内部の情報を得ることができる。なお、イメージプロセッサ6070は、制御手段の機能も有しており、光電変換装置内の電源3、読み出し回路4及びゲートドライバ5を制御したり、イメージセンサ6040、X線チューブ(X線発生装置)6050、ディスプレイ6080及び6081、フィルムプロセッサ6100等を制御したりすることも可能である。   The X-ray 6060 generated by the X-ray tube 6050 passes through the chest 6062 of the patient or subject 6061 and enters the image sensor 6040 provided with the photoelectric conversion device according to the first embodiment. The incident X-ray includes information inside the body of the patient 6061. The scintillator (phosphor) emits light in response to the incidence of X-rays, and this is photoelectrically converted by the photoelectric conversion element of the sensor panel to obtain electrical information. The image sensor 6040 outputs this information to the image processor 6070 as A / D converted digital output. An image processor 6070 as image processing means performs image processing on the received signal and outputs the processed signal to a display 6080 as display means in the control room. The user can observe the image displayed on the display 6080 and obtain information on the inside of the patient 6061 body. Note that the image processor 6070 also has a function of a control unit, and controls the power source 3, the readout circuit 4, and the gate driver 5 in the photoelectric conversion device, the image sensor 6040, an X-ray tube (X-ray generator) It is also possible to control 6050, displays 6080 and 6081, film processor 6100, and the like.

また、イメージプロセッサ6070は、イメージセンサ6040から出力された電気信号を電話回線6090等の伝送処理手段を介して遠隔地へ転送し、ドクタールーム等の別の場所にある表示手段(ディスプレイ)6081に表示することもできる。また、イメージセンサ6040から出力された電気信号を光ディスク等の記録手段に保存し、この記録手段を用いて遠隔地の医師が診断することも可能である。また、記録手段となるフィルムプロセッサ6100によりフィルム6110に記録することもできる。   Further, the image processor 6070 transfers the electric signal output from the image sensor 6040 to a remote place via a transmission processing unit such as a telephone line 6090, and displays it on a display unit (display) 6081 in another place such as a doctor room. It can also be displayed. It is also possible to store the electrical signal output from the image sensor 6040 in a recording means such as an optical disk and make a diagnosis by a remote doctor using this recording means. Moreover, it can also record on the film 6110 by the film processor 6100 used as a recording means.

なお、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。   The embodiment of the present invention can be realized by, for example, a computer executing a program. Also, means for supplying a program to a computer, for example, a computer-readable recording medium such as a CD-ROM recording such a program, or a transmission medium such as the Internet for transmitting such a program is also applied as an embodiment of the present invention. Can do. The above program can also be applied as an embodiment of the present invention. The above program, recording medium, transmission medium, and program product are included in the scope of the present invention.

本発明は、例えば、画像撮影装置及びX線画像撮影装置等に応用することが可能である。   The present invention can be applied to, for example, an image capturing apparatus and an X-ray image capturing apparatus.

本発明の第1の実施形態における1画素の駆動方法を示すタイミングチャートである。3 is a timing chart illustrating a driving method of one pixel in the first embodiment of the present invention. 第1の実施形態に係る光電変換装置の駆動方法を示すタイミングチャートである。It is a timing chart which shows the drive method of the photoelectric conversion apparatus which concerns on 1st Embodiment. 第1の実施形態に係る光電変換装置における入射光量と積分アンプの出力との関係を示すグラフである。It is a graph which shows the relationship between the incident light quantity in the photoelectric conversion apparatus which concerns on 1st Embodiment, and the output of integral amplifier. 第1の実施形態に係る光電変換装置のX線画像撮影システムへの応用例(第2の実施形態)を示す模式図である。It is a schematic diagram which shows the application example (2nd Embodiment) to the X-ray imaging system of the photoelectric conversion apparatus which concerns on 1st Embodiment. 光電変換装置の構成を示す回路図である。It is a circuit diagram which shows the structure of a photoelectric conversion apparatus. 1画素及びこの周辺回路を示す回路図である。It is a circuit diagram which shows 1 pixel and its peripheral circuit. 図6に示す画素の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the pixel shown in FIG. 光応答性を有するTFTの特性を示すグラフである。It is a graph which shows the characteristic of TFT which has photoresponsiveness. 従来の光電変換装置における1画素の駆動方法を示すタイミングチャートである。It is a timing chart which shows the drive method of 1 pixel in the conventional photoelectric conversion apparatus. 従来の光電変換装置の駆動方法を示すタイミングチャートである。It is a timing chart which shows the drive method of the conventional photoelectric conversion apparatus. 従来の光電変換装置における入射光量と積分アンプの出力との関係を示すグラフである。It is a graph which shows the relationship between the incident light quantity in the conventional photoelectric conversion apparatus, and the output of integral amplifier. 電源3の詳細を示す図である。3 is a diagram showing details of a power supply 3. FIG. 放射線撮像装置における1画素の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of 1 pixel in a radiation imaging device.

符号の説明Explanation of symbols

1:制御回路
2:2次元エリアセンサアレー
3:電源
4:ゲートドライバ
5:読み出し回路
6:アナログマルチプレクサ
7:A/D変換回路
CS:蓄積容量
Tr:薄膜トランジスタ(TFT)
1: control circuit 2: two-dimensional area sensor array 3: power supply 4: gate driver 5: readout circuit 6: analog multiplexer 7: A / D conversion circuit CS: storage capacitor Tr: thin film transistor (TFT)

Claims (9)

光検出機能とスイッチング機能を有する薄膜トランジスタと、
前記薄膜トランジスタに接続された蓄積容量と、
前記蓄積容量に蓄積されている電荷の量を読み出す読み出し手段と、
前記薄膜トランジスタ及び読み出し手段の動作を制御する制御手段と、
を有し、
前記制御手段は、
第1のインターバルにおいて、前記蓄積容量に所定量の電荷をプリチャージし、
前記第1のインターバルに続く第2のインターバルにおいて、前記薄膜トランジスタをオフ状態にしながら、前記薄膜トランジスタに光を入射させることにより、前記蓄積容量にプリチャージされている電荷の少なくとも一部を放電させ、
前記第2のインターバルに続く第3のインターバルにおいて、前記蓄積容量に残存している電荷の量から、前記プリチャージされた所定量の電荷を差し引き、
前記第3のインターバルに続く第4のインターバルにおいて、前記蓄積容量に残存している電荷の量を前記読み出し手段に読み出させることを特徴とする光電変換装置。
A thin film transistor having a light detection function and a switching function;
A storage capacitor connected to the thin film transistor;
Reading means for reading out the amount of charge accumulated in the storage capacitor;
Control means for controlling the operation of the thin film transistor and readout means;
Have
The control means includes
In the first interval, the storage capacitor is precharged with a predetermined amount of charge,
In a second interval following the first interval, light is incident on the thin film transistor while turning off the thin film transistor, thereby discharging at least a part of the charge precharged in the storage capacitor,
In a third interval following the second interval, the predetermined amount of precharged charge is subtracted from the amount of charge remaining in the storage capacitor,
In the fourth interval subsequent to the third interval, the amount of electric charge remaining in the storage capacitor is caused to be read by the reading unit.
前記薄膜トランジスタのゲート電極が接続されたゲート駆動手段と、
前記蓄積容量に接続され、少なくとも第1の電圧と第2の電圧とを切り替えて前記蓄積容量に印加することが可能な電源手段と、
を有し、
前記制御装置は、前記ゲート駆動手段及び電源の制御も行うことを特徴とする請求項1に記載の光電変換装置。
A gate driving means to which a gate electrode of the thin film transistor is connected;
Power supply means connected to the storage capacitor and capable of switching between at least a first voltage and a second voltage to be applied to the storage capacitor;
Have
The photoelectric conversion device according to claim 1, wherein the control device also controls the gate driving unit and a power source.
前記読み出し手段は、前記薄膜トランジスタのソース電極に接続された一方の入力端子をリセット可能な積分アンプを有することを特徴とする請求項1又は2に記載の光電変換装置。   3. The photoelectric conversion device according to claim 1, wherein the reading unit includes an integrating amplifier capable of resetting one input terminal connected to a source electrode of the thin film transistor. 前記制御手段は、
前記第1のインターバルにおいて、前記積分アンプをリセットし、前記薄膜トランジスタをオフにした状態で、前記電源手段を前記第1の電圧から前記第2の電圧へ変化させ、
前記第2のインターバルにおいて、前記積分アンプをリセットし、前記薄膜トランジスタをオフにし、前記電源手段を前記第2の電圧にした状態で、前記薄膜トランジスタに光を入射させ、
前記第3のインターバルにおいて、前記積分アンプをリセットし、前記薄膜トランジスタをオフにした状態で、前記電源手段を前記第2の電圧から前記第1の電圧へと変化させ、
前記第4のインターバルにおいて、前記電源手段を前記第1の電圧に維持した状態で、前記積分アンプのリセットを終了させ、前記薄膜トランジスタをオンにすることにより、前記蓄積容量に蓄積されている電荷を前記読み出し手段に読み出させることを特徴とする請求項3に記載の光電変換装置。
The control means includes
In the first interval, with the integration amplifier reset and the thin film transistor turned off, the power supply means is changed from the first voltage to the second voltage,
In the second interval, the integrating amplifier is reset, the thin film transistor is turned off, and light is incident on the thin film transistor with the power supply means at the second voltage,
In the third interval, with the integration amplifier reset and the thin film transistor turned off, the power supply means is changed from the second voltage to the first voltage,
In the fourth interval, in a state where the power supply means is maintained at the first voltage, by resetting the integration amplifier and turning on the thin film transistor, the charge accumulated in the storage capacitor is reduced. The photoelectric conversion apparatus according to claim 3, wherein the readout unit causes the readout unit to read out.
前記電源手段は複数種の電圧値を設定可能であり、
前記制御手段は複数種の電荷量で前記蓄積容量をプリチャージ可能であることを特徴とする2乃至4のいずれか1項に記載の光電変換装置。
The power supply means can set a plurality of voltage values,
5. The photoelectric conversion device according to claim 2, wherein the control unit is capable of precharging the storage capacitor with a plurality of types of charges.
前記薄膜トランジスタは、少なくともアモルファスシリコン又はポリシリコンの少なくとも一方を原料として構成されていることを特徴とする請求項1乃至5のいずれか1項に記載の光電変換装置。   6. The photoelectric conversion device according to claim 1, wherein the thin film transistor includes at least one of amorphous silicon and polysilicon as a raw material. 照射された放射線の波長を光線の波長に変換する波長変換体を更に含むことを特徴とする請求項1乃至6のいずれか1項に記載の光電変換装置。   The photoelectric conversion device according to claim 1, further comprising a wavelength converter that converts a wavelength of the irradiated radiation into a wavelength of a light beam. 請求項1乃至7のいずれか1項に記載の光電変換装置と、
前記光電変換装置に対してX線を照射するX線発生手段と、
を有し、
前記制御手段は、前記薄膜トランジスタ、読み出し手段及びX線発生手段の動作を制御することにより、被写体を透過したX線画像を前記読み出し手段に読み取らせることを特徴とするX線撮影システム。
The photoelectric conversion device according to any one of claims 1 to 7,
X-ray generation means for irradiating the photoelectric conversion device with X-rays;
Have
The X-ray imaging system, wherein the control unit controls the operations of the thin film transistor, the reading unit, and the X-ray generation unit to cause the reading unit to read an X-ray image transmitted through a subject.
光検出機能とスイッチング機能を有する薄膜トランジスタ及び前記薄膜トランジスタに接続された蓄積容量を含む画素を備えた光電変換装置の駆動方法であって、
前記蓄積容量に所定量の電荷をプリチャージする第1のインターバルと、
前記薄膜トランジスタをオフ状態にしながら、前記薄膜トランジスタに光を入射させることにより、前記蓄積容量にプリチャージされている電荷の少なくとも一部を放電させる第2のインターバルと、
前記蓄積容量に残存している電荷の量から、前記プリチャージされた所定量の電荷を差し引く第3のインターバルと、
前記蓄積容量に残存している電荷の量を前記読み出し手段に読み出す第4のインターバルと、
を有することを特徴とする光電変換装置の駆動方法。
A method of driving a photoelectric conversion device including a thin film transistor having a light detection function and a switching function and a pixel including a storage capacitor connected to the thin film transistor,
A first interval for precharging the storage capacitor with a predetermined amount of charge;
A second interval for discharging at least part of the charge precharged in the storage capacitor by causing light to enter the thin film transistor while the thin film transistor is in an off state;
A third interval for subtracting the predetermined amount of precharged charge from the amount of charge remaining in the storage capacitor;
A fourth interval for reading out the amount of charge remaining in the storage capacitor to the readout means;
A method for driving a photoelectric conversion device comprising:
JP2005181195A 2005-06-21 2005-06-21 Photoelectric converter and drive method thereof Pending JP2007005938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181195A JP2007005938A (en) 2005-06-21 2005-06-21 Photoelectric converter and drive method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005181195A JP2007005938A (en) 2005-06-21 2005-06-21 Photoelectric converter and drive method thereof

Publications (1)

Publication Number Publication Date
JP2007005938A true JP2007005938A (en) 2007-01-11

Family

ID=37691148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181195A Pending JP2007005938A (en) 2005-06-21 2005-06-21 Photoelectric converter and drive method thereof

Country Status (1)

Country Link
JP (1) JP2007005938A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017128696A1 (en) * 2016-01-25 2017-08-03 京东方科技集团股份有限公司 Pixel circuit, driving method therefor, and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017128696A1 (en) * 2016-01-25 2017-08-03 京东方科技集团股份有限公司 Pixel circuit, driving method therefor, and display device
US10217423B2 (en) 2016-01-25 2019-02-26 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof and display device

Similar Documents

Publication Publication Date Title
JP7129182B2 (en) Solid-state imaging device, imaging device, and imaging method
CN100508561C (en) Imaging equipment, Radiography equipment and Radiography system
JP4441294B2 (en) Radiation imaging apparatus and control method thereof
US6239439B1 (en) Radiation detecting device and radiation detecting method
US9256306B2 (en) Sensing apparatus and driving method thereof
EP2940990A1 (en) Radiation imaging apparatus and radiation imaging system
JP5935286B2 (en) Imaging apparatus and imaging display system
US20050285043A1 (en) X-ray detector array for both imgaging and measuring dose
CN102957881B (en) Image pickup units and image pickup and display system
CA2766545A1 (en) Sensing apparatus and sensing method
JP2005175418A (en) Photoelectric conversion device
JP2008263395A (en) Solid-state imaging device, driving method for solid-state imaging device, signal processing method for solid-state imaging device, and imaging device
US9197824B2 (en) Image pickup unit, method of driving image pickup unit, and image pickup display system
JP2004147102A (en) Image reading apparatus and image reading method
CN103828342B (en) Imaging device, imaging system, and the method controlling imaging device
JP2014216794A (en) Radiation imaging device and radiation inspection device
JP2013090219A5 (en)
JP2011513702A (en) Suppression of direct detection phenomenon in X-ray detector
JP5935285B2 (en) Imaging apparatus and imaging display system
JP3890297B2 (en) Image sensor
JP2012095201A (en) Radiation image detector
US20050030401A1 (en) Method and circuit for determining the response curve knee point in active pixel image sensors with extended dynamic range
JP6512909B2 (en) Radiation imaging apparatus and radiation imaging system
US7652240B2 (en) Image sensor with a plurality of pixels, pixel circuit and method
JP2007005938A (en) Photoelectric converter and drive method thereof