[go: up one dir, main page]

JP2001195031A - ガンマ補正用基準電位発生回路 - Google Patents

ガンマ補正用基準電位発生回路

Info

Publication number
JP2001195031A
JP2001195031A JP34222199A JP34222199A JP2001195031A JP 2001195031 A JP2001195031 A JP 2001195031A JP 34222199 A JP34222199 A JP 34222199A JP 34222199 A JP34222199 A JP 34222199A JP 2001195031 A JP2001195031 A JP 2001195031A
Authority
JP
Japan
Prior art keywords
gamma correction
reference potential
generating
signal
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34222199A
Other languages
English (en)
Inventor
Yoshitami Sakaguchi
佳民 坂口
Masahiko Mizutani
晶彦 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP34222199A priority Critical patent/JP2001195031A/ja
Priority to TW089116358A priority patent/TW535443B/zh
Priority to US09/698,458 priority patent/US6806861B1/en
Publication of JP2001195031A publication Critical patent/JP2001195031A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Picture Signal Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】ＬＣＤドライバチップの入力数を削減し、チッ
プの間のばらつきを小さく押さえる。 【解決手段】 １０ビット２進カウンタ２０２は、シス
テムクロックに同期して自走する。１０ビット幅の５段
シフトレジスタ２００は、ＰＣから受信したガンマ補正
データを記憶する。比較器２０４は、２進カウンタの値
（Ｘ）と１０ビットレジスタに記憶されている値（Ｙ）
を比較し、ガンマ補正データをパルス幅に変換する。比
較器２０４の出力は、システムクロックに同期してＤ−
ＦＦ２０６でラッチされる。時間／電圧変換器２０８
は、Ｄ−ＦＦ２０６の出力をＬＰＦに掛け、ガンマ補正
用基準電位を発生する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＬＣＤソースドライバの
ガンマ補正用基準電位発生回路に関する。
【０００２】
【従来の技術】従来のＬＣＤソースドライバでは、ガン
マ補正用基準電位は外部回路で生成し、ドライバチップ
に入力している。ドライバチップの入力数を削減する目
的で抵抗列をドライバチップ内に構成したものが存在す
るが、抵抗のばらつきにより、ドライバチップ間で基準
電位の差が生じ、結果的には各ドライバチップの基準電
位をお互いに接続して使用している。このため、入力数
を削減する目的は果たせていない。しかも、補正するガ
ンマ特性が固定になるため、ＬＣＤパネル毎にソースド
ライバを用意する必要が生じる。
【０００３】
【発明が解決しようとする課題】本発明は、上述した従
来技術の問題点に鑑みてなされたものであり、ガンマ補
正用基準電位を内部回路で生成することにより、ＬＣＤ
ドライバチップの入力数を削減し、しかも、複数のＬＣ
Ｄドライバチップを用いる場合であっても、これらのチ
ップの間のばらつきを小さく押さえることができるガン
マ補正用基準電位発生回路を提供することを目的とす
る。
【０００４】
【課題を達成するための手段】上記目的を達成するため
に、本発明に係る第１のガンマ補正用基準電位発生回路
は、システムクロックをカウントしてカウント値を発生
するカウンタと、電源投入後に設定されるガンマ補正関
数値を保持するレジスタと、前記発生したカウント値と
前記保持されたガンマ補正関数値とを用いて、前記ガン
マ補正関数値を、ガンマ補正の周期ごとのパルス幅で示
すＰＷＭ信号を発生する信号発生手段と、前記発生され
たＰＷＭ信号を用いて、ガンマ補正用基準電位を発生す
る電位発生回路とを有する。
【０００５】好適には、前記信号発生手段は、前記カウ
ント値と、前記保持されたガンマ補正関数値とを比較し
て、前記ＰＷＭ信号を生成する。
【０００６】好適には、前記電位発生回路は、前記発生
されたＰＷＭ信号をフィルタリングして前記ガンマ補正
関数値を生成する。
【０００７】また、本発明に係る第２のガンマ補正用基
準電位発生回路は、ガンマ補正の周期を示すカウント値
を発生するカウンタと、電源投入後に設定されるガンマ
補正関数値を保持するレジスタと、前記発生したカウン
ト値と前記保持されたガンマ補正関数値とを用いて、前
記ガンマ補正関数値を、前記周期ごとのパルス数で示す
ＰＤＭ信号を発生する信号発生手段と、前記発生された
ＰＤＭ信号を用いて、ガンマ補正用基準電位を発生する
電位発生回路とを有する。
【０００８】好適には、前記電位発生回路は、前記発生
されたＰＤＭ信号をフィルタリングして前記ガンマ補正
関数値を生成する。
【０００９】
【発明の実施の形態】本発明は、SiGe−BiCMOSテクノロ
ジー等の高速動作を可能にするプロセスを前提としてい
る。図１に本発明を適用した８ビット階調３８４出力Ｌ
ＣＤソースドライバ１の構成例を示す。図１中の入力制
御回路１０及びガンマ補正用基準電位発生回路２０が本
発明であり、残りの部分（ビデオデータ用レジスタ１
２、ラッチ１４、８ビットＤ／Ａ変換器１６、液晶駆動
用アンプ１８）は、ＬＣＤソースドライバの基本的な構
成要素である。
【００１０】入力制御回路１０は、ビデオ入力と制御信
号を受ける。受けたビデオ入力がＲＧＢビデオデータな
らば、ビデオデータを一時記憶するために用意されたビ
デオデータ用レジスタに転送する。また、受けたビデオ
入力がガンマ補正データであれば、そのデータをガンマ
補正用基準電位発生回路２０に転送する。このガンマ補
正データの受信は任意のブランキング期間で可能であ
る。ガンマ補正用基準電位発生回路２０はあらかじめ受
信したガンマ補正データにより必要な基準電位を発生す
る。
【００１１】図１では、ガンマ補正用基準電位として±
Vref0〜Vref4の１０レベルを生成している。ここで、Vh
igh, Vmid, Vlowは、それぞれ液晶駆動用電源、コモン
電圧（コモン電極電位）、液晶駆動用ＧＮＤを示す。８
ビットＤ／Ａ変換器１６は、ラッチに記憶されているビ
デオデータをガンマ補正用基準電位を使用してガンマ補
正をかけると同時にアナログ電圧に変換する。
【００１２】［基準電位発生回路２０の構成］パルス列
をLow−passフィルターに通過させて直流電圧を発生さ
せることにより、基準電位を発生させる。パルス列の制
御方式としてパルス幅変調（ＰＷＭ）方式、パルス密度
変調（ＰＤＭ）方式、シグマデルタ変調（ＳＤＭ）方式
を考える。
【００１３】［パルス幅変調（ＰＷＭ）方式］シンプル
な回路で実現できる。Low−passフィルターを構成する
ＲＣの値を十分に大きく設定する必要があるが、発生さ
せる基準電位によって、ノイズレベルは一定である。
【００１４】［パルス密度変調（ＰＤＭ）方式］ＰＷＭ
方式で実現される性能と同等な性能を実現する場合、Lo
w−passフィルターを構成するＲＣの値を１０分の１程
度におさえられる。チップ面積の削減に有効である。 ［シグマデルタ変調（ＳＤＭ）方式］ノイズシェーピン
グによって、ＰＤＭ方式より更にLow-passフィルターを
構成するＲＣの値を小さくおさえられる。一方で、多ビ
ットの演算回路（１０ビット精度ガンマ補正の場合は１
１ビット加算器）を必要とするためにチップ面積は大き
くなってしまう。
【００１５】本発明では、ＬＣＤソースドライバへの内
蔵を考えて、演算回路の不要なＰＷＭ方式とＰＤＭ方式
による基準電位発生回路２０を実現する。この回路はＬ
ＣＤ駆動専用に設計されているため、ＬＣＤコモン電位
を挟んで対称な電位を生成できるようになっている。ま
た、１枚のＬＣＤパネルで、複数のＬＣＤソースドライ
バが使用されるため、チップ間の基準電位のばらつきを
抑える必要がある。これは、基準電位の確定するまでの
セットアップ時間は十分に確保できるというＬＣＤパネ
ルの特徴を利用し、時間軸でプロセスのばらつきを吸収
することにより実現している。本発明の回路を、ＣＯＧ
＆ＷＯＡ型ＬＣＤパネル用に開発されるＬＣＤソースド
ライバに適用することにより、ＣＯＧ＆ＷＯＡ型ＬＣＤ
パネルの実現可能性は非常に高まる。以下にＰＷＭとＰ
ＤＭの２種類の方式で実現する基準電位発生回路２０を
示す。
【００１６】［ＰＷＭ方式基準電位発生回路］図２に基
準電位発生回路２０の構成を示す。本図はガンマ補正を
１０ビット精度で行う場合を示している。例えば、液晶
の駆動を±５Ｖで行う場合は、5000[mV]/1024 = 4.9[m
V]のステップでガンマ補正用基準電圧を設定できる。本
回路は、１０ビットの２進カウンタ２０２と１０ビット
幅の５段シフトレジスタ２００，２００−０〜２００−
４、１０ビット２進データの比較器２０４，２０４−０
〜２０４−４、Ｄ−ＦＦ２０６，２０６−０〜２０６−
４、及び時間／電圧変換器２０８，２０８−０〜２０８
−４から構成される。
【００１７】１０ビット２進カウンタ２０２は、システ
ムクロックに同期して自走する。ここで、システムクロ
ックとは、ＬＣＤソースドライバ内で使用されるドット
クロックである。ＸＧＡパネルの場合６５ＭＨｚ程度と
なる。１０ビット幅の５段シフトレジスタ２００は、Ｐ
Ｃから受信したガンマ補正データを記憶する。
【００１８】比較器２０４は、１０ビット２進カウンタ
の値（Ｘ）と１０ビットレジスタに記憶されている値
（Ｙ）を常に比較する回路である。Ｘの値がＹ未満の時
に“1”を出力し、Ｘの値がＹ以上になったら“0”を出
力する。この回路により、ガンマ補正データはパルス幅
に変換される。比較器２０４の出力は、システムクロッ
クに同期してＤ−ＦＦ２０６でラッチされる。
【００１９】Ｄ−ＦＦ２０６は入力をそのまま出力する
Ｑ出力と、反転して出力する反転値出力をもつ。これら
は、パルス幅を電圧に変換する時間／電圧変換器２０８
に入力される。これにより出力される電圧をガンマ補正
用基準電位として使用する。時間／電圧変換器２０８以
外の部分は低電圧で動作するデジタル回路のみで構成さ
れ、回路がチップ全体に占める面積及び消費電力を十分
小さくすることが可能である。
【００２０】時間／電圧変換器２０８（２０８−０〜２
０８−４）の構成を図３に示す。図３に示すように、時
間／電圧変換器２０８は、Ｄ−ＦＦ２０６の出力電圧を
拡張するためのVoltage Shifter２組２１０（２１０−
０，２１０−１）とコモン電圧Vmidを挟んで対称な２つ
の基準電位（+Vref, -Vref）を発生する回路２１２から
構成される。Voltage Shifter２１０は０〜Vcc（デジタ
ル回路の電源）の信号を０〜Vhigh（液晶駆動用電源）
の信号に変換する。
【００２１】基準電位を発生させる回路２１２は、０〜
Vhighに変換されたパルスを０〜VmidのパルスとVmid〜V
highのパルスに変換する。この２種類のパルスをそれぞ
れ、抵抗と容量から構成されるLow-passフィルタを通過
させて直流電位を発生させる。この直流電位はバッファ
アンプを介して出力される。以下に回路を実現するため
の留意点を示す。
【００２２】本回路２０はカウンタやレジスタを１０ビ
ット幅としているが、これは、液晶の駆動電圧及び必要
な基準電位設定ステップ電圧を考慮してビット幅を最適
化する。ガンマ補正曲線をより高い精度で近似する必要
がある場合は、１０ビットレジスタ２００、比較器２０
４、Ｄ−ＦＦ２０６、時間／電圧変換器２０８から構成
される基準電位発生部の数を増やすことで対応する。
【００２３】本回路は、液晶に対する正負書込みで同じ
ガンマ補正（Vmidを挟んで対称）を行うことを前提とし
ているが、必要であれば、基準電位発生部を正書込用と
負書込用に独立させることにより、正負非対称のガンマ
補正が可能となる。この場合、１０ビットレジスタ２０
０、比較器２０４、Ｄ−ＦＦ２０６の数は倍になるが、
時間／電圧変換器２０８は、+Vrefあるいは-Vrefを生成
する部分の片方のみでよい。従って、もっとも回路面積
を大きくする要因である抵抗（Ｒ）と容量（Ｃ）の数量
は全体で等しくなるため、回路面積の増大を低くおさえ
られる。
【００２４】時間／電圧変換器２０８で使用しているト
ランジスタ（Tr1, Tr2, Tr3, Tr4）は、電源レベル（Vh
igh, Vmid, Vlow）まで出力しなければならないので、
ＦＥＴが適している。時間／電圧変換器２０８で使用し
ている抵抗（Ｒ）と容量（Ｃ）の値と必要なＲＣ段数
は、入力されるパルスの周波数を考慮して決定する。例
えば、システムクロックが６５ＭＨｚの場合、パルスは
約６３．５ＫＨｚ（６５ＭＨｚ／１０２４）で入力され
る。この時、抵抗値４ＭΩ、容量値４０ｐＦとすると、
カットオフ周波数は約１ＫＨｚとなり、直流電圧に変換
できる。必要であれば、フィルターの次数を４次程度ま
で増やすことによりノイズの低減をおこなう。
【００２５】また、ここで使用するＲとＣの値は、基準
電位の精度に対して鈍感であり、プロセスのばらつきに
よりドライバチップ間でＲやＣの値に差が生じても、基
準電位に影響しない。影響するのは、基準電位が確定す
るまでの時間であり、問題は生じない。
【００２６】図４（Ａ）〜（Ｉ）に基準電位発生回路２
０の動作を示す。１つの基準電位発生部のみを示してい
るが、他の部分に関しても同様である。１０ビットカウ
ンタ２０２はシステムクロックに同期して０〜１０２３
までのカウントを繰り返す。図４（Ｂ）では、ガンマ補
正データ用の１０ビットレジスタに５１２が設定されて
いるものとする。この時、比較器２０４は、カウンタの
値とレジスタの値を比較し、カウンタ値がレジスタ値未
満の期間中にＨｉｇｈを出力している。Ｄ−ＦＦ２０６
は、比較器２０４の出力をシステムクロックでラッチし
て、Ｑとその反転値を出力する。
【００２７】このＱと反転値は、Voltage Shifter２１
０により電圧幅を拡張される。図４では、（Ｆ），
（Ｇ）にそれぞれ示してある。これらの信号はTr1〜Tr4
によりＶmid〜Ｖhighの振幅を持つPosPulseとＶmid〜Ｖ
lowの振幅を持つNegPulseに分離される。このPosPulse
とNegPulseは、設定された基準電位に対応するパルス幅
を持つ信号であり、これをVmidを基準にして直流電圧に
変換すれば、Vmidを挟んで対称な基準電位（+Vref, -Vr
ef）が生成できる。±Vrefは数mS後には安定する。この
様子を図５に示す。
【００２８】図６にパルス密度制御方式の回路構成を示
す。ＰＷＭ方式の構成と類似しているので、異なる部分
を説明する。パルス発生器２２２は、ＰＷＭ方式の１０
ビットカウンタに代わる回路であり、図７に示すように
１０ビット２進カウンタ２２４と１０ビットラッチ２２
６、１０個のANDゲート２２８（２２８−０〜２２８−
９）から構成される。本回路も、ＰＷＭ方式と同様に、
１０ビット精度でガンマ補正用基準電位を発生させる。
１０ビット２進カウンタ２２４はシステムクロックで自
走する。
【００２９】１０ビットラッチ２２６は、１クロック前
のカウンタの値を記憶する。カウンタ２２４の正論理出
力Ｑとラッチの負論理出力のアンドを求めることによ
り、カウンタの各ビットの０から１へ立上がる部分を１
クロック期間分切り出す事ができる。こうして、得られ
た１０種類のパルスＸ９〜Ｘ０は、互いに排他的にパル
スが生成され、且つ、Ｘn (n = 9〜０)パルスの出現頻
度Ｐnは、（Ｐn ＝ １／２10-n）となり、Ｘ９〜Ｘ０を
組み合わせることにより、１０２４通りのパルス密度を
実現できる。図８（Ａ）〜（Ｃ）にＸ９からＸ６までの
生成過程を示す。Ｘ５〜Ｘ０についても同様である。
【００３０】選択スイッチ２２０（２２０−０〜２２０
−４）は、ＰＷＭ方式の比較器２０４に代わる回路であ
り、図９の例に示すように複数の論理ゲートで構成され
る。ガンマ補正設定用レジスタの出力Ｙ９〜Ｙ０（Ｙ
９：ＭＳＢ、Ｙ０：ＬＳＢ）の各ビットはそれぞれＸ９
〜Ｘ０に対応し、Ｙｎが１のときＸｎが選択される。例
えば、Ｙ９、Ｙ８、Ｙ１が１であり、その他のビットが
０である時は、Ｘ９、Ｘ８、Ｘ１が同時に選択され、マ
ージされる。マージされたパルス列は、後段のＤＦＦの
入力となる。
【００３１】以上に示したパルス発生器２２２と選択ス
イッチ２２０以外の部分はＰＷＭ方式と同じである。本
方式により、パルス列の周波数を高域側にシフトするこ
とができるため、ＰＷＭ方式で必要になったLow-passフ
ィルター用のＲＣを10分の１程度まで小さくできる。
【００３２】［シミュレーション結果］図１０〜図１３
にシミュレーションによる結果を示す。図１０は、シス
テムクロックを６４ＭＨｚとした場合のそれぞれの方式
のノイズスペクトルを示している。ＰＤＭ・ＳＤＭの場
合ノイズが高域にシフトしているため、Low-passフィル
ターのＲＣを、ＰＷＭに比べて小さくできる。図１１
は、図１０の８００ｋＨｚ以下を拡大したものである。
図１２は、基準電位が確定するまでの様子を示してい
る。図１３は、基準電位確定後の電位の揺らぎを示して
いる。電圧確定後、ＰＷＭ方式では７０ｕＶ、ＰＤＭ方
式では、２０ｕＶの揺らぎに押さえられている。
【００３３】［ガンマ補正データの算出］図１４にガン
マ補正関数の例を示す。図１４で点線は、ガンマ補正曲
線であり、この曲線から各ビデオデータに対応する電圧
をもとめて液晶に書込んだ時、リニアな階調が得られ
る。しかし、実際にはガンマ補正曲線を折れ線で近似し
たものを使用して、液晶に書込む電圧を決定している。
この折れ線を規定するために、本回路はガンマ補正用基
準電位を生成する。図１４に示すＶ０（１Ｖとする）を
±Vref0に発生させる場合を例にとると、（V0data = 10
24 * 1[V] / 5[V]= 204.8）。従って、２０５（２進数
で0011001101）を１０ビットレジスタ＃０（図５参照）
に書込めば、±Vref0に1.001[V]の電位が発生する。一
般的には、書込む２進数データをGdata、カウンタとレ
ジスタのビット幅をｎビット、液晶駆動電圧をVlcd、基
準電位をVrefとすると（Gdata = 2^n * Vref / Vlcd）
により、ガンマ補正データを求めることができる。
【００３４】［ガンマ補正データの書込み］図１５に示
すように、一般的なＬＣＤソースドライバには制御信号
として３本（DIO, POL, STB）用意されている。ＤＩＯ
はビデオデータのサンプリングを開始する信号であり、
ＰＯＬはドライバ出力の極性を指定する信号であり、Ｓ
ＴＢはビデオデータ用レジスタからラッチにデータを転
送し、液晶への出力を開始する信号である。このうちＤ
ＩＯとＳＴＢの２本の入力を利用して、ガンマ補正デー
タを１０ビットレジスタに書込む例を示す。ＰＯＬは通
常のまま使用する。通常はＤＩＯとＳＴＢは排他的に制
御されるが、ＤＩＯをアクティベイトする時にＳＴＢを
Ｈｉｇｈにする場合を追加する。この状態を入力制御回
路は識別して、ビデオバス上に転送されてくるデータを
ガンマ補正データ用シフトレジスタに転送する。
【００３５】ＤＩＯはＬＣＤソースドライバ間でカスケ
ード接続されるが、出力用ＤＩＯは、自分のガンマ補正
データを受信したらアクティベイトする。これ以外の場
合は、通常どおりビデオデータ用レジスタにデータを転
送する。この様子を図１６に示す。説明の簡略化のため
使用するＬＣＤソースドライバの個数を２個としてい
る。
【００３６】図１６に例示するように、最初のドライバ
は、ＳＴＢがＨｉｇｈの状態でＤＩＯを受けたのち、自
分用のガンマ補正データＧＤ０を受信する。カスケード
接続が成立するタイミングでＤＩＯ出力をだす。このと
き、ＳＴＤはＨｉｇｈのままなので、２番目のドライバ
も自分用のガンマ補正データＧＤ１を受信する。２番目
のＤＩＯ入力は、通常のビデオ入力を示している。ガン
マ補正データの転送は、電源投入後にＬＣＤコントロー
ラにより実行される。また、任意のタイミングで、ＬＣ
Ｄコントローラは、ガンマ補正データの転送を実行して
よい。
【００３７】以上説明したようにＬＣＤソースドライバ
１を構成すると、図１７〜図１８に例示するように、従
来の方法でガンマ補正用基準電位を発生してドライバチ
ップに入力する場合に比べて、ドライバ内部で基準電位
を生成するので、基準電位をパルス幅や発生回数の時間
軸で制御することができるので、チップ間のばらつきを
低く押さえることができる。
【００３８】また、ＬＣＤソースドライバ１は、内部に
用意された基準電位設定用レジスタとパルス発生器によ
り、基準電位に対応するパルス列を生成し、これから直
流電位を生成するので、高精度なガンマ補正用基準電位
の発生が可能で、しかも、Chip on Glass(COG)＆Wiring
on Array(WOA)型ＬＣＤモジュールに適している。
【００３９】従来は、ガンマ補正のために１０本程度の
基準電位入力と３本の電源入力が必要であったが、ＬＣ
Ｄソースドライバ１は、この基準電位をＬＣＤソースド
ライバ内で生成するので、ガンマ補正のための入力を電
源入力の３本まで削減することができる。
【００４０】
【発明の効果】以上述べたように、本発明に係るガンマ
補正用基準電圧発生回路によれば、ガンマ補正用基準電
位を内部回路で生成することにより、ＬＣＤドライバチ
ップの入力数を削減し、しかも、複数のＬＣＤドライバ
チップを用いる場合であっても、これらのチップの間の
ばらつきを小さく押さえることができる。
【図面の簡単な説明】
【図１】本発明を適用した８ビット階調３８４出力ＬＣ
Ｄソースドライバの構成例を示す図である。
【図２】基準電位発生回路の構成を示す図である。
【図３】時間／電圧変換器の構成を示す図である。
【図４】（Ａ）〜（Ｉ）は、基準電位発生回路の動作を
示す図である。
【図５】±Vrefが安定する様子を示す図である。
【図６】パルス密度制御方式の回路構成を示す図であ
る。
【図７】パルス発生器の構成を示す図である。
【図８】（Ａ）〜（Ｃ）にＸ９からＸ６までの生成過程
を示す図である。
【図９】選択スイッチの構成を示す図である。
【図１０】シミュレーションによる結果を示す第１の図
である。
【図１１】シミュレーションによる結果を示す第２の図
である。
【図１２】シミュレーションによる結果を示す第３の図
である。
【図１３】シミュレーションによる結果を示す第４の図
である。
【図１４】ガンマ補正関数の例を示す図である。
【図１５】一般的なＬＣＤソースドライバに用意されて
いる３本の制御信号を示す図である。
【図１６】図１５に示した制御信号のタイミングを示す
図である。
【図１７】ガンマ補正用基準電位を発生する従来の方法
を示す第１の図である。
【図１８】ガンマ補正用基準電位を発生する従来の方法
を示す第２の図である。
【図１９】ガンマ補正用基準電位を発生する従来の方法
を示す第３の図である。
【符号の説明】
１・・・ＬＣＤソース・ドライバ １０・・・入力制御回路 １２・・・ビデオデータ用レジスタ １４・・・ラッチ１４ １６・・・８ビットＤ／Ａ変換器１６ １８・・・液晶駆動用アンプ１８ ２０・・・ガンマ補正用基準電位発生回路 ２０２・・・１０ビットの２進カウンタ ２００，２００−０〜２００−４・・・５段シフトレジ
スタ ２０４，２０４−０〜２０４−４・・・比較器 ２０６，２０６−０〜２０６−４・・・Ｄ−ＦＦ ２０８，２０８−０〜２０８−４・・・時間／電圧変換
器 ２１０，２１０−０，２１０−１・・・Voltage Shifte
r ２１２・・・基準電位（+Vref, -Vref）を発生する回路 ２２０，２２０−０〜２２０−４・・・選択スイッチ ２２２・・・パルス発生回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂口 佳民 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内 (72)発明者 水谷 晶彦 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 東京基礎研究所 内 Ｆターム(参考） 2H093 NA80 NC13 NC22 NC23 NC24 NC26 NC90 ND07 ND58 5C006 AA15 AA16 AA17 AA22 AB03 AC21 AF46 AF82 BB11 BC16 BF03 BF06 BF14 BF25 BF26 BF34 BF37 FA26 FA43 5C021 PA34 PA52 PA62 PA87 PA89 PA93 PA95 PA96 SA08 SA11 XA34 5C080 AA10 BB05 CC03 DD03 DD05 EE28 GG09 JJ02 JJ04 JJ05

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】システムクロックをカウントしてカウント
    値を発生するカウンタと、 電源投入後に設定されるガンマ補正関数値を保持するレ
    ジスタと、 前記発生したカウント値と前記保持されたガンマ補正関
    数値とを用いて、前記ガンマ補正関数値を、ガンマ補正
    の周期ごとのパルス幅で示すＰＷＭ信号を発生する信号
    発生手段と、 前記発生されたＰＷＭ信号を用いて、ガンマ補正用基準
    電位を発生する電位発生回路とを有するガンマ補正用基
    準電位発生回路。
  2. 【請求項２】前記信号発生手段は、前記カウント値と、
    前記保持されたガンマ補正関数値とを比較して、前記Ｐ
    ＷＭ信号を生成する請求項１に記載のガンマ補正用基準
    電位発生回路。
  3. 【請求項３】前記電位発生回路は、前記発生されたＰＷ
    Ｍ信号をフィルタリングして前記ガンマ補正関数値を生
    成する請求項１または２に記載のガンマ補正用基準電圧
    発生回路。
  4. 【請求項４】ガンマ補正の周期を示すカウント値を発生
    するカウンタと、 電源投入後に設定されるガンマ補正関数値を保持するレ
    ジスタと、 前記発生したカウント値と前記保持されたガンマ補正関
    数値とを用いて、前記ガンマ補正関数値を、前記周期ご
    とのパルス数で示すＰＤＭ信号を発生する信号発生手段
    と、 前記発生されたＰＤＭ信号を用いて、ガンマ補正用基準
    電位を発生する電位発生回路とを有するガンマ補正用基
    準電位発生回路。
  5. 【請求項５】前記電位発生回路は、前記発生されたＰＤ
    Ｍ信号をフィルタリングして前記ガンマ補正関数値を生
    成する請求項４に記載のガンマ補正用基準電圧発生回
    路。
JP34222199A 1999-10-27 1999-12-01 ガンマ補正用基準電位発生回路 Pending JP2001195031A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP34222199A JP2001195031A (ja) 1999-10-27 1999-12-01 ガンマ補正用基準電位発生回路
TW089116358A TW535443B (en) 1999-10-27 2000-08-14 Reference gamma compensation voltage generation circuit
US09/698,458 US6806861B1 (en) 1999-10-27 2000-10-27 Reference gamma compensation voltage generation circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30518599 1999-10-27
JP11-305185 1999-10-27
JP34222199A JP2001195031A (ja) 1999-10-27 1999-12-01 ガンマ補正用基準電位発生回路

Publications (1)

Publication Number Publication Date
JP2001195031A true JP2001195031A (ja) 2001-07-19

Family

ID=26564194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34222199A Pending JP2001195031A (ja) 1999-10-27 1999-12-01 ガンマ補正用基準電位発生回路

Country Status (3)

Country Link
US (1) US6806861B1 (ja)
JP (1) JP2001195031A (ja)
TW (1) TW535443B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055646A (ja) * 2000-07-27 2002-02-20 Samsung Electronics Co Ltd 平板ディスプレイ装置
JP2005331560A (ja) * 2004-05-18 2005-12-02 Matsushita Electric Ind Co Ltd 画像信号処理装置
JP2006053561A (ja) * 2004-08-09 2006-02-23 Chi Mei Electronics Corp ガンマ補正電圧発生装置および同装置を用いたディスプレイ
CN1320514C (zh) * 2001-08-01 2007-06-06 皇家飞利浦电子股份有限公司 用于伽马校正的方法与设备
CN100397443C (zh) * 2004-06-18 2008-06-25 点晶科技股份有限公司 应用于显示器的多通道驱动器的伽玛调校方法及其装置
CN100442339C (zh) * 2004-03-18 2008-12-10 精工爱普生株式会社 基准电压生成电路、数据驱动器、显示装置及电子设备
JP2010533885A (ja) * 2007-07-18 2010-10-28 オーストリアマイクロシステムス アーゲー 回路装置及びセグメントｌｅｄバックライトの駆動方法
JP2010541015A (ja) * 2007-10-05 2010-12-24 ケンブリッジ ディスプレイ テクノロジー リミテッド 電気光学ディスプレイを駆動する方法
US8253671B2 (en) 2002-03-11 2012-08-28 Samsung Electronics Co., Ltd. Liquid crystal display for improving dynamic contrast and a method for generating gamma voltages for the liquid crystal display
CN104978936A (zh) * 2014-04-03 2015-10-14 奇景光电股份有限公司 显示装置的伽玛参考电压与伽玛电压产生电路
US9390659B2 (en) 2007-07-18 2016-07-12 Ams Ag Circuit configuration and method for controlling particularly segmented LED background illumination
JP2016133810A (ja) * 2015-01-15 2016-07-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
KR20170081254A (ko) * 2014-11-11 2017-07-11 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 기기 및 그 구동 방법
WO2023087142A1 (zh) * 2021-11-16 2023-05-25 华为技术有限公司 液晶驱动装置和用于驱动液晶的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341832A (ja) * 2001-05-15 2002-11-29 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、基準パルス発生回路、パルス発生方法、およびアナログ電圧出力方法
US7466296B2 (en) * 2001-12-31 2008-12-16 Himax Technologies Limited Apparatus and method for gamma correction in a liquid crystal display
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
TWI223230B (en) * 2003-05-07 2004-11-01 Au Optronics Corp Line inversion driving device for thin film transistor liquid crystal display
DE102005015674B4 (de) * 2005-04-06 2007-10-25 Silicon Touch Technology, Inc. Gamma-Einstellungsverfahren für einen Mehrkanaltreiber eines Monitors und Gerät desselben
US7764259B2 (en) * 2005-11-07 2010-07-27 Himax Technologies Limited Wire-on-array liquid crystal display
KR20070056779A (ko) * 2005-11-30 2007-06-04 삼성전자주식회사 데이터 구동 집적회로장치와 이를 포함하는 액정표시장치
TWI473066B (zh) 2012-04-23 2015-02-11 Sitronix Technology Corp Display panel and its drive circuit
CN105511546B (zh) * 2015-12-01 2017-05-03 深圳市华星光电技术有限公司 gamma参考电压纹波过滤电路以及液晶显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444926B2 (ja) * 1993-07-19 2003-09-08 パイオニア株式会社 表示装置の階調補正方式
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
KR960024524A (ko) * 1994-12-21 1996-07-20 김광호 기억소자를 이용한 액정 표시장치의 감마 보정장치
JP3367808B2 (ja) * 1995-06-19 2003-01-20 シャープ株式会社 表示パネルの駆動方法および装置
KR100202171B1 (ko) * 1996-09-16 1999-06-15 구본준 엘씨디 패널 구동 회로
US5977942A (en) * 1996-12-20 1999-11-02 Compaq Computer Corporation Multiplexed display element sequential color LCD panel
US6160532A (en) * 1997-03-12 2000-12-12 Seiko Epson Corporation Digital gamma correction circuit, gamma correction method, and a liquid crystal display apparatus and electronic device using said digital gamma correction circuit and gamma correction method
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3644240B2 (ja) * 1998-03-24 2005-04-27 セイコーエプソン株式会社 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055646A (ja) * 2000-07-27 2002-02-20 Samsung Electronics Co Ltd 平板ディスプレイ装置
CN1320514C (zh) * 2001-08-01 2007-06-06 皇家飞利浦电子股份有限公司 用于伽马校正的方法与设备
US8253671B2 (en) 2002-03-11 2012-08-28 Samsung Electronics Co., Ltd. Liquid crystal display for improving dynamic contrast and a method for generating gamma voltages for the liquid crystal display
CN100442339C (zh) * 2004-03-18 2008-12-10 精工爱普生株式会社 基准电压生成电路、数据驱动器、显示装置及电子设备
JP2005331560A (ja) * 2004-05-18 2005-12-02 Matsushita Electric Ind Co Ltd 画像信号処理装置
CN100397443C (zh) * 2004-06-18 2008-06-25 点晶科技股份有限公司 应用于显示器的多通道驱动器的伽玛调校方法及其装置
JP2006053561A (ja) * 2004-08-09 2006-02-23 Chi Mei Electronics Corp ガンマ補正電圧発生装置および同装置を用いたディスプレイ
JP2010533885A (ja) * 2007-07-18 2010-10-28 オーストリアマイクロシステムス アーゲー 回路装置及びセグメントｌｅｄバックライトの駆動方法
US8786540B2 (en) 2007-07-18 2014-07-22 Ams Ag Circuit arrangement and method for driving segmented LED backlights in particular
US9390659B2 (en) 2007-07-18 2016-07-12 Ams Ag Circuit configuration and method for controlling particularly segmented LED background illumination
JP2010541015A (ja) * 2007-10-05 2010-12-24 ケンブリッジ ディスプレイ テクノロジー リミテッド 電気光学ディスプレイを駆動する方法
KR101570254B1 (ko) * 2007-10-05 2015-11-18 캠브리지 디스플레이 테크놀로지 리미티드 전기 광학 디스플레이 구동 방법
CN104978936A (zh) * 2014-04-03 2015-10-14 奇景光电股份有限公司 显示装置的伽玛参考电压与伽玛电压产生电路
KR20170081254A (ko) * 2014-11-11 2017-07-11 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 기기 및 그 구동 방법
KR101998004B1 (ko) * 2014-11-11 2019-07-08 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 기기 및 그 구동 방법
JP2016133810A (ja) * 2015-01-15 2016-07-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
JP7005123B2 (ja) 2015-01-15 2022-01-21 三星ディスプレイ株式會社 表示装置
WO2023087142A1 (zh) * 2021-11-16 2023-05-25 华为技术有限公司 液晶驱动装置和用于驱动液晶的方法

Also Published As

Publication number Publication date
TW535443B (en) 2003-06-01
US6806861B1 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
JP2001195031A (ja) ガンマ補正用基準電位発生回路
JP4847702B2 (ja) 表示装置の駆動回路
JP3422465B2 (ja) アクティブマトリクス駆動回路
JP3562585B2 (ja) 液晶表示装置およびその駆動方法
KR100394055B1 (ko) 액정 표시 장치 및 데이터 래치 회로
US6850232B2 (en) Semiconductor device capable of internally generating bias changing signal
JP2002156952A (ja) マルチフォーマットアクティブマトリクスディスプレイ
US8228317B2 (en) Active matrix array device
CN100444218C (zh) 显示驱动器及电光学装置
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
US6778627B2 (en) Shift-register circuit
KR20010018731A (ko) 액정표시장치의 데이타구동회로
KR100637060B1 (ko) 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법
JPH10260661A (ja) 表示装置の駆動回路
US20070159439A1 (en) Liquid crystal display
JP3356580B2 (ja) 画像表示装置
JP3895966B2 (ja) 表示装置
JPH07306660A (ja) 液晶表示装置の階調駆動回路及びその階調駆動方法
US20060028249A1 (en) Sample/hold apparatus with small-sized capacitor and its driving method
JPH11202835A (ja) 液晶表示装置
JP3268075B2 (ja) 液晶表示装置の駆動回路
KR100592220B1 (ko) 디지털/아날로그 컨버터 및 그를 이용한 액정표시장치의 소스 구동 회로
JP2010286738A (ja) 表示装置および電子機器
JPH11136130A (ja) デコーダおよびこれを用いたデジタルアナログ変換回路並びにマトリクス型液晶表示装置の駆動回路
JP2849034B2 (ja) 表示駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20051118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222