JP2001156457A - 電子回路装置の製造方法 - Google Patents
電子回路装置の製造方法Info
- Publication number
- JP2001156457A JP2001156457A JP33989599A JP33989599A JP2001156457A JP 2001156457 A JP2001156457 A JP 2001156457A JP 33989599 A JP33989599 A JP 33989599A JP 33989599 A JP33989599 A JP 33989599A JP 2001156457 A JP2001156457 A JP 2001156457A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- via hole
- circuit device
- conductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000010949 copper Substances 0.000 claims description 60
- 238000007747 plating Methods 0.000 claims description 52
- 229920005989 resin Polymers 0.000 claims description 37
- 239000011347 resin Substances 0.000 claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000007788 roughening Methods 0.000 claims description 3
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000000126 substance Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- XPPKVPWEQAFLFU-UHFFFAOYSA-J diphosphate(4-) Chemical compound [O-]P([O-])(=O)OP([O-])([O-])=O XPPKVPWEQAFLFU-UHFFFAOYSA-J 0.000 description 1
- 235000011180 diphosphates Nutrition 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- UKLNMMHNWFDKNT-UHFFFAOYSA-M sodium chlorite Chemical compound [Na+].[O-]Cl=O UKLNMMHNWFDKNT-UHFFFAOYSA-M 0.000 description 1
- 229960002218 sodium chlorite Drugs 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路のパッドと回路基板との間の
導電接続の信頼性を高めた電子回路装置の製造方法を提
供する。 【解決手段】 端子パッド１２ａが形成されている面を
上側にして半導体集積回路のベアチップ１２をベース基
板１１ａ上に実装した後、ベアチップ１２の端子パッド
１２ａを覆うようにベース基板１１ａの上面に絶縁層１
１ｂを形成し、端子パッド１２ａ上の絶縁層１１ｂを除
去してビアホール１５を形成し、ビアホール１５内に端
子パッド１２ａに導電接続する導電体１６を充填した
後、絶縁層１１ｂの上面に配線導体１４を形成する。さ
らに、配線導体１４の上に絶縁層１１ｃを形成する。ビ
ルドアップ方式によって電子回路装置１０を製造する。
導電接続の信頼性を高めた電子回路装置の製造方法を提
供する。 【解決手段】 端子パッド１２ａが形成されている面を
上側にして半導体集積回路のベアチップ１２をベース基
板１１ａ上に実装した後、ベアチップ１２の端子パッド
１２ａを覆うようにベース基板１１ａの上面に絶縁層１
１ｂを形成し、端子パッド１２ａ上の絶縁層１１ｂを除
去してビアホール１５を形成し、ビアホール１５内に端
子パッド１２ａに導電接続する導電体１６を充填した
後、絶縁層１１ｂの上面に配線導体１４を形成する。さ
らに、配線導体１４の上に絶縁層１１ｃを形成する。ビ
ルドアップ方式によって電子回路装置１０を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層構造の電子回
路装置及びその製造方法に関するものである。
路装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、半導体
集積回路（ＩＣ）のベアチップを高密度実装した電子回
路装置が用いられるようになってきた。さらに、電子回
路装置に用いられる回路基板を多層化して回路基板の小
型化が図られており、回路基板を多層化する際にビルド
アップ基板の採用が増えている。
集積回路（ＩＣ）のベアチップを高密度実装した電子回
路装置が用いられるようになってきた。さらに、電子回
路装置に用いられる回路基板を多層化して回路基板の小
型化が図られており、回路基板を多層化する際にビルド
アップ基板の採用が増えている。
【０００３】一方、半導体ＩＣのベアチップを回路基板
上にマウントする場合には、ベアチップの信号パッドを
直接回路基板上の接続用ランドに接続して実装するフリ
ップチップ接続が行われる。
上にマウントする場合には、ベアチップの信号パッドを
直接回路基板上の接続用ランドに接続して実装するフリ
ップチップ接続が行われる。
【０００４】一般に、半導体ＩＣのベアチップは、その
１つの面の周縁部に沿って電極を構成するパッドが配列
されており、ベアチップを直接回路基板にマウントする
ときは、パッドの表面に半田バンプを形成し、この半田
バンプと回路基板の接続用ランドとを異方性導電フィル
ム或いは異方性導電樹脂を介して電気的に接続するフリ
ップチップ接続が行われている。
１つの面の周縁部に沿って電極を構成するパッドが配列
されており、ベアチップを直接回路基板にマウントする
ときは、パッドの表面に半田バンプを形成し、この半田
バンプと回路基板の接続用ランドとを異方性導電フィル
ム或いは異方性導電樹脂を介して電気的に接続するフリ
ップチップ接続が行われている。
【０００５】
【発明が解決しようとする課題】しかしながら、近年の
小型化技術の進歩に伴い半導体ＩＣベアチップのパッド
間ピッチがさらに狭くなってきているので、異方性導電
フィルムや異方性導電樹脂の中に混入されている導電粒
子の大きさが、半導体ＩＣベアチップのパッドやパッド
間ピッチの大きさに近づきつつあり、このためパッド間
で短絡が発生する不具合が生じることが多くなってき
た。これは、製造コストが低くならない一要因となって
いる。
小型化技術の進歩に伴い半導体ＩＣベアチップのパッド
間ピッチがさらに狭くなってきているので、異方性導電
フィルムや異方性導電樹脂の中に混入されている導電粒
子の大きさが、半導体ＩＣベアチップのパッドやパッド
間ピッチの大きさに近づきつつあり、このためパッド間
で短絡が発生する不具合が生じることが多くなってき
た。これは、製造コストが低くならない一要因となって
いる。
【０００６】本発明の目的は上記の問題点に鑑み、半導
体集積回路のパッドと回路基板との間の導電接続の信頼
性を高めた電子回路装置の製造方法を提供することであ
る。
体集積回路のパッドと回路基板との間の導電接続の信頼
性を高めた電子回路装置の製造方法を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項１では、多層回路基板と、１つの主
面に端子パッドを有するチップ状電子部品とを備えた電
子回路装置の製造方法であって、前記端子パッドが形成
されている主面を上側にして前記チップ状電子部品をベ
ース基板上に実装する工程と、前記ベース基板の上面
に、前記ベース基板に実装されたチップ状電子部品の側
面から上面に亘って前記端子パッドを覆うように絶縁層
を形成する工程と、前記絶縁層の前記端子パッド上の部
分を除去してビアホールを形成する工程と、該ビアホー
ル内に前記端子パッドに導電接続する導電体を充填する
工程と、前記絶縁層の上面に配線導体を形成する工程と
を実施して電子回路装置を製造する電子回路装置の製造
方法を提案する。
成するために請求項１では、多層回路基板と、１つの主
面に端子パッドを有するチップ状電子部品とを備えた電
子回路装置の製造方法であって、前記端子パッドが形成
されている主面を上側にして前記チップ状電子部品をベ
ース基板上に実装する工程と、前記ベース基板の上面
に、前記ベース基板に実装されたチップ状電子部品の側
面から上面に亘って前記端子パッドを覆うように絶縁層
を形成する工程と、前記絶縁層の前記端子パッド上の部
分を除去してビアホールを形成する工程と、該ビアホー
ル内に前記端子パッドに導電接続する導電体を充填する
工程と、前記絶縁層の上面に配線導体を形成する工程と
を実施して電子回路装置を製造する電子回路装置の製造
方法を提案する。
【０００８】該電子回路装置の製造方法では、端子パッ
ドが形成されている主面を上側にして前記チップ状電子
部品が前記ベース基板上に実装された後、前記チップ状
電子部品の端子パッドを覆うように前記ベース基板の上
面に絶縁層が形成され、前記端子パッド上の絶縁層が除
去されてビアホールが形成され、該ビアホール内に前記
端子パッドに導電接続する導電体が充填されたのち、前
記絶縁層の上面に配線導体が形成されて電子回路装置が
ビルドアップ方式によって製造される。これにより、前
記チップ状電子部品が多層回路基板の内部に埋設された
電子回路装置が製造される。
ドが形成されている主面を上側にして前記チップ状電子
部品が前記ベース基板上に実装された後、前記チップ状
電子部品の端子パッドを覆うように前記ベース基板の上
面に絶縁層が形成され、前記端子パッド上の絶縁層が除
去されてビアホールが形成され、該ビアホール内に前記
端子パッドに導電接続する導電体が充填されたのち、前
記絶縁層の上面に配線導体が形成されて電子回路装置が
ビルドアップ方式によって製造される。これにより、前
記チップ状電子部品が多層回路基板の内部に埋設された
電子回路装置が製造される。
【０００９】また、請求項２では、請求項１記載の電子
回路装置の製造方法において、前記配線導体が形成され
た絶縁層上にさらに第２絶縁層を形成した後、前記配線
導体の所定位置上部の第２絶縁層を除去してビアホール
を形成し、該ビアホール内に前記配線導体に導電接続す
る導体を充填して電子回路装置を製造する。
回路装置の製造方法において、前記配線導体が形成され
た絶縁層上にさらに第２絶縁層を形成した後、前記配線
導体の所定位置上部の第２絶縁層を除去してビアホール
を形成し、該ビアホール内に前記配線導体に導電接続す
る導体を充填して電子回路装置を製造する。
【００１０】また、請求項３では、請求項１記載の電子
回路装置の製造方法において、電気的絶縁性を有する感
光性樹脂を前記絶縁層の形成材料として用い、該感光性
樹脂を絶縁層形成対象部分に被覆し、前記ビアホールを
形成する位置を覆うフォトマスクを介して前記感光性樹
脂を露光して硬化させた後、非露光部分を除去して前記
ビアホールを形成する電子回路装置の製造方法を提案す
る。
回路装置の製造方法において、電気的絶縁性を有する感
光性樹脂を前記絶縁層の形成材料として用い、該感光性
樹脂を絶縁層形成対象部分に被覆し、前記ビアホールを
形成する位置を覆うフォトマスクを介して前記感光性樹
脂を露光して硬化させた後、非露光部分を除去して前記
ビアホールを形成する電子回路装置の製造方法を提案す
る。
【００１１】該電子回路装置の製造方法では、感光性樹
脂を用いて前記絶縁層を形成しているので、所望の厚み
の絶縁層を容易に形成できると共に、所望の口径のビア
ホールを所望位置に正確に形成することができる。
脂を用いて前記絶縁層を形成しているので、所望の厚み
の絶縁層を容易に形成できると共に、所望の口径のビア
ホールを所望位置に正確に形成することができる。
【００１２】また、請求項４では、請求項１記載の電子
回路装置の製造方法において、前記端子パッドが銅から
なるチップ状電子部品を用いると共に、前記ビアホール
内に前記端子パッドに導電接続する導電体を充填する工
程では、前記ビアホール内に露出した端子パッドの表面
の酸化層を除去し、該端子パッドの表面にパラジウム処
理を施した後、該端子パッド表面に銅メッキ層を化学的
に成長させることにより前記ビアホール内に導電体を充
填する電子回路装置の製造方法を提案する。
回路装置の製造方法において、前記端子パッドが銅から
なるチップ状電子部品を用いると共に、前記ビアホール
内に前記端子パッドに導電接続する導電体を充填する工
程では、前記ビアホール内に露出した端子パッドの表面
の酸化層を除去し、該端子パッドの表面にパラジウム処
理を施した後、該端子パッド表面に銅メッキ層を化学的
に成長させることにより前記ビアホール内に導電体を充
填する電子回路装置の製造方法を提案する。
【００１３】該電子回路装置の製造方法では、前記端子
パッドの酸化層を除去してパラジウム処理を施すことに
より端子パッド表面にパラジウムを付着させることによ
り、化学的な銅メッキ層が成長しやすくしている。
パッドの酸化層を除去してパラジウム処理を施すことに
より端子パッド表面にパラジウムを付着させることによ
り、化学的な銅メッキ層が成長しやすくしている。
【００１４】また、請求項５では、請求項１記載の電子
回路装置の製造方法において、前記絶縁層の表面に配線
導体を形成する工程では、前記絶縁層の表面を粗化した
後に配線導体を形成する電子回路装置の製造方法を提案
する。
回路装置の製造方法において、前記絶縁層の表面に配線
導体を形成する工程では、前記絶縁層の表面を粗化した
後に配線導体を形成する電子回路装置の製造方法を提案
する。
【００１５】該電子回路装置の製造方法では、前記絶縁
層の表面を粗化した後に配線導体を形成することによ
り、絶縁層の表面と配線導体との接触面積が増加され、
これらの間の接着強度が増大する。
層の表面を粗化した後に配線導体を形成することによ
り、絶縁層の表面と配線導体との接触面積が増加され、
これらの間の接着強度が増大する。
【００１６】また、請求項６では、請求項１記載の電子
回路装置の製造方法において、前記ビアホール内に充填
する導電体として銅を用いると共に、前記絶縁層の上面
に配線導体を形成する工程では、前記絶縁層及び前記導
電体の表面に銅メッキ層を化学的に形成し、該銅メッキ
層の表面に感光性樹脂を被覆し、前記配線導体を形成す
る位置を覆うフォトマスクを介して前記感光性樹脂を露
光して硬化させ、さらに非露光部分の感光性樹脂を除去
して前記銅メッキ層を露出させた後、ピロリン酸銅メッ
キ溶液に浸して前記銅メッキ層に通電し、前記銅メッキ
層の露出部分に銅メッキ層を電気的に成長させた後、前
記感光性樹脂を除去すると共に前記化学に形成した銅メ
ッキ層の露出部分を除去することにより前記配線導体を
形成している。これにより、配線導体を容易に形成する
ことができる。
回路装置の製造方法において、前記ビアホール内に充填
する導電体として銅を用いると共に、前記絶縁層の上面
に配線導体を形成する工程では、前記絶縁層及び前記導
電体の表面に銅メッキ層を化学的に形成し、該銅メッキ
層の表面に感光性樹脂を被覆し、前記配線導体を形成す
る位置を覆うフォトマスクを介して前記感光性樹脂を露
光して硬化させ、さらに非露光部分の感光性樹脂を除去
して前記銅メッキ層を露出させた後、ピロリン酸銅メッ
キ溶液に浸して前記銅メッキ層に通電し、前記銅メッキ
層の露出部分に銅メッキ層を電気的に成長させた後、前
記感光性樹脂を除去すると共に前記化学に形成した銅メ
ッキ層の露出部分を除去することにより前記配線導体を
形成している。これにより、配線導体を容易に形成する
ことができる。
【００１７】また、請求項７では、請求項１記載の電子
回路装置の製造方法において、前記絶縁層を形成する工
程では、電気的絶縁性を有する樹脂をスピンコートした
後に該樹脂を硬化させて前記絶縁層としている。
回路装置の製造方法において、前記絶縁層を形成する工
程では、電気的絶縁性を有する樹脂をスピンコートした
後に該樹脂を硬化させて前記絶縁層としている。
【００１８】また、請求項８では、請求項２記載の電子
回路装置の製造方法において、前記第２絶縁層の表面に
ビアホール内の導電体に導電接続するランドを形成する
工程と、前記第２絶縁層の表面に電子部品を実装し、該
電子部品の端子電極を前記ランドに導電接続する工程と
を有する電子回路装置の製造方法を提案する。
回路装置の製造方法において、前記第２絶縁層の表面に
ビアホール内の導電体に導電接続するランドを形成する
工程と、前記第２絶縁層の表面に電子部品を実装し、該
電子部品の端子電極を前記ランドに導電接続する工程と
を有する電子回路装置の製造方法を提案する。
【００１９】該電子回路装置の製造方法では、チップ状
電子部品が埋設された多層回路基板上に電子部品が実装
された電子回路装置が構成される。
電子部品が埋設された多層回路基板上に電子部品が実装
された電子回路装置が構成される。
【００２０】また、請求項９では、請求項１記載の電子
回路装置の製造方法において、前記チップ状電子部品が
半導体集積回路素子のベアチップである電子回路装置の
製造方法を提案する。
回路装置の製造方法において、前記チップ状電子部品が
半導体集積回路素子のベアチップである電子回路装置の
製造方法を提案する。
【００２１】該電子回路装置の製造方法では、半導体集
積回路素子のベアチップが埋設された多層回路基板を容
易に製造できる。
積回路素子のベアチップが埋設された多層回路基板を容
易に製造できる。
【００２２】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。
実施形態を説明する。
【００２３】図１は、本発明の第１の実施形態における
電子回路装置を示す側断面図である。図において、１０
は電子回路装置で、多層回路基板１１の内部に半導体集
積回路のベアチップ１２が埋設され、ベアチップ１２の
端子パッドに接続された外部電極としての半田バンプ１
３を多層回路基板１１の上面に有するものである。即
ち、電子回路装置１０は、ベアチップ１２のパッケージ
を多層回路基板によって形成したものである。
電子回路装置を示す側断面図である。図において、１０
は電子回路装置で、多層回路基板１１の内部に半導体集
積回路のベアチップ１２が埋設され、ベアチップ１２の
端子パッドに接続された外部電極としての半田バンプ１
３を多層回路基板１１の上面に有するものである。即
ち、電子回路装置１０は、ベアチップ１２のパッケージ
を多層回路基板によって形成したものである。
【００２４】多層回路基板１１は、複数の絶縁層１１ａ
〜１１ｃと、絶縁層の間に設けられた配線導体１４、及
びビアホール１５に充填された導電体１６から構成され
ている。図に示す最下層の絶縁層１１ａはベース基板と
なるもので、その材質は樹脂、金属、セラミックスなど
が用いられる。また、この他の絶縁層１１ｂ，１１ｃは
樹脂によって形成されている。
〜１１ｃと、絶縁層の間に設けられた配線導体１４、及
びビアホール１５に充填された導電体１６から構成され
ている。図に示す最下層の絶縁層１１ａはベース基板と
なるもので、その材質は樹脂、金属、セラミックスなど
が用いられる。また、この他の絶縁層１１ｂ，１１ｃは
樹脂によって形成されている。
【００２５】ベアチップ１２は、矩形の板状をなし、１
つの主面（図１では上面）にグリッド状に配置された銅
（Ｃｕ）から成る複数の端子パッド１２ａを有してい
る。この複数の端子パッド１２ａのそれぞれはビアホー
ル１５内の導電体１６及び配線導体１４を介して最上層
の絶縁層１１ｃ表面に形成された半田バンプ１３に導電
接続されている。
つの主面（図１では上面）にグリッド状に配置された銅
（Ｃｕ）から成る複数の端子パッド１２ａを有してい
る。この複数の端子パッド１２ａのそれぞれはビアホー
ル１５内の導電体１６及び配線導体１４を介して最上層
の絶縁層１１ｃ表面に形成された半田バンプ１３に導電
接続されている。
【００２６】上記構成の電子回路装置１０は次の製造方
法によって形成されたものである。以下、電子回路装置
１０の製造方法に関して図２乃至図１５を参照しながら
説明する。
法によって形成されたものである。以下、電子回路装置
１０の製造方法に関して図２乃至図１５を参照しながら
説明する。
【００２７】まず、厚みが０．３ｍｍのアルミナ基板２
１をベース基板となる絶縁層１１ａとして用意する。こ
の絶縁層１１ａの上面に、ベアチップ１２の裏面を上に
向けて、即ち端子パッド１２ａが形成されている面を上
面として、エポキシ系樹脂２２で接着する（図２）。
１をベース基板となる絶縁層１１ａとして用意する。こ
の絶縁層１１ａの上面に、ベアチップ１２の裏面を上に
向けて、即ち端子パッド１２ａが形成されている面を上
面として、エポキシ系樹脂２２で接着する（図２）。
【００２８】ここで、エポキシ系樹脂２２は、硬化した
後に５μｍ厚になるように塗布されている。さらに、こ
のエポキシ系樹脂２２の線形膨張係数は、アルミナ基板
２１やシリコン（Ｓｉ）の線形膨張係数との差が±２０
％以内に調整されている。
後に５μｍ厚になるように塗布されている。さらに、こ
のエポキシ系樹脂２２の線形膨張係数は、アルミナ基板
２１やシリコン（Ｓｉ）の線形膨張係数との差が±２０
％以内に調整されている。
【００２９】次に、以下で使用するメッキ液に対して耐
性を有するエポキシ系の感光性樹脂（粘度２０ｐｓ）２
３を、アルミナ基板２１上に配置されたベアチップ１２
を覆うようにスピンコートする（図３）。このとき、ベ
アチップ１２上が厚み２０μｍで塗布されるように、ス
ピンコーターを調整する。絶縁層の樹脂は、メッキ液に
対する耐性があれば、ポリイミド等を用いても良い。
性を有するエポキシ系の感光性樹脂（粘度２０ｐｓ）２
３を、アルミナ基板２１上に配置されたベアチップ１２
を覆うようにスピンコートする（図３）。このとき、ベ
アチップ１２上が厚み２０μｍで塗布されるように、ス
ピンコーターを調整する。絶縁層の樹脂は、メッキ液に
対する耐性があれば、ポリイミド等を用いても良い。
【００３０】次いで、感光性樹脂２３を乾燥した後、ベ
アチップ１２のＣｕ端子パッド１２ａだけを覆うように
パターンが配置されたフォトマスク（図示せず）を用い
て、感光性樹脂２３を露光及び現像して硬化させる。こ
うして、Ｃｕ端子パッド１２ａの上部だけが開口した絶
縁層１１ｂが形成される（図４）。この開口部２３ａが
ビアホール１５になる。
アチップ１２のＣｕ端子パッド１２ａだけを覆うように
パターンが配置されたフォトマスク（図示せず）を用い
て、感光性樹脂２３を露光及び現像して硬化させる。こ
うして、Ｃｕ端子パッド１２ａの上部だけが開口した絶
縁層１１ｂが形成される（図４）。この開口部２３ａが
ビアホール１５になる。
【００３１】次に、Ｃｕ端子パッド１２ａの表面に形成
されている酸化層を酸性溶液で除去した後、パラジウム
処理をする。パラジウムは、Ｃｕ端子パッド１２ａの表
面に選択的に付着する。この後、化学的なＣｕメッキ処
理を施す。これにより、Ｃｕメッキ層２４が、Ｃｕ端子
パッド１２ａ上に成長する。こうして、ビアホール１５
がＣｕメッキ層２４によって完全に充填されるまで、化
学的なＣｕメッキ処理を実施する（図５）。ビアホール
１５内に充填されたＣｕメッキ層２４が導電体１６にな
る。
されている酸化層を酸性溶液で除去した後、パラジウム
処理をする。パラジウムは、Ｃｕ端子パッド１２ａの表
面に選択的に付着する。この後、化学的なＣｕメッキ処
理を施す。これにより、Ｃｕメッキ層２４が、Ｃｕ端子
パッド１２ａ上に成長する。こうして、ビアホール１５
がＣｕメッキ層２４によって完全に充填されるまで、化
学的なＣｕメッキ処理を実施する（図５）。ビアホール
１５内に充填されたＣｕメッキ層２４が導電体１６にな
る。
【００３２】ビアホール１５がＣｕメッキ２４によって
充填された後、過マンガン酸カリウムを主成分とする溶
液を用いて、絶縁層１１ｂの表面を適度に粗化する。こ
れにより、絶縁層１１ｂの表面とこの上に形成する配線
導体１４との接触面積が増加され、これらの間の接着強
度を高めることができ、信頼性を向上できる。
充填された後、過マンガン酸カリウムを主成分とする溶
液を用いて、絶縁層１１ｂの表面を適度に粗化する。こ
れにより、絶縁層１１ｂの表面とこの上に形成する配線
導体１４との接触面積が増加され、これらの間の接着強
度を高めることができ、信頼性を向上できる。
【００３３】次いで、絶縁層１１ｂとビアホール１５内
に充填されたＣｕの上面に、化学的なＣｕメッキ処理を
施して、０．３μｍの厚みのＣｕメッキ層２５を形成す
る（図６）。
に充填されたＣｕの上面に、化学的なＣｕメッキ処理を
施して、０．３μｍの厚みのＣｕメッキ層２５を形成す
る（図６）。
【００３４】次に、この化学Ｃｕメッキ層２５の表面
を、１０μｍの厚みに感光性樹脂２６で被覆する（図
７）。
を、１０μｍの厚みに感光性樹脂２６で被覆する（図
７）。
【００３５】次いで、感光性樹脂２６を乾燥した後、１
層目の配線パターンが配置されたフォトマスク（図示せ
ず）を用いて、感光性樹脂２６を露光及び現像して硬化
させる。こうして、配線パターンに対応した開口部２６
ａが形成された絶縁層が形成される（図８）。
層目の配線パターンが配置されたフォトマスク（図示せ
ず）を用いて、感光性樹脂２６を露光及び現像して硬化
させる。こうして、配線パターンに対応した開口部２６
ａが形成された絶縁層が形成される（図８）。
【００３６】この後、ピロリン酸Ｃｕメッキ浴中で化学
Ｃｕメッキ層２５に通電し（電流密度６０Ａ／ｍ2）、
配線パターン状の開口部２６ａ内に、電気的なＣｕメッ
キ層２７を高さ１０μｍに成長させる（図９）。
Ｃｕメッキ層２５に通電し（電流密度６０Ａ／ｍ2）、
配線パターン状の開口部２６ａ内に、電気的なＣｕメッ
キ層２７を高さ１０μｍに成長させる（図９）。
【００３７】次に、感光性樹脂２６によって形成した絶
縁層を、専用の剥離液で除去（図１０）した後、８％ｗ
ｔ−ＨＣｌ溶液を用いて化学Ｃｕメッキ層２５の露出さ
れている部分だけを完全に除去する（図１１）。これに
より、１層目の配線導体１４が形成される。
縁層を、専用の剥離液で除去（図１０）した後、８％ｗ
ｔ−ＨＣｌ溶液を用いて化学Ｃｕメッキ層２５の露出さ
れている部分だけを完全に除去する（図１１）。これに
より、１層目の配線導体１４が形成される。
【００３８】この後、電気Ｃｕメッキ層２７の表面を、
亜塩素酸ナトリウムを主成分とする溶液で黒化処理し、
前述同様の感光性樹脂（粘度２０ｐｓ）２３を、Ｃｕメ
ッキ層２７を覆うようにスピンコートする（図１２）。
このとき、Ｃｕメッキ層２７上に２０μｍの厚みで塗布
されるように、スピンコーターを調整する。
亜塩素酸ナトリウムを主成分とする溶液で黒化処理し、
前述同様の感光性樹脂（粘度２０ｐｓ）２３を、Ｃｕメ
ッキ層２７を覆うようにスピンコートする（図１２）。
このとき、Ｃｕメッキ層２７上に２０μｍの厚みで塗布
されるように、スピンコーターを調整する。
【００３９】次いで、感光性樹脂２３を乾燥した後、ビ
アホール１５の形成位置だけを覆うようにパターンが配
置されたフォトマスク（図示せず）を用いて、感光性樹
脂２３を露光及び現像して硬化させる。この際に用いる
フォトマスクは、１層目と２層目の配線を接続するビア
ホール１５のパターンを有するものである。
アホール１５の形成位置だけを覆うようにパターンが配
置されたフォトマスク（図示せず）を用いて、感光性樹
脂２３を露光及び現像して硬化させる。この際に用いる
フォトマスクは、１層目と２層目の配線を接続するビア
ホール１５のパターンを有するものである。
【００４０】こうして、ビアホール１５となる開口部２
３ａが形成された絶縁層１１ｃが形成される（図１
３）。
３ａが形成された絶縁層１１ｃが形成される（図１
３）。
【００４１】次に、開口部２３ａの底に露出しているＣ
ｕ配線導体１４の表面に形成されている酸化層を酸性溶
液で除去した後、前述と同様にパラジウム処理をする。
パラジウムは、Ｃｕ配線導体１４の表面に選択的に付着
する。この後、化学的なＣｕメッキ処理を施す。これに
より、Ｃｕメッキ層２８が、Ｃｕ配線導体１４上に成長
する。こうして、ビアホール１５がＣｕメッキ層２８に
よって完全に充填されるまで、化学的なＣｕメッキ処理
を実施する（図１４）。ビアホール１５内に充填された
Ｃｕメッキ層２８が導電体１６になる。
ｕ配線導体１４の表面に形成されている酸化層を酸性溶
液で除去した後、前述と同様にパラジウム処理をする。
パラジウムは、Ｃｕ配線導体１４の表面に選択的に付着
する。この後、化学的なＣｕメッキ処理を施す。これに
より、Ｃｕメッキ層２８が、Ｃｕ配線導体１４上に成長
する。こうして、ビアホール１５がＣｕメッキ層２８に
よって完全に充填されるまで、化学的なＣｕメッキ処理
を実施する（図１４）。ビアホール１５内に充填された
Ｃｕメッキ層２８が導電体１６になる。
【００４２】ビアホール１５がＣｕメッキによって充填
された後、最表層の絶縁層１１ｃの表面に露出している
ビアホール１５内のＣｕメッキ層２８上に、半田バンプ
１３を形成する（図１５）。これにより、電子回路装置
１０が完成する。
された後、最表層の絶縁層１１ｃの表面に露出している
ビアホール１５内のＣｕメッキ層２８上に、半田バンプ
１３を形成する（図１５）。これにより、電子回路装置
１０が完成する。
【００４３】半田バンプ１３は、メッキや半田ボールな
どによって形成される。また、半田バンプ１３ではな
く、ボンディングパッドを形成しても良い。
どによって形成される。また、半田バンプ１３ではな
く、ボンディングパッドを形成しても良い。
【００４４】また、前述した工程を適宜繰り返すことに
より、所望する層数の多層回路基板を形成することがで
きる。さらに、他のベアチップを任意の層に埋設するこ
とも可能であり、またベアチップ以外のチップ状電子部
品を埋設することも容易に可能である。
より、所望する層数の多層回路基板を形成することがで
きる。さらに、他のベアチップを任意の層に埋設するこ
とも可能であり、またベアチップ以外のチップ状電子部
品を埋設することも容易に可能である。
【００４５】前述した製造方法によれば、ベアチップ１
２の端子パッド１２ａ上の絶縁層１１ｂにビアホール１
５を形成し、ビアホール１５内にＣｕメッキ処理によっ
て導電体１６を充填するビルドアップ方式を用いている
ので、端子パッド１２ａと導電体１６の間の電気的接続
を高めることができる。
２の端子パッド１２ａ上の絶縁層１１ｂにビアホール１
５を形成し、ビアホール１５内にＣｕメッキ処理によっ
て導電体１６を充填するビルドアップ方式を用いている
ので、端子パッド１２ａと導電体１６の間の電気的接続
を高めることができる。
【００４６】さらに、感光性を利用してビアホール１５
を形成しているため、微細な口径のビアホール１５を容
易に形成することができるので、ベアチップ１２の端子
パッド１２ａ間のピッチが狭くなっても、十分に隣接ビ
アホール間の絶縁性を維持することができる。
を形成しているため、微細な口径のビアホール１５を容
易に形成することができるので、ベアチップ１２の端子
パッド１２ａ間のピッチが狭くなっても、十分に隣接ビ
アホール間の絶縁性を維持することができる。
【００４７】また、メッキ処理によってビアホール１５
内に導電体１６を充填しているので、容易に形成するこ
とができる。
内に導電体１６を充填しているので、容易に形成するこ
とができる。
【００４８】次に、本発明の第２の実施形態を説明す
る。
る。
【００４９】図１６は、第２の実施形態における電子回
路装置３０を示す側断面図である。図において、前述し
た第１の実施形態と同一構成部分は同一符号を持って表
しその説明を省略する。また、第２の実施形態と第１の
実施形態との相違点は、ベース基板であるアルミナ基板
２１に代えて、一部分が熱伝導率の高い金属３２からな
り、他の部分が樹脂からなるベース基板３１を用いたこ
とである。この金属３２の上面にベアチップ１２を実装
している。これにより、ベアチップ１２からの発熱を効
率的に外部に発散することができる。
路装置３０を示す側断面図である。図において、前述し
た第１の実施形態と同一構成部分は同一符号を持って表
しその説明を省略する。また、第２の実施形態と第１の
実施形態との相違点は、ベース基板であるアルミナ基板
２１に代えて、一部分が熱伝導率の高い金属３２からな
り、他の部分が樹脂からなるベース基板３１を用いたこ
とである。この金属３２の上面にベアチップ１２を実装
している。これにより、ベアチップ１２からの発熱を効
率的に外部に発散することができる。
【００５０】次に、本発明の第３の実施形態を説明す
る。
る。
【００５１】図１７は、第３の実施形態における電子回
路装置４０を示す側断面図である。図において、前述し
た第１の実施形態と同一構成部分は同一符号を持って表
しその説明を省略する。また、第３の実施形態と第１の
実施形態との相違点は、層数を増やして４つの絶縁層４
１ａ〜４１ｄを有する多層回路基板４１を備え、多層回
路基板４１の上面に部品搭載用のランド４２及び配線導
体４３を形成して電子部品４４を搭載し、最下層のベー
ス基板４１ａの底面に接続用の半田バンプ４５を形成し
たことである。この場合も製造方法は第１の実施形態と
同様である。
路装置４０を示す側断面図である。図において、前述し
た第１の実施形態と同一構成部分は同一符号を持って表
しその説明を省略する。また、第３の実施形態と第１の
実施形態との相違点は、層数を増やして４つの絶縁層４
１ａ〜４１ｄを有する多層回路基板４１を備え、多層回
路基板４１の上面に部品搭載用のランド４２及び配線導
体４３を形成して電子部品４４を搭載し、最下層のベー
ス基板４１ａの底面に接続用の半田バンプ４５を形成し
たことである。この場合も製造方法は第１の実施形態と
同様である。
【００５２】尚、前述した実施形態は本発明の一具体例
であり、本発明がこれらのみに限定されることはない。
であり、本発明がこれらのみに限定されることはない。
【００５３】
【発明の効果】以上説明したように本発明の請求項１乃
至請求項９記載の電子回路装置の製造方法によれば、多
層回路基板の内部にチップ状電子部品を埋設し、該チッ
プ状電子部品の端子パッド上にビアホールを形成し導電
体を充填して端子パッドと導電体を接続した後、さらに
前記導電体に接続する配線導体を形成するというビルド
アップ方式を用いているので、前記端子パッドと前記導
電体及び配線導体との間の電気的接続を高めることがで
きると共に、端子パッド間のピッチが狭くなっても端子
パッド間が短絡し難い。
至請求項９記載の電子回路装置の製造方法によれば、多
層回路基板の内部にチップ状電子部品を埋設し、該チッ
プ状電子部品の端子パッド上にビアホールを形成し導電
体を充填して端子パッドと導電体を接続した後、さらに
前記導電体に接続する配線導体を形成するというビルド
アップ方式を用いているので、前記端子パッドと前記導
電体及び配線導体との間の電気的接続を高めることがで
きると共に、端子パッド間のピッチが狭くなっても端子
パッド間が短絡し難い。
【００５４】また、請求項３によれば、上記の効果に加
えて、感光性を利用してビアホールを形成しているの
で、微細な口径のビアホールを形成可能になり、チップ
状電子部品の端子パッド間ピッチがさらに狭まっても、
十分に隣接ビアホール間の絶縁性を維持することができ
る。
えて、感光性を利用してビアホールを形成しているの
で、微細な口径のビアホールを形成可能になり、チップ
状電子部品の端子パッド間ピッチがさらに狭まっても、
十分に隣接ビアホール間の絶縁性を維持することができ
る。
【００５５】また、請求項４によれば、上記の効果に加
えて、端子パッドに導電接続したビアホール内の導電体
を容易に形成することができる。
えて、端子パッドに導電接続したビアホール内の導電体
を容易に形成することができる。
【００５６】また、請求項５によれば、上記の効果に加
えて、絶縁層の表面を粗化した後に配線導体を形成して
いるので、絶縁層の表面と配線導体との接触面積が増加
され、これらの間の接着強度を高めることができ、信頼
性を向上できる。
えて、絶縁層の表面を粗化した後に配線導体を形成して
いるので、絶縁層の表面と配線導体との接触面積が増加
され、これらの間の接着強度を高めることができ、信頼
性を向上できる。
【００５７】また、請求項６によれば、上記の効果に加
えて、前記絶縁層上に配線導体を簡単に形成することが
できる。
えて、前記絶縁層上に配線導体を簡単に形成することが
できる。
【００５８】また、請求項７によれば、上記の効果に加
えて、表面が平らで凹凸のない絶縁層を容易に形成する
ことができる。
えて、表面が平らで凹凸のない絶縁層を容易に形成する
ことができる。
【００５９】また、請求項８によれば、上記の効果に加
えて、チップ状電子部品を備えた電子回路装置を小型化
することができる。
えて、チップ状電子部品を備えた電子回路装置を小型化
することができる。
【００６０】また、請求項９によれば、上記の効果に加
えて、半導体集積回路のベアチップを備えた電子回路装
置を小型化することができると共に、半導体集積回路の
ベアチップを埋設した多層回路基板自体をベアチップの
パッケージにすることも可能になる。
えて、半導体集積回路のベアチップを備えた電子回路装
置を小型化することができると共に、半導体集積回路の
ベアチップを埋設した多層回路基板自体をベアチップの
パッケージにすることも可能になる。
【図１】本発明の第１の実施形態における電子回路装置
を示す側断面図
を示す側断面図
【図２】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図３】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図４】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図５】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図６】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図７】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図８】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図９】本発明の第１の実施形態における製造方法を説
明する工程図
明する工程図
【図１０】本発明の第１の実施形態における製造方法を
説明する工程図
説明する工程図
【図１１】本発明の第１の実施形態における製造方法を
説明する工程図
説明する工程図
【図１２】本発明の第１の実施形態における製造方法を
説明する工程図
説明する工程図
【図１３】本発明の第１の実施形態における製造方法を
説明する工程図
説明する工程図
【図１４】本発明の第１の実施形態における製造方法を
説明する工程図
説明する工程図
【図１５】本発明の第１の実施形態における製造方法を
説明する工程図
説明する工程図
【図１６】本発明の第２の実施形態における電子回路装
置を示す側断面図
置を示す側断面図
【図１７】本発明の第３の実施形態における電子回路装
置を示す側断面図
置を示す側断面図
１０，３０，４０…電子回路装置、１１…多層回路基
板、１１ａ，１１ｂ，１１ｃ…絶縁層、１２…半導体集
積回路ベアチップ、１２ａ…端子パッド、１３…半田バ
ンプ、１４…配線導体、１５…ビアホール、１６…導電
体、２１…アルミナ基板、２２…エポキシ系樹脂、２３
…感光性樹脂、２３ａ…開口部、２４…Ｃｕメッキ層、
２５…Ｃｕメッキ層、２６…感光性樹脂、２７…Ｃｕメ
ッキ層、２８…Ｃｕメッキ層、３１…ベース基板、３２
…熱導電性金属、４１…多層回路基板、４１ａ〜４１ｄ
…絶縁層、４２…ランド、４３…配線導体、４４…電子
部品、４５…半田バンプ。
板、１１ａ，１１ｂ，１１ｃ…絶縁層、１２…半導体集
積回路ベアチップ、１２ａ…端子パッド、１３…半田バ
ンプ、１４…配線導体、１５…ビアホール、１６…導電
体、２１…アルミナ基板、２２…エポキシ系樹脂、２３
…感光性樹脂、２３ａ…開口部、２４…Ｃｕメッキ層、
２５…Ｃｕメッキ層、２６…感光性樹脂、２７…Ｃｕメ
ッキ層、２８…Ｃｕメッキ層、３１…ベース基板、３２
…熱導電性金属、４１…多層回路基板、４１ａ〜４１ｄ
…絶縁層、４２…ランド、４３…配線導体、４４…電子
部品、４５…半田バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 重本 広也 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内 Ｆターム(参考） 5E336 AA11 BB03 CC32 CC58 GG11 5E346 AA43 CC08 CC32 CC40 DD23 DD24 DD44 EE35 EE38 FF07 FF13 FF14 FF37 FF45 GG17 GG18 GG22 GG28 HH07 HH31 5F061 AA02 BA03 CA10 CB02 CB13
Claims (9)
- 【請求項１】 多層回路基板と、１つの主面に端子パッ
ドを有するチップ状電子部品とを備えた電子回路装置の
製造方法であって、 前記端子パッドが形成されている主面を上側にして前記
チップ状電子部品をベース基板上に実装する工程と、 前記ベース基板の上面に、前記ベース基板に実装された
チップ状電子部品の側面から上面に亘って前記端子パッ
ドを覆うように絶縁層を形成する工程と、 前記絶縁層の前記端子パッド上の部分を除去してビアホ
ールを形成する工程と、 該ビアホール内に前記端子パッドに導電接続する導電体
を充填する工程と、 前記絶縁層の上面に配線導体を形成する工程とを実施し
て電子回路装置を製造することを特徴とする電子回路装
置の製造方法。 - 【請求項２】 前記配線導体が形成された絶縁層上に第
２絶縁層を形成する工程と、 前記配線導体の所定位置上部の第２絶縁層を除去してビ
アホールを形成する工程と、 該ビアホール内に前記配線導体に導電接続する導体を充
填する工程とを有することを特徴とする請求項１記載の
電子回路装置の製造方法。 - 【請求項３】 電気的絶縁性を有する感光性樹脂を前記
絶縁層の形成材料として用い、該感光性樹脂を絶縁層形
成対象部分に被覆し、前記ビアホールを形成する位置を
覆うフォトマスクを介して前記感光性樹脂を露光して硬
化させた後、非露光部分を除去して前記ビアホールを形
成することを特徴とする請求項１記載の電子回路装置の
製造方法。 - 【請求項４】 前記端子パッドが銅からなるチップ状電
子部品を用いると共に、 前記ビアホール内に前記端子パッドに導電接続する導電
体を充填する工程では、 前記ビアホール内に露出した端子パッドの表面の酸化層
を除去し、 該端子パッドの表面にパラジウム処理を施した後、 該端子パッド表面に銅メッキ層を化学的に成長させるこ
とにより前記ビアホール内に導電体を充填することを特
徴とする請求項１記載の電子回路装置の製造方法。 - 【請求項５】 前記絶縁層の表面に配線導体を形成する
工程では、前記絶縁層の表面を粗化した後に配線導体を
形成することを特徴とする請求項１記載の電子回路装置
の製造方法。 - 【請求項６】 前記ビアホール内に充填する導電体とし
て銅を用いると共に、 前記絶縁層の上面に配線導体を形成する工程では、 前記絶縁層及び前記導電体の表面に銅メッキ層を化学的
に形成し、 該銅メッキ層の表面に感光性樹脂を被覆し、 前記配線導体を形成する位置を覆うフォトマスクを介し
て前記感光性樹脂を露光して硬化させ、さらに非露光部
分の感光性樹脂を除去して前記銅メッキ層を露出させた
後、 ピロリン酸銅メッキ溶液に浸して前記銅メッキ層に通電
し、前記銅メッキ層の露出部分に銅メッキ層を電気的に
成長させた後、 前記感光性樹脂を除去すると共に前記化学に形成した銅
メッキ層の露出部分を除去することにより前記配線導体
を形成することを特徴とする請求項１記載の電子回路装
置の製造方法。 - 【請求項７】 前記絶縁層を形成する工程では、電気的
絶縁性を有する樹脂をスピンコートした後に該樹脂を硬
化させて前記絶縁層とすることを特徴とする請求項１記
載の電子回路装置の製造方法。 - 【請求項８】 前記第２絶縁層の表面にビアホール内の
導電体に導電接続するランドを形成する工程と、 前記第２絶縁層の表面に電子部品を実装し、該電子部品
の端子電極を前記ランドに導電接続する工程とを有する
ことを特徴とする請求項２記載の電子回路装置の製造方
法。 - 【請求項９】 前記チップ状電子部品が、半導体集積回
路素子のベアチップであることを特徴とする請求項１記
載の電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33989599A JP2001156457A (ja) | 1999-11-30 | 1999-11-30 | 電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33989599A JP2001156457A (ja) | 1999-11-30 | 1999-11-30 | 電子回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156457A true JP2001156457A (ja) | 2001-06-08 |
Family
ID=18331824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33989599A Withdrawn JP2001156457A (ja) | 1999-11-30 | 1999-11-30 | 電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001156457A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787916B2 (en) * | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| JP2005322769A (ja) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | 電子部品実装構造の製造方法 |
| US7208832B2 (en) | 2003-06-13 | 2007-04-24 | Sony Corporation | Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device |
| JP2007214535A (ja) * | 2006-01-13 | 2007-08-23 | Cmk Corp | 半導体素子内蔵プリント配線板及びその製造方法 |
| JP2007227971A (ja) * | 2007-05-28 | 2007-09-06 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2008193121A (ja) * | 2008-04-24 | 2008-08-21 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| AT503718B1 (de) * | 2004-08-05 | 2009-06-15 | Imbera Electronics Oy | Herstellung einer eine komponente umfassenden schicht |
| JP2010016411A (ja) * | 2009-10-19 | 2010-01-21 | Shinko Electric Ind Co Ltd | 電子部品実装構造の製造方法 |
| JP2010219489A (ja) * | 2009-02-20 | 2010-09-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR101003437B1 (ko) * | 2002-11-11 | 2010-12-27 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 실장 구조 및 그 제조 방법 |
| KR101096614B1 (ko) | 2004-03-29 | 2011-12-21 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 실장 구조 및 그 제조 방법 |
| JP2013236105A (ja) * | 2008-07-23 | 2013-11-21 | Nec Corp | コアレス配線基板、半導体装置及びそれらの製造方法 |
| JP2020065088A (ja) * | 2020-01-29 | 2020-04-23 | 株式会社アムコー・テクノロジー・ジャパン | 半導体装置及びその製造方法 |
| JP2021185621A (ja) * | 2017-02-22 | 2021-12-09 | 株式会社アムコー・テクノロジー・ジャパン | 電子デバイス |
| US11716816B2 (en) | 2003-09-18 | 2023-08-01 | Imberatek, Llc | Method for manufacturing an electronic module and electronic module |
| US11792941B2 (en) | 2005-06-16 | 2023-10-17 | Imberatek, Llc | Circuit board structure and method for manufacturing a circuit board structure |
| USRE49970E1 (en) | 2009-05-19 | 2024-05-14 | Imberatek, Llc | Manufacturing method and electronic module with new routing possibilities |
-
1999
- 1999-11-30 JP JP33989599A patent/JP2001156457A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787916B2 (en) * | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| KR101003437B1 (ko) * | 2002-11-11 | 2010-12-27 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 실장 구조 및 그 제조 방법 |
| US7208832B2 (en) | 2003-06-13 | 2007-04-24 | Sony Corporation | Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device |
| US7727803B2 (en) | 2003-06-13 | 2010-06-01 | Sony Corporation | Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device |
| US11716816B2 (en) | 2003-09-18 | 2023-08-01 | Imberatek, Llc | Method for manufacturing an electronic module and electronic module |
| KR101096614B1 (ko) | 2004-03-29 | 2011-12-21 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 실장 구조 및 그 제조 방법 |
| JP2005322769A (ja) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | 電子部品実装構造の製造方法 |
| AT503718B1 (de) * | 2004-08-05 | 2009-06-15 | Imbera Electronics Oy | Herstellung einer eine komponente umfassenden schicht |
| US11792941B2 (en) | 2005-06-16 | 2023-10-17 | Imberatek, Llc | Circuit board structure and method for manufacturing a circuit board structure |
| TWI387409B (zh) * | 2006-01-13 | 2013-02-21 | Nippon Cmk Kk | 內建半導體元件之印刷布線板及其製造方法 |
| JP2007214535A (ja) * | 2006-01-13 | 2007-08-23 | Cmk Corp | 半導体素子内蔵プリント配線板及びその製造方法 |
| JP2007227971A (ja) * | 2007-05-28 | 2007-09-06 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2008193121A (ja) * | 2008-04-24 | 2008-08-21 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2013236105A (ja) * | 2008-07-23 | 2013-11-21 | Nec Corp | コアレス配線基板、半導体装置及びそれらの製造方法 |
| JP2010219489A (ja) * | 2009-02-20 | 2010-09-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| USRE49970E1 (en) | 2009-05-19 | 2024-05-14 | Imberatek, Llc | Manufacturing method and electronic module with new routing possibilities |
| JP2010016411A (ja) * | 2009-10-19 | 2010-01-21 | Shinko Electric Ind Co Ltd | 電子部品実装構造の製造方法 |
| JP2021185621A (ja) * | 2017-02-22 | 2021-12-09 | 株式会社アムコー・テクノロジー・ジャパン | 電子デバイス |
| JP7256240B2 (ja) | 2017-02-22 | 2023-04-11 | 株式会社アムコー・テクノロジー・ジャパン | 電子デバイス及び電子デバイスの製造方法 |
| JP2020065088A (ja) * | 2020-01-29 | 2020-04-23 | 株式会社アムコー・テクノロジー・ジャパン | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361826B2 (ja) | 半導体装置 | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
| JP2001156457A (ja) | 電子回路装置の製造方法 | |
| US20070178686A1 (en) | Interconnect substrate, semiconductor device, and method of manufacturing the same | |
| WO2007129545A1 (ja) | 耐熱性基板内蔵回路配線板 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP6444269B2 (ja) | 電子部品装置及びその製造方法 | |
| JP2004247668A (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2000077569A (ja) | 基板および半導体装置とその製造方法 | |
| JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
| KR100923501B1 (ko) | 패키지 기판 제조방법 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
| JP2002076185A (ja) | 回路基板装置及びその製造方法 | |
| TW561797B (en) | Circuit board free of photo-sensitive material and fabrication method of the same | |
| JP3037603B2 (ja) | 半導体パッケージ用プリント回路基板 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JP3324472B2 (ja) | Ｂｇａ用ｔａｂテープの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |