JP4090151B2 - パッケージ基板 - Google Patents
パッケージ基板 Download PDFInfo
- Publication number
- JP4090151B2 JP4090151B2 JP17982499A JP17982499A JP4090151B2 JP 4090151 B2 JP4090151 B2 JP 4090151B2 JP 17982499 A JP17982499 A JP 17982499A JP 17982499 A JP17982499 A JP 17982499A JP 4090151 B2 JP4090151 B2 JP 4090151B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- package substrate
- ceramic plate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims description 77
- 229920005989 resin Polymers 0.000 claims description 40
- 239000011347 resin Substances 0.000 claims description 40
- 239000000919 ceramic Substances 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 6
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 238000007772 electroless plating Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 2
- 239000001509 sodium citrate Substances 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 1
- 150000007524 organic acids Chemical group 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- XTFKWYDMKGAZKK-UHFFFAOYSA-N potassium;gold(1+);dicyanide Chemical compound [K+].[Au+].N#[C-].N#[C-] XTFKWYDMKGAZKK-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にセラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板に関するのもである。
【０００２】
【従来の技術】
パッケージ基板として、セラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなる多層配線板が知られている。かかる多層配線板では、図８に示すようにスルーホール２１２を配設して成るセラミック板２１０の上に、層間樹脂絶縁層２４０，３４０を配設してある。該層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成され、層間樹脂絶縁層３４０には、バイアホール３４６が形成されている。当該多層配線板では、セラミック板２１０側にバンプ２６６を介してドーターボード２８０が接続され、層間樹脂絶縁層３４０側にバンプ２６６を介してＩＣチップ２７０が接続されている。
【０００３】
現在、ＩＣチップは、能力の向上に伴い、消費する瞬間電力も飛躍的に増大している。かかる電力を瞬時的に供給するため、パッケージ基板では、表面にチップコンデンサ２９９を実装してある。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した表面に実装するチップコンデンサでは、内部で配線を取り回す必要があるため、ＩＣチップ２７０からの配線長が長くなり、ＩＣチップに要求される瞬時電力を供給することが困難になっている。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、請求項１のパッケージ基板では、セラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板であって、
前記セラミック板上にＩＣチップのパッドへの接続用のバンプを配設し、該セラミック板を貫通するスルーホールを設け、
前記層間樹脂絶縁層上の最表層の配線層に外部基板への接続用のバンプ又はピンを配設し、
前記セラミック板と前記層間樹脂絶縁層との間に、誘電体層を介在させた１対のプレーン層から成る電源用のコンデンサを配設し、前記スルーホールを介して前記電源用のコンデンサの一方のプレーン層と前記ＩＣチップのパッドとを接続し、前記電源用のコンデンサの他方のプレーン層側を外部基板への接続用のバンプ又はピン側へ接続したことを技術的特徴とする。
【０００８】
請求項２のパッケージ基板は、請求項１において、前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることをことを技術的特徴とする。
【０００９】
請求項１では、ＩＣチップを取り付けるセラミック板側に電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、コンデンサの電気特性を高めることができる。シリコンから成り熱膨張率の小さなＩＣチップを、熱膨張率の小さなセラミック板側に取り付け、樹脂から成り熱膨張率の大きな外部基板を、熱膨張率の大きな層間樹脂絶縁層側に取り付ける。このため、熱膨張差に起因するクラック等の発生を防げる。また、平坦なセラミック板上にファインピッチなＩＣチップのパッドを取り付けるため、接続信頼性を高めることができる。更に、熱伝導性、耐熱性の高いセラミック板側をＩＣチップに取り付けるため、ＩＣチップを効率的に冷却できると共に、高熱時の信頼性を高めることが可能となる。
【００１０】
請求項１では、ＩＣチップを取り付けるセラミック板側に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１１】
請求項２では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。その中でもチタン酸バリウムを用いることがよい。その理由として誘電率が１０以上にしやすく、金属層と誘電体層との密着が優れているからである。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板の構成について、断面図を示す図４〜図６を参照して説明する。
図４に示すようにパッケージ基板１００は、セラミック板１０と、ビルドアップ層を構成する層間樹脂絶縁層４０、１４０とからなる。セラミック板１０には、スルーホール１２が形成されて、該スルーホール１２には、図５に示すようにＩＣチップ７０のパッド７２への接続用のバンプ６６が形成されている。一方、層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂絶縁層１４０には、導体回路４８へ接続されたバイアホール１４６が形成されている。該バイアホール１４６には、図５に示すようにドータボード８０のパッド８２への接続用のバンプ６６が配設されている。
【００１３】
該セラミック板１０と層間樹脂絶縁層４０との間には、絶縁層１８をプレーン層１４とプレーン層２０との間に配設してなる電源用コンデンサが設けられている。図４中のプレーン層１４のＸ−Ｘ横断面を図６に示す。図６のＺ−Ｚ線が、図４の切断端に相当する。該プレーン層１４には、開口１４ａが設けられ、該開口１４ａ内には、セラミック板１０側のスルーホール１２と層間樹脂絶縁層４０側のバイアホール４６とを接続するための配線１６が設けられている。
【００１４】
図５で示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−配線２２−配線１６−スルーホール１２−バンプ６６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００１５】
ドータボード８０の電源用のパッド８２Ｐは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６を介して電源用コンデンサの電極を構成するプレーン層２０へ接続されている。一方、ＩＣチップの電源用のパッド７２Ｐは、バンプ６６及びスルーホール１２を介して、上述した電源用コンデンサの他方の電極を構成するプレーン層１４へ接続されている。即ち、ドータボード８０から電源用コンデンサへ供給された電力は、ＩＣチップ直下のスルーホール１２を介してＩＣチップ側へ供給される。
【００１６】
本実施形態のパッケージ基板１００では、ＩＣチップ７０を取り付けるセラミック板１０側に電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。また、シリコンから成り熱膨張率の小さなＩＣチップ７０を、熱膨張率の小さなセラミック板１０側に取り付け、樹脂から成り熱膨張率の大きなドータボード８０を、熱膨張率の大きな層間樹脂絶縁層４０、１４０側に取り付ける。このため、熱膨張差に起因するクラック等の発生を防げる。
【００１７】
また、平坦なセラミック板上にファインピッチなＩＣチップのパッド７２Ｐ、７２Ｓを取り付けるため、接続信頼性を高めることができる。即ち、ＩＣチップ７０側のパッドは、数十μｍのピッチであるのに対して、ドータボード８０側のパッドは、数百μｍのピッチである。図８を参照して上述した従来技術のパッケージ基板では、凹凸の有る層間樹脂絶縁層３４０側にファインピッチなＩＣチップ側のパッドを取り付けていたのに対して、本実施形態では、凹凸のないセラミック板１０側のバンプ６６をＩＣチップに取り付けるため、信頼性を高めることができる。
【００１８】
更に、熱伝導性、耐熱性の高いセラミック板１０側をＩＣチップ７０に取り付けるため、ＩＣチップを効率的に冷却できると共に、樹脂の熱溶解が無くなり、高熱時の信頼性を高めることが可能となる。また、本実施形態のパッケージ基板では、誘電体層１８が、誘電率の高い酸化チタンバリウムから構成されており、コンデンサを大容量に形成できる。
【００１９】
ひき続き、図４を参照して上述したパッケージ基板の製造方法について、図１〜図３を参照して説明する。
(1) アルミナ−ホウケイ酸鉛ガラス粉末を周知の方法で、２００〜１０００μｍのグリーンシート１０αにする。そして、該グリーンシート１０αにスルーホール形成用の通孔１０ａを穿設する（図１に示す工程（Ａ））。
【００２０】
(2)グリーンシート１０αの通孔１０ａに、Ａgペースト１２αを充填する（工程（Ｂ））。
【００２１】
(3)次に、Ａgペースト１４αを、図６を参照して上述したプレーン層１４及び配線１６を形成し得るように印刷する（工程Ｃ）。その後、酸化チタンバリウムを周知の方法でグリーンシート１８αにし、上記配線部１６に対応させて通孔を設けてから、該Ａgペースト１６の上に載置する（工程（Ｄ））。引き続き、Ａgペースト２０αを、図４に示すプレーン層２０及び配線２２を形成し得るように印刷する（工程Ｇ）。
【００２２】
(4)これら各シートを熱圧着した後、空気中において９５０℃で３０分間焼成し、スルーホール１２を備えるセラミック板１０、及び、プレーン層１６、誘電体層１８，プレーン層２０から成る電源用コンデンサを形成する（工程（Ｆ））。本実施形態では、誘電体層１８を焼成により形成するため、酸化チタンバリウム等の高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。なお、焼成後、セラミック板１０のＩＣチップを載置する側の表面を研磨して平坦にすることもできる。
【００２３】
(5)次に、プレーン層２０の上に絶縁樹脂４０αを塗布する（図２に示す工程（Ｇ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００２４】
(6)絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、プレーン層２０又は配線２２へ至る開口径１００〜２５０μｍの非貫通孔４０ａを形成する（工程（Ｇ））。
【００２５】
(7)デスミヤ処理を施した後、パラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ１５μｍの無電解めっき膜４２を析出させる（工程（Ｉ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。
【００２６】
(8)引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ15μｍのめっきレジストレジスト４３を形成する（工程（Ｊ））。そして、セラミック板１０を無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（工程（Ｋ））。
【００２７】
(9)そして、レジスト４３を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図３に示す工程（Ｌ））。
【００２８】
更に、クロム酸に３分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００２９】
(10)上述した(5)〜(9)の処理を繰り返し、層間樹脂絶縁層１４０及びバイアホール１４６を形成する（工程（Ｍ））。
【００３０】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を20μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（工程（Ｎ））。
【００３１】
その後、塩化ニッケル2.3 ×10−１ｍｏｌ／ｌ、次亜リン酸ナトリウム2.8 ×10−１ｍｏｌ／ｌ、クエン酸ナトリウム1.6 ×10−１ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、20分間浸漬して、開口部６０ａに厚さ５μｍのニッケルめっき層６２を形成する。さらに、その基板を、シアン化金カリウム7.6 ×10−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×10−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10−１ｍｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10−１ｍｏｌ／ｌからなる無電解金めっき液に80℃の条件で７．５分間浸漬して、ニッケルめっき層６２上に厚さ0.03μｍの金めっき層６４を形成する（工程（Ｏ））。
【００３２】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６２に充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図４参照）。
【００３３】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図５を参照して説明する。完成したパッケージ基板１００の半田バンプ６６にＩＣチップ７０の半田パッド７２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１００の半田バンプ６６にドータボード８０のパッド８２をリフローすることで、ドータボード８０へパッケージ基板１００を取り付ける。
【００３４】
引き続き、本発明の第２実施形態に係るパッケージ基板について、図７を参照して説明する。第２実施形態のパッケージ基板は、上述した第１実施形態とほぼ同様である。但し、この第２実施形態のパッケージ基板では、ドータボード側に導電性ピン１６６が配設され、該導電性ピン１６６を介してドータボードとの接続を取るように形成されている。図７では、導電性ピン１６６は、突起物のあるＴ型であるが、一般に使用されているＴ型ピンを用いてもよい。材質は４２アロイなどの合金がよい。
【００３５】
上述した第１、第２実施形態では、セラミック板１０の下側のコンデンサを電源用に用いたが、このコンデンサをアースに用いることも可能である。更に、この実施形態では、パッケージ基板の内層のみにコンデンサを配置したが、パッケージ基板の表面にチップコンデンサを配設することも可能である。
【００３６】
【発明の効果】
本発明の構造のパッケージ基板により、コンデンサが内蔵されるためにＩＣチップとコンデンサと電源との距離が短くなり、大容量の電力を瞬間的にＩＣチップへの供給が可能となり、かつ、熱膨張係数が整合されるために、層間樹脂絶縁層でのクラックが生じ難い。故に、信頼性が向上される。また、セラミック基板上にＩＣチップが配置されているので、ＩＣチップから放出される熱もセラミック基板からも拡散されるので、セラミック基板と樹脂層との界面付近でのクラックや剥離も防止される。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図５】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図６】図４に示すパッケージ基板のＸ−Ｘ横断面図である。
【図７】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図８】従来技術に係るパッケージ基板の断面図である。
【符号の説明】
１０ セラミック板
１０ａ 通孔
１２ スルーホール
１４ プレーン層
１６ 配線
１８ 誘電体層
２０ プレーン層
２２ 配線
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４３ レジスト
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６０ａ 開口部
６２ ニッケルめっき膜
６４ 金めっき膜
６６ 半田バンプ
７０ ＩＣチップ
７２ パッド
８０ ドータボード
８２ パッド
１４０ 樹脂層
１４６ バイアホール
１６６ 導電性ピン
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にセラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板に関するのもである。
【０００２】
【従来の技術】
パッケージ基板として、セラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなる多層配線板が知られている。かかる多層配線板では、図８に示すようにスルーホール２１２を配設して成るセラミック板２１０の上に、層間樹脂絶縁層２４０，３４０を配設してある。該層間樹脂絶縁層２４０には、バイアホール２４６及び導体回路２４８が形成され、層間樹脂絶縁層３４０には、バイアホール３４６が形成されている。当該多層配線板では、セラミック板２１０側にバンプ２６６を介してドーターボード２８０が接続され、層間樹脂絶縁層３４０側にバンプ２６６を介してＩＣチップ２７０が接続されている。
【０００３】
現在、ＩＣチップは、能力の向上に伴い、消費する瞬間電力も飛躍的に増大している。かかる電力を瞬時的に供給するため、パッケージ基板では、表面にチップコンデンサ２９９を実装してある。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した表面に実装するチップコンデンサでは、内部で配線を取り回す必要があるため、ＩＣチップ２７０からの配線長が長くなり、ＩＣチップに要求される瞬時電力を供給することが困難になっている。
【０００５】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、大容量のコンデンサをＩＣチップの近傍に配置できるパッケージ基板を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するため、請求項１のパッケージ基板では、セラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板であって、
前記セラミック板上にＩＣチップのパッドへの接続用のバンプを配設し、該セラミック板を貫通するスルーホールを設け、
前記層間樹脂絶縁層上の最表層の配線層に外部基板への接続用のバンプ又はピンを配設し、
前記セラミック板と前記層間樹脂絶縁層との間に、誘電体層を介在させた１対のプレーン層から成る電源用のコンデンサを配設し、前記スルーホールを介して前記電源用のコンデンサの一方のプレーン層と前記ＩＣチップのパッドとを接続し、前記電源用のコンデンサの他方のプレーン層側を外部基板への接続用のバンプ又はピン側へ接続したことを技術的特徴とする。
【０００８】
請求項２のパッケージ基板は、請求項１において、前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることをことを技術的特徴とする。
【０００９】
請求項１では、ＩＣチップを取り付けるセラミック板側に電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、コンデンサの電気特性を高めることができる。シリコンから成り熱膨張率の小さなＩＣチップを、熱膨張率の小さなセラミック板側に取り付け、樹脂から成り熱膨張率の大きな外部基板を、熱膨張率の大きな層間樹脂絶縁層側に取り付ける。このため、熱膨張差に起因するクラック等の発生を防げる。また、平坦なセラミック板上にファインピッチなＩＣチップのパッドを取り付けるため、接続信頼性を高めることができる。更に、熱伝導性、耐熱性の高いセラミック板側をＩＣチップに取り付けるため、ＩＣチップを効率的に冷却できると共に、高熱時の信頼性を高めることが可能となる。
【００１０】
請求項１では、ＩＣチップを取り付けるセラミック板側に電源コンデンサを配置するため、ＩＣチップと電源コンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。
【００１１】
請求項２では、誘電体層が、誘電率の高い酸化チタン塩あるいはペロブスカイト系材料で形成されているため、コンデンサを大容量に形成できる。また、誘電体層を焼成して形成すれば、層自体を薄くすることができる。前述の誘電体層で用い得るチタン酸塩とは、チタン酸バリウム、チタン酸鉛系、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムからなるチタン酸と金属との合金材料を意味して、ペロブスカイト系材料とは、少なくともＭｇｘＮｂｙＯzである合金材料全般を意味する。その中でもチタン酸バリウムを用いることがよい。その理由として誘電率が１０以上にしやすく、金属層と誘電体層との密着が優れているからである。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板の構成について、断面図を示す図４〜図６を参照して説明する。
図４に示すようにパッケージ基板１００は、セラミック板１０と、ビルドアップ層を構成する層間樹脂絶縁層４０、１４０とからなる。セラミック板１０には、スルーホール１２が形成されて、該スルーホール１２には、図５に示すようにＩＣチップ７０のパッド７２への接続用のバンプ６６が形成されている。一方、層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂絶縁層１４０には、導体回路４８へ接続されたバイアホール１４６が形成されている。該バイアホール１４６には、図５に示すようにドータボード８０のパッド８２への接続用のバンプ６６が配設されている。
【００１３】
該セラミック板１０と層間樹脂絶縁層４０との間には、絶縁層１８をプレーン層１４とプレーン層２０との間に配設してなる電源用コンデンサが設けられている。図４中のプレーン層１４のＸ−Ｘ横断面を図６に示す。図６のＺ−Ｚ線が、図４の切断端に相当する。該プレーン層１４には、開口１４ａが設けられ、該開口１４ａ内には、セラミック板１０側のスルーホール１２と層間樹脂絶縁層４０側のバイアホール４６とを接続するための配線１６が設けられている。
【００１４】
図５で示すドータボード８０の信号用のパッド８２Ｓは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−配線２２−配線１６−スルーホール１２−バンプ６６を介して、ＩＣチップ７０の信号用のパッド７２Ｓへ接続されている。
【００１５】
ドータボード８０の電源用のパッド８２Ｐは、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６を介して電源用コンデンサの電極を構成するプレーン層２０へ接続されている。一方、ＩＣチップの電源用のパッド７２Ｐは、バンプ６６及びスルーホール１２を介して、上述した電源用コンデンサの他方の電極を構成するプレーン層１４へ接続されている。即ち、ドータボード８０から電源用コンデンサへ供給された電力は、ＩＣチップ直下のスルーホール１２を介してＩＣチップ側へ供給される。
【００１６】
本実施形態のパッケージ基板１００では、ＩＣチップ７０を取り付けるセラミック板１０側に電源用コンデンサを配置するため、ＩＣチップとコンデンサとの距離が短くなり、大電力を瞬時的にＩＣチップ側へ供給することが可能になる。また、シリコンから成り熱膨張率の小さなＩＣチップ７０を、熱膨張率の小さなセラミック板１０側に取り付け、樹脂から成り熱膨張率の大きなドータボード８０を、熱膨張率の大きな層間樹脂絶縁層４０、１４０側に取り付ける。このため、熱膨張差に起因するクラック等の発生を防げる。
【００１７】
また、平坦なセラミック板上にファインピッチなＩＣチップのパッド７２Ｐ、７２Ｓを取り付けるため、接続信頼性を高めることができる。即ち、ＩＣチップ７０側のパッドは、数十μｍのピッチであるのに対して、ドータボード８０側のパッドは、数百μｍのピッチである。図８を参照して上述した従来技術のパッケージ基板では、凹凸の有る層間樹脂絶縁層３４０側にファインピッチなＩＣチップ側のパッドを取り付けていたのに対して、本実施形態では、凹凸のないセラミック板１０側のバンプ６６をＩＣチップに取り付けるため、信頼性を高めることができる。
【００１８】
更に、熱伝導性、耐熱性の高いセラミック板１０側をＩＣチップ７０に取り付けるため、ＩＣチップを効率的に冷却できると共に、樹脂の熱溶解が無くなり、高熱時の信頼性を高めることが可能となる。また、本実施形態のパッケージ基板では、誘電体層１８が、誘電率の高い酸化チタンバリウムから構成されており、コンデンサを大容量に形成できる。
【００１９】
ひき続き、図４を参照して上述したパッケージ基板の製造方法について、図１〜図３を参照して説明する。
(1) アルミナ−ホウケイ酸鉛ガラス粉末を周知の方法で、２００〜１０００μｍのグリーンシート１０αにする。そして、該グリーンシート１０αにスルーホール形成用の通孔１０ａを穿設する（図１に示す工程（Ａ））。
【００２０】
(2)グリーンシート１０αの通孔１０ａに、Ａgペースト１２αを充填する（工程（Ｂ））。
【００２１】
(3)次に、Ａgペースト１４αを、図６を参照して上述したプレーン層１４及び配線１６を形成し得るように印刷する（工程Ｃ）。その後、酸化チタンバリウムを周知の方法でグリーンシート１８αにし、上記配線部１６に対応させて通孔を設けてから、該Ａgペースト１６の上に載置する（工程（Ｄ））。引き続き、Ａgペースト２０αを、図４に示すプレーン層２０及び配線２２を形成し得るように印刷する（工程Ｇ）。
【００２２】
(4)これら各シートを熱圧着した後、空気中において９５０℃で３０分間焼成し、スルーホール１２を備えるセラミック板１０、及び、プレーン層１６、誘電体層１８，プレーン層２０から成る電源用コンデンサを形成する（工程（Ｆ））。本実施形態では、誘電体層１８を焼成により形成するため、酸化チタンバリウム等の高誘電率材料を用いることができ、大容量のコンデンサを形成することが可能となる。なお、焼成後、セラミック板１０のＩＣチップを載置する側の表面を研磨して平坦にすることもできる。
【００２３】
(5)次に、プレーン層２０の上に絶縁樹脂４０αを塗布する（図２に示す工程（Ｇ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることもできる。
【００２４】
(6)絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、プレーン層２０又は配線２２へ至る開口径１００〜２５０μｍの非貫通孔４０ａを形成する（工程（Ｇ））。
【００２５】
(7)デスミヤ処理を施した後、パラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ１５μｍの無電解めっき膜４２を析出させる（工程（Ｉ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。
【００２６】
(8)引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ15μｍのめっきレジストレジスト４３を形成する（工程（Ｊ））。そして、セラミック板１０を無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（工程（Ｋ））。
【００２７】
(9)そして、レジスト４３を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図３に示す工程（Ｌ））。
【００２８】
更に、クロム酸に３分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００２９】
(10)上述した(5)〜(9)の処理を繰り返し、層間樹脂絶縁層１４０及びバイアホール１４６を形成する（工程（Ｍ））。
【００３０】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を20μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（工程（Ｎ））。
【００３１】
その後、塩化ニッケル2.3 ×10−１ｍｏｌ／ｌ、次亜リン酸ナトリウム2.8 ×10−１ｍｏｌ／ｌ、クエン酸ナトリウム1.6 ×10−１ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、20分間浸漬して、開口部６０ａに厚さ５μｍのニッケルめっき層６２を形成する。さらに、その基板を、シアン化金カリウム7.6 ×10−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×10−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10−１ｍｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10−１ｍｏｌ／ｌからなる無電解金めっき液に80℃の条件で７．５分間浸漬して、ニッケルめっき層６２上に厚さ0.03μｍの金めっき層６４を形成する（工程（Ｏ））。
【００３２】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６２に充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図４参照）。
【００３３】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図５を参照して説明する。完成したパッケージ基板１００の半田バンプ６６にＩＣチップ７０の半田パッド７２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１００の半田バンプ６６にドータボード８０のパッド８２をリフローすることで、ドータボード８０へパッケージ基板１００を取り付ける。
【００３４】
引き続き、本発明の第２実施形態に係るパッケージ基板について、図７を参照して説明する。第２実施形態のパッケージ基板は、上述した第１実施形態とほぼ同様である。但し、この第２実施形態のパッケージ基板では、ドータボード側に導電性ピン１６６が配設され、該導電性ピン１６６を介してドータボードとの接続を取るように形成されている。図７では、導電性ピン１６６は、突起物のあるＴ型であるが、一般に使用されているＴ型ピンを用いてもよい。材質は４２アロイなどの合金がよい。
【００３５】
上述した第１、第２実施形態では、セラミック板１０の下側のコンデンサを電源用に用いたが、このコンデンサをアースに用いることも可能である。更に、この実施形態では、パッケージ基板の内層のみにコンデンサを配置したが、パッケージ基板の表面にチップコンデンサを配設することも可能である。
【００３６】
【発明の効果】
本発明の構造のパッケージ基板により、コンデンサが内蔵されるためにＩＣチップとコンデンサと電源との距離が短くなり、大容量の電力を瞬間的にＩＣチップへの供給が可能となり、かつ、熱膨張係数が整合されるために、層間樹脂絶縁層でのクラックが生じ難い。故に、信頼性が向上される。また、セラミック基板上にＩＣチップが配置されているので、ＩＣチップから放出される熱もセラミック基板からも拡散されるので、セラミック基板と樹脂層との界面付近でのクラックや剥離も防止される。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図５】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図６】図４に示すパッケージ基板のＸ−Ｘ横断面図である。
【図７】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図８】従来技術に係るパッケージ基板の断面図である。
【符号の説明】
１０ セラミック板
１０ａ 通孔
１２ スルーホール
１４ プレーン層
１６ 配線
１８ 誘電体層
２０ プレーン層
２２ 配線
４０ 層間樹脂絶縁層
４０ａ 非貫通孔
４２ 無電解めっき膜
４３ レジスト
４４ 電解めっき
４６ バイアホール
４８ 導体回路
６０ ソルダーレジスト
６０ａ 開口部
６２ ニッケルめっき膜
６４ 金めっき膜
６６ 半田バンプ
７０ ＩＣチップ
７２ パッド
８０ ドータボード
８２ パッド
１４０ 樹脂層
１４６ バイアホール
１６６ 導電性ピン
Claims (2)
- セラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板であって、
前記セラミック板上にＩＣチップのパッドへの接続用のバンプを配設し、該セラミック板を貫通するスルーホールを設け、
前記層間樹脂絶縁層上の最表層の配線層に外部基板への接続用のバンプ又はピンを配設し、
前記セラミック板と前記層間樹脂絶縁層との間に、誘電体層を介在させた１対のプレーン層から成る電源用のコンデンサを配設し、前記スルーホールを介して前記電源用のコンデンサの一方のプレーン層と前記ＩＣチップのパッドとを接続し、前記電源用のコンデンサの他方のプレーン層側を外部基板への接続用のバンプ又はピン側へ接続したことを特徴とするパッケージ基板。 - 前記誘電体層が、酸化チタン塩あるいはペロブスカイト系材料で形成されてなることを特徴とする請求項１のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17982499A JP4090151B2 (ja) | 1999-06-25 | 1999-06-25 | パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17982499A JP4090151B2 (ja) | 1999-06-25 | 1999-06-25 | パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007250A JP2001007250A (ja) | 2001-01-12 |
| JP4090151B2 true JP4090151B2 (ja) | 2008-05-28 |
Family
ID=16072542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17982499A Expired - Fee Related JP4090151B2 (ja) | 1999-06-25 | 1999-06-25 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4090151B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1699277A4 (en) * | 2003-12-26 | 2007-08-15 | Murata Manufacturing Co | CERAMIC MULTILAYER SUBSTRATE |
| JP4515160B2 (ja) * | 2004-06-11 | 2010-07-28 | 大日本印刷株式会社 | キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子 |
| JP5068060B2 (ja) | 2006-10-30 | 2012-11-07 | 新光電気工業株式会社 | 半導体パッケージおよびその製造方法 |
| JP2011146408A (ja) * | 2008-03-28 | 2011-07-28 | Nec Corp | 配線基板、半導体パッケージおよび配線基板の製造方法 |
-
1999
- 1999-06-25 JP JP17982499A patent/JP4090151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007250A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6871396B2 (en) | Transfer material for wiring substrate | |
| JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| WO2007129545A1 (ja) | 耐熱性基板内蔵回路配線板 | |
| JP4043146B2 (ja) | パッケージ基板 | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| JP2007165810A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2012074487A (ja) | 半導体パッケージの製造方法 | |
| JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JP2001144212A (ja) | 半導体チップ | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP4771583B2 (ja) | パッケージ基板 | |
| JP4437361B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4798840B2 (ja) | パッケージ基板 | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| JP4097363B2 (ja) | パッケージ基板 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
| JP4056656B2 (ja) | パッケージ基板 | |
| JP4097364B2 (ja) | パッケージ基板 | |
| JP2001274204A (ja) | ２メタル基板とｂｇａ構造 | |
| JP2025006569A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |