JP2001092378A

JP2001092378A - アクティブマトリクス基板

Info

Publication number: JP2001092378A
Application number: JP27222399A
Authority: JP
Inventors: Masaya Yamakawa; 真弥山川; Yoshihiro Okada; 美広岡田; Atsushi Ban; 厚志伴
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-09-27
Filing date: 1999-09-27
Publication date: 2001-04-06

Abstract

(57)【要約】【課題】高開口率で、かつ、表示品質を向上できる、
液晶表示装置に好適に用いられるアクティブマトリクス
基板を提供する。【解決手段】光透過性を有する絶縁性の基板１上に複
数の走査配線２を形成する。上記各走査配線２と交差し
て複数の信号配線８を配置する。上記走査配線２と信号
配線８との交差部分に薄膜トランジスタからなるスイッ
チング素子１８をそれぞれ配置する。上記スイッチング
素子１８にそれぞれ接続された画素電極１３を設ける。
所定の電圧に保持されるシールド電極２２を、信号配線
８を挟んで、上記画素電極１３と反対側の位置にゲート
絶縁層５を介して設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置など
に用いられるアクティブマトリクス基板に関するもので
ある。

【０００２】

【従来の技術】従来より、液晶表示装置において、互い
に交差する複数本ずつのゲート配線とデータ配線と共
に、アモルファスＳｉにより構成した薄膜トランジスタ
（ＴＦＴ）をスイッチング素子として基板上に形成し
た、いわゆるアクティブマトリクス基板を用いることが
知られている。図７に従来のアクティブマトリクス基板
の構成図を示す。図７（ａ）はアクティブマトリクス基
板の一画素部分の概略平面図であり、図７（ｂ）は上記
概略平面図に示したＡ−Ｂ−Ｃ線における上記アクティ
ブマトリクス基板の要部断面図である。

【０００３】このようなアクティブマトリクス基板につ
いて、その製造方法に基づいて説明すると以下の通りで
ある。まず、透明つまり光透過性と電気絶縁性とを有す
るガラスやプラスチック等からなる基板５１上に、走査
配線５２およびその走査配線５２より延出して形成され
たゲート電極５３、補助容量配線５４を形成する。

【０００４】次に、ゲート絶縁層５５、アモルファスＳ
ｉ層５６、ソース、ドレイン電極となるｎ＋アモルファ
スＳｉ層５７を積層した後、アモルファスＳｉ層５６お
よびｎ＋アモルファスＳｉ層５７を島状にパターニング
し、ゲート電極５３上に島状パターンを形成する。

【０００５】次いで、画素電極７０となるＩＴＯなどか
らなる透明金属層と、信号配線５８となる金属層とを、
それぞれ、島状のｎ＋アモルファスＳｉ層５７、および
ゲート絶縁層５５上に同層となるように積層し、上記金
属層および透明金属層に対しパターニングを行い、信号
配線５８および画素電極７０をそれぞれ形成する。信号
配線５８となる金属層は、Ｔａ、Ｃｒ、Ｍｏ、Ａｌ等の
金属から構成しても、またはこれらの金属の内の複数を
積層しても構わない。

【０００６】次いで、島状のアモルファスＳｉ層５６お
よびｎ＋アモルファスＳｉ層５７の内、信号配線５８お
よびドレイン電極７１の間の部分となるｎ＋アモルファ
スＳｉ層５７をエッチングにより除去して、ソース電
極、ドレイン電極に分割しスイッチング素子６８を形成
する。スイッチング素子６８の形成後ＳｉＮｘ等からな
るＴＦＴ保護層６０を形成し、アクティブマトリクス基
板が完成する。

【０００７】このアクティブマトリクス基板に配向膜６
４を形成し、カラーフィルター６６および遮光膜６９並
びに対向電極６５となる透明金属層が積層された対向基
板６７を所定の間隙をもって張り合わせ、前記間隙に液
晶層８２を充填により形成し所望の液晶表示装置が完成
する。

【０００８】上記のアクティブマトリクス基板の場合、
画素電極７０と信号配線５８とは同一平面上にあるた
め、画素電極７０と信号配線５８とは、Ｂ−Ｃ線で示す
要部断面図にて示すように、互いに所定の間隔を有して
形成されている。

【０００９】従って、画素電極７０と信号配線５８の間
の液晶層８２は画素電極７０からの電界が印加されず、
よって光抜けによるコントラストの低下を抑制するため
に、この部分は遮光膜６９によって遮光を行う必要があ
る。従って、この構造では開口率が下がるという欠点が
ある。

【００１０】このような欠点を回避するため、例えば図
８に示すように、画素電極６３を信号配線５８とは層間
絶縁層６１を介して形成し、画素電極６３を信号配線５
８上にも重なるように形成することで、信号配線５８に
面した、各画素電極６３間の遮光領域を省いて高開口率
を得る構造のアクティブマトリクス基板が考案されてい
る。図８（ａ）は、従来の他のアクティブマトリクス基
板の一画素部分の概略平面図、図８（ｂ）は、上記アク
ティブマトリクス基板におけるＡ−Ｂ−Ｃ線の要部断面
図である。

【００１１】このような図８に示すアクティブマトリク
ス基板について、その製造方法に基づき、図７に示すア
クティブマトリクス基板との相違点に関してのみを説明
すると以下の通りである。

【００１２】まず、前述のＳｉＮｘ等からなるＴＦＴの
保護層６０を形成した後、フォトプロセスによりパター
ン形成後ＨＦ等からなるエッチング溶液にて保護層６０
にエッチングにより、画素電極６３との接続用のコンタ
クトホール６０ａを補助容量配線５４上に形成する。

【００１３】次いで、アクリルなどからなる感光性の有
機樹脂系の層間絶縁層６１をスピン塗布法にて塗布後、
露光工程にてコンタクトホール６２を形成する。コンタ
クトホール６２を介して画素電極６３を形成し、アクテ
ィブマトリクス基板が完成する。このアクティブマトリ
クス基板に配向膜６４を形成し、カラーフィルター６６
および対向電極６５となる透明金属層が積層された対向
基板６７を所定の間隙をもって張り合わせ、前記間隙に
液晶層８２を充填により形成し所望の液晶表示装置が完
成する。

【００１４】

【発明が解決しようとする課題】ところが、以上が高開
口率を実現するためのアクティブマトリクス基板の作成
法であるが、このような構造にした場合、光抜けを防ぐ
ために、画素電極６３が信号配線５８上に覆い被さるよ
うに形成されているので、特に画素電極６３と信号配線
５８間の容量が増加するという問題が生じている。

【００１５】図９に、アクティブマトリクス基板におけ
る１画素部分の等価回路を示す。ここで、Ｃlcは液晶層
８２を挟んだ画素電極６３と対向電極６５間の容量、Ｃ
csは画素電極６３と補助容量配線６４間の補助容量、Ｃ
sdは画素電極６３と信号配線５８間の容量、Ｃgdは画素
電極６３と走査配線５２間の容量である。

【００１６】このように画素電極６３には画素容量、補
助容量以外の寄生抵抗があるため、画素電極６３の電位
は信号配線５８や走査配線５２の電圧が変化することで
変動する。

【００１７】通常、液晶層８２が電気分解されて劣化す
るのを防ぐため、液晶層８２には交流電界が印加され
る。このため信号配線５８には１ラインあるいは１画面
走査するごとに極性の異なった電圧が印加される。

【００１８】このとき信号配線５８の電圧変動を△Ｖｓ
とすると、信号配線５８の電圧変化による画素電極６３
の電圧変動は△ＶＩｃ＝△Ｖｓ＊Ｃsd／（Ｃlc＋Ｃcs＋
Ｃsd）となる。

【００１９】特に最近では高開口率、高解像度の液晶表
示装置（液晶ディスプレイ）が必須となっており、この
ような液晶表示装置に用いられるアクティブマトリクス
基板においては、画素の小型化により液晶層８２の容量
（Ｃlc）が小さくなり、かつ高開口率を要求されるた
め、開口率を落とす原因となる補助容量（Ｃcs）は小さ
くする必要がある。

【００２０】このような液晶表示装置では特に画素電圧
の変動は大きな問題となり、例えば表示パターンの周囲
に信号配線５８または走査配線５２に沿って周囲と色が
変わって見える、いわゆるクロストークとなり表示品位
を劣化させる結果となる。

【００２１】上記の式より、画素電極６３の電圧変動を
少なくするためには、Ｃcsを大きくするか、またはＣsd
を小さくする必要がある。しかしながら、前述したよう
に補助容量を大きくすることは開口率を小さくすること
になるため、その実現は困難である。そのため、何らか
の方法でＣsdを小さくすることが必要となるという問題
を生じている。

【００２２】そこで、従来、画素電極と信号配線との間
の容量を低減する方法については、いくつかの方式が提
案されている。

【００２３】まず、画素電極７０が信号配線５８と同一
層上に形成された構造のアクティブマトリクス基板にお
いては、例えば特開平４−３４９４３０号公報に示され
ているように、図１０（ａ）又は図１０（ｂ）に示すよ
うなシールド電極７２を信号配線５８と画素電極７０の
間、又は信号配線５８下に配置し画素電極７０と信号配
線５８との間の電界を遮蔽することにより、上記両者間
の容量を低減する構成が提案されている。

【００２４】一方、画素電極６３を層間絶縁層６１を挟
んで信号配線５８上にも形成する構造のアクティブマト
リクス基板においては、例えば図１１に示すように、シ
ールド電極７２を画素電極６３と信号配線５８の間に形
成し、画素電極６３と信号配線５８間の電界を遮蔽し
て、上記両者間の容量を低減する構成が提案されている
（特開平５−２７３５９３号公報）。

【００２５】しかしながら、上記公報の構成では、この
ような構造に形成するために、層間絶縁層６１を２層構
造とし、その層間にシールド電極７２を形成する必要が
あるため、作成プロセスが複雑になるという欠点があ
る。

【００２６】

【課題を解決するための手段】本発明者らは、従来に見
られるような画素電極と信号配線間の容量を低減するた
めに画素電極と信号配線の間にシールド電極（電界遮蔽
電極）を形成するのではなく、信号配線を挟んで画素電
極とは反対側にシールド電極を形成することによっても
画素電極とシールド配線間の容量を低減できることを見
い出し、本発明を完成した。

【００２７】本発明のアクティブマトリクス基板は、以
上の課題を解決するために、光透過性を有する絶縁性基
板上に形成された複数の走査配線と、上記各走査配線と
交差して配置された複数の信号配線と、上記走査配線と
信号配線との交差部分にそれぞれ配置された薄膜トラン
ジスタからなるスイッチング素子と、上記スイッチング
素子にそれぞれ接続された画素電極と、信号配線を対し
絶縁層を介して設けられた、所定の電圧に保持される電
界遮蔽電極とを具備し、上記電界遮蔽電極は、信号配線
を挟んで、上記画素電極と反対側の位置に設けられてい
ることを特徴としている。

【００２８】上記構成によれば、画素電極を、信号配線
上にも形成して、上記画素電極の開口率を向上させて
も、従来のように、画素電極と信号配線間の容量を低減
するために画素電極と信号配線の間に電界遮蔽電極（シ
ールド電極）を形成するのではなく、信号配線を挟んで
画素電極とは反対側に電界遮蔽電極を形成することによ
り、画素電極と信号配線との間の容量を低減できる。

【００２９】これにより、上記構成では、画素電極の開
口率を低下させることなく、かつ、電界遮蔽電極を、例
えば走査配線と同層にて形成することによって、上記電
界遮蔽電極の形成のための製造工程も一切増加させるこ
となく画素電極と信号配線との間の容量を低減すること
ができる。

【００３０】また、上記構成では、電界遮蔽電極を、各
画素電極間に沿って形成されている信号配線を挟んで、
つまり上記信号配線に沿って形成しているので、隣合う
各画素電極間に対する遮光体として用いることもでき
る。これにより、上記構成では、信号配線と画素電極を
重ね合わせる必要がなくなる、つまり遮光体としての信
号配線の幅を、隣り合う各画素電極間の間隔より狭く設
定しても、電界遮蔽電極により隣合う各画素電極間を遮
光できる。

【００３１】このことから、上記構成では、隣り合う各
画素電極間からの光抜けを防止しながら、信号配線の幅
を小さく設定できて、更に画素電極と信号配線間の容量
を、さらに低減することができ、高開口率、かつ、高表
示品位の液晶表示装置を一切の製造工程の変更や追加無
しに実現することができる。

【００３２】上記構成では、前記画素電極と、前記走査
配線および信号配線との間に、層間絶縁層が形成されて
いてもよい。上記構成では、高開口率、かつ、高表示品
位の液晶表示装置を、より確実に得られる。

【００３３】上記構成では、前記電界遮蔽電極は、前記
走査配線から延出して形成されていてもよい。上記構成
によれば、高開口率、かつ、高表示品位の液晶表示装置
を一切の製造工程の変更や追加無しに実現することがで
きる。

【００３４】上記構成では、前記走査配線間に、画素電
極の容量保持用の容量保持用配線を具備し、前記電界遮
蔽電極は、上記容量保持用配線から延出して形成されて
いてもよい。上記構成によれば、電界遮蔽電極を、容量
保持用配線から延出して形成したことによって、高開口
率、かつ、高表示品位の液晶表示装置を一切の製造工程
の変更や追加無しに実現することができる。

【００３５】上記構成では、前記電界遮蔽電極の幅は、
隣り合う前記の各画素電極の間隔より大きく、かつ、前
記信号配線の幅より大きくなるように形成されているこ
とが好ましい。上記構成によれば、信号配線の幅を小さ
く設定できるので、画素電極と信号配線との間の容量を
低減できて、高開口率、かつ、高表示品位の液晶表示装
置を、より確実に得られる。

【００３６】上記構成では、前記電界遮蔽電極は、前記
信号配線に対面する位置に形成されていてもよい。上記
構成によれば、隣合う各画素電極間に対する遮光を、上
記電界遮蔽電極により、より確実化できるので、高開口
率、かつ、高表示品位の液晶表示装置を、より確実に得
られる。

【００３７】上記構成では、前記電界遮蔽電極は、前記
信号配線に対面する位置における、上記信号配線の幅方
向に変位させて形成されていてもよい。上記構成によれ
ば、隣合う各画素電極間に対する、上記電界遮蔽電極に
よる遮光をより広範囲に設定できることから、信号配線
の幅を、より小さく設定でき、高開口率、かつ、高表示
品位の液晶表示装置を、より確実に得られる。

【００３８】

【発明の実施の形態】本発明の実施の各形態について図
１ないし図６に基づいて説明すれば、以下の通りであ
る。

【００３９】（実施の形態１）本実施の形態１に係るア
クティブマトリクス基板の概略構成図を図１に示し、図
１（ａ）はアクティブマトリクス基板の一画素部分の概
略平面図、図１（ｂ）はＡ−Ｂ−Ｃ線にて示される、上
記アクティブマトリクス基板における要部断面図であ
る。

【００４０】上記アクティブマトリクス基板は、基板１
上に、複数の各走査配線２と、複数の信号配線８と、各
スイッチング素子１８と、マトリクス状の各画素電極１
３と、シールド電極（電界遮蔽電極）２２とを具備する
ものである。

【００４１】上記基板１は、透明つまり光透過性と電気
絶縁性とを有する、ガラスまたはプラスチック等からな
るものである。上記走査配線２は、相互に平行に設けら
れている。上記信号配線８は、上記各走査配線２とそれ
ぞれ直行するように交差して配置され、相互に平行に形
成されている。上記スイッチング素子１８は、上記走査
配線２と信号配線８との交差部分にそれぞれ、配置され
た薄膜トランジスタからなるものである。上記画素電極
１３は、光透過性を有する、略長方形状の導電体からな
り、上記スイッチング素子１８にそれぞれ接続されたマ
トリクス状、つまり碁盤の目状に配設されている。

【００４２】そして、上記シールド電極２２は、所定の
電圧に保持されるようになっており、信号配線８を対し
ゲート絶縁層５を介して、信号配線８を挟んで、上記画
素電極１３と反対側の位置にそれぞれ設けられている。

【００４３】このようなアクティブマトリクス基板につ
いて、その製造方法に基づいて説明すれば以下の通りで
ある。まず、基板１上に、走査配線２およびその走査配
線２より延出して形成されたゲート電極３、補助容量配
線４を互いに同層にて形成する。このとき同時に補助容
量配線４から延出して、つまり同層にてシールド電極２
２を、後述する信号配線８の下、つまり信号配線８と基
板１との間にゲート絶縁層５を介して形成する。

【００４４】次に、ＳｉＮｘ等からなるゲート絶縁層
５、アモルファスＳｉ層６、ソース電極およびドレイン
電極となるｎ＋アモルファスＳｉ層７をさらに順次積層
した後、アモルファスＳｉ層６およびｎ＋アモルファス
Ｓｉ層７をパターニングし、ゲート電極３上に島状のパ
ターンを形成する。

【００４５】次いで、画素電極１３との接続電極９、お
よび信号配線８となる金属層を積層しパターニングを行
う。この金属層はＴａ、Ｃｒ、Ｍｏ、Ａｌ、ＩＴＯ等の
金属からなり、又はこれらの金属の内の複数を積層して
も構わない。

【００４６】次いで、島状のアモルファスＳｉ層６およ
びｎ＋アモルファスＳｉ層７の内、信号配線８および接
続電極９の間の部分のｎ＋アモルファスＳｉ層７をエッ
チングにより除去し、上記ｎ＋アモルファスＳｉ層７か
ら、ソース電極、ドレイン電極を分割により作成してス
イッチング素子１８を形成する。

【００４７】スイッチング素子１８の形成後、ＳｉＮｘ
等からなるＴＦＴ用の保護層１０を、さらに、上記基板
１上に形成し、フォトプロセスによりパターン形成後、
ＨＦ等からなるエッチング溶液にて保護層１０をエッチ
ングにより、後述する画素電極１３との接続用のコンタ
クトホール１０ａを、補助容量配線４上の接続電極９を
露出するように形成する。

【００４８】次いで、アクリル樹脂などからなる感光性
の有機樹脂をスピン塗布法にて、さらに、上記基板１上
に塗布して有機樹脂層を形成した後、パターン露光工程
にて、上記有機樹脂層から層間絶縁層１１を形成すると
共に、上記層間絶縁層１１に対しコンタクトホール１２
を上記コンタクトホール１０ａ上に形成する。

【００４９】続いて、上記層間絶縁層１１上に画素電極
層を形成し、エッチング等により、上記画素電極層から
上記画素電極１３を上記層間絶縁層１１上に形成すると
共に、コンタクトホール１２を介して接続電極９と上記
画素電極１３とを互いに接続して、アクティブマトリク
ス基板が完成する。

【００５０】このアクティブマトリクス基板における各
画素電極１３上および層間絶縁層１１上に配向膜１４を
形成する一方、各カラーフィルター１６および対向電極
１５となる透明金属層が積層された対向基板１７を形成
し、このアクティブマトリクス基板と、上記対向基板１
７とを所定の間隙を有するように互いに張り合わせ、前
記間隙に液晶層１９を充填により形成して所望の液晶表
示装置が完成する。

【００５１】本発明では、画素電極１３が層間絶縁層１
１を介して信号配線８上に形成され、かつ開口率を向上
させるため画素電極１３を信号配線８上にも重なるよう
に形成した高開口率のアクティブマトリクス基板におい
て、図１（ｂ）および図２に示すように走査配線２ある
いは補助容量配線４を形成する際に同時に走査配線２あ
るいは補助容量配線４から延出して形成されたシールド
電極２２を、信号配線８を挟んで画素電極１３とは反対
側に配置している構成である。

【００５２】これにより、上記構成では、画素電極１３
と信号配線８の間の電界８ａの形成を上記シールド電極
２２の設置により低減できて、上記画素電極１３と信号
配線８の間の容量を軽減できる。

【００５３】したがって、上記のシールド電極２２の構
造を、画素電極１３と信号配線８を層間絶縁層１１を介
して形成したアクティブマトリクス基板に適用すること
によって、上記アクティブマトリクス基板を用いた液晶
表示装置において、シャドーイング等の表示品質の劣化
が発生することを抑制し、高画質の液晶表示装置を従来
と製造工程を変えること無しに、つまり、追加の工程を
省いた簡素な方法により実現することができる。

【００５４】このような構造のアクティブマトリクス基
板における画素電極１３と信号配線８との間の容量低減
の結果の一例を表１として以下に示す。ただし、隣り合
う各画素電極１３の間隔は３μｍ、シールド電極２２の
幅、信号配線８の幅は８μｍにそれぞれ設定し、ゲート
絶縁層５の厚さ３５０ｎｍ、誘電率６．９、層間絶縁層
１１の厚さ３０００ｎｍ、誘電率３．４にそれぞれ設定
した。また、従来構造としては、図１においてシールド
電極２２を省き、他の構造を同様に設定した、図８に示
すような構造を用いた。

【００５５】

【表１】

【００５６】以上の表１に示す様に、本実施の形態１に
係る構造では図８の様な従来構造に対して、画素電極１
３と信号配線８との間の容量を約３６％削減できること
が分かった。

【００５７】（実施の形態２）前記の実施の形態１より
シールド電極２２、信号配線８、画素電極１３の重なり
の部分（Ｂ−Ｃ部）の構造を変えた場合を図３（ａ）に
示す。実施の形態１では、画素電極１３間の遮光は信号
配線８を、隣り合う各画素電極１３の間と重なるように
配置することで行っていたが、本実施の形態２では、シ
ールド電極２２も用いて上記の遮光を行うことにより、
信号配線８の電極幅を上記より細く設定したものであ
る。

【００５８】例えば、各画素電極１３の間隔３μｍ、信
号配線８の幅５μｍ、シールド電極２２の幅８μｍに、
それぞれ設定した場合、上記構造で信号配線８の幅が８
μｍの場合と比べると、以下の表２に示す様に画素電極
１３と信号配線８間の容量を低減することができる。本
構造においては従来構造と比べて画素電極１３と信号配
線８の容量を、さらに約６４％削減できることが分かっ
た。

【００５９】これにより、上記構造では、上記容量をさ
らに削減できるので、信号配線８における信号の遅延
を、より抑制できる。したがって、上記構造では、さら
に高画質の液晶表示装置を従来と製造工程を変えること
無しに、つまり、追加の工程を省いた簡素な方法により
実現することができる。

【００６０】

【表２】

【００６１】ところで、従来では、例えば図４（ａ）に
示すように、画素電極６３は一部が信号配線５８と重な
るように形成することにより、バックライトより入射し
た光８１が画素電極１３の領域以外、つまり隣り合う各
画素電極１３の間から外部へ漏れること（光抜け）を防
止している。

【００６２】また、例えば図４（ｂ）に示す様に信号配
線５８の幅を、各画素電極６３の間隔と同じか小さくし
た場合には、画素電極６３と信号配線５８の重なりが小
さくなるため画素電極６３と信号配線５８間の容量は小
さくすることができるが、光８１の入射角度によっては
画素電極１３の領域以外から光が通過することとなり、
コントラストの低下として表示品位を劣化させることと
なる。

【００６３】しかしながら、本発明では、図３（ａ）お
よび図４（ｃ）に示すように信号配線８の下にシールド
電極２２を形成したので、信号配線８の電極幅を細くし
た場合でもシールド電極２２が遮光体となり、画素電極
１３の領域以外からの光２１の抜けを防ぐことができ
る。

【００６４】したがって、上記構成では、光抜け防止の
ために、画素電極１３と信号配線８とを、特に重ね合わ
せて形成する必要がなくなり、画素電極１３と信号配線
８との間の容量をさらに低減することができる。よっ
て、上記構成では、より高画質な液晶表示装置を構成で
きる。

【００６５】（実施の形態３）上記各実施の形態１およ
び２では、シールド電極２２を信号配線８の下に重なる
ように形成することで画素電極１３と信号配線８間の容
量を低減することができることを示したが、例えば大型
で高精細のディスプレイになってくると信号配線８とシ
ールド電極２２間の容量が大きくなることから、信号配
線８における信号の遅延という問題が生じてくる。

【００６６】この問題を解決するために、本発明に係る
実施の形態３では、図３（ｂ）に示すように、シールド
電極２２を信号配線８の幅方向に分割し、かつ、各シー
ルド電極２２を信号配線８の幅方向にそれぞれ変位させ
て配置して、信号配線８とシールド電極２２の重なり領
域を小さくすることで、信号配線８とシールド電極２２
間の容量を、より小さくなるように設定している。

【００６７】ただし、本構造においても、隣り合う各画
素電極１３間での光抜けを防止するために信号配線８と
各シールド電極２２は、それらの一部をそれらの幅方向
の端部において、互いに、それらの厚さ方向に重なるよ
うに配置されている。このような構造により、上記光抜
けを防止するための遮光領域を、容量の増加を回避しな
がら増大化できるので、画素電極１３間での光抜けを、
さらに効率よく防止できる。

【００６８】（実施の形態４）以上の実施の各形態１〜
３は、いずれも走査配線２と補助容量配線４とを互いに
別配線で形成した場合の例である。しかしながら、以上
の実施の各形態１〜３における、接続電極９と補助容量
配線４との間にて形成される補助容量を隣の走査配線２
上に形成することで補助容量配線４を省くことができ、
そのような構造のアクティブマトリクス基板に、本発明
のシールド電極２２の構造を適用した場合の例を図５お
よび図６に示す。

【００６９】実施の各形態１〜３では、シールド電極２
２は補助容量配線４から延出して形成していたが、本実
施の形態４では、シールド電極２２を走査配線２から延
出して形成していると共に、上記補助容量を、コンタク
トホール１２を用いて、画素電極１３に電気的に接続さ
れた接続電極９ａと走査配線２との間にて形成してい
る。

【００７０】本実施の形態４では、図５（ｂ）に示すよ
うに、コンタクトホール１２と基板１との間に下地層４
１が、前述の補助容量配線４と同様の素材から、上記コ
ンタクトホール１２の空隙部に面する位置に島状に形成
されている。

【００７１】このような下地層４１を設けることによ
り、コンタクトホール１２やコンタクトホール１０ａを
エッチングにより形成するときに、エッチング剤による
基板１に対する腐食や浸食や薬剤の拡散を、耐薬品性に
優れた上記下地層４１によって確実に防止できる。

【００７２】なお、本実施の形態４では、図５および図
６に示すように、補助容量配線４から延出してシールド
電極２２を形成した場合の実施の形態１に相当する構造
について本実施の形態４に係る発明を適用した例を記述
しているが、実施の形態２および３に示したような構造
に本実施の形態４に係る発明をそれぞれ適用することも
可能であることは明らかである。

【００７３】また、前述の実施の形態１〜３に示した、
補助容量配線４を、走査配線２と別配線にて形成した場
合においても、本実施の形態４に示すように、シールド
電極２２を走査配線２から延出して形成することも可能
であることは明らかである。

【００７４】このように本発明では、画素電極１３が層
間絶縁層１１を介して信号配線８上に形成され、かつ、
開口率を下げないため画素電極１３を信号配線８上にも
重ねて形成した高開口率のアクティブマトリクス基板に
おいて、走査配線２あるいは補助容量配線４を形成する
際に同時に走査配線２あるいは補助容量配線４から延出
して形成されたシールド電極２２を、信号配線８を挟ん
で画素電極１３と反対側に配置している。

【００７５】これにより、上記構成では、従来の製造方
法に対し、何らの工程を増加すること無しに画素電極１
３と信号配線８間の容量を３０〜７０％程度低減するこ
とができる。この結果、上記構成では、上記容量の低減
によって、液晶表示装置に用いた場合、表示画面上にお
いて、特に縦方向のクロストークを低減できて、その表
示品位を向上させることができる。

【００７６】

【発明の効果】本発明のアクティブマトリクス基板は、
以上のように、光透過性を有する絶縁性基板上に形成さ
れた複数の走査配線と、上記各走査配線と交差して配置
された複数の信号配線と、上記走査配線と信号配線との
交差部分にそれぞれ配置された薄膜トランジスタからな
るスイッチング素子と、上記スイッチング素子にそれぞ
れ接続された画素電極と、信号配線を対し絶縁層を介し
て設けられた、所定の電圧に保持される電界遮蔽電極と
を具備し、上記電界遮蔽電極は、信号配線を挟んで、上
記画素電極と反対側の位置に設けられている構成であ
る。

【００７７】それゆえ、上記構成は、画素電極を、信号
配線上にも形成して、上記画素電極の開口率を向上させ
ても、信号配線を挟んで画素電極とは反対側に電界遮蔽
電極を、例えば走査配線と同層にて形成することによ
り、画素電極と信号配線間の容量を低減できる。

【００７８】これにより、上記構成では、画素電極の開
口率を低下させることなく、かつ、電界遮蔽電極を、例
えば走査配線と同層にて形成することによって製造工程
も一切増加させることなく画素電極と信号配線間の容量
を低減することができる。

【００７９】この結果、上記構成では、高開口率、か
つ、画素電極と信号配線間の容量の低減による高表示品
位の液晶表示装置を一切の製造工程の変更や追加無しに
実現することができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るアクティブマトリクス基板の実施
の形態１の説明図であり、（ａ）は、アクティブマトリ
クス基板の一画素部分の概略平面図、（ｂ）は、上記図
１（ａ）のＡ−Ｂ−Ｃ線にて示される上記アクティブマ
トリクス基板における要部断面図である。

【図２】上記アクティブマトリクス基板における、画素
電極と信号配線との電界の様子とシールド電極の構造を
示す断面図である。

【図３】上記アクティブマトリクス基板における、信号
配線に対するシールド電極の配置を示す要部断面図であ
り、（ａ）は一例であり、（ｂ）は他の例である。

【図４】上記アクティブマトリクス基板における、種々
の構造での画素電極間での光抜けの様子を表す各説明図
であり、（ａ）は従来の例を示し、（ｂ）は従来の他の
例を示し、（ｃ）は本発明を示すものである。

【図５】本発明に係るアクティブマトリクス基板の実施
の形態４の説明図であり、（ａ）は、アクティブマトリ
クス基板の一画素部分の概略平面図、（ｂ）は、上記図
５（ａ）のＡ−Ｂ−Ｃ線にて示される上記アクティブマ
トリクス基板における要部断面図である。

【図６】上記図５（ａ）に示すＤ−Ｅ線にて示される上
記アクティブマトリクス基板の要部断面図である。

【図７】従来のアクティブマトリクス基板の説明図であ
り、（ａ）は、アクティブマトリクス基板の一画素部分
の概略平面図、（ｂ）は、上記図７（ａ）のＡ−Ｂ−Ｃ
線にて示される上記アクティブマトリクス基板における
要部断面図である。

【図８】従来の他のアクティブマトリクス基板の説明図
であり、（ａ）は、アクティブマトリクス基板の一画素
部分の概略平面図、（ｂ）は、上記図８（ａ）のＡ−Ｂ
−Ｃ線にて示される上記アクティブマトリクス基板にお
ける要部断面図である。

【図９】上記アクティブマトリクス基板における一画素
あたりの等価回路を表す説明図である。

【図１０】上記の図７に示すアクティブマトリクス基板
における、信号配線に対するシールド電極の配置を示す
要部断面図であり、（ａ）は、上記配置の一例であり、
（ｂ）は上記配置の他の例である。

【図１１】上記の図８に示すアクティブマトリクス基板
における、信号配線に対するシールド電極の配置を示す
要部断面図である。

【符号の説明】

１基板２走査配線５ゲート絶縁層８信号配線１３画素電極１８スイッチング素子２２シールド電極（電界遮蔽電極）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 (72)発明者伴厚志大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 2H092 JA26 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB53 JB63 JB69 KA05 KA07 KB14 MA05 MA08 MA13 MA17 MA27 MA35 MA37 MA41 NA22 NA25 PA09 4M104 AA10 BB02 BB13 BB16 BB17 BB36 CC01 GG20 5C094 AA06 AA09 AA10 AA43 BA45 CA19 EB02 GB10 5F110 AA02 CC07 DD02 FF03 GG15 HK09 HK16 HL03 HL04 HL07 NN24 NN43 NN80

Claims

【特許請求の範囲】

【請求項１】光透過性を有する絶縁性基板上に形成され
た複数の走査配線と、上記各走査配線と交差して配置された複数の信号配線
と、上記走査配線と信号配線との交差部分にそれぞれ配置さ
れた薄膜トランジスタからなるスイッチング素子と、上記スイッチング素子にそれぞれ接続された画素電極
と、信号配線を対し絶縁層を介して設けられた、所定の電圧
に保持される電界遮蔽電極とを具備し、上記電界遮蔽電極は、信号配線を挟んで、上記画素電極
と反対側の位置に設けられていることを特徴とするアク
ティブマトリクス基板。
【請求項２】前記画素電極と、前記走査配線および信号
配線との間に、層間絶縁層が形成されていることを特徴
とする請求項１記載のアクティブマトリクス基板。
【請求項３】前記電界遮蔽電極は、前記走査配線から延
出して形成されていることを特徴とする請求項１または
２に記載のアクティブマトリクス基板。
【請求項４】前記走査配線間に、画素電極の容量保持用
の容量保持用配線を具備し、前記電界遮蔽電極は、上記容量保持用配線から延出して
形成されていることを特徴とする請求項１または２に記
載のアクティブマトリクス基板。
【請求項５】前記電界遮蔽電極の幅は、隣り合う前記の
各画素電極の間隔より大きく、かつ、前記信号配線の幅
より大きくなるように形成されていることを特徴とする
請求項１ないし４の何れか一項に記載のアクティブマト
リクス基板。
【請求項６】前記電界遮蔽電極は、前記信号配線に対面
する位置に形成されていることを特徴とする請求項１な
いし５の何れか一項に記載のアクティブマトリクス基
板。
【請求項７】前記電界遮蔽電極は、前記信号配線に対面
する位置における、上記信号配線の幅方向に変位させて
形成されていることを特徴とする請求項１ないし５の何
れか一項に記載のアクティブマトリクス基板。