[go: up one dir, main page]

JP2001085736A - 窒化物半導体チップの製造方法 - Google Patents

窒化物半導体チップの製造方法

Info

Publication number
JP2001085736A
JP2001085736A JP25648399A JP25648399A JP2001085736A JP 2001085736 A JP2001085736 A JP 2001085736A JP 25648399 A JP25648399 A JP 25648399A JP 25648399 A JP25648399 A JP 25648399A JP 2001085736 A JP2001085736 A JP 2001085736A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
split groove
groove
split
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25648399A
Other languages
English (en)
Other versions
JP4493127B2 (ja
Inventor
Yuzo Tsuda
有三 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25648399A priority Critical patent/JP4493127B2/ja
Publication of JP2001085736A publication Critical patent/JP2001085736A/ja
Application granted granted Critical
Publication of JP4493127B2 publication Critical patent/JP4493127B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 窒化物半導体を基板とする光を発する活性層
を含む窒化物半導体ウエハーをチップ状に分割する際
に、切断面、界面のクラック、チッピングの発生を防止
し、窒化物半導体の結晶性を損なうことなく優れた発光
性能を有する窒化物半導体チップを得ると共に、歩留良
く所望の形とサイズに切断する方法を提供する。 【解決手段】 窒化物半導体を基板とする光を発する活
性層を含む窒化物半導体ウエハーをチップ状に分割する
際に、前記ウエハーの窒化物半導体基板面に所望のチッ
プ形状で第1の割り溝を線状に形成する工程と、前記第
1の割り溝の線と合致する位置で、前記ウエハーの窒化
物半導体積層面に新たに第2の割り溝を線状に形成する
と共に、前記第1の割り溝幅よりも第2の割り溝幅を狭
くする工程と、前記第1の割り溝と第2の割り溝に沿っ
て前記ウエハーをチップ状に分割する工程を具備する。
特に、窒化物半導体基板に塩素をドーピングすることに
よって、チップ分割が容易になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般式InxAly
GazN(0≦x≦1、0≦y≦1、x+y+z=1)
で表記される窒化物半導体の発光素子または電子デバイ
ス素子の製造方法に関し、特に窒化物半導体基板上に作
製された窒化物半導体素子の、結晶性を損なうこと無
く、歩留まり良く所望のサイズに分割する方法を提供す
る。
【0002】
【従来の技術】従来、窒化物半導体は発光素子やハイパ
ワーデバイスとして、利用または研究されている。例え
ば、発光素子の場合、その構成する組成を調整すること
により、技術的には青色から橙色までの幅の広い発光素
子として利用することができる。近年、その特性を利用
して、青色発光ダイオードや緑色発光ダイオードの実用
化がなされ、また、窒化物半導体レーザ素子として青紫
色半導体レーザが開発されてきている。こうした窒化物
半導体発光素子または窒化物半導体電子デバイス素子
は、主にサファイア基板上に作製されている。近年、窒
化物半導体レーザ素子等に関しては、発振寿命の観点か
ら、窒化物半導体基板上に作製する傾向にある。
【0003】
【発明が解決しようとする課題】しかしながら、窒化物
半導体基板上に窒化物半導体発光素子を成長する構成
は、近年始まったばかりであり、産業上、如何にして窒
化物半導体基板上に成長した窒化物半導体素子をチップ
分割するかが課題であった。なぜならば、窒化物半導体
基板は非常に硬いため、へき開方向以外では非常に割れ
にくく、割れたとしても切断面上にクラックやチッピン
グが発生しやすく、綺麗にチップ分割できなかったため
である。
【0004】特開平11−4048公報では、窒化物半
導体基板上部に活性層を含む窒化物半導体層を積層する
と、窒化物半導体層と窒化物半導体基板のへき開面を一
致させることができるので、窒化物半導体基板のへき開
面であるM面{11−00}で容易に切断することがで
きることを紹介している。
【0005】ここで、窒化物半導体のへき開面であるM
面は、(0001)基板に対して3種存在し、同様に前
記へき開面を得るためのへき開方向(<11−20>方
向)も3種ある。
【0006】ところが、へき開方向ではない<1−10
0>方向に沿って、通常の方法でチップ分割すると、ス
クライバーもしくはダイサーの、刃の押し合て方によっ
て、30度ずれた方向(<11−20>方向)に割れて
しまうことがしばしばあった。また、通常の方法で、へ
き開方向の<11−20>方向に沿ってチップ分割して
も、スクライバーもしくはダイサーの、刃の接触応力の
かけ方によって、意図する方向とは異なる60度ずれた
方向にへき開されてしまうことがあった。
【0007】上記<11−20>方向のへき開性は、チ
ップ分割する上で非常に有効な方向ではあるが、上記へ
き開方向はC面内で3種あり、互いのへき開方向が90
度で直交していないために、チップ分割の際の、刃の接
触応力のかけ方(向き)によってチップ分割の形状が左
右されていた。このことから、単に、通常のチップ分割
方法で、窒化物半導体基板上に成長した窒化物半導体素
子を、所望のチップ形状に、歩留まり良く分割すること
ができなかった。
【0008】
【課題を解決するための手段】本発明は、基板上に、p
型層とn型層によって挟まれた活性層を有する多層構造
からなる窒化物半導体層を積層したウエハーにおいて、
少なくとも2つ以上の複数の割り溝を線状もしくは一対
の欠け溝で、前記ウエハーに所望のチップ形状で形成す
る工程と、前記複数の割り溝のうち1つは前記基板側に
線状の割り溝を形成する工程と、その他の割り溝幅は該
線状の割り溝幅よりも狭くする工程とを具備し、前記ウ
エハーに形成した前記複数の割り溝を用いて窒化物半導
体結晶で構成された領域をチップ分割することを特徴と
する。
【0009】本発明は、塩素を含有しない窒化物半導体
基板上に、p型層とn型層によって挟まれた活性層を有
する多層構造からなる窒化物半導体層を積層したウエハ
ーにおいて、前記ウエハーの窒化物半導体基板面に所望
のチップ形状で第1の割り溝を線状に形成する工程と、
前記第1の割り溝の線と合致する位置で、前記ウエハー
の窒化物半導体積層面に新たに第2の割り溝を形成する
と共に、前記第1の割り溝幅よりも第2の割り溝幅を狭
くする工程と、前記第1の割り溝と第2の割り溝に沿っ
て前記ウエハーをチップ状に分割する工程を具備するこ
とを特徴とする。上記工程を具備することによって、成
長膜も基板も同系の窒化物半導体であることから、同一
のへき開特性を有することと、第1の割り溝が第2の割
り溝よりも溝幅が広く、かつ、第1と第2の割り溝に分
けて切断することにより、第2の割り溝によって割れた
割れ線が、最短切断距離で割れるためには、第2の割り
溝底部から該第2の割り溝底部下方の第1の割り溝の底
部の何処かに到達するしかなく、意図せぬ方向にへき開
されることを防止し、所望のチップ形状に切断すること
ができる。また、溝幅の狭い第2の割り溝を結晶成長側
の面に形成したのは、光が前記結晶成長側の面から発せ
られるため、その発光面積を大きくするためである。第
1の割り溝幅と第2の割り溝幅が異なる理由は、上述の
ように、割り溝幅の狭い第2の割り溝から割れた割れ線
が、割り溝幅の広い第1の割り溝に到達するとき、前記
割れ線が第2の割り溝直下から外れて斜め方向に割れた
としても、第1の割り溝幅が広いために、前記斜めに割
れた割れ線が第1の割り溝底部に到達することができ
る。この様にして、チップ形状の不良率を減らすことが
できる。
【0010】本発明は、塩素を含有しない窒化物半導体
基板上に、p型層とn型層によって挟まれた活性層を有
する多層構造からなる窒化物半導体層を積層したウエハ
ーにおいて、前記ウエハーの窒化物半導体基板面に所望
のチップ形状で第1の割り溝を線状に形成する工程と、
前記第1の割り溝の線と合致する位置で、前記第1の割
り溝底部中に新たに第3の割り溝を形成すると共に、前
記第1の割り溝幅よりも第3の割り溝幅を狭くする工程
と、前記第3の割り溝に沿って前記ウエハーをチップ状
に分割する工程を具備することを特徴とする。上記工程
を具備することによって、成長膜も基板も同系の窒化物
半導体であることから、同一のへき開特性を有すること
と、第3の割り溝を第1の割り溝底部のほぼ中央線に沿
って形成し、かつ、第1と第3の割り溝に分けて切断す
ることにより、第3の割り溝によって割れた割れ線が、
第1の割り溝によって局部的に薄くなった部分で選択的
に割れるため、意図せぬ方向にへき開されることを防止
し、所望のチップ形状に切断することができる。また、
割り溝を基板側に形成したのは、結晶成長側の発光面積
を大きくするためである。
【0011】本発明は、塩素を含有しない窒化物半導体
基板上に、p型層とn型層によって挟まれた活性層を有
する多層構造からなる窒化物半導体層を積層したウエハ
ーにおいて、前記ウエハーの窒化物半導体基板面に所望
のチップ形状で第1の割り溝を線状に形成する工程と、
前記第1の割り溝の線と合致する位置で、前記ウエハー
の窒化物半導体積層面に新たに第2の割り溝を形成する
と共に、前記第1の割り溝幅よりも第2の割り溝幅を狭
くする工程と、前記第1の割り溝の線と合致する位置
で、前記第1の割り溝底部中に新たに第3の割り溝を形
成すると共に、前記第1の割り溝幅よりも第3の割り溝
幅を狭くする工程と、前記第2の割り溝と前記第3の割
り溝に沿って前記ウエハーをチップ状に分割する工程を
具備することを特徴とする。上記工程を具備することに
よって、請求項2と請求項3の特徴を有し、所望のチッ
プ形状に切断することができる。
【0012】本発明は、窒化物半導体以外の種基板上
に、膜厚が20μm以上の塩素を含有しない窒化物半導
体厚膜を積層した上に、p型層とn型層によって挟まれ
た活性層を有する多層構造からなる窒化物半導体層を積
層したウエハーにおいて、前記ウエハーの窒化物半導体
基板面に所望のチップ形状で第1の割り溝底部を前記窒
化物半導体厚膜と種基板との界面もしくは該界面よりも
深く形成する第1工程と、前記第1の割り溝の線と合致
する位置で、前記ウエハーの窒化物半導体積層面に新た
に第2の割り溝を形成すると共に、前記第1の割り溝幅
よりも第2の割り溝幅を狭くする第2工程と、前記第1
の割り溝の線と合致する位置で、前記第1の割り溝底部
中に新たに第3の割り溝を形成すると共に、前記第1の
割り溝幅よりも第3の割り溝幅を狭くする第3工程のう
ち、第1工程と第2工程を用いて前記ウエハーをチップ
状に分割する工程、あるいは第1工程と第3工程を用い
て前記ウエハーをチップ状に分割する工程、さらには、
第1工程と第2,第3工程を用いて前記ウエハーをチッ
プ状に分割する工程のうち、何れかを用いてチップ分割
することを具備することを特徴とする。上記工程を具備
することによって、、第1の割り溝領域以外は、窒化物
半導体とは異なる種基板であるためへき開が異なり、意
図せぬ方向にへき開されることを防止し、所望のチップ
形状に切断することができる。
【0013】本発明は、工程に少なくとも塩素を含有す
る窒化物半導体基板を具備することを特徴とする。この
ことにより、全く塩素をドーピングしていない窒化物半
導体基板に比べて、容易に基板を分割することができ
る。
【0014】本発明は、窒化物半導体以外の種基板上
に、少なくとも塩素を含有し且つ膜厚が20μm以上の
窒化物半導体厚膜を積層した上に、p型層とn型層によ
って挟まれた活性層を有する多層構造からなる窒化物半
導体層を積層したウエハーにおいて、前記ウエハーの窒
化物半導体基板面に所望のチップ形状で第1の割り溝底
部を前記窒化物半導体厚膜と種基板との界面もしくは該
界面よりも深く形成する第1工程と、前記第1の割り溝
の線と合致する位置で、前記ウエハーの窒化物半導体積
層面に新たに第2の割り溝を形成すると共に、前記第1
の割り溝幅よりも第2の割り溝幅を狭くする第2工程
と、前記第1の割り溝の線と合致する位置で、前記第1
の割り溝底部中に新たに第3の割り溝を形成すると共
に、前記第1の割り溝幅よりも第3の割り溝幅を狭くす
る第3工程のうち、第1工程と第2工程を用いて前記ウ
エハーをチップ状に分割する工程、あるいは第1工程と
第3工程を用いて前記ウエハーをチップ状に分割する工
程、さらには、第1工程と第2,第3工程を用いて前記
ウエハーをチップ状に分割する工程のうち、何れかを用
いてチップ分割することを具備することを特徴とする。
上記工程を具備することによって、窒化物半導体基板と
異なる種基板(例えば、サファイア基板)上に、20μ
m以上の厚膜の窒化物半導体膜を積層しても本発明の効
果を得ることができる。また、第1の割り溝領域以外
は、窒化物半導体とは異なる種基板であるためへき開が
異なり、意図せぬ方向にへき開されることを防止し、所
望のチップ形状に切断することができる。さらに、種基
板上に塩素ドーピングを行った厚膜の窒化物半導体膜
(例えば、300μm)を形成したところ、種基板上に
塩素を全くドーピングしていない同じ厚膜の窒化物半導
体膜と比べて、基板と厚膜との熱膨張係数差によって生
じる反りの量が小さかった。塩素をドーピングしていな
い従来の厚膜の窒化物半導体膜を種基板上に積層した場
合、互いの熱膨張係数差によって、ウエハー自体が反り
かえり、ダイサーまたはスクライバーの、刃の接触応力
のかけ方や方向によって、粉々に割れることがしばしば
あった(チップの歩留率が低かった)。しかしながら、
本請求項9のように塩素をドーピングした厚膜の窒化物
半導体膜を種基板上に成長した場合は、ウエハー自体の
反りが小さく、前記刃の接触応力もしくは方向によって
粉々に割れることは無かった。
【0015】本発明に示す厚さにすることによって、切
断距離を短くすることができ、意図せぬ方向にへき開さ
れることを防止し、所望のチップ形状に切断することが
できる。塩素を含有する窒化物半導体基板もしくは塩素
を含有した窒化物半導体厚膜は、塩素を全く含有してい
ないそれらと比べて分割が容易であるため、切断距離が
200μm以下から分割することができる。
【0016】本発明は、少なくとも塩素を含有する窒化
物半導体基板もしくは、少なくとも塩素を含有する窒化
物半導体厚膜において、前記塩素濃度が1×1014/c
3以上であることを特徴とする。このことにより、チ
ップ分割が容易になる。
【0017】本発明は前記第2の割り溝底部の形成位置
を、前記ウエハーの活性層位置よりも深く形成する工程
を具備することを特徴とする。このことにより、チップ
分割の際、光を発する活性層に損傷を与えることなくチ
ップ分割することができる。
【0018】本発明は、前記第2の割り溝底部を前記ウ
エハーの窒化物半導体層と窒化物半導体基板の界面に、
もしくは前記ウエハーの窒化物半導体層と窒化物半導体
厚膜との界面に形成する工程、あるいは、前記第2の割
り溝底部を前記界面よりも深く形成する工程を具備する
ことを特徴とする。このことにより、チップ分割の際、
光を発する活性層に損傷を与えることなくチップ分割す
ることができると共に、第2の割り溝底部が塩素をドー
ピングした窒化物半導体基板中まで到達していることか
ら、チップ分割は、塩素をドーピングした窒化物半導体
基板そのものの分割であり、塩素を全くドーピングして
いない窒化物半導体基板に比べて容易にチップ分割する
ことができる。
【0019】本発明は、前記第1の割り溝、第2の割り
溝、第3の割り溝の、溝形成方向が、窒化物半導体結晶
の、<11−20>方向、<1−100>方向、<00
01>方向、<0−111>方向、<01−10>方向
から57.6°の方向の、何れかであることを特徴とす
る。このことにより、割り溝形成が容易になる。
【0020】本発明は、上記チップ分割によって分割さ
れたときの端面が、窒化物半導体結晶の{1−100}
面、{11−20}面、{0001}面、{0−11
1}面、{01―12}面の何れかであることを特徴と
する。特に、窒化物半導体レーザダイオードを作製する
場合のミラー端面は、{1−100}面であることが好
ましい。
【0021】本発明は、窒化物半導体発光ダイオードの
所望のチップ形状が長方形であって、該長方形の長辺を
L、短辺をSとするとき、前記長辺Lと短辺Sの、方向
の組み合わせが窒化物半導体結晶に関して、L=<11
−20>方向でS=<1−100>方向、L=<000
1>方向でS=<2−1−10>方向、L=<0−11
1>方向でS=<2−1−10>方向、L=<0001
>方向でS=<01−10>方向、の何れかの組み合わ
せであることを特徴とする。上記組み合わせを具備する
ことによって、チップ分割の容易な方向を長辺として多
く割り溝形成し、逆に、チップ分割の困難な方向を短辺
として少なく溝形成することができる。このことによ
り、チップ分割によって発生する形状不良を抑制するこ
とができる。
【0022】本発明は、窒化物半導体発光ダイオードの
所望のチップ形状が長方形であって、該長方形の長辺を
L、短辺をSとするとき、長辺と短辺との比(L/S)
が1.01以上4以下であることを特徴とする。このこ
とにより、てこの原理から、効率良く割り溝に力を加え
ることができ、チップ分割を容易にすることができる。
特に、チップ分割の困難な短辺側に、上記てこの原理で
効率良く割り溝に力を加えることができ、チップ分割を
容易にすることができる。
【0023】本発明は、前記窒化物半導体基板が、Ga
N基板であることを特徴とする。
【0024】
【発明の実施の形態】一般に、窒化物半導体の結晶成長
を行う方法としては、有機金属気相成長法(以下、MO
CVD法)、分子線エピキシー法(以下、MBE法)、
ハイドライド気相成長法(以下、HVPE法)で行うの
が通例であり、どの結晶成長方法を用いても良い。
【0025】以下に、基板としてGaN基板を用い、成
長方法としてMOCVD法を用いて製造した窒化物半導
体発光ダイオードおよび窒化物半導体レーザダイオード
の例について記述する。基板としては、窒化物半導体で
構成されている基板であれば良く、AlxGayInz
(x+y+z=1)基板であっても良い。また、Alx
GayInzN(x+y+z=1)基板の、窒素元素の
内、約10%程度以下(ただし、六方晶系であること)
が、P、As、Sbの他の元素に置換されていてもよ
い。特に、窒化物半導体レーザの場合、垂直横モードの
単峰化のために、クラッド層よりも屈折率の低い層が該
クラッド層の外側に接している必要があり、AlGaN
基板を用いるのが最良である。また、以下の実施例で
は、窒化物半導体のC面{0001}基板について記載
しているが、窒化物半導体のA面{11−20}基板、
窒化物半導体のR面{1−102}基板、窒化物半導体
のM面{1−100}基板を用いても良い。しかしなが
ら、本発明によるチップ分割の効果が最も観られたの
は、C面基板であった。また、完全なC面基板ではなく
とも、C面から2度以下のオフ角度を有する基板であれ
ば同一の効果が得られた。前記オフ角度は、A面基板、
R面基板、M面基板についても同様であった。
【0026】(実施の形態1)本実施の形態1では、窒
化物半導体発光ダイオード素子の製造方法とチップ分割
について説明する。
【0027】図1(a)は、C面(0001)n型Ga
N基板100、n型GaNバッファ層101、n型Al
x1Ga1-x1Nクラッド層102、活性層103、p型A
x2Ga1-x2Nクラッド層104、p型GaNコンタク
ト層105、n型電極106、p型電極107、第1の
割り溝108、第2の割り溝109から構成されてい
る。
【0028】以下に図1(a)の窒化物半導体発光ダイ
オードの製造方法について説明する。
【0029】まず、HVPE法で種基板(例えば、サフ
ァイア基板)上に厚膜のGaNを積層し、その後、研磨
でサファイア基板を剥ぎ取り、厚さ400μm、大きさ
2インチφのC面(0001)n型GaN基板100を
作製した。該n型GaN基板のn型極性は、Siをドー
ピングすることによって得られ、該Siの濃度は、2×
1018/cm3であった。さらに、前記n型GaN基板
中に約1×1014/cm3の塩素をドーピングしてい
る。次に、MOCVD装置に、前記n型GaN基板10
0をセットし、1050℃の成長温度でn型GaNバッ
ファ層101を1μm形成した。このn型GaNバッフ
ァ層は、種基板からn型GaN基板を剥ぎ取るときに生
じた、n型GaN基板の表面歪みの緩和、表面モフォロ
ジーや表面凹凸の改善(平坦化)を目的に設けた層であ
り、無くても構わない。しかしながら、GaN基板に塩
素をドーピングしている場合は、表面モフォロジーが悪
化する傾向にあるため、本実施の形態のようにGaNバ
ッファ層を設けた方が好ましい。n型GaNバッファ層
101を形成後、続けて2μm厚のn型Alx1Ga1- x1
Nクラッド層102を形成した。本実施の形態では、X
1=0で作製した。次に、基板の温度を700℃〜80
0℃程度に下げ、3周期の、厚さ4nmのIn 0.35Ga
0.65N井戸層と厚さ6nmのIn0.02Ga0.98N障壁層
より構成される活性層(多重量子井戸層)103を成長
する。その際、SiH4は供給してもよいし、供給しな
くてもよい。また、障壁層はGaNで構成されていても
良い。
【0030】次に、基板温度を再び1050℃まで昇温
して、厚み20nmのp型Alx2Ga1-x2Nクラッド層
104を成長する。本実施の形態では、X2=0.2で
作製した。その後、0.2μmの厚みのp型GaNコンタ
クト層105を成長した。
【0031】本実施の形態の活性層103は、3周期か
らなる多重量子井戸構造を作製したが、その他の周期構
造でも良く、井戸層のみの単一量子井戸構造でも良い。
活性層はInyGa1-yNから構成されていれば良く、所
望の発光波長に応じてIn組成を変化させればよい。
【0032】活性層が単一量子井戸で、発光波長が37
0nm以下の場合は、井戸層はGaNから構成されてい
るのが好ましく、少なくとも極性を示す不純物がドープ
されていなければならない。活性層が多重量子井戸から
構成されていて、発光波長が370nm以下の場合は、
井戸層はGaNから構成されていて、障壁層は少なくと
もAlを含む窒化物半導体でなければならず、少なくと
も井戸層もしくは障壁層の何れかに極性を有する不純物
がドープされていなければならない。また、n型クラッ
ド層102とp型クラッド層104は、Alを含む窒化
物半導体から構成されていても良いし、構成されていな
くとも良い。何故ならば、多重量子井戸構造のAlを含
む窒化物半導体障壁層によって、十分キャリアが閉じ込
められているからである。
【0033】上記活性層中の井戸層または障壁層の不純
物は、Si、Ge、O、C、Zn、Be、Mgの何れか
が好ましい。
【0034】p型GaNコンタクト層105のp型不純
物濃度は、p型電極107の形成位置に向かって、p型
不純物濃度を多くした方が好ましい。このことによりp
型電極形成によるコンタクト抵抗が低減する。また、p
型化不純物であるMgの活性化を妨げているp層中の残
留水素を除去するために、p型層成長中に微量の酸素を
混入させてもよい。
【0035】この様にして、p型GaNコンタクト層1
05を成長後、MOCVD装置のリアクター内を全窒素
キャリアガスとNH3に変えて、60℃/分で温度を降
下させた。基板温度が850℃に達した時点で、NH3
の供給量を停止して、5分間、前記基板温度で待機して
から、室温まで降下させた。上記基板の保持温度は65
0℃から900℃の間が好ましく、待機時間は、3分以
上15分以下が好ましかった。また、降下温度の到達速
度は、30℃/分以上が好ましい。
【0036】このようにして作製された成長膜をラマン
測定によって評価した結果、前記手法により、従来、利
用されているp型化アニールを行わなくとも、成長後す
でにp型化の特性を示していた。また、p型電極形成に
よるコンタクト抵抗も低減していた。SIMS(Sec
ondary ionmass spectrosco
py)測定を行った結果、残留水素濃度がp型GaNコ
ンタクト層105最表面近傍で3×1018/cm3以下
であった。
【0037】発明者らによる実験によると、成長膜を形
成後、NH3雰囲気中で基板温度を室温まで降下させた
とき、残留水素濃度が成長膜最表面近傍で高かったこと
から、成長膜最表面近傍の残留水素濃度は、成長終了後
のNH3雰囲気が原因であると考えられる。この残留水
素は、p型化不純物であるMgの活性化を妨げることが
知られている。前記残留水素濃度は、5×1019/cm
3以下が好ましい。
【0038】この様にp型GaNコンタクト層105成
長後に、キャリアガスをN2で置換し、NH3の供給量を
停止して所定の時間、成長温度を保持することによっ
て、p型化を促し、成長膜最表面近傍の残留水素濃度を
下げ、コンタクト抵抗を低減できた。また、p型電極形
成によるコンタクト抵抗をさらに低減する方法として、
成長膜最表面(p型層の最表面)近傍をエッチングによ
り除去し、その除去面にp型電極を形成すると良い。成
長膜最表面(p型層の最表面)を除去する層厚は、10
nm以上が好ましく、特に上限値はないが、除去面近傍
の残留水素濃度が5×1019/cm3以下になることが
好ましい。
【0039】次に、上記窒化物半導体発光ダイオード素
子を形成したウエハーのチップ分割について説明する。
ここで、結晶成長側とは、基板側に対する反対側を指す
ものとする。
【0040】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ドーピングされたGaN基板の
厚さを150μmにし、鏡面出しをする。GaN基板面
を鏡面出しする(透明にする)のは、以下に述べる割り
溝の形成位置を裏面側から容易に確認できるようにする
ためと、p電極とn電極の形成位置の調整を容易にする
ためである。次に、フッ酸もしくは熱燐酸を含む硫酸か
らなる混合溶液で、前記ウエハーをエッチング処理す
る。このエッチング処理は、研磨によって生じた表面歪
み及び酸化膜を除去し、p型、n型電極のコンタクト抵
抗の低減と電極剥離を防止するために行う。続いて、p
型GaNコンタクト層105上に、Pd(4nm)/M
o(3nm)/Au(100nm)の順に、透光性p型
電極107をリソグラフィー技術でパターン形成した
後、微量の酸素を導入しながら、500℃でN2雰囲気
中でアニールを行った。このことにより、p型電極形成
によるコンタクト抵抗の低抵抗化が得られた。上記p型
電極をパターン形成したのは、以下で述べる第2の割り
溝を、電極の被覆されていない部分に形成するためであ
る。
【0041】次に、ウエハーを裏返しにして、GaN基
板側に、Ti(15nm)/Al(150nm)による
n型電極106を、リソグラフィー技術でパターン形成
する。この時、結晶成長側のp型電極パターンの形成位
置と真反対側に、n型電極パターンを形成し、且つ、割
り溝を形成すべく互いの電極が被覆されていない領域を
一致させる。
【0042】前記ウエハーをダイサーにセットし、該ウ
エハーのGaN基板側に、深さ30μm、線幅20μ
m、ピッチ350μmの第1の割り溝108を、図1
(b)に示す格子形状で形成した。第1の割り溝は、n
型電極106が被覆されていない部分に形成することが
好ましい。何故ならば、電極剥離の原因になるからであ
る。
【0043】次に、ウエハーのGaN基板側に粘着シー
トを貼付し、スクライバーのテーブル上にGaN基板側
を下にして張り付け、真空チャックで固定する。固定
後、スクライバーのダイヤモンド針で、結晶成長側の面
(p型GaNコンタクト層105表面)上に、ピッチ3
50μm、深さ0.1μm、線幅5μmで一回スクライ
ブする。次に、先程のスクライブ方向に対して垂直方向
に、同様にしてスクライブする。この様にして350μ
m角のチップになるようにスクライブラインを入れ、第
2の割り溝109を形成する。ただし、第2の割り溝1
09の形成位置は、前記第1の割り溝108の線幅のほ
ぼ中央線と一致した位置とし、ダイシングの方向および
スクライブの方向は、窒化物半導体に対して<11−2
0>または<1−100>方向である。また、第2の割
り溝109も第1の割り溝108と同様に電極が被覆さ
れていない位置に形成することが好ましい。
【0044】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、2インチφのウエハーか
ら350μm角のチップを多数得た。チップの切断面に
クラック、チッピング等が発生しておらず、外形不良の
無い物を取り出した所、歩留まりは98%以上であっ
た。
【0045】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第1の割り溝
と第2の割り溝を形成し、第2の割り溝は第1の割り溝
幅よりも狭く構成したことによる。つまり、成長膜も基
板も同系の窒化物半導体であることから、同一のへき開
特性を有し、基板中に塩素がドーピングされているため
分割が容易になったことと、第1の割り溝が第2の割り
溝よりも溝幅が広く、かつ、第1と第2の割り溝に分け
て切断したことによる。また、第2の割り溝によって割
れた割れ線が、最短切断距離で割れるためには、第2の
割り溝底部から該第2の割り溝底部下方の第1の割り溝
の底部の何処かに到達するしかなく、意図せぬ方向にへ
き開されることを防止し、所望のチップ形状に切断する
ことができるためである。
【0046】また、溝幅の狭い第2の割り溝を結晶成長
側の面に形成したのは、光が前記結晶成長側の面から発
せられるため、その発光面積を大きくするためである。
【0047】第1の割り溝幅と第2の割り溝幅が異なる
理由は、上述のように、割り溝幅の狭い第2の割り溝か
ら割れた割れ線が、割り溝幅の広い第1の割り溝に到達
するとき、前記割れ線が第2の割り溝直下から外れて斜
め方向に割れたとしても、第1の割り溝幅が広いため
に、前記斜めに割れた割れ線が第1の割り溝底部に到達
することができる。この様にして、チップ形状の不良率
を減らすことができる。
【0048】窒化物半導体基板中に塩素ドーピングした
効果について調べたところ、少なくとも1×1014/c
3以上の塩素濃度をドーピングすることによって、全
く塩素をドーピングしていない窒化物半導体基板に比べ
て、容易に基板を分割することができた。また、HVP
E法にて種基板(例えば、サファイア基板)上に塩素ド
ーピングを行った厚膜の窒化物半導体膜(例えば、30
0μm)を形成したところ、同じ種基板上に塩素を全く
ドーピングしていない同じ厚膜の窒化物半導体膜と比べ
て、基板と厚膜との熱膨張係数差によって生じる反りの
量が小さかった。
【0049】理由については、定かではないが、窒化物
半導体基板を構成しているIII族原子とV族原子との
間の結合力を塩素によって弱められているのではないか
と考えられる。素子チップの総膜厚は、殆どが基板で占
められているため、素子分割を容易にする塩素ドーピン
グは非常に有効である。
【0050】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。これらのエッチング
法を利用することにより、溝形成による窒化物半導体表
面や溝側面への損傷を抑えることができる。ただし、前
記エッチングを行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。
【0051】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライバー等を使用しても良い。しかしながら、第1の割
り溝は、第2の割り溝幅よりも広くしなければならない
ため、スクライバーによる第1の割り溝形成は、あまり
好ましいとはいえない。
【0052】また、本実施の形態では、第2の割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
2の割り溝形成においては、スクライブが最も好まし
い。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可
能であり、ダイシングやエッチングに比べて、ウエハー
切断時に該ウエハーを削り取る面積が少ないので、単一
ウエハーから多くのチップを得ることができるためであ
る。
【0053】さらに、本実施の形態では、格子状にスク
ライブラインを形成したが、図1(c)に示すようにウ
エハーのエッジ部分にのみ、一対の欠け溝を形成して素
子分割しても良い。この場合、ウエハーの総膜厚が15
0μm以下、もしくは、第1の割り溝底部から第2の割
り溝底部までの切断距離が150μm以下であることが
好ましい。ただし、前記総膜厚および切断距離は、基板
中に塩素ドーピングされている場合の厚みである。
【0054】また、本実施の形態で、GaN基板を研磨
して150μm程度まで薄くしたが、本発明者らによる
実験によると、塩素ドーピングをしたGaN基板の厚さ
は200μm以下が好ましく、さらに好ましくは150
μm以下が好ましかった。窒化物半導体中に塩素をドー
ピングすることによって分割が容易になったが、所望の
方向に歩留まり良くへき開するためには、基板の厚みを
薄くすることが好ましい。なぜならば、GaN基板の厚
みは、通常、300μm〜600μmであるのに対し
て、該GaN基板上に積層する発光層を含む窒化物半導
体膜は数μm程度であり、その殆どがGaN基板の厚み
で占められているためである。
【0055】本実施の形態のように、第1の割り溝の溝
幅中央位置と、第2の割り溝の溝幅中央位置とが一致し
た位置で、ウエハーをチップ状に分割することが最も好
ましいが、ウエハーの厚み(GaN基板の厚み)が厚す
ぎると、前記位置からずれて割れてしまう傾向に有る。
さらに、第1の割り溝と第2の割り溝とが合致していな
い位置では、割れにくい傾向にあることから、ウエハー
(基板)を研磨して薄くする必要がある。
【0056】GaN基板の厚みの下限値は、特に問わな
いが、あまりにも薄すぎると、素子化のためのプロセス
中にウエハーが割れるため、GaN基板の厚みの下限値
は50μm以上が望ましい。
【0057】また、塩素ドーピングされたGaN基板全
体を研磨して薄くする他に、部分的に塩素ドーピングさ
れたGaN基板を薄くする方法として、第1の割り溝の
底部と第2の割り溝の底部との切断距離を短くしてもよ
い。このときの、前記切断距離は、塩素ドーピングされ
たGaN基板の厚みと同様に、200μm以下が好まし
く、さらに好ましくは150μm以下、50μm以上で
ある。
【0058】(実施の形態2)本実施の形態2では、第
1の割り溝中に第3の割り溝を形成して、チップ分割す
る方法について説明する。
【0059】図2は、C面(0001)n型GaN基板
200、n型GaNバッファ層201、n型Alx1Ga
1-x1Nクラッド層202、活性層203、p型Alx2
1- x2Nクラッド層204、p型GaNコンタクト層2
05、n型電極206、p型電極207、第1の割り溝
208、第3の割り溝209から構成されている。Ga
N基板200は、塩素濃度を5×1015/cm3ドーピ
ングしている。
【0060】図2の窒化物半導体発光ダイオードの製造
方法については実施の形態1と同じである。
【0061】前記窒化物半導体発光ダイオード素子を形
成したウエハーのチップ分割について説明する。ここ
で、結晶成長側とは、基板側に対する反対側を指すもの
とする。
【0062】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ドーピングされたGaN基板の
厚さを250μmにする。このとき、研磨面を鏡面にし
ても良いし、しなくとも良い。なぜならば、両面から割
り溝を確認する必要がないからである。次に、フッ酸も
しくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエ
ハーをエッチング処理する。このエッチング処理は、研
磨によって生じた表面歪み及び酸化膜を除去し、p型電
極、n型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。続いて、p型GaNコンタクト層20
5上に、Pd(7nm)/Au(80nm)の順に、透
光性p型電極207をウエハー全面に形成した後、微量
の酸素を導入しながら、450℃でN2雰囲気中でアニ
ールを行った。このことにより、p型電極形成によるコ
ンタクト抵抗の低抵抗化が得られた。次に、ウエハーを
裏返しにして、GaN基板側に、Ti(15nm)/A
l(150nm)によるn型電極206を、ウエハー全
面に形成する。
【0063】前記ウエハーをダイサーにセットし、ウエ
ハーのGaN基板側に、GaN基板の<1−100>方
向に沿って、深さ50μm、線幅30μm、ピッチ35
0μmと、<11−20>方向(前記<1−100>方
向と垂直方向)に沿って、深さ50μm、線幅30μ
m、ピッチ300μmの、第1の割り溝208を、n型
電極206の上から形成した。
【0064】第1の割り溝は、電極剥離のことを考慮す
ると、n型電極206が被覆されていない部分に形成す
ることが好ましいが、本実施の形態では、第1の割り溝
と第3の割り溝を同じ面に形成することから、溝位置合
わせのための電極非被覆部を設ける必要が無い。そのた
め、素子プロセスの簡略化、単一ウエハーからのチップ
数の増収、発光面積の拡大化を目的に、n電極、p電極
共に、割り溝のための電極非被覆部を設けずに、ウエハ
ー全面に電極形成を行っている。
【0065】次に、ウエハーの結晶成長側の面(p型電
極207)に粘着シートを貼付し、スクライバーのテー
ブル上にGaN基板側を上にして張り付け、真空チャッ
クで固定する。固定後、スクライバーのダイヤモンド針
で、第1の割り溝底部のほぼ中央線に沿って、ピッチ3
50μm、深さ3μm、線幅5μmを<1−100>方
向に一回スクライブする。次に、先程のスクライブ方向
に対して垂直方向(<11−20>方向)に、ピッチ3
00μm、深さ3μm、線幅5μmで第1の割り溝底部
のほぼ中央線に沿って一回スクライブする。この様にし
て350μm×300μm角のチップになるようにスク
ライブラインを入れ、第3の割り溝209を形成する。
【0066】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、GaN基板側から軽く
ローラーで押し当てる事により、2インチφのウエハー
から350μm×300μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは92
%以上であった。
【0067】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第1の割り溝
と第3の割り溝を形成し、第3の割り溝を第1の割り溝
中に構成したことによる。つまり、成長膜も基板も同系
の窒化物半導体であることから、同一のへき開特性を有
し、基板中に塩素がドーピングされているため分割が容
易になったことと、第3の割り溝を第1の割り溝底部の
ほぼ中央線に沿って形成することにより、第3の割り溝
によって割れた割れ線が、第1の割り溝によって局部的
に薄くなった部分で選択的に割れるため、意図せぬ方向
にへき開されることを防止し、所望のチップ形状に切断
することができるためである。
【0068】また、割り溝を基板側に形成したのは、結
晶成長側の発光面積を大きくするためである。
【0069】窒化物半導体基板中に塩素ドーピングした
効果については、実施の形態1と同じである。
【0070】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。
【0071】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第3の割り溝幅よりも広くしなければならないた
め、スクライブによる第1の割り溝形成は、あまり好ま
しいとはいえない。
【0072】また、本実施の形態では、第3の割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
3の割り溝形成においては、スクライブが最も好まし
い。さらに、本実施の形態では、格子状にスクライブラ
インを形成したが、図1(c)に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が150μm以
下、もしくは、第3の割り溝底部から結晶成長側の表面
までの切断距離が、150μm以下であることが好まし
い。ただし、前記総膜厚および切断距離は、基板中に塩
素ドーピングされている場合の厚みである。
【0073】本実施の形態のように、第1の割り溝中に
第3の割り溝を形成して局部的に薄くなった溝部で、ウ
エハーをチップ分割するため、第3の割り溝底部から結
晶成長側の表面までの切断距離が短いことが好ましい。
前記切断距離は、塩素ドーピングを行ったGaN基板の
厚みと同様に、200μm以下が好ましく、さらに好ま
しくは150μm以下である。前記切断距離の厚みの下
限値は、特に問わないが、あまりにも薄すぎると、素子
化のためのプロセス中にウエハーが割れるてしまうた
め、該切断距離の下限値は50μm以上が望ましい。
【0074】また、本実施の形態で研磨した塩素をドー
ピングしたGaN基板は、切断し易い該GaN基板の厚
み200μmよりも厚くしている。このことにより、割
り溝部以外では切断されにくいようにして、チップ分割
時に生じる、クラッキングやチッピングが発生すること
を防止している。
【0075】(実施の形態3)本実施の形態3では、第
1の割り溝中に第3の割り溝を形成し、さらに前記第3
割り溝の反対側に第2の割り溝を形成して、チップ分割
する方法について説明する。ここで、結晶成長側とは、
基板側に対する反対側を指すものとする。
【0076】図3は、C面(0001)n型GaN基板
300、n型GaNバッファ層301、n型Alx1Ga
1-x1Nクラッド層302、活性層303、p型Alx2
1- x2Nクラッド層304、p型GaNコンタクト層3
05、n型電極306、p型電極307、第1の割り溝
308、第3の割り溝309、第2の割り溝310から
構成されている。GaN基板300中には塩素濃度1×
1016/cm3をドーピングしている。
【0077】図3の窒化物半導体発光ダイオードの製造
方法については実施の形態1と同じである。
【0078】前記窒化物半導体発光ダイオード素子を形
成したウエハーのチップ分割について説明する。
【0079】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ドーピングされたGaN基板の
厚さを200μmにし、鏡面出しをする。GaN基板面
を鏡面出し(透明にする)するのは、以下に述べる割り
溝の形成位置を裏面側から容易に確認できるようにする
ためと、p電極とn電極の形成位置の調整を容易にする
ためである。
【0080】次に、フッ酸もしくは熱燐酸を含む硫酸か
らなる混合溶液で、前記ウエハーをエッチング処理す
る。このエッチング処理は、研磨によって生じた表面歪
み及び酸化膜を除去し、p型、n型電極のコンタクト抵
抗の低減と電極剥離を防止するために行う。続いて、p
型GaNコンタクト層305上に、Pd(3nm)/T
i(3nm)/Au(12nm)の順に、透光性p型電
極307をリソグラフィー技術でパターン形成した後、
微量の酸素を導入しながら、500℃でN2雰囲気中で
アニールを行った。このことにより、p型電極形成によ
るコンタクト抵抗の低抵抗化が得られた。上記p型電極
をパターン形成したのは、以下で述べる第2の割り溝
を、電極の被覆されていない部分に形成するためであ
る。
【0081】次に、ウエハーを裏返しにして、GaN基
板側に、Mo(15nm)/Al(150nm)による
n型電極306を、リソグラフィー技術でパターン形成
する。この時、結晶成長側のp型電極パターンの形成位
置と真反対側に、n型電極パターンを形成し、且つ、割
り溝を形成すべく互いの電極が被覆されていない領域を
一致させる。
【0082】前記ウエハーをダイサーにセットし、該ウ
エハーのGaN基板側に、<1−100>方向に沿っ
て、深さ20μm、線幅20μm、ピッチ350μm
と、<11−20>方向(前記方向と垂直方向)に沿っ
て、深さ20μm、線幅20μm、ピッチ345μm
の、第1の割り溝308を形成した。第1の割り溝は、
n型電極306が被覆されていない部分に形成すること
が好ましい。何故ならば、電極剥離の原因になるからで
ある。
【0083】次に、スクライバーのダイヤモンド針で、
第1の割り溝底部のほぼ中央線に沿って、ピッチ350
μm、深さ5μm、線幅5μmを<1−100>方向に
一回スクライブする。次に、先程のスクライブ方向に対
して垂直方向(<11−20>方向)に、ピッチ345
μm、深さ5μm、線幅5μmで第1の割り溝底部のほ
ぼ中央線に沿って一回スクライブする。この様にして3
50μm×345μm角のチップになるようにスクライ
ブラインを入れ、第3の割り溝309を形成する。
【0084】続いて、ウエハーのGaN基板側に粘着シ
ートを貼付し、スクライバーのテーブル上にGaN基板
側を下にして張り付け、真空チャックで固定する。固定
後、スクライバーのダイヤモンド針で、結晶成長側の面
(p型GaNコンタクト層305表面)上に、ピッチ3
50μm、深さ0.1μm、線幅5μmを<1−100
>方向に一回スクライブする。次に、先程のスクライブ
方向に対して垂直方向(<11−20>方向)に、一回
スクライブする。この様にして350μm×345μm
角のチップになるようにスクライブラインを入れ、第2
の割り溝310を形成する。ただし、第2の割り溝31
0の形成位置は、前記第3の割り溝309とほぼ一致し
た位置とする。また、第2の割り溝310も第1の割り
溝308と同様に電極が被覆されていない位置に形成す
ることが好ましい。
【0085】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、GaN基板側から軽く
ローラーで押し当てる事により、2インチφのウエハー
から350μm×345μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは98
%以上であった。
【0086】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第3の割り溝
を第1の割り溝中に作製し、加えて、第3の割り溝形成
位置と反対側の位置に第2の割り溝を構成したことによ
る。このことにより、実施の形態1と実施の形態2の特
徴を有し、所望のチップ形状に切断することができたた
めである。窒化物半導体基板中に塩素ドーピングした効
果については、実施の形態1と同じである。
【0087】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。
【0088】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2と第3の割り溝幅よりも広くしなければなら
ないため、スクライブによる第1の割り溝形成は、あま
り好ましいとはいえない。
【0089】また、本実施の形態では、第2と第3の割
り溝幅の形成にスクライバーを使用したが、上記エッチ
ング法、ダイシング等を使用しても構わない。しかしな
がら、第1と第3の割り溝形成においては、スクライブ
が最も好ましい。
【0090】さらに、本実施の形態では、格子状にスク
ライブラインを形成したが、図1(c)に示すようにウ
エハーのエッジ部分にのみ、一対の欠け溝を形成して素
子分割しても良い。この場合、ウエハーの総膜厚が15
0μm以下、もしくは、第2の割り溝底部から第3の割
り溝底部までの切断距離が150μm以下であることが
好ましい。ただし、前記総膜厚および切断距離は、基板
中に塩素ドーピングされている場合の厚みである。
【0091】また、本実施の形態で、塩素ドーピングし
たGaN基板を研磨して200μm程度まで薄くした
が、実施の形態1で述べたように、チップ分割を容易に
するためにはGaN基板の厚さは200μm以下が好ま
しく、さらに好ましくは150μm以下、50μm以上
が好ましかった。また、塩素ドーピングを行ったGaN
基板全体を研磨して薄くする他に、部分的に該GaN基
板を薄くする方法として、実施の形態2のように、第2
の割り溝の底部と第3の割り溝の底部との切断距離を短
くしてもよい。このときの、前記切断距離は、塩素ドー
ピングを行ったGaN基板の厚みと同様に、200μm
以下が好ましく、さらに好ましくは150μm以下、5
0μm以上である (実施の形態4)本実施の形態4は、実施の形態1の、
第2の割り溝深さが、窒化物半導体発光層の位置より深
く形成した場合のチップ分割について説明する。ここ
で、結晶成長側とは、基板側に対する反対側を指すもの
とする。
【0092】図4は、C面(0001)n型GaN基板
400、n型GaNバッファ層401、n型Alx1Ga
1-x1Nクラッド層402、活性層403、p型Alx2
1- x2Nクラッド層404、p型GaNコンタクト層4
05、n型電極406、p型電極407、第1の割り溝
408、第2の割り溝409から構成されている。前記
GaN基板400は、塩素濃度2×1017/cm3をド
ーピングしている。
【0093】図4の窒化物半導体発光ダイオードの製造
方法は、実施の形態1と同じである。
【0094】以下に、上記窒化物半導体発光ダイオード
素子を形成したウエハーのチップ分割について説明す
る。
【0095】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ドーピングされたGaN基板の
厚さを100μmにし、鏡面出しをする。次に、フッ酸
もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウ
エハーをエッチング処理する。このエッチング処理は、
研磨によって生じた表面歪み及び酸化膜を除去し、p
型、n型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。
【0096】次に、前記ウエハーをリソグラフィー法で
マスク処理をし、結晶成長側の面(p型GaNコンタク
ト層)を上にして、反応性イオンエッチング装置にセッ
トする。ドライエッチングによって、前記成長面上に、
<1−100>方向に沿って、深さ0.5μm、線幅1
0μm、ピッチ350μmと、<11−20>方向に沿
って、深さ0.5μm、線幅10μm、ピッチ250μ
mの、第2の割り溝409を形成した。その後、マスク
を取り除き、p型GaNコンタクト層405上に、Pd
(4nm)/Au(10nm)の順で、透光性p型電極
407を形成する。このとき、リソグラフィー技術を用
いてp電極部分をパターン形成した。
【0097】次に、前記p電極形成を行ったウエハー
を、微量の酸素を導入しながら、550℃でN2雰囲気
中でアニールを行った。このことにより、p型電極形成
によるコンタクト抵抗の低抵抗化が得られた。
【0098】次に、結晶成長側の面(p型電極形成面)
に粘着シートを貼付し、ダイサーのテーブル上にGaN
基板側を上にして張り付け、真空チャックで固定する。
固定後、ダイサーで、GaN基板側の面上に、ピッチ3
50μm、深さ20μm、線幅50μmと、ピッチ25
0μm、深さ20μm、線幅50μmの、第1の割り溝
408を、それぞれ<1−100>方向と<11−20
>方向に形成した。この様にして350μm×250μ
m角のチップになるようにダイシングラインを入れ、第
1の割り溝408を形成する。ただし、第1の割り溝4
08の形成位置は、第1割り溝の線幅ほぼ中央に前記第
2の割り溝409が一致するようにする。
【0099】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ウエハーのGaN基板
側全面に、膜厚15nmのタングステン(W)/膜厚1
50nmのアルミ(Al)によるn型電極406を形成
する。その後、GaN基板側から軽くローラーで押し当
てる事により、2インチφのウエハーから350μm×
250μm角のチップを多数得た。チップの切断面にク
ラック、チッピング等が発生しておらず、外形不良の無
い物を取り出した所、歩留まりは98%以上であった。
【0100】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第2の割り溝
底部を窒化物半導体発光層位置よりも深く形成し、第2
の割り溝は第1の割り溝幅よりも狭く構成したことによ
る。
【0101】つまり、成長膜も基板も同系の窒化物半導
体であることから、同一のへき開特性を有し、基板中に
塩素がドーピングされているため分割が容易になったこ
とと、第2の割り溝底部が窒化物半導体発光層位置より
も深く、第1の割り溝が第2の割り溝よりも溝幅が広い
ことにより、第2の割り溝によって割れた割れ線が、最
短切断距離で割れるためには、第2の割り溝底部から該
第2の割り溝底部下方の第1の割り溝の底部の何処かに
到達するしかなく、意図せぬ方向にへき開されることを
防止し、所望のチップ形状に切断することができるため
である。
【0102】また、第2の割り溝底部が、窒化物半導体
発光層位置よりも深いため、チップ分割の際に、チッピ
ング、クラッキングが発生したとしても、前記発光層を
損傷することがなく、素子不良の発生率を低減すること
ができる。溝幅の狭い第2の割り溝を結晶成長側の面に
形成したのは、発光面積を大きくするためである。ま
た、第1の割り溝幅と第2の割り溝幅が異なる理由は、
実施の形態1と同様である。
【0103】しかしながら、第2の割り溝をエッチング
法にて形成したため、プロセス工程が複雑になり、スク
ライブに比べて溝幅が大きく、単一ウエハー当たりのチ
ップ摂取率が減少した。
【0104】窒化物半導体基板中に塩素ドーピングした
効果については、実施の形態1と同じである。
【0105】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。
【0106】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2の割り溝幅よりも広くしなければならないた
め、スクライブによる第1の割り溝形成は、あまり好ま
しいとはいえない。
【0107】また、本実施の形態では、第2の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第2の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による、窒化物半導体発光層
への損傷を抑えることができるためである。ただし、前
記エッチングを行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。
【0108】また、本実施の形態で、塩素ドーピングし
たGaN基板を研磨して100μm程度まで薄くした
が、実施の形態1で述べたように、チップ分割を容易に
するためにはGaN基板の厚さは200μm以下が好ま
しく、さらに好ましくは150μm以下、50μm以上
が好ましかった。
【0109】また、塩素ドーピングを行ったGaN基板
全体を研磨して薄くする他に、部分的に該GaN基板を
薄くする方法として、第1の割り溝の底部と第2の割り
溝の底部との切断距離を短くしてもよい。このときの、
前記切断距離は、塩素ドーピングを行ったGaN基板の
厚みと同様に、200μm以下が好ましく、さらに好ま
しくは150μm以下、50μm以上である 本実施の形態の割り溝に加えて、第3の割り溝として、
第1の割り溝中あるいは第2の割り溝中、もしくは、第
1と第2の割り溝両方に、スクライブラインを形成して
チップ分割しても良い。また、図1(c)に示すよう
に、第1の割り溝もしくは第2の割り溝のエッジ部分
に、一対の欠け溝を形成して素子分割しても良い。この
場合、ウエハーの総膜厚が150μm以下、もしくは、
第1の割り溝底部から第2の割り溝底部までの切断距離
が150μm以下であることが好ましい。ただし、前記
総膜厚および切断距離は、基板中に塩素ドーピングされ
ている場合の厚みである。
【0110】(実施の形態5)本実施の形態5は、実施
の形態4の、第2の割り溝深さが、窒化物半導体膜と窒
化物半導体基板との界面位置より深く形成した場合のチ
ップ分割について説明する。ここで、結晶成長側とは、
基板側に対する反対側を指すものとする。
【0111】図5は、C面(0001)n型GaN基板
500、n型GaNバッファ層501、n型Alx1Ga
1-x1Nクラッド層502、活性層503、p型Alx2
1- x2Nクラッド層504、p型GaNコンタクト層5
05、n型電極506、p型電極507、第1の割り溝
508、第2の割り溝509から構成されている。前記
GaN基板500は、塩素濃度1×1018/cm3をド
ーピングしている。
【0112】図5の窒化物半導体発光ダイオードの製造
方法は、実施の形態1と同じである。
【0113】以下に、上記窒化物半導体発光ダイオード
素子を形成したウエハーのチップ分割について説明す
る。
【0114】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ドーピングされたGaN基板の
厚さを300μmにする。このとき、研磨面を鏡面にし
ても良いし、鏡面にしなくとも良い。次に、フッ酸もし
くは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハ
ーをエッチング処理する。このエッチング処理は、研磨
によって生じた表面歪み及び酸化膜を除去し、p型、n
型電極のコンタクト抵抗の低減と電極剥離を防止するた
めに行う。続いて、ウエハーを裏返しにして、GaN基
板側に、Ti(15nm)/Mo(150nm)による
n型電極506を、ウエハー全面に形成する。次に、ダ
イサーのテーブル上にGaN基板側を上にして張り付
け、真空チャックで固定する。固定後、ダイサーで、G
aN基板側の面(n電極形成面)上に、ピッチ350μ
m、深さ100μm、線幅80μmと、ピッチ150μ
m、深さ100μm、線幅80μmの、第1の割り溝5
08を、それぞれ<1−100>方向と<11−20>
方向に沿って形成した。この様にして350μm×15
0μm角のチップになるようにダイシングラインを入
れ、第1の割り溝508を形成する。ダイシング後、真
空チャックを解放し、ウエハーをテーブルから取り外
し、前記ウエハーをリソグラフィー法でマスク処理を施
す。
【0115】次に、結晶成長側の面を上にして(p型G
aNコンタクト層側の面)、反応性イオンエッチング装
置にセットする。ドライエッチングによって、前記結晶
成長面上に、深さ4μm、線幅20μm、ピッチ350
μmと、深さ4μm、線幅20μm、ピッチ150μm
の、第2の割り溝509を、それぞれ<1−100>方
向と<11−20>方向に沿って形成した。ただし、第
2の割り溝509の形成位置は、第1割り溝508の線
幅のほぼ中央線上に前記第2の割り溝509が一致する
ようにする。
【0116】その後、マスクを取り除き、p型GaNコ
ンタクト層505上に、、Pd(2nm)/Ni(2n
m)/Au(10nm)の順に、リソグラフィー技術を
用いて透光性p型電極507をパターン形成する。次
に、前記p電極形成を行ったウエハーを、微量の酸素を
導入しながら、600℃でN2雰囲気中でアニールを行
った。このことにより、p型電極形成によるコンタクト
抵抗の低抵抗化が得られた。
【0117】次に、ウエハーを裏返しにして、GaN基
板側に粘着シートを貼付し、結晶成長側の面から軽くロ
ーラーで押し当てる事により、2インチφのウエハーか
ら350μm×150μm角のチップを多数得た。チッ
プの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは98
%以上であった。しかしながら、第2の割り溝をエッチ
ング法にて形成したため、プロセス工程が複雑になり、
スクライブに比べて溝幅が大きく、単一ウエハー当たり
のチップ摂取率が減少した。
【0118】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第1と第2の
割り溝を形成し、前記第2の割り溝底部を窒化物半導体
膜と前記基板との界面よりも深く形成し、第2の割り溝
は第1の割り溝幅よりも狭く構成したことによる。つま
り、成長膜も基板も同系の窒化物半導体であることか
ら、同一のへき開特性を有し、基板中に塩素がドーピン
グされているため分割が容易になったことと、第2の割
り溝底部が窒化物半導体膜と基板との界面よりも深く、
第1の割り溝が第2の割り溝よりも溝幅が広いことによ
り、第2の割り溝によって割れた割れ線が、最短切断距
離で割れるためには、第2の割り溝底部から該第2の割
り溝底部下方の第1の割り溝の底部の何処かに到達する
しかなく、意図せぬ方向にへき開されることを防止し、
所望のチップ形状に切断することができるためである。
溝幅の狭い第2の割り溝を結晶成長側の面に形成したの
は、発光面積を大きくするためである。また、第1の割
り溝幅と第2の割り溝幅が異なる理由は、実施の形態1
と同様である。
【0119】さらに、第2の割り溝底部が、窒化物半導
体膜と基板との界面よりも深いため、チップ分割の際
に、チッピング、クラッキングが発生したとしても、前
記発光層を損傷することがなく、素子不良の発生率を低
減することができる。また、第2の割り溝底部が塩素を
ドーピングした窒化物半導体基板中まで達していること
から、チップ分割は、塩素をドーピングした窒化物半導
体基板そのものの分割であり、塩素を全くドーピングし
ていない窒化物半導体基板に比べて容易にチップ分割す
ることができる。窒化物半導体基板中に塩素ドーピング
した効果については、実施の形態1と同じである。
【0120】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法
としては、本実施の形態で紹介したダイシングによるハ
ーフカットの他、スクライブ等を使用しても良い。しか
しながら、第1の割り溝は、第2の割り溝幅よりも広く
しなければならないため、スクライブによる第1の割り
溝形成は、あまり好ましいとはいえない。
【0121】また、本実施の形態では、第2の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第2の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による、窒化物半導体発光層
への損傷を抑えることができるためである。ただし、前
記エッチングを行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。
【0122】本実施の形態では、第1の割り溝と第2の
割り溝を形成して局部的に薄くなった溝部で、ウエハー
をチップ分割するため、第1の割り溝底部から第2の割
り溝底部までの切断距離が短いことが好ましい。前記切
断距離は、塩素ドーピングを行ったGaN基板の厚みと
同様に、200μm以下が好ましく、さらに好ましくは
150μm以下である。前記切断距離の厚みの下限値
は、特に問わないが、あまりにも薄すぎると、素子化の
ためのプロセス中にウエハーが割れるてしまうため、該
切断距離の下限値は50μm以上が望ましい。
【0123】また、本実施の形態で研磨した塩素をドー
ピングしたGaN基板は、切断し易い該GaN基板の厚
み200μmよりも厚くしている。このことにより、割
り溝部以外では切断されにくいようにして、チップ分割
時に生じる、クラッキングやチッピングが発生すること
を防止している。
【0124】本実施の形態の割り溝に加えて、第3の割
り溝として、第1の割り溝中あるいは第2の割り溝中、
もしくは、第1と第2の割り溝両方に、スクライブライ
ンを形成してチップ分割しても良い。また、図1(c)
に示すように、第1の割り溝もしくは第2の割り溝のエ
ッジ部分に、一対の欠け溝を形成して素子分割しても良
い。この場合、ウエハーの総膜厚が150μm以下、も
しくは、第1の割り溝底部から第2の割り溝底部までの切
断距離が150μm以下であることが好ましい。ただ
し、前記総膜厚および切断距離は、基板中に塩素ドーピ
ングされている場合の厚みである。
【0125】(実施の形態6)本実施の形態6は、実施
の形態1の塩素ドーピングした窒化物半導体基板(研磨
後の厚み150μm)を、塩素ドーピングを行っていな
い窒化物半導体基板(研磨後の厚み100μm)に変更
した以外は、実施の形態1と同じである。
【0126】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのGaN基板側を研磨機によ
り研磨して、塩素ドーピングされていないGaN基板の
厚さを100μmにする。
【0127】前記ウエハーをダイサーにより、GaN基
板側に、深さ30μm、線幅20μm、ピッチ350μ
mの第1の割り溝108を、結晶成長側の面にスクライ
バーにより、ピッチ350μm、深さ0.1μm、線幅
5μmの第2の割り溝109を図1(b)に示す格子形
状で形成した。ただし、第2の割り溝109の形成位置
は、前記第1の割り溝108の線幅のほぼ中央線と一致
した位置とし、ダイシングの方向およびスクライブの方
向は、窒化物半導体に対して<11−20>または<1
−100>方向である。
【0128】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、2インチφのウエハーか
ら350μm角のチップを多数得た。チップの切断面に
クラック、チッピング等が発生しておらず、外形不良の
無い物を取り出した所、歩留まりは92%以上であっ
た。
【0129】本実施の形態で、歩留まり90%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第1の割り溝と第2の割
り溝を形成し、第2の割り溝は第1の割り溝幅よりも狭
く構成したことによる。つまり、成長膜も基板も同系の
窒化物半導体であることから、同一のへき開特性を有す
ることと、第1の割り溝が第2の割り溝よりも溝幅が広
く、かつ、第1と第2の割り溝に分けて切断することに
より、第2の割り溝によって割れた割れ線が、最短切断
距離で割れるためには、第2の割り溝底部から該第2の
割り溝底部下方の第1の割り溝の底部の何処かに到達す
るしかなく、意図せぬ方向にへき開されることを防止
し、所望のチップ形状に切断することができるためであ
る。溝幅の狭い第2の割り溝を結晶成長側の面に形成し
たのは、発光面積を大きくするためである。また、第1
の割り溝幅と第2の割り溝幅が異なる理由は、実施の形
態1と同様である。
【0130】実施の形態1と比べると、チップの歩留ま
りが低下しているのは、窒化物半導体基板中に塩素ドー
ピングしていないためだと考えられる。しかしながら、
少なくとも2つ以上の割り溝を形成せずに、一度にチッ
プ分割する従来に比べて、歩留まりは約10%以上向上
している。
【0131】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、前記エッチ
ングを行うためには、リソグラフィー技術によるマスク
処理を行う必要がある。
【0132】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2の割り溝幅よりも広くしなければならないた
め、スクライブによる第1の割り溝形成は、あまり好ま
しいとはいえない。また、本実施の形態では、第2の割
り溝幅の形成にスクライブを使用したが、上記エッチン
グ法、ダイシング等を使用しても構わない。
【0133】本実施の形態では、格子状にスクライブラ
インを形成したが、図1(c)に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が100μm以
下、もしくは、第1の割り溝底部から第2の割り溝底部
までの切断距離が100μm以下であることが好まし
い。ただし、前記総膜厚は、窒化物半導体基板中に塩素
ドーピングされていないときの値である。
【0134】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。本発明者らによる実験によると、塩素ドーピ
ングをしていない窒化物半導体基板の厚さは150μm
以下が好ましく、さらに好ましくは100μm以下が好
ましかった。塩素ドーピングをしていない窒化物半導体
基板の厚みの下限値は、特に問わないが、あまりにも薄
すぎると、素子化のためのプロセス中にウエハーが割れ
るため、窒化物半導体基板の厚みの下限値は50μm以
上が望ましい。また、塩素ドーピングされていないGa
N基板全体を研磨して薄くする他に、塩素ドーピングさ
れていないGaN基板を部分的に薄くする方法として、
第1の割り溝の底部と第2の割り溝の底部との切断距離
を短くしてもよい。このときの、前記切断距離は、塩素
ドーピングされていないGaN基板の厚みと同様に、1
50μm以下が好ましく、さらに好ましくは100μm
以下、50μm以上である。
【0135】(実施の形態7)本実施の形態7は、実施
の形態2の塩素ドーピングした窒化物半導体基板(研磨
後の厚み250μm)を、塩素ドーピングを行っていな
い窒化物半導体基板(研磨後の厚み200μm)に変更
した以外は、実施の形態2と同じである。
【0136】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。
【0137】ウエハーのGaN基板側を研磨機により研
磨して、塩素ドーピングされていないGaN基板の厚さ
を200μmにする。前記ウエハーをダイサーにより、
GaN基板側に、<1−100>方向に沿って、深さ5
0μm、線幅30μm、ピッチ350μmと、<11−
20>方向に沿って、深さ50μm、線幅30μm、ピ
ッチ100μmの、第1の割り溝208を形成する。続
いて、前記第2の割り溝底部のほぼ中央線に沿って、ス
クライバーにより、<1−100>方向に沿って、ピッ
チ350μm、深さ3μm、線幅5μmと、<11−2
0>方向に沿って、ピッチ100μm、深さ3μm、線
幅5μmの、第3の割り溝209を形成した。ただし、
第3の割り溝209の形成位置は、前記第1の割り溝2
08の底部上に、前記第1の割り溝線幅のほぼ中央線と
一致した位置とする。
【0138】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、GaN基板側から軽く
ローラーで押し当てる事により、2インチφのウエハー
から350μm×100μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは89
%以上であった。
【0139】本実施の形態で、歩留まり85%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第1の割り溝と第3の割
り溝を形成し、第3の割り溝を第1の割り溝中に構成し
たことによる。つまり、成長膜も基板も同系の窒化物半
導体であることから、同一のへき開特性を有すること
と、第3の割り溝を第1の割り溝底部のほぼ中央線に沿
って形成したことにより、第3の割り溝によって割れた
割れ線が、第1の割り溝によって局部的に薄くなった部
分で選択的に割れるため、意図せぬ方向にへき開される
ことを防止し、所望のチップ形状に切断することができ
るためである。割り溝を基板側の面に形成したのは、結
晶成長側の発光面積を大きくするためである。また、第
1の割り溝幅と第2の割り溝幅が異なる理由は、実施の
形態1と同様である。
【0140】実施の形態2と比べると、チップの歩留ま
りが低下しているのは、窒化物半導体基板中に塩素ドー
ピングしていないためだと考えられる。しかしながら、
少なくとも2つ以上の割り溝を形成せずに、一度にチッ
プ分割する従来に比べて、歩留まりは約10%以上向上
している。窒化物半導体基板中に塩素ドーピングした効
果については、実施の形態1と同じである。
【0141】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。
【0142】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2の割り溝幅よりも広くしなければならないた
め、スクライブによる第1の割り溝形成は、あまり好ま
しいとはいえない。また、本実施の形態では、第3の割
り溝幅の形成にスクライブを使用したが、上記エッチン
グ法、ダイシング等を使用しても構わない。しかしなが
ら、第3の割り溝形成においては、スクライブが最も好
ましい。
【0143】本実施の形態では、格子状にスクライブラ
インを形成したが、図1(c)に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が100μm以
下、もしくは、第3の割り溝底部から結晶成長側の表面
までの切断距離が、100μm以下であることが好まし
い。ただし、前記総膜厚および切断距離は、基板中に塩
素ドーピングされていない場合の厚みである。
【0144】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。本発明者らによる実験によると、塩素ドーピ
ングをしていない窒化物半導体基板の厚さは150μm
以下が好ましく、さらに好ましくは100μm以下、5
0μm以上である。
【0145】本実施の形態のように、第1の割り溝中に
第3の割り溝を形成して局部的に薄くなった溝部で、ウ
エハーをチップ分割するため、第3の割り溝底部から結
晶成長側の表面までの切断距離が短いことが好ましい。
前記切断距離は、塩素ドーピングを行っていない窒化物
半導体基板の厚みと同様に、150μm以下が好まし
く、さらに好ましくは100μm以下である。前記切断
距離の厚みの下限値は、特に問わないが、あまりにも薄
すぎると、素子化のためのプロセス中にウエハーが割れ
るてしまうため、該切断距離の下限値は50μm以上が
望ましい。
【0146】また、本実施の形態で研磨した塩素をドー
ピングしていないGaN基板は、切断し易い窒化物半導
体基板の厚み150μmよりも厚くしている。このこと
により、割り溝部以外では切断されにくいようにして、
チップ分割時に生じる、クラッキングやチッピングが発
生することを防止している。
【0147】(実施の形態8)本実施の形態8は、実施
の形態3の塩素ドーピングした窒化物半導体基板(研磨
後の厚み200μm)を、塩素ドーピングを行っていな
い窒化物半導体基板(研磨後の厚み150μm)に変更
した以外は、実施の形態3と同じである。
【0148】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのGaN基板側を研磨機によ
り研磨して、塩素ドーピングされていないGaN基板の
厚さを150μmにする。前記ウエハーをダイサーによ
り、GaN基板側に、<1−100>方向に沿って、深
さ20μm、線幅20μm、ピッチ400μmと、<1
1−20>方向に沿って、深さ20μm、線幅20μ
m、ピッチ100μmの、第1の割り溝308を形成し
た。続いて、前記第1の割り溝底部上のほぼ中央線に沿
って、スクライバーにより、<1−100>方向に、ピ
ッチ400μm、深さ5μm、線幅5μmと、<11−
20>方向に、ピッチ100μm、深さ5μm、線幅5
μmの、第3の割り溝309を形成した。さらに、結晶
成長側の面に、<1−100>方向に沿って、ピッチ4
00μm、深さ0.1μm、線幅5μmと、<11−2
0>方向に沿って、ピッチ100μm、深さ0.1μ
m、線幅5μmの、第2の割り溝310を形成した。た
だし、第3の割り溝309の形成位置は、前記第1の割
り溝308の底部上に前記第1の割り溝線幅のほぼ中央
線と一致した位置に形成し、第2の割り溝310の形成
位置は、前記第3の割り溝309とほぼ一致した位置に
形成する。
【0149】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、GaN基板側から軽く
ローラーで押し当てる事により、2インチφのウエハー
から400μm×100μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは92
%以上であった。
【0150】本実施の形態で、歩留まり90%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第3の割り溝を第1の割
り溝中に作製し、加えて、第3の割り溝形成位置と反対
側の位置に第2の割り溝を構成したことによる。このこ
とにより、実施の形態6と実施の形態7の特徴を有し、
所望のチップ形状に切断することができるためである。
実施の形態3と比べると、チップの歩留まりが低下して
いるのは、窒化物半導体基板中に塩素ドーピングしてい
ないためだと考えられる。しかしながら、少なくとも2
つ以上の割り溝を形成せずに、一度にチップ分割する従
来に比べて、歩留まりは約10%以上向上している。
【0151】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。
【0152】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2と第3の割り溝幅よりも広くしなければなら
ないため、スクライブによる第1の割り溝形成は、あま
り好ましいとはいえない。
【0153】また、本実施の形態では、第2と第3の割
り溝幅の形成にスクライブを使用したが、上記エッチン
グ法、ダイシング等を使用しても構わない。しかしなが
ら、第2と第3の割り溝形成においては、スクライブが
最も好ましい。
【0154】本実施の形態では、格子状にスクライブラ
インを形成したが、図1(c)に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が100μm以
下、もしくは、第2の割り溝底部から第3の割り溝底部
までの切断距離が、100μm以下であることが好まし
い。ただし、前記総膜厚および切断距離は、基板中に塩
素ドーピングされていない場合の厚みである。
【0155】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。実施の形態6で述べたように、チップ分割を
容易にするためにはGaN基板の厚さは150μm以下
が好ましく、さらに好ましくは100μm以下、50μ
m以上が好ましかった。
【0156】また、塩素ドーピングされていないGaN
基板全体を研磨して薄くする他に、部分的に該GaN基
板を薄くする方法として、実施の形態7のように、第2
の割り溝の底部と第3の割り溝の底部との切断距離を短
くしてもよい。このときの、前記切断距離は、塩素ドー
ピングを行っていないGaN基板の厚みと同様に、15
0μm以下が好ましく、さらに好ましくは100μm以
下、50μm以上である。
【0157】(実施の形態9)本実施の形態9は、実施
の形態4の塩素ドーピングした窒化物半導体基板(研磨
後の厚み100μm)を、塩素ドーピングを行っていな
い窒化物半導体基板(研磨後の厚み80μm)に変更し
た以外は、実施の形態4と同じである。
【0158】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのGaN基板側を研磨機によ
り研磨して、塩素ドーピングされていないGaN基板の
厚さを80μmにする。
【0159】前記ウエハーをドライエッチングによっ
て、結晶成長側に、<1−100>方向に沿って、深さ
1μm、線幅10μm、ピッチ350μmと、<11−
20>方向に沿って、深さ1μm、線幅10μm、ピッ
チ330μmの、第2の割り溝409を形成した。続い
て、GaN基板側の面にダイサーにより、<1−100
>方向に沿って、ピッチ350μm、深さ10μm、線
幅50μmと、<11−20>方向に沿って、ピッチ3
30μm、深さ10μm、線幅50μmの、第1の割り
溝408を形成した。ただし、第1の割り溝408の形
成位置は、第1割り溝の線幅ほぼ中央に前記第2の割り
溝409が一致するようにする。
【0160】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、2インチφのウエハーか
ら350μm×330μm角のチップを多数得た。チッ
プの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは92
%以上であった。
【0161】本実施の形態で、歩留まり90%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第1と第2の割り溝を形
成し、第2の割り溝底部を窒化物半導体発光層位置より
も深く形成し、第2の割り溝は第1の割り溝幅よりも狭
く構成したことによる。
【0162】つまり、成長膜も基板も同系の窒化物半導
体であることから、同一のへき開特性を有することと、
第2の割り溝底部が窒化物半導体発光層位置よりも深
く、第1の割り溝が第2の割り溝よりも溝幅が広いこと
により、第2の割り溝によって割れた割れ線が、最短切
断距離で割れるためには、第2の割り溝底部から該第2
の割り溝底部下方の第1の割り溝の底部の何処かに到達
するしかなく、意図せぬ方向にへき開されることを防止
し、所望のチップ形状に切断することができるためであ
る。
【0163】また、第2の割り溝底部が、窒化物半導体
発光層位置よりも深いため、チップ分割の際に、チッピ
ング、クラッキングが発生したとしても、前記発光層を
損傷することがなく、素子不良の発生率を低減すること
ができる。しかしながら、第2の割り溝をエッチング法
にて形成したため、プロセス工程が複雑になり、スクラ
イブに比べて溝幅が大きく、単一ウエハー当たりのチッ
プ摂取率が減少した。溝幅の狭い第2の割り溝を結晶成
長側の面に形成したのは、発光面積を大きくするためで
ある。また、第1の割り溝幅と第2の割り溝幅が異なる
理由は、実施の形態1と同様である。実施の形態4と比
べると、チップの歩留まりが低下しているのは、窒化物
半導体基板中に塩素ドーピングをしていないためだと考
えられる。しかしながら、少なくとも2つ以上の割り溝
を形成せずに、一度にチップ分割する従来に比べて、歩
留まりは約10%以上向上している。
【0164】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。
【0165】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2の割り溝幅よりも広くしなければならないた
め、スクライブによる第1の割り溝形成は、あまり好ま
しいとはいえない。
【0166】また、本実施の形態では、第2の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第2の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による窒化物半導体発光層へ
の損傷を抑えることができるためである。ただし、前記
エッチング法を行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。
【0167】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。実施の形態6で述べたように、チップ分割を
容易にするためにはGaN基板の厚さは150μm以下
が好ましく、さらに好ましくは100μm以下、50μ
m以上が好ましかった。
【0168】また、塩素ドーピングされていないGaN
基板全体を研磨して薄くする他に、塩素ドーピングされ
ていないGaN基板を部分的に薄くする方法として、第
1の割り溝の底部と第2の割り溝の底部との切断距離を
短くしてもよい。このときの前記切断距離は、塩素ドー
ピングされていないGaN基板の厚みと同様に、150
μm以下が好ましく、さらに好ましくは100μm以
下、50μm以上である。
【0169】本実施の形態の割り溝に加えて、第3の割
り溝として、第1の割り溝中あるいは第2の割り溝中、
もしくは、第1と第2の割り溝両方に、スクライブライ
ンを形成してチップ分割しても良い。また、図1(c)
に示すように、第1の割り溝もしくは第2の割り溝のエ
ッジ部分に、一対の欠け溝を形成して素子分割しても良
い。この場合、ウエハーの総膜厚が100μm以下、も
しくは、第1の割り溝底部から第2の割り溝底部までの
切断距離が100μm以下であることが好ましい。ただ
し、前記総膜厚は、窒化物半導体基板中に塩素ドーピン
グされていないときの値である。
【0170】(実施の形態10)本実施の形態10は、
実施の形態5の塩素ドーピングした窒化物半導体基板
(研磨後の厚み300μm)を、塩素ドーピングを行っ
ていない窒化物半導体基板(研磨後の厚み250μm)
に変更した以外は、実施の形態5と同じである。
【0171】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのGaN基板側を研磨機によ
り研磨して、塩素ドーピングされていないGaN基板の
厚さを250μmにする。前記ウエハーをドライエッチ
ングによって、結晶成長側の面に、<1−100>方向
に沿って、深さ5μm、線幅20μm、ピッチ350μ
mと、<11−20>方向に沿って、深さ5μm、線幅
20μm、ピッチ340μmの、第2の割り溝509を
形成した。続いて、GaN基板側の面にダイサーによ
り、<1−100>方向に沿って、ピッチ350μm、
深さ100μm、線幅80μmと、<11−20>方向
に沿って、ピッチ340μm、深さ100μm、線幅8
0μmの、第1の割り溝508を形成した。ただし、第
1の割り溝508の形成位置は、第1割り溝の線幅ほぼ
中央に前記第2の割り溝509が一致するようにする。
【0172】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長面側から軽く
ローラーで押し当てる事により、2インチφのウエハー
から350μm×340μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは92
%以上であった。しかしながら、第2の割り溝をエッチ
ング法によって形成したため、プロセス工程が複雑にな
り、スクライブに比べて溝幅が大きく、単一ウエハー当
たりのチップ摂取率が減少した。
【0173】本実施の形態で、歩留まり90%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第1と第2の割り溝を形
成し、第2の割り溝底部を窒化物半導体膜と前記基板と
の界面よりも深く形成し、第2の割り溝は第1の割り溝
幅よりも狭く構成したことによる。
【0174】つまり、成長膜も基板も同系の窒化物半導
体であることから、同一のへき開特性を有することと、
第2の割り溝底部が窒化物半導体膜と基板との界面より
も深く、第1の割り溝が第2の割り溝よりも溝幅が広い
ことにより、第2の割り溝によって割れた割れ線が、最
短切断距離で割れるためには、第2の割り溝底部から該
第2の割り溝底部下方の第1の割り溝の底部の何処かに
到達するしかなく、意図せぬ方向にへき開されることを
防止し、所望のチップ形状に切断することができるため
である。
【0175】また、第2の割り溝底部が、窒化物半導体
膜と基板との界面よりも深いため、チップ分割の際に、
チッピング、クラッキングが発生したとしても、前記発
光層を損傷することがなく、素子不良の発生率を低減す
ることができる。溝幅の狭い第2の割り溝を結晶成長側
の面に形成したのは、発光面積を大きくするためであ
る。また、第1の割り溝幅と第2の割り溝幅が異なる理
由は、実施の形態1と同様である。
【0176】実施の形態5と比べると、チップの歩留ま
りが低下しているのは、窒化物半導体基板中に塩素ドー
ピングしていないためだと考えられる。しかしながら、
少なくとも2つ以上の割り溝を形成せずに、一度にチッ
プ分割する従来に比べて、歩留まりは約10%以上向上
している。
【0177】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。
【0178】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2の割り溝幅よりも広くしなければならないた
め、スクライブによる第1の割り溝形成は、あまり好ま
しいとはいえない。
【0179】また、本実施の形態では、第2の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第2の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による、窒化物半導体発光層
への損傷を抑えることができるためである。ただし、前
記エッチング法を行うためには、リソグラフィー技術に
よるマスク処理を行う必要がある。
【0180】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。実施の形態6で述べたように、チップ分割を
容易にするためにはGaN基板の厚さは150μm以下
が好ましく、さらに好ましくは100μm以下、50μ
m以上が好ましかった。
【0181】本実施の形態では、第1の割り溝と第2の
割り溝を形成して局部的に薄くなった溝部で、ウエハー
をチップ分割するため、第1の割り溝底部から第2の割
り溝底部までの切断距離が短いことが好ましい。前記切
断距離は、塩素ドーピングを行っていないGaN基板の
厚みと同様に、150μm以下が好ましく、さらに好ま
しくは100μm以下である。前記切断距離の厚みの下
限値は、特に問わないが、あまりにも薄すぎると、素子
化のためのプロセス中にウエハーが割れるてしまうた
め、該切断距離の下限値は50μm以上が望ましい。
【0182】また、本実施の形態で研磨した塩素をドー
ピングしたGaN基板は、切断し易い該GaN基板の厚
み150μmよりも厚くしている。このことにより、割
り溝部以外では切断されにくいようにして、チップ分割
時に生じる、クラッキングやチッピングが発生すること
を防止している。
【0183】本実施の形態の割り溝に加えて、第3の割
り溝として、第1の割り溝中あるいは第2の割り溝中、
もしくは、第1と第2の割り溝両方に、スクライブライ
ンを形成してチップ分割しても良い。また、図1(b)
に示すように、第1の割り溝もしくは第2の割り溝のエ
ッジ部分に、一対の欠け溝を形成して素子分割しても良
い。この場合、ウエハーの総膜厚が100μm以下、も
しくは、第1の割り溝底部から第2の割り溝底部までの
切断距離が100μm以下であることが好ましい。ただ
し、前記総膜厚は、窒化物半導体基板中に塩素ドーピン
グされていないときの値である。
【0184】(実施の形態11)本実施の形態11は、
サファイア種基板上に塩素ドーピングした厚膜の窒化物
半導体膜上に結晶成長した窒化物半導体発光ダイオード
のチップ分割について説明する。ここで、結晶成長側と
は、サファイア種基板側に対する反対側を指すものとす
る。
【0185】図6(a)は、C面サファイア種基板1
0、n型GaN膜20、誘電体膜30、塩素ドーピング
したn型GaN厚膜40、n型GaNバッファ層60
1、n型Alx1Ga1-x1Nクラッド層602、活性層6
03、p型Alx2GaNクラッド層604、p型GaN
コンタクト層605から構成されている。
【0186】以下に図6(a)の窒化物半導体発光ダイ
オードの製造方法について説明する。
【0187】まず、MOCVD法でC面サファイア種基
板10(厚み420μm)上に厚み1μmのn型GaN
膜20を積層し、MOCVD装置から取り出す。次に、
スパッタリング法もしくは、CVD法を用いて、厚み1
00nmの誘電体膜を形成し、リソグラフィー技術によ
り、マスク幅7μm、ピッチ10μmのストライプ形状
に加工する。前記種基板は、窒化物半導体以外であれば
良く、本実施の形態のサファイア以外に、SiC、スピ
ネル、ZnO、MgO、Si、Ge、GaAs、A面サ
ファイア、R面サファイア、M面サファイアを使用して
も良い。また、前記誘電体膜は、例えば、SiO2、S
iNx、TiO2、Al23である。本実施の形態11の
誘電体膜30は、SiO2を使用した。
【0188】次に、HVPE装置に前記ウエハーをセッ
トし、塩素濃度2×1019/cm3、Si濃度2×10
18/cm3をドーピングしながら、厚み200μmのn
型GaN厚膜40を形成した。ここで、本発明の明細書
で言うところの厚膜とは、20μm以上の膜厚を指すも
のとする。
【0189】前記GaN厚膜40を積層したウエハー
を、再びMOCVD装置にセットし、実施の形態1と同
様の成長条件で、図6(a)に示す窒化物半導体発光ダ
イオードを作製した。
【0190】次に、上記窒化物半導体発光ダイオード素
子を形成したウエハーのチップ分割について説明する。
【0191】図6(b)は、第1の割り溝608と第2の
割り溝609の構成を示している。
【0192】本実施の形態の、図6中の窒化物半導体膜
600は、n型GaN膜20、誘電体膜30、塩素ドー
ピングしたn型GaN厚膜40の総称であるが、塩素ド
ーピングしたn型GaN厚膜40のみ、またはn型Ga
N膜20と塩素ドーピングされたn型GaN厚膜40か
ら構成されていても良い。n型電極606は、第1の割
り溝608を形成した後、サファイア種基板10の全面
にTi/Agを蒸着している。
【0193】まず、上記ウエハーのサファイア種基板を
研磨機により研磨して、厚さを250μmにし、鏡面出
しをする。研磨によって薄くした種基板の厚みは、好ま
しくは、250μm以下である。
【0194】続いて、p型GaNコンタクト層605上
に、Pd(3nm)/Mo(3nm)/Au(10n
m)の順に、透光性p型電極607をリソグラフィー技
術でパターン形成した後、微量の酸素を導入しながら、
350℃でN2雰囲気中でアニールを行った。このこと
により、p型電極形成によるコンタクト抵抗の低抵抗化
が得られた。上記p型電極をパターン形成したのは、以
下で述べる第2の割り溝を、電極の被覆されていない部
分に形成するためである。
【0195】前記ウエハーをダイサーにセットし、該ウ
エハーのサファイア種基板側に、深さ280μm、線幅
100μm、ピッチ350μmの第1の割り溝608
を、図1(b)に示す格子形状で形成した。第1の割り
溝底部は、塩素ドーピングを行った窒化物半導体膜60
0(n型GaN厚膜40)まで到達するように形成され
ている。第1の割り溝608の溝幅は、誘電体膜30の
ピッチ幅10μmに比べて、十分大きいため、図6
(a)の破線50、破線51のどちらの位置で形成して
も同じである。第1の割り溝幅が誘電体膜のマスク幅と
同等か、それよりも狭い場合は、第1の割り溝の形成位
置を、誘電体マスク位置上(破線51)に形成すること
が好ましい。なぜならば、誘電体マスク直上に被覆した
窒化物半導体膜は、選択成長により前記マスク直上で会
合して成長するため、ボイド等が発生し易く、チップ分
割が容易になるためである。
【0196】次に、サファイア種基板側に、Ti(15
nm)/Ag(150nm)によるn型電極606を形
成する。このとき、第1の割り溝中に電極が蒸着される
ようにする。また、サファイア種基板上に蒸着されたn
型電極は、反射率の高いAgで覆われているため、発光
層から発せられた光を反射させて、効率良くp電極側か
ら光を取り出すことができる。
【0197】続いて、ウエハーのサファイア種基板側に
粘着シートを貼付し、スクライバーのテーブル上にサフ
ァイア種基板側を下にして張り付け、真空チャックで固
定する。固定後、スクライバーのダイヤモンド針で、結
晶成長側(p型GaNコンタクト層605表面)の面上
に、ピッチ350μm、深さ1μm、線幅5μmで一回
スクライブする。次に、先程のスクライブ方向に対して
垂直方向に、同様にしてスクライブする。この様にして
350μm角のチップになるようにスクライブラインを
入れ、第2の割り溝609を形成する。ただし、第2の
割り溝609の形成位置は、前記第1の割り溝608の
線幅のほぼ中央線と一致した位置とし、ダイシングの方
向およびスクライブの方向は、窒化物半導体に対して<
11−20>または<1−100>方向である。また、
第2の割り溝609は、電極が被覆されていない位置に
形成することが好ましい。
【0198】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、GaN基板側から軽く
ローラーで押し当てる事により、2インチφのウエハー
から350μm角のチップを多数得た。図6(c)に得
られたチップの形状を示す。チップの切断面にクラッ
ク、チッピング等が発生しておらず、外形不良の無い物
を取り出した所、歩留まりは85%以上であった。
【0199】本実施の形態で、85%以上の、所望の形
状でチップ分割できたのは、発光層を含む窒化物半導体
膜を、塩素をドーピングした同系の窒化物半導体基板上
に形成し、且つ、一度に切断することなく、第1の割り
溝底部が塩素ドーピングされた窒化物半導体膜600ま
で到達するように形成し、第2の割り溝は第1の割り溝
幅よりも狭く構成したことによる。つまり、成長膜も窒
化物半導体膜600も同系の窒化物半導体であることか
ら、同一のへき開特性を有し、窒化物半導体膜600中
に塩素がドーピングされているため分割が容易になった
ことと、第1の割り溝が第2の割り溝よりも溝幅が広
く、かつ、第1と第2の割り溝に分けて切断することに
より、第2の割り溝によって割れた割れ線が、最短切断
距離で割れるためには、第2の割り溝底部から該第2の
割り溝底部下方の第1の割り溝の底部の何処かに到達す
るしかなく、しかも、第1の割り溝領域以外は、窒化物
半導体とは異なる種基板であるため、へき開が異なり、
意図せぬ方向にへき開されることを防止し、所望のチッ
プ形状に切断することができるためである。また、溝幅
の狭い第2の割り溝を結晶成長側の面に形成したのは、
発光面積を大きくするためである。第1の割り溝幅と第
2の割り溝幅が異なる理由は、実施の形態1と同様であ
る。
【0200】次に、窒化物半導体膜600中に塩素ドー
ピングした効果について調べたところ、HVPE法にて
種基板(例えば、サファイア基板)上に塩素ドーピング
を行った厚膜の窒化物半導体膜(例えば、300μm)
を形成したところ、同じ種基板上に塩素を全くドーピン
グしていない同じ厚膜の窒化物半導体膜と比べて、基板
と厚膜との熱膨張係数差によって生じる反りの量が小さ
かった。
【0201】塩素をドーピングしていない従来の厚膜の
窒化物半導体膜を種基板上に積層した場合、互いの熱膨
張係数差によって、ウエハー自体が反りかえり、ダイサ
ーまたはスクライバーの、刃の接触応力のかけ方や方向
によって、粉々に割れてしまうことがしばしばあった。
しかしながら、本実施の形態のように塩素をドーピング
した厚膜の窒化物半導体膜を種基板上に成長した場合
は、ウエハー自体の反りが小さく、前記刃の接触応力も
しくは方向によって粉々に割れることは無かった。
【0202】上記理由については、定かではないが、窒
化物半導体基板を構成しているIII族原子とV族原子
との間の結合力を塩素によって弱められているのではな
いかと考えられる。
【0203】本実施の形態の構成で塩素ドーピングのみ
を行わなかった場合、上記塩素ドーピングによる効果で
述べたように、第1の割り溝を形成する段階で粉々に割
れることがしばしば観うけられた。しかしながら、割れ
ずに第1の割り溝を形成できた場合、チップ断面等にチ
ッピングやクラッキングが無く、所望の形状にチップ分
割することができた。従って、塩素ドーピングせずに本
実施の形態を用いた場合、チップの歩留まりは塩素ドー
ピングしたものに比べて低いものの、塩素ドーピングさ
れた場合と同様に、チップ形状は良好である。
【0204】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。
【0205】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第1の割り
溝は、第2の割り溝幅よりも広くしなければならないた
め、スクライブによる第1の割り溝形成は、あまり好ま
しいとはいえない。
【0206】また、本実施の形態では、第2の割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
2の割り溝形成においては、スクライブが最も好まし
い。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可
能であり、ダイシングやエッチングに比べて、ウエハー
切断時に該ウエハーを削り取る面積が少ないので、単一
ウエハーから多くのチップを得ることができるためであ
る。さらに、本実施の形態では、格子状にスクライブラ
インを形成したが、図1(c)に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、第1の割り溝底部から第2割り溝
底部までの切断距離が、150μm以下であることが好
ましい。ただし、前記切断距離は、窒化物半導体厚膜中
に塩素ドーピングされている場合の厚みである。
【0207】また、本実施の形態で、サファイア種基板
を研磨して250μm程度まで薄くしたが、本発明者ら
による実験によると、サファイア種基板の厚さは250
μm以下が好ましく、さらに好ましくは200μm以下
が好ましかった。
【0208】本実施の形態の特徴は、第1の割り溝底部
が塩素ドーピングされた窒化物半導体膜600まで到達
していることと、第1の割り溝底部と第2の割り溝底部
との切断距離を短くしていることである。前記切断距離
は、200μm以下が好ましく、さらに好ましくは15
0μm以下、50μm以上である。
【0209】本実施の形態は、上記特徴を包含していれ
ば、実施の形態2と3の、チップ分割方法を用いても構
わない。
【0210】(実施の形態12)本実施の形態12は、
実施の形態11の、第2の割り溝をエッチング法によっ
て形成した以外は、実施の形態11と同様である。
【0211】窒化物半導体発光ダイオード構造とその製
造方法は、実施の形態11(図6(a))と同様であ
る。ただし、n型GaN厚膜40は、塩素濃度5×10
20/cm3、Si濃度1×1018/cm3をドーピングし
ながら、厚み150μm成長した。
【0212】次に、上記窒化物半導体発光ダイオード素
子を形成したウエハーのチップ分割について説明する。
ここで、結晶成長側とは、サファイア種基板側に対する
反対側を指すものとする。
【0213】図7(a)と図7(b)は、割り溝の構成
とチップ形状をそれぞれ示している。本実施の形態の、
図7中の窒化物半導体膜700は、n型GaN膜20、
誘電体膜30、塩素ドーピングしたn型GaN厚膜40
の総称であるが、塩素ドーピングしたn型厚膜40の
み、またはn型GaN膜20と塩素ドーピングされたn
型GaN厚膜40から構成されていても良い。
【0214】まず、上記ウエハーのサファイア種基板を
研磨機により研磨して、厚さを150μmにし、鏡面出
しをする。
【0215】次に、前記ウエハーをリソグラフィー法で
マスク処理をし、結晶成長側の面を上にして(p型Ga
Nコンタクト層)、反応性イオンエッチング装置にセッ
トする。ドライエッチングによって、前記成長面上に、
深さ3μm、線幅50μm、ピッチ350μmの第2の
割り溝709を、図1(b)に示す格子形状で形成し
た。その後、マスクを取り除き、p型GaNコンタクト
層705上に、リソグラフィー技術を用いてPd(2n
m)/Au(10nm)の順に、透光性p型電極707
をパターン形成する。次に、前記p電極形成を行ったウ
エハーを、微量の酸素を導入しながら、650℃でN2
雰囲気中でアニールを行った。このことにより、p型電
極形成によるコンタクト抵抗の低抵抗化が得られた。次
に、再び、リソグラフィー技術によりマスク処理を行っ
て、第2の割り溝底部に、Ti(4nm)/Au(10
nm)によるn型透光性電極706を形成する。また
は、n型透光性電極706を実施の形態11のように、
第1の割り溝を覆うように形成しても良い。この場合、
n型電極は、透光性にする必要は無く、むしろ、反射率
が高くなるようにAuの替わりにAl等を厚く積むこと
が好ましい。
【0216】次に、ウエハーを裏返して、サファイア種
基板上に、光反射率の高い、AlもしくはAgを全面に
蒸着する。これは、発光層から発せられる光をp電極側
から効率良く放射させるためである。
【0217】前記ウエハーをダイサーにセットし、該ウ
エハーのサファイア種基板側に、深さ150μm、線幅
100μm、ピッチ350μmの第1の割り溝708
を、図1(b)に示す格子形状で形成した。ただし、第
1の割り溝708の形成位置は、第1割り溝の線幅ほぼ
中央に前記第2の割り溝709が一致するようにし、ダ
イシングの方向およびドライエッチングの溝方向は、窒
化物半導体に対して<11−20>または<1−100
>方向である。また、第1の割り溝底部は、種基板10
と窒化物半導体膜700との間の界面に達するように形
成されている。
【0218】第1の割り溝708の溝幅は、誘電体膜3
0のピッチ幅10μmに比べて、十分大きいため、図6
(a)の破線50、破線51のどちらの位置で形成して
も同じである。第1の割り溝幅が誘電体膜のマスク幅と
同等か、それよりも狭い場合は、第1の割り溝形成位置
を、誘電体マスク位置(破線51)に形成することが好
ましい。なぜならば、誘電体マスク直上に被覆した窒化
物半導体膜は、選択成長により前記マスク直上で会合し
て成長するため、ボイド等が発生し易く、チップ分割が
容易になるためである。
【0219】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、2インチφのウエハーか
ら350μm角のチップを多数得た。チップの切断面に
クラック、チッピング等が発生しておらず、外形不良の
無い物を取り出した所、歩留まりは85%以上であっ
た。
【0220】本実施の形態で、85%以上の、所望の形
状でチップ分割できたのは、発光層を含む窒化物半導体
膜を、塩素をドーピングした同系の窒化物半導体膜70
0上に形成し、且つ、一度に切断することなく、第1の
割り溝底部が塩素ドーピングされた窒化物半導体膜70
0まで到達するように形成し、第2の割り溝底部を窒化
物半導体発光層703位置よりも深く形成し、第2の割
り溝は第1の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も窒化物半導体膜700も同系の窒化物
半導体であることから、同一のへき開特性を有し、基板
中に塩素がドーピングされているため分割が容易になっ
たことと、第2の割り溝底部が窒化物半導体発光層位置
よりも深く、第1の割り溝が第2の割り溝よりも溝幅が
広いことにより、第2の割り溝によって割れた割れ線
が、最短切断距離で割れるためには、第2の割り溝底部
から該第2の割り溝底部下方の第1の割り溝の底部の何
処かに到達するしかなく、しかも、第1の割り溝領域以
外は、窒化物半導体とは異なる種基板であるためへき開
が異なり、意図せぬ方向にへき開されることを防止し、
所望のチップ形状に切断することができるためである。
また、第2の割り溝底部が、窒化物半導体発光層位置よ
りも深いため、チップ分割の際に、チッピング、クラッ
キングが発生したとしても、前記発光層を損傷すること
がなく、素子不良の発生率を低減することができる。溝
幅の狭い第2の割り溝を結晶成長側の面に形成したの
は、発光面積を大きくするためである。また、第1の割
り溝幅と第2の割り溝幅が異なる理由は、実施の形態1
と同様である。
【0221】しかしながら、第2の割り溝をエッチング
法にて形成したため、プロセス工程が複雑になり、スク
ライブに比べて溝幅が大きく、単一ウエハー当たりのチ
ップ摂取率が減少した。
【0222】実施の形態11で述べたように、塩素をド
ーピングした厚膜の窒化物半導体膜700を種基板上に
成長した場合は、ウエハー自体の反りが小さく、前記刃
の接触応力もしくは方向によって粉々に割れることは無
かった。
【0223】塩素ドーピングされなかった場合の本実施
の形態の効果についても実施の形態11と同様である。
【0224】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ECRエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法
としては、本実施の形態で紹介したダイシングによるハ
ーフカットの他、スクライブ等を使用しても良い。しか
しながら、第1の割り溝は、第2の割り溝幅よりも広く
しなければならないため、スクライブによる第1の割り
溝形成は、あまり好ましいとはいえない。
【0225】また、本実施の形態では、第2の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の第2の割り溝は、
ドライエッチング法またはウエットエッチング法が最も
好ましい。なぜならば、これらのエッチング法を利用す
ることにより、溝形成による窒化物半導体発光層への損
傷を抑えることができるためである。ただし、前記エッ
チング法を行うためには、リソグラフィー技術によるマ
スク処理を行う必要がある。
【0226】さらに、図1(c)に示すように割り溝の
中のエッジ部分にのみ、一対の欠け溝を形成して素子分
割しても良い。この場合、第1の割り溝底部から第2割
り溝底部までの切断距離が、150μm以下であること
が好ましい。ただし、前記切断距離は、窒化物半導体厚
膜中に塩素ドーピングされている場合の厚みである。
【0227】また、本実施の形態で、サファイア種基板
を研磨して150μm程度まで薄くしたが、本発明者ら
による実験によると、サファイア種基板の厚さは250
μm以下が好ましく、さらに好ましくは200μm以下
が好ましかった。
【0228】本実施の形態の特徴は、第1の割り溝底部
が塩素ドーピングされた窒化物半導体膜まで達している
こと、第2の割り溝底部が窒化物半導体発光層よりも下
方に位置すること、第1の割り溝底部と第2の割り溝底
部との切断距離を短くしていることである。前記切断距
離は、200μm以下が好ましく、さらに好ましくは1
50μm以下、50μm以上である。
【0229】本実施の形態は、上記特徴を包含していれ
ば、実施の形態4のチップ分割方法を用いても構わな
い。
【0230】(実施の形態13)本実施の形態13は、
実施の形態1から10までにおいて、C面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。
【0231】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<11−20>方向が好ましく、次に
<1−100>方向である。前記方向から、±5°程度
までずれていても良い。前記<11−20>方向に沿っ
て割り溝を形成し、分割してできる端面は{1−10
0}面である。また、前記<1−100>方向に沿って
割り溝を形成し、分割してできる端面は、{11−2
0}面である。
【0232】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形、長方形、正三角形、菱形、
平行四辺形、台形、正六角形がある。割り溝の形成方向
が、少なくとも<11−20>方向を含むように、上記
チップ形状に分割することが好ましい。例えば、割り溝
の形成方向が<11−20>方向のみで構成された、正
三角形、菱形、台形、正六角形の、チップ形状の場合、
チップ分割が容易な方向であるため、チップ分割の歩留
まりは良好である。上記チップ形状の内、長方形を選択
した場合、長方形の長辺Lと短辺Sの比が、L/S=
1.01〜4が好ましい。さらに好ましくは、前記長方
形の短辺の方向が<1−100>方向で、長辺の方向が
<11−20>方向である。これは、チップ分割の容易
な<11−20>方向を、多く割り溝形成し、逆に、前
記方向と比べてチップ分割の困難な<1−100>方向
を少なく溝形成するためである。
【0233】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、L/S
比が1よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、L/S比が
4の場合、通常のチップ分割時の、4倍の力で割ること
ができる。上記L/S比の上限を4にしているのは、チ
ップを発光ダイオードのステム上にパッケージする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、L/Sが4よりも大きくなってもかま
わない。
【0234】(実施の形態14)本実施の形態14は、
実施の形態1から10までにおいて、M面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。
【0235】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<0001>方向が好ましく、次に<
2−1−10>方向である。前記方向から、±5°程度
までずれていても良い。前記<0001>方向に沿って
割り溝を形成し、分割してできる端面は{2−1−1
0}面である。また、前記<2−1−10>方向に沿っ
て割り溝を形成し、分割してできる端面は、{000
1}面である。
【0236】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形と長方形がある。
【0237】上記チップ形状の内、長方形を選択した場
合、長方形の長辺Lと短辺Sの比が、L/S=1.01
〜4が好ましい。さらに好ましくは、前記長方形の短辺
の方向が<2−1−10>方向で、長辺の方向が<00
01>方向である。これは、チップ分割の容易な<00
01>方向を、多く割り溝形成し、逆に、前記方向と比
べてチップ分割の困難な<2−1−10>方向を少なく
溝形成するためである。
【0238】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、L/S
比が1よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、L/S比が
4の場合、通常のチップ分割時の、4倍の力で割ること
ができる。上記L/S比の上限を4にしているのは、チ
ップを発光ダイオードのステム上にパッケージする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、L/Sが4よりも大きくなってもかま
わない。
【0239】(実施の形態15)本実施の形態14は、
実施の形態1から10までにおいて、R面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。
【0240】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<0−111>方向が好ましく、次に
<2−1−10>方向である。前記方向から、±5°程
度までずれていても良い。前記<0−111>方向に沿
って割り溝を形成し、分割してできる端面は{2−1−
10}面である。また、前記<2−1−10>方向に沿
って割り溝を形成し、分割してできる端面は、{0−1
11}面である。
【0241】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形と長方形がある。
【0242】上記チップ形状の内、長方形を選択した場
合、長方形の長辺Lと短辺Sの比が、L/S=1.01
〜4が好ましい。さらに好ましくは、前記長方形の短辺
の方向が<2−1−10>方向で、長辺の方向が<0−
111>方向である。これは、チップ分割の容易な<0
−111>方向を、多く割り溝形成し、逆に、前記方向
と比べてチップ分割の困難な<2−1−10>方向を少
なく溝形成するためである。
【0243】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、L/S
比が1よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、L/S比が
4の場合、通常のチップ分割時の、4倍の力で割ること
ができる。上記L/S比の上限を4にしているのは、チ
ップを発光ダイオードのステム上にパッケージする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、L/Sが4よりも大きくなってもかま
わない。
【0244】(実施の形態16)本実施の形態14は、
実施の形態1から10までにおいて、A面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。
【0245】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<0001>方向もしくは、<01−
10>方向から57.6°の方向が好ましく、次に<0
1−10>方向である。前記方向から、±5°程度まで
ずれていても良い。前記<0001>方向に沿って割り
溝を形成し、分割してできる端面は{01−10}面で
ある。また、前記<01−10>方向から57.6°の
方向に沿って割り溝を形成し、分割してできる端面は、
{01−12}面である。また、前記<01−10>方
向に沿って割り溝を形成し、分割してできる端面は、
{0001}面である。
【0246】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形、長方形、三角形、平行四辺
形、台形がある。割り溝の形成方向が、少なくとも<0
001>方向もしくは<01−10>方向から57.6
°の方向を含むように、上記チップ形状に分割すること
が好ましい。
【0247】上記チップ形状の内、<0001>方向と
<01−10>方向から57.6°の方向を含むよう
に、三角形形状もしくは平行四辺形形状にチップ分割し
た場合、共に、チップ分割が容易な方向であるため、チ
ップ分割の歩留まりは良好である。上記チップ形状の
内、<01−10>方向と<01−10>方向から5
7.6°の方向を含むように、平行四辺形形状にチップ
分割した場合、前記平行四辺形の短辺の方向が<01−
10>方向で、長辺の方向が<01−10>方向から5
7.6°の方向である。これは、チップ分割の容易な<
01−10>方向から57.6°の方向を、多く割り溝
形成し、逆に、前記方向と比べてチップ分割の困難な<
01−10>方向を少なく溝形成するためである。
【0248】また、上記チップ形状の内、長方形を選択
した場合、長方形の長辺Lと短辺Sの比が、L/S=
1.01〜4が好ましい。さらに好ましくは、前記長方
形の短辺の方向が<01−10>方向で、長辺の方向が
<0001>方向である。これは、チップ分割の容易な
<0001>方向を、多く割り溝形成し、逆に、前記方
向と比べてチップ分割の困難な<01−10>方向を少
なく溝形成するためである。また、前記長方形形状の方
位関係に則して、チップ分割の困難な方向を短辺に溝形
成して分割する場合、L/S比が1よりも大きいため、
てこの原理から、効率良くチップ分割の困難な割り溝に
力を加えることができ、チップ分割を容易にすることが
できる。例えば、L/S比が4の場合、通常のチップ分
割時の、4倍の力で割ることができる。上記L/S比の
上限を4にしているのは、チップを発光ダイオードのス
テム上にパッケージする際に、配置しにくいためであ
る。従って、チップ分割を目的とする場合は、L/Sが
4よりも大きくなってもかまわない。
【0249】(実施の形態17)本実施の形態では、窒
化物半導体レーザ素子を用いて、該素子の端面形成とチ
ップ分割について説明する。
【0250】まず、n型GaN基板800の製造方法に
ついて説明する。
【0251】図8(a)は、種基板11、n型GaN基
板800から構成されていて、n型GaN基板800
は、低温バッファ層15、n型GaN膜21、誘電体膜
31、塩素ドーピングされたn型GaN厚膜41から構
成されている。
【0252】MOCVD法で種基板11上に低温バッフ
ァ層15を550℃で積層する。次に、1050℃の成
長温度でSiをドーピングしながら、1μmからなるn
型GaN膜21を作製する。n型GaN膜21を作製
後、MOCVD装置から、前記ウエハーを取りだし、ス
パッター法、CVD法もしくはEB蒸着法を用いて誘電
体膜31を100nm形成し、リソグラフィー技術で、
前記誘電体膜31を周期的なストライプ状パターンに加
工する。前記ストライプ形状は、n型GaN膜21に対
して<1−100>方向にストライプを形成して、前記
方向に対して垂直方向の<11−20>方向にストライ
プ幅5μm、ピッチ10μmの周期的ストライプ状パタ
ーンを形成した。続いて、前記ストライプ形状に加工し
た誘電体膜31の付いたウエハーをHVPE装置中にセ
ットし、成長温度1100℃、Si濃度3×1018/c
3、塩素濃度1×1017/cm3をドーピングしなが
ら、350μmの塩素ドーピングされたn型GaN厚膜
41を積層する。
【0253】上記製造方法によってn型GaN厚膜41
を形成後、ウエハーをHVPE装置から取り出し、研磨
機で前記種基板11を剥ぎ取り、n型GaN基板800
を作製した。n型GaN基板800は、低温バッファ層
15を含んでいても良いし、含んでいなくとも良い。同
様に、n型GaN基板800は、誘電体膜31を含んで
いても良いし、含んでいなくとも良い。また、窒化物半
導体レーザ素子構造を作製後に、該種基板を削除しても
よい。
【0254】上記n型GaN基板800の製造方法にお
いて、種基板は、C面サファイア、M面サファイア、A
面サファイア、R面サファイア、GaAs、ZnO、M
gO、スピネル、Si、Geの何れかを用いれば良い。
低温バッファ層15は、450℃から600℃の成長温
度で形成した低温GaNバッファ層、低温AlNバッフ
ァ層、低温AlxGa1-xNバッファ層(0<x<1)、
低温InyGa1-yNバッファ層(0<y≦1)の何れか
を用いれば良い。誘電体膜31は、SiO2膜、SiNx
膜、TiO2膜、Al23膜の何れかであれば良い。n
型GaN膜21は、n型AlzGa1-zN膜(0<z<
1)で有っても良い。
【0255】塩素ドーピングされたn型GaN厚膜41
は、塩素ドーピングされたn型Al wGa1-wN厚膜(0
<w≦1)であっても良い。塩素濃度は上記実施の形態
と同様に1×1014/cm3以上ドーピングされていれ
ば良く、厚膜は20μm以上あれば良い。
【0256】上記n型GaN基板800の製造方法にお
いて、特に、種基板がSiの場合は以下のようにして製
造する。
【0257】まず、MOCVD法でSi種基板11(厚
み400μm)上に厚み1μmのn型AlGaN膜21
を積層し、MOCVD装置から取り出す。ただし、図8
(a)に示した低温バッファ層15は、積層しない方が
よい。また、本発明者らの知見によると、前記n型Al
GaN膜21は、少なくとも1000℃以上の高い温度
で成長し、少なくともAlを含む窒化物半導体膜でなけ
ればならなかった。前記条件以外だと、Si種基板上に
窒化物半導体が膜成長しなかった。
【0258】次に、上記製造方法と同様に、誘電体膜3
1を形成し、リソグラフィー技術により、ストライプ状
に加工する。続いて、HVPE装置に前記ウエハーをセ
ットし、塩素とSiをドーピングしながら、n型GaN
厚膜41を形成する。塩素濃度は上記実施の形態と同様
に1×1014/cm3以上ドーピングされていれば良
く、厚膜は20μm以上あれば良い。上記製造方法と同
様の方法を必要とする種基板は、6H−SiC種基板、
4H−SiC種基板、3C−SiC種基板である。
【0259】次に、上記n型GaN基板800を用い
て、窒化物半導体レーザ素子の製造方法について説明す
る。
【0260】図8(b)は、窒化物半導体レーザ構造を
示しており、n型GaN基板800、n型GaNバッフ
ァ層801、n型Al0.1Ga0.9Nクラッド層802、
n型GaN光ガイド層803、活性層804、p型Al
0.26Ga0.8Nキャリアブロック層805、p型GaN
光ガイド層806、p型Al0.1Ga0.9Nクラッド層8
07、p型GaNコンタクト層808から構成されてい
る。
【0261】前記n型GaN基板800の塩素濃度およ
び、Si濃度は塩素ドープn型GaN厚膜41と同じで
ある。次に、MOCVD装置に、前記n型GaN基板8
00をセットし、1050℃の成長温度でn型GaNバ
ッファ層801を1μm形成した。このn型GaNバッ
ファ層801は、種基板11からn型GaN基板800
を剥ぎ取るときに生じた、n型GaN基板800の表面
歪みの緩和、表面モフォロジーや表面凹凸の改善(平坦
化)を目的に設けた層であり、無くても構わない。しか
しながら、n型GaN厚膜41に塩素をドーピングして
いる場合は、表面モフォロジーが悪化する傾向にあるた
め、本実施の形態のようにn型GaNバッファ層801
を設けた方が好ましい。また、n型GaNバッファ層8
01は、n型AlxGa1-xNバッファ層(0<x≦0.
3)であっても良い。
【0262】次に、1.0μmの厚さのn型Al0.1Ga
0.9Nクラッド層802を成長する。さらに、厚さ0.1μ
mのn型GaN光ガイド層803を成長する。n型Ga
N光ガイド層803成長後、基板の温度を700℃〜8
00℃程度に下げ、複数の、厚さ4nmのIn0.15Ga
0.85N井戸層と厚さ10nmのIn0.26GaN障壁層よ
り構成される活性層804(多重量子井戸構造。本実施
の形態の活性層は、3周期の障壁層と井戸層を形成し、
その後、障壁層を成長している。)を成長する。その
際、Siをドーピングしてもよいし、ドーピングしなく
てもよい。
【0263】次に、基板温度を再び1050℃まで昇温
して、20nmの厚みのp型Al0. 2Ga0.8Nよりなる
キャリアブロック層805を成長する。この際、Mgを
ドーピングしても良いし、ドーピングしなくても良い。
また、該キャリアブロック層がなくても特に大きな支障
は生じない。
【0264】その後、Mgをドーピングしながら0.1μm
の厚さのp型GaN光ガイド層806を成長する。更
に、Mgをドーピングしながら0.5μmの厚さのp型A
0.1Ga0.9Nよりなるクラッド層807を成長する。
最後に、Mgをドーピングしながら0.1μmの厚みのp
型GaNよりなるコンタクト層808を成長した。
【0265】この様にして、p型GaNコンタクト層8
08を成長後、MOCVD装置のリアクター内を全窒素
キャリアガスとNH3に変えて、60℃/分で温度を降
下させた。基板温度が850℃に達した時点で、NH3
の供給量を停止して、5分間、前記基板温度で待機して
から、室温まで降下させた。上記基板の保持温度は65
0℃から900℃の間が好ましく、待機時間は、3分以
上15分以下が好ましかった。また、降下温度の到達速
度は、30℃/分以上が好ましい。このようにして作製
された成長膜をラマン測定によって評価した結果、前記
手法により、従来、利用されているp型化アニールを行
わなくとも、成長後すでにp型化の特性を示していた。
また、p型電極形成によるコンタクト抵抗も低減してい
た。SIMS測定を行った結果、残留水素濃度がp型G
aNコンタクト層808最表面近傍で3×1018/cm
3以下であった。
【0266】発明者らによる実験によると、成長膜を形
成後、NH3雰囲気中で基板温度を室温まで降下させた
とき、残留水素濃度が成長膜最表面近傍で高かったこと
から、成長膜最表面近傍の残留水素濃度は、成長終了後
のNH3雰囲気が原因であると考えられる。この残留水
素は、p型化不純物であるMgの活性化を妨げることが
知られている。前記残留水素濃度は、5×1019/cm
3以下が好ましい。
【0267】この様にp型GaNコンタクト層808成
長後に、キャリアガスをN2で置換し、NH3の供給量を
停止して所定の時間、成長温度を保持することによっ
て、p型化を促し、成長膜最表面近傍の残留水素濃度を
下げ、コンタクト抵抗を低減できた。また、p型電極形
成によるコンタクト抵抗をさらに低減する方法として、
成長膜最表面(p型層の最表面)近傍をエッチングによ
り除去し、その除去面にp型電極を形成すると良い。成
長膜最表面(p型層の最表面)を除去する層厚は、10
nm以上が好ましく、特に上限値はないが、除去面近傍
の残留水素濃度が5×1019/cm3以下になることが
好ましい。
【0268】本実施の形態の活性層804は、3周期か
らなる多重量子井戸構造を作製したが、その他の周期構
造でも良く、井戸層のみの単一量子井戸構造でも良い。
活性層はInyGa1-yN(0<y≦1)から構成されて
いれば良く、所望のレーザ発振波長に応じてIn組成を
変化させればよい。
【0269】p型GaNコンタクト層808のp型不純
物濃度は、p型電極の形成位置に向かって、p型不純物
濃度を多くした方が好ましい。このことによりp型電極
形成によるコンタクト抵抗が低減する。また、p型化不
純物であるMgの活性化を妨げているp層中の残留水素
を除去するために、p型層成長中に微量の酸素を混入さ
せてもよい。
【0270】以下に、上記窒化物半導体レーザ素子を形
成したウエハーのチップ分割について図8(c)、
(d)及び図9(a)、(b)で説明する。ここで、結
晶成長側とは、基板側に対する反対側を指すものとす
る。
【0271】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ドーピングされたGaN基板の
厚さを100μmにし、鏡面出しをする。次に、フッ酸
もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウ
エハーをエッチング処理する。このエッチング処理は、
研磨によって生じた表面歪み及び酸化膜を除去し、p
型、n型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。
【0272】次に、反応性イオンエッチング装置を用い
て、p型Al0.1Ga0.9Nクラッド層807をp型Ga
N光ガイド層806の手前まで掘り下げて、リッジスト
ライプ構造を形成して(リッジ部820)、屈折率導波
型レーザダイオードを作製する。リッジのストライプ方
向は、窒化物半導体の<1−100>方向に形成した
(図9(a)、(b))。
【0273】次に、実施の形態4と同様に、結晶成長側
の面(p型GaNコンタクト層)に、反応性イオンエッ
チング法を用いて、割り溝の底部が活性層804の形成
位置よりも下方にくるように、深さ1μm、線幅10μ
m、ピッチ300μmの第2の割り溝813を形成した
(図9(a))。前記第2の割り溝は、ストライプ方向
と同方向の<1−100>方向に沿って形成された。
【0274】次に、SiO2絶縁膜809を蒸着し、リ
ッジ部820のp型GaNコンタクト層808の最表面
を露出させ、該露出部分(2μm幅)を被覆するよう
に、Pd(10nm)/Mo(10nm)/Au(15
0nm)を順に蒸着させてp型電極810を形成する。
前記p型電極810を形成した後、微量の酸素を導入し
ながら、450℃のN2雰囲気中でアニールを行った。
このことにより、p型電極形成によるコンタクト抵抗の
低抵抗化が得られた。
【0275】続いて、ウエハーを裏返しにして、GaN
基板側に、Ti(15nm)/Al(150nm)によ
るn型電極811を、リソグラフィー技術でパターン形
成する。パターン形成するのは、GaN基板側から第2
の割り溝813の形成位置を確認するためである。
【0276】次に、結晶成長側の面に粘着シートを貼付
し、ダイサーのテーブル上にGaN基板側を上にして張
り付け、真空チャックで固定する。割り溝の形成位置を
図9(b)に示す。固定後、ダイサーで、GaN基板側
の面上に、ピッチ300μm、深さ20μm、線幅50
μmの第1の割り溝812を形成する。ただし、第1の
割り溝812の形成位置は、前記第2の割り溝813の
線幅ほぼ中央に第1の割り溝812の線幅のほぼ中央が
一致するようにし、割り溝方向は、窒化物半導体に対し
て<1−100>方向である。
【0277】次に、第1の割り溝812の方向に対して
垂直の<11−20>方向に、ピッチ500μm、深さ
20μm、線幅30μmの第1の割り溝814を、ダイ
シングで形成する。
【0278】ダイシング後、ウエハーをダイサー装置か
ら取りだし、続いて、スクライバーのテーブル上にGa
N基板側を上にして張り付け、真空チャックで固定す
る。固定後、スクライバーのダイヤモンド針で、第1の
割り溝814底部上のほぼ中央線に沿って、ピッチ50
0μm、深さ3μm、線幅5μmで一回スクライブす
る。この様にして第3の割り溝815を形成する。ただ
し、前記スクライブの方向は、窒化物半導体に対して<
11−20>方向である。
【0279】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ブレーキング装置で軽
くGaN基板側から第3の割り溝815に沿ってへき開
し、レーザ素子のミラー端面を形成する(図8
(c))。続いて、第1の割り溝812の方向に沿って
上記同様に、チップ分割を行う(図8(d))。
【0280】このようにして、2インチφのウエハーか
らレーザ素子チップを多数得た。チップのミラー端面や
切断面にクラック、チッピング等が発生しておらず、外
形不良の無い物を取り出した所、歩留まりは95%以上
であった。
【0281】レーザ素子のミラー端面をへき開で形成す
る場合は、本実施の形態のように、窒化物半導体のへき
開面である{1−100}面をミラー端面にするよう
に、<11−20>方向に沿って割り溝を形成するのが
望ましい。また、実施の形態2、7のように、結晶成長
側の面に割り溝を形成せずに、基板側のみに割り溝を形
成すると、活性層付近のミラー端面をより一層急峻にす
ることができる。
【0282】また、実施の形態11でかつ実施の形態2
の分割方法、あるいは実施の形態11でかつ実施の形態
7の分割方法を用いても良い。
【0283】一方、レーザ素子のミラー端面をエッチン
グで形成する場合は、実施の形態4、5、9、10また
は12の手法で形成することが望ましい。何故ならば、
ミラー端面形成とチップ分割のための割り溝形成を同時
に形成することができるからである。
【0284】レーザ素子のミラー端面形成を除くチップ
分割を行う場合は、実施の形態1から実施の形態12の
何れかを用いれば良い。
【0285】本実施の形態で得られる効果は上記実施の
形態と同様である。
【0286】また、本実施の形態では基板側から、n型
層、発光層、p型層の順に結晶成長したが、逆にp型
層、発光層、n型層の順に結晶成長させても良い。以上
により、窒化物半導体レーザ素子のミラー端面形成とチ
ップ分割が歩留まり良く得ることができる。
【0287】
【発明の効果】窒化物半導体を基板とする光を発する活
性層を含む窒化物半導体ウエハーをチップ状に分割する
際に、切断面、界面のクラック、チッピングの発生を防
止し、窒化物半導体の結晶性を損なうことなく優れた発
光性能を有する窒化物半導体チップを得ると共に、歩留
良く所望の形とサイズに切断することができる。
【図面の簡単な説明】
【図1】(a)実施の形態1で示したチップ分割のため
の割り溝形成の図である。(b)実施の形態1で示した
第1の割り溝形成(基板側)の図である。(c)実施の
形態1で示した欠け溝の形成の一例である。
【図2】実施の形態2で示したチップ分割のための割り
溝形成の図である。
【図3】実施の形態3で示したチップ分割のための割り
溝形成の図である。
【図4】実施の形態4で示したチップ分割のための割り
溝形成の図である。
【図5】実施の形態5で示したチップ分割のための割り
溝形成の図である。
【図6】(a)実施の形態11で示した窒化物半導体発
光ダイオードの構成図である。(b)実施の形態11で
示したチップ分割のための割り溝形成の図である。
(c)実施の形態11で示した窒化物半導体発光ダイオ
ードのチップである。
【図7】(a)実施の形態12で示したチップ分割のた
めの割り溝形成の図である。(b)実施の形態12で示
した窒化物半導体発光ダイオードのチップである。
【図8】(a)実施の形態17で示したn型GaN基板
の製造方法である。(b)実施の形態17で示した窒化
物半導体レーザの構成図である。(c)実施の形態17
で示した窒化物半導体レーザチップの{1−100}断
面図である。
【図9】(a)実施の形態17で示した窒化物半導体レ
ーザチップの{11−20}断面図である。(b)実施
の形態17で示した窒化物半導体レーザの、ウエハーの
表面図と裏面図である。
【符号の説明】
10 サファイア種基板 11 種基板 15 低温バッファ層 20、21 n型GaN膜 30、31 誘電体膜 40、41 塩素ドーピングされたn型GaN厚膜 600、700 窒化物半導体膜 100、200、300、400、500、800 n
型GaN基板 102、202、302、402、502、602、7
02 n型Alx1Ga1- x1Nクラッド層 103、203、303、403、503、603、7
03、804 活性層 104、204、304、404、504、604、7
04 p型Alx2Ga1- x2Nクラッド層 106、206、306、406、506、606、7
06、811 n型電極 107、207、307、407、507、607、7
07、810 p型電極 108、208、308、408、508、608、7
08 第1の割り溝 109、310、409、509、609、709 第
2の割り溝 209、309 第3の割り溝 802 n型Al0.1Ga0.9Nクラッド層 803 n型GaN光ガイド層 805 p型Al0.2Ga0.8Nキャリアブロック層 806 p型GaN光ガイド層 807 p型Al0.1Ga0.9Nクラッド層 808 p型GaNコンタクト層 809 SiO2絶縁膜 812 第1の割り溝 813 第2の割り溝 814 第1の割り溝 815 第3の割り溝
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA41 CA04 CA05 CA34 CA40 CA46 CA48 CA49 CA53 CA54 CA57 CA65 CA74 CA75 CA76 CA77 CA82 CA92 5F073 AA13 AA73 AA74 CA07 CB02 CB05 CB07 CB17 CB19 CB22 DA05 DA22 DA24 DA25 DA32 DA34 EA07

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、p型層とn型層によって挟ま
    れた活性層を有する多層構造からなる窒化物半導体層を
    積層したウエハーを窒化物半導体チップに分割する製造
    方法であって、前記ウエハーに、幅広の第1の割り溝を
    所望のチップ形状に形成する工程と、前記ウエハーに幅
    狭の第2の割り溝もしくは欠け溝を所望のチップ形状で
    形成する工程と、前記幅広の第1の割り溝または第2の
    幅狭の割り溝もしくは欠け溝を用いて窒化物半導体結晶
    で構成された領域をチップ分割する工程とからなること
    を特徴とする窒化物半導体チップの製造方法。
  2. 【請求項2】 前記ウエハーの一方の面上に前記幅広の
    第1の割り溝を所望のチップ形状に形成し、前記ウエハ
    ーの他方の面上に幅狭の第2の割り溝もしくは欠け溝を
    所望のチップ形状で形成することを特徴とする前記請求
    項1に記載の窒化物半導体チップの製造方法。
  3. 【請求項3】 前記幅広の第1の割り溝を基板側に形成
    し、前記幅狭の第2の割り溝もしくは欠け溝を結晶成長
    側に形成し、前記幅狭の割り溝の方からチップ分割する
    ことを特徴とする前記請求項2に記載の窒化物半導体チ
    ップの製造方法。
  4. 【請求項4】 前記幅広の第1の割り溝と、前記幅狭の
    第2の割り溝もしくは欠け溝を前記ウエハーの一方の面
    側に形成することを特徴とする前記請求項1に記載の窒
    化物半導体チップの製造方法。
  5. 【請求項5】 前記幅広の第1の割り溝の中に、幅狭の
    第3の割り溝もしくは欠け溝を形成することを特徴とす
    る前記請求項1乃至4のいずれかに記載の窒化物半導体
    チップの製造方法。
  6. 【請求項6】 窒化物半導体以外の種基板上に、窒化物
    半導体厚膜を積層し、その上に、p型層とn型層によっ
    て挟まれた活性層を有する多層構造からなる窒化物半導
    体層を積層した窒化物半導体をチップに分割する製造方
    法であって、前記種基板面側から前記窒化物半導体厚膜
    と種基板との界面もしくは該界面よりも深く割り溝底部
    が達する第1の割り溝を所望のチップ形状に形成する第
    1工程と、前記窒化物半導体面側から、前記第1の割り
    溝と相対向する位置に、第2の割り溝を形成する第2工
    程と、前記第1の割り溝または第2の割り溝を用いて窒
    化物半導体層で構成された領域をチップ分割する工程と
    からなることを特徴とする窒化物半導体チップの製造方
    法。
  7. 【請求項7】 前記第1の割り溝底部と前記第2の割り
    溝底部または第3の割り溝底部との距離が150μm以
    下にする工程を具備することを特徴とする請求項2又は
    3又は5又は6に記載の窒化物半導体チップの製造方
    法。
  8. 【請求項8】 前記第2の割り溝底部の形成位置を、前
    記ウエハーの活性層位置よりも深く形成する工程を具備
    することを特徴とする請求項3又は6に記載の窒化物半
    導体チップの製造方法。
  9. 【請求項9】 前記第2の割り溝底部を前記ウエハーの
    窒化物半導体層と窒化物半導体基板の界面に、もしくは
    前記ウエハーの窒化物半導体層と窒化物半導体厚膜との
    界面に達する深さに形成する工程、あるいは、前記第2
    の割り溝底部を前記界面よりも深く形成する工程を具備
    することを特徴とする請求項3又は6に記載の窒化物半
    導体チップの製造方法。
  10. 【請求項10】 前記第1の割り溝、第2の割り溝、第
    3の割り溝の、溝形成方向が、窒化物半導体層の、<1
    1−20>方向、<1−100>方向、<0001>方
    向、<0−111>方向、<01−10>方向から5
    7.6°の方向の、何れかであることを特徴とする請求
    項1乃至9のいずれかに記載の窒化物半導体チップの製
    造方法。
  11. 【請求項11】 上記チップ分割によって分割されたと
    きの端面が、窒化物半導体層の{1−100}面、{1
    1−20}面、{0001}面、{0−111}面、
    {01―12}面の何れかであることを特徴とする請求
    項1乃至9のいずれかに記載の窒化物半導体チップの製
    造方法。
  12. 【請求項12】 窒化物半導体発光ダイオードの所望の
    チップ形状が長方形であって、該長方形の長辺をL、短
    辺をSとするとき、前記長辺Lと短辺Sの、方向の組み
    合わせが窒化物半導体結晶に関して、L=<11−20
    >方向でS=<1−100>方向、L=<0001>方
    向でS=<2−1−10>方向、L=<0−111>方
    向でS=<2−1−10>方向、L=<0001>方向
    でS=<01−10>方向、の何れかの組み合わせであ
    ることを特徴とする請求項1乃至9のいずれかに記載の
    窒化物半導体チップの製造方法。
  13. 【請求項13】 窒化物半導体発光ダイオードの所望の
    チップ形状が長方形であって、該長方形の長辺をL、短
    辺をSとするとき、長辺と短辺との比(L/S)が1.
    01以上4以下であることを特徴とする請求項12記載
    の窒化物半導体チップの製造方法。
JP25648399A 1999-09-10 1999-09-10 窒化物半導体チップの製造方法 Expired - Lifetime JP4493127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25648399A JP4493127B2 (ja) 1999-09-10 1999-09-10 窒化物半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25648399A JP4493127B2 (ja) 1999-09-10 1999-09-10 窒化物半導体チップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010008268A Division JP5123331B2 (ja) 2010-01-18 2010-01-18 窒化物半導体チップの製造方法および窒化物半導体チップ

Publications (2)

Publication Number Publication Date
JP2001085736A true JP2001085736A (ja) 2001-03-30
JP4493127B2 JP4493127B2 (ja) 2010-06-30

Family

ID=17293276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25648399A Expired - Lifetime JP4493127B2 (ja) 1999-09-10 1999-09-10 窒化物半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP4493127B2 (ja)

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026443A (ja) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2002353570A (ja) * 2001-05-29 2002-12-06 Sharp Corp Iii族窒化物系化合物半導体装置及びその製造方法
JP2003017790A (ja) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
JP2003023215A (ja) * 2001-07-05 2003-01-24 Sony Corp 半導体素子の製造方法および半導体レーザの製造方法
KR20030072761A (ko) * 2002-03-06 2003-09-19 주식회사 엘지이아이 반도체 레이저 다이오드 제조방법
JP2004311964A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
JP2005136093A (ja) * 2003-10-29 2005-05-26 Nec Corp 半導体素子およびその製造方法
JP2006303429A (ja) * 2005-04-15 2006-11-02 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子の製造方法
US7170101B2 (en) 2001-05-15 2007-01-30 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP2007266338A (ja) * 2006-03-29 2007-10-11 Nichia Chem Ind Ltd 半導体発光素子及び半導体発光装置
WO2007126158A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 半導体発光素子およびウエハ
JP2008060167A (ja) * 2006-08-29 2008-03-13 Nichia Chem Ind Ltd 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置
JP2008153362A (ja) * 2006-12-15 2008-07-03 Nichia Chem Ind Ltd 半導体発光素子の製造方法、半導体発光素子及び発光装置
JP2008263214A (ja) * 2001-05-26 2008-10-30 Samsung Electro Mech Co Ltd 半導体発光素子およびその製造方法
JP2008277323A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ
JP2008294344A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の作製方法
JP2008294343A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の作製方法
JPWO2006123580A1 (ja) * 2005-05-19 2008-12-25 松下電器産業株式会社 窒化物半導体装置及びその製造方法
JP2009033205A (ja) * 2005-02-14 2009-02-12 Showa Denko Kk 窒化物半導体発光素子の製造方法
US7592641B2 (en) 2005-06-13 2009-09-22 Kabushiki Kaisha Toshiba Semiconductor device, method for fabricating an electrode, and method for manufacturing a semiconductor device
JP2010028140A (ja) * 2009-11-02 2010-02-04 Sharp Corp 窒化物系化合物半導体発光素子の製造方法
US7749867B2 (en) 2002-03-12 2010-07-06 Hamamatsu Photonics K.K. Method of cutting processed object
US7825350B2 (en) 2000-09-13 2010-11-02 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
WO2010137511A1 (ja) * 2009-05-25 2010-12-02 三洋電機株式会社 窒化物系半導体レーザ素子の製造方法
JP2011100767A (ja) * 2009-11-04 2011-05-19 Stanley Electric Co Ltd 半導体発光素子の製造方法
US8039283B2 (en) 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
US8198637B2 (en) 2003-03-25 2012-06-12 Panasonic Corporation Nitride semiconductor laser and method for fabricating the same
JP2012124274A (ja) * 2010-12-07 2012-06-28 Rohm Co Ltd 半導体レーザ素子およびその製造方法
US8247734B2 (en) 2003-03-11 2012-08-21 Hamamatsu Photonics K.K. Laser beam machining method
US8263479B2 (en) 2002-12-03 2012-09-11 Hamamatsu Photonics K.K. Method for cutting semiconductor substrate
US8268704B2 (en) 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2013128150A (ja) * 2013-03-26 2013-06-27 Toyoda Gosei Co Ltd Iii族窒化物半導体からなる発光素子の製造方法
JP2013179176A (ja) * 2012-02-28 2013-09-09 Mitsubishi Chemicals Corp 窒化物半導体チップの製造方法
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
JP2014160872A (ja) * 2014-05-26 2014-09-04 Ricoh Co Ltd 半導体装置の製造方法
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
JP2016054321A (ja) * 2015-12-08 2016-04-14 株式会社リコー 半導体装置
US9362366B2 (en) 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
JP2019004053A (ja) * 2017-06-15 2019-01-10 株式会社デンソー 半導体装置およびその製造方法
WO2020066408A1 (ja) * 2018-09-26 2020-04-02 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
JP2020528674A (ja) * 2017-07-28 2020-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 複数のレーザダイオードを製造する方法およびレーザダイオード
CN114665375A (zh) * 2022-05-24 2022-06-24 度亘激光技术(苏州)有限公司 半导体芯片制造方法

Cited By (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026443A (ja) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US8946589B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of cutting a substrate, method of cutting a wafer-like object, and method of manufacturing a semiconductor device
US8933369B2 (en) 2000-09-13 2015-01-13 Hamamatsu Photonics K.K. Method of cutting a substrate and method of manufacturing a semiconductor device
US8227724B2 (en) 2000-09-13 2012-07-24 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8283595B2 (en) 2000-09-13 2012-10-09 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US10796959B2 (en) 2000-09-13 2020-10-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8969761B2 (en) 2000-09-13 2015-03-03 Hamamatsu Photonics K.K. Method of cutting a wafer-like object and semiconductor chip
US8946591B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of manufacturing a semiconductor device formed using a substrate cutting method
US7825350B2 (en) 2000-09-13 2010-11-02 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8716110B2 (en) 2000-09-13 2014-05-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8927900B2 (en) 2000-09-13 2015-01-06 Hamamatsu Photonics K.K. Method of cutting a substrate, method of processing a wafer-like object, and method of manufacturing a semiconductor device
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8946592B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US7170101B2 (en) 2001-05-15 2007-01-30 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP2008263214A (ja) * 2001-05-26 2008-10-30 Samsung Electro Mech Co Ltd 半導体発光素子およびその製造方法
JP2012080140A (ja) * 2001-05-26 2012-04-19 Samsung Led Co Ltd 半導体発光素子およびその製造方法
JP2002353570A (ja) * 2001-05-29 2002-12-06 Sharp Corp Iii族窒化物系化合物半導体装置及びその製造方法
JP2003017790A (ja) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
JP2003023215A (ja) * 2001-07-05 2003-01-24 Sony Corp 半導体素子の製造方法および半導体レーザの製造方法
KR20030072761A (ko) * 2002-03-06 2003-09-19 주식회사 엘지이아이 반도체 레이저 다이오드 제조방법
US8361883B2 (en) 2002-03-12 2013-01-29 Hamamatsu Photonics K.K. Laser processing method
US8314013B2 (en) 2002-03-12 2012-11-20 Hamamatsu Photonics K.K. Semiconductor chip manufacturing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US8802543B2 (en) 2002-03-12 2014-08-12 Hamamatsu Photonics K.K. Laser processing method
US8183131B2 (en) 2002-03-12 2012-05-22 Hamamatsu Photonics K. K. Method of cutting an object to be processed
US8673745B2 (en) 2002-03-12 2014-03-18 Hamamatsu Photonics K.K. Method of cutting object to be processed
US8598015B2 (en) 2002-03-12 2013-12-03 Hamamatsu Photonics K.K. Laser processing method
US8551865B2 (en) 2002-03-12 2013-10-08 Hamamatsu Photonics K.K. Method of cutting an object to be processed
US8518800B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US7749867B2 (en) 2002-03-12 2010-07-06 Hamamatsu Photonics K.K. Method of cutting processed object
US8268704B2 (en) 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
US8518801B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US8304325B2 (en) 2002-03-12 2012-11-06 Hamamatsu-Photonics K.K. Substrate dividing method
US8519511B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US8263479B2 (en) 2002-12-03 2012-09-11 Hamamatsu Photonics K.K. Method for cutting semiconductor substrate
US8409968B2 (en) 2002-12-03 2013-04-02 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion
US8450187B2 (en) 2002-12-03 2013-05-28 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8247734B2 (en) 2003-03-11 2012-08-21 Hamamatsu Photonics K.K. Laser beam machining method
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
US8198637B2 (en) 2003-03-25 2012-06-12 Panasonic Corporation Nitride semiconductor laser and method for fabricating the same
JP2004311964A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
JP2005136093A (ja) * 2003-10-29 2005-05-26 Nec Corp 半導体素子およびその製造方法
US7183585B2 (en) 2003-10-29 2007-02-27 Nec Corporation Semiconductor device and a method for the manufacture thereof
JP4539077B2 (ja) * 2003-10-29 2010-09-08 日本電気株式会社 半導体素子の製造方法
JP2009033205A (ja) * 2005-02-14 2009-02-12 Showa Denko Kk 窒化物半導体発光素子の製造方法
JP2006303429A (ja) * 2005-04-15 2006-11-02 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子の製造方法
US8021901B2 (en) 2005-04-15 2011-09-20 Samsung Led Co., Ltd. Method of fabricating vertical structure nitride semiconductor light emitting device
JP4698411B2 (ja) * 2005-04-15 2011-06-08 サムソン エルイーディー カンパニーリミテッド. 垂直構造の窒化物半導体発光素子の製造方法
JP4842827B2 (ja) * 2005-05-19 2011-12-21 パナソニック株式会社 窒化物半導体装置及びその製造方法
JPWO2006123580A1 (ja) * 2005-05-19 2008-12-25 松下電器産業株式会社 窒化物半導体装置及びその製造方法
US7592641B2 (en) 2005-06-13 2009-09-22 Kabushiki Kaisha Toshiba Semiconductor device, method for fabricating an electrode, and method for manufacturing a semiconductor device
US7993948B2 (en) 2005-06-13 2011-08-09 Kabushiki Kaisha Toshiba Semiconductor device, method for fabricating an electrode, and method for manufacturing a semiconductor device
US8306085B2 (en) 2005-12-26 2012-11-06 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
US8039283B2 (en) 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
JP2007266338A (ja) * 2006-03-29 2007-10-11 Nichia Chem Ind Ltd 半導体発光素子及び半導体発光装置
US7915714B2 (en) 2006-04-27 2011-03-29 Panasonic Corporation Semiconductor light emitting element and wafer
WO2007126158A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 半導体発光素子およびウエハ
JP2008060167A (ja) * 2006-08-29 2008-03-13 Nichia Chem Ind Ltd 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置
JP2008153362A (ja) * 2006-12-15 2008-07-03 Nichia Chem Ind Ltd 半導体発光素子の製造方法、半導体発光素子及び発光装置
JP2008277323A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ
JP2008294344A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の作製方法
JP2008294343A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の作製方法
WO2010137511A1 (ja) * 2009-05-25 2010-12-02 三洋電機株式会社 窒化物系半導体レーザ素子の製造方法
JP4570683B2 (ja) * 2009-11-02 2010-10-27 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
JP2010028140A (ja) * 2009-11-02 2010-02-04 Sharp Corp 窒化物系化合物半導体発光素子の製造方法
JP2011100767A (ja) * 2009-11-04 2011-05-19 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2012124274A (ja) * 2010-12-07 2012-06-28 Rohm Co Ltd 半導体レーザ素子およびその製造方法
JP2013179176A (ja) * 2012-02-28 2013-09-09 Mitsubishi Chemicals Corp 窒化物半導体チップの製造方法
JP2013128150A (ja) * 2013-03-26 2013-06-27 Toyoda Gosei Co Ltd Iii族窒化物半導体からなる発光素子の製造方法
US9362366B2 (en) 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
JP2014160872A (ja) * 2014-05-26 2014-09-04 Ricoh Co Ltd 半導体装置の製造方法
JP2016054321A (ja) * 2015-12-08 2016-04-14 株式会社リコー 半導体装置
JP2019004053A (ja) * 2017-06-15 2019-01-10 株式会社デンソー 半導体装置およびその製造方法
CN110709965A (zh) * 2017-06-15 2020-01-17 株式会社电装 半导体装置及其制造方法
CN110709965B (zh) * 2017-06-15 2023-05-02 株式会社电装 半导体装置及其制造方法
JP2020528674A (ja) * 2017-07-28 2020-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 複数のレーザダイオードを製造する方法およびレーザダイオード
US11688993B2 (en) 2017-07-28 2023-06-27 Osram Opto Semiconductors Gmbh Method of producing a plurality of laser diodes and laser diode
WO2020066408A1 (ja) * 2018-09-26 2020-04-02 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
JPWO2020066408A1 (ja) * 2018-09-26 2021-09-09 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
JP7418013B2 (ja) 2018-09-26 2024-01-19 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
CN114665375A (zh) * 2022-05-24 2022-06-24 度亘激光技术(苏州)有限公司 半导体芯片制造方法

Also Published As

Publication number Publication date
JP4493127B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
JP4493127B2 (ja) 窒化物半導体チップの製造方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
JP3856750B2 (ja) 半導体装置及びその製造方法
EP0688070B1 (en) Group III nitride based compound semiconductor laser diode
KR100854986B1 (ko) 화합물 반도체 소자 웨이퍼의 제조방법
US8030677B2 (en) Semiconductor light emitting element and method for manufacturing same
EP3619748A1 (en) Method of removing a substrate
US8866186B2 (en) Group III nitride semiconductor light-emitting device
JP3998639B2 (ja) 半導体発光素子の製造方法
KR20070109918A (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
JP2003055097A (ja) 窒化物半導体から成る単体基板及びその製造方法
JP3962283B2 (ja) 半導体装置の製造方法
JP2002252185A (ja) 窒化物半導体チップの製造方法
CN112219287A (zh) 使用外延横向过生长制造非极性和半极性器件的方法
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP4901477B2 (ja) 窒化化合物半導体素子およびその製造方法
JP5346171B2 (ja) ZnO系半導体装置の製造方法及びZnO系半導体装置
JP3890726B2 (ja) Iii族窒化物半導体の製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP2008034862A (ja) 窒化物半導体の成長方法
JP2008282942A (ja) 半導体素子及びその製造方法
KR100674486B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
JP4637503B2 (ja) 窒化物半導体レーザ素子の製造方法
JP5123331B2 (ja) 窒化物半導体チップの製造方法および窒化物半導体チップ
JP4224952B2 (ja) 窒化物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Ref document number: 4493127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

EXPY Cancellation because of completion of term