[go: up one dir, main page]

JP2001176823A - 窒化物半導体チップの製造方法 - Google Patents

窒化物半導体チップの製造方法

Info

Publication number
JP2001176823A
JP2001176823A JP35855799A JP35855799A JP2001176823A JP 2001176823 A JP2001176823 A JP 2001176823A JP 35855799 A JP35855799 A JP 35855799A JP 35855799 A JP35855799 A JP 35855799A JP 2001176823 A JP2001176823 A JP 2001176823A
Authority
JP
Japan
Prior art keywords
groove
nitride semiconductor
substrate
split groove
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35855799A
Other languages
English (en)
Inventor
Teruyoshi Takakura
輝芳 高倉
Yuzo Tsuda
有三 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP35855799A priority Critical patent/JP2001176823A/ja
Publication of JP2001176823A publication Critical patent/JP2001176823A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 窒化物半導体を基板とする光を発する活性層
を含む窒化物半導体ウエハーをチップ状に分割する際
に、切断面、界面のクラック、チッピングの発生を防止
し、窒化物半導体の結晶性を損なうことなく優れた発光
性能を有する窒化物半導体チップを得ると共に、歩留良
く所望の形とサイズに切断する方法を提供する。 【解決手段】 窒化物半導体基板上に、p型層とn型層
によって挟まれた活性層を有する多層構造からなる窒化
物半導体層を結晶成長させたウエハーから半導体チップ
を製造する方法において、第Aの割り溝を前記ウエハー
の結晶成長面に形成する工程と、前記第Aの割り溝幅よ
りも狭い割り溝を形成する工程とを具備し、前記複数種
の割り溝を用いて半導体チップ分割する。特に、窒化物
半導体基板に塩素をド−ピングすることによって、チッ
プ分割が容易になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高歩留まりで窒化
物半導体チップをウエハーから分割する製造方法に関す
る。
【0002】
【従来の技術】従来、窒化物半導体は発光素子やハイパ
ワ−デバイスとして、利用または研究されている。例え
ば、発光素子の場合、その構成する組成を調整すること
により、技術的には青色から橙色までの幅の広い発光素
子として利用することができる。近年、その特性を利用
して、青色発光ダイオ−ドや緑色発光ダイオ−ドの実用
化がなされ、また、窒化物半導体レ−ザ素子として青紫
色半導体レ−ザが開発されてきている。こうした窒化物
半導体発光素子または窒化物半導体電子デバイス素子
は、主にサファイア基板上に作製されている。近年、窒
化物半導体レ−ザ素子等に関しては、発振寿命の観点か
ら、窒化物半導体基板上に作製する傾向にある。また、
窒化物半導体基板を用いた場合には、窒化物半導体基板
の裏面に電極を取ることができ、絶縁基板を用いたもの
に比べて、電極の面積を減らすることで、1つのチップ
の占有する面積を小さくすることができるので、1枚の
ウエハーからのチップの取れ数を増やすことができる。
【0003】
【発明が解決しようとする課題】しかしながら、窒化物
半導体基板上に窒化物半導体発光素子を成長する構成
は、近年始まったばかりであり、産業上、如何にして窒
化物半導体基板上に成長した窒化物半導体素子をチップ
分割するかが課題であった。なぜならば、窒化物半導体
基板は非常に硬いため、へき開方向以外では非常に割れ
にくく、割れたとしても切断面上にクラックやチッピン
グが発生しやすく、綺麗にチップ分割できなかったため
である。
【0004】特開平11−4048号公報では、窒化物
半導体基板上部に活性層を含む窒化物半導体層を積層す
ると、窒化物半導体層と窒化物半導体基板のへき開面を
一致させることができるので、窒化物半導体基板のへき
開面であるM面{11−00}で容易に切断することが
できることを紹介している。ここで、窒化物半導体のへ
き開面であるM面は、(0001)基板に対して3種存
在し、同様に前記へき開面を得るためのへき開方向(<
11−20>方向)も3種ある。
【0005】ところが、へき開方向ではない<1−10
0>方向に沿って、通常の方法でチップ分割すると、ス
クライバ−もしくはダイサ−の、刃の押し合って方によ
って、30度ずれた方向(<11−20>方向)に割れ
てしまうことがしばしばあった。
【0006】また、通常の方法で、へき開方向の<11
−20>方向に沿ってチップ分割しても、スクライバ−
もしくはダイサ−の、刃の接触応力のかけ方によって、
意図する方向とは異なる60度ずれた方向にへき開され
てしまうことがあった。
【0007】上記<11−20>方向のへき開性は、チ
ップ分割する上で非常に有効な方向ではあるが、上記へ
き開方向はC面内で3種あり、互いのへき開方向が90
度で直交していないために、チップ分割の際の、刃の接
触応力のかけ方(向き)によってチップ分割の形状が左
右されていた。このことから、単に、通常のチップ分割
方法で、窒化物半導体基板上に成長した窒化物半導体素
子を、所望のチップ形状に、歩留まり良く分割すること
ができなかった。
【0008】
【課題を解決するための手段】本発明の窒化物半導体チ
ップの製造方法は、窒化物半導体基板上に、p型層とn
型層によって挟まれた活性層を有する多層構造からなる
窒化物半導体層を結晶成長させたウエハーから窒化物半
導体チップを製造する方法において、第Aの割り溝を前
記ウエハーの結晶成長面に形成する工程と、前記第Aの
割り溝に対応する位置で、かつ、前記第Aの割り溝幅よ
りも狭い割り溝を形成する工程とを具備し、前記割り溝
に沿って、半導体チップ分割することを特徴とする。
【0009】本発明の窒化物半導体チップの製造方法
は、前記狭い割り溝を形成する工程が、前記第Aの割り
溝と一致する位置で、前記ウエハーの基板面に第Bの割
り溝を形成する工程であることを特徴とする。
【0010】このことにより、成長膜も基板も同系の窒
化物半導体であることから、同一のへき開特性を有し、
また、第Bの割り溝によって割れた割れ線が、最短切断
距離で割れるためには、狭い第Bの割り溝底部から第A
の割り溝の底部の何処かに到達するしかなく、意図せぬ
方向にへき開されることを防止し、所望のチップ形状に
切断することができるためである。つまり割り溝の幅が
異なる理由は、割り溝幅の狭い第Bの割り溝から割れた
割れ線が、割り溝幅の広い第Aの割り溝に到達すると
き、前記割れ線が第Bの割り溝直上から外れて斜め方向
に割れたとしても、第Aの割り溝幅が広いために、前記
斜めに割れた割れ線が第Aの割り溝底部に到達すること
ができる。この様にして、チップ形状の不良率を減らす
ことができる。
【0011】また、溝幅の広い第Aの割り溝を窒化物半
導体面と反対側(結晶成長面側)に形成するのは、窒化
物半導体面の面積を広くするためである。このことによ
り、n電極面積も大きくすることができ、発光層で発光
した光を、n電極を構成している金属で反射させ、透光
性p電極からの光取り出し効率を上げることができる。
また、マウントの際の放熱性にも優れる。
【0012】本発明の窒化物半導体チップの製造方法
は、前記狭い割り溝を形成する工程が、前記第Aの割り
溝と一致する位置で、前記第Aの割り溝底部中に第Cの
割り溝を形成する工程であることを特徴とする。このこ
とにより、成長膜も基板も同系の窒化物半導体であるこ
とから、同一のへき開特性を有し、第Cの割り溝を第A
の割り溝底部のほぼ中央線に沿って形成することによ
り、第Cの割り溝によって割れた割れ線が、第Aの割り
溝によって局部的に薄くなった部分に沿って割れるた
め、意図せぬ方向にへき開されることを防止し、所望の
チップ形状に切断することができるためである。
【0013】本発明の窒化物半導体チップの製造方法
は、前記第Aの溝を結晶成長面側から活性層位置よりも
深く形成することを特徴とする。このことにより、チッ
プ分割の際に、チッピングやクラッキングが発生したと
しても、前記発光層を損傷することがなく、素子不良の
発生率を低減することができる。
【0014】本発明の窒化物半導体チップの製造方法
は、前記第Aの溝の底部あるいは、前記ウエハーのエッ
ジ部に、一対の欠け溝を形成することを特徴とする。
【0015】本発明の窒化物半導体チップの製造方法
は、前記窒化物半導体基板は、少なくとも塩素を含有し
ていることを特徴とする。
【0016】本発明の窒化物半導体チップの製造方法
は、前記含有する塩素濃度は、1×1014/cm3であ
ることを特徴とする。このことにより、少なくとも1×
1014/cm3以上の塩素濃度をド−ピングすることに
よって、全く塩素をド−ピングしていない窒化物半導体
基板に比べて、容易に基板を分割することができた。
【0017】また、HVPE法にて種基板(例えば、サ
ファイア基板)上に塩素ド−ピングを行った厚膜の窒化
物半導体膜(例えば、300μm)を形成したところ、
同じ種基板上に塩素を全くド−ピングしていない同じ厚
膜の窒化物半導体膜と比べて、基板と厚膜との熱膨張係
数差によって生じる反りの量が小さかった。理由につい
ては、定かではないが、窒化物半導体基板を構成してい
るIII族原子とV族原子との間の結合力を塩素によっ
て弱められているのではないかと考えられる。素子チッ
プの総膜厚は、殆どが基板で占められているため、素子
分割を容易にする塩素ド−ピングは非常に有効である。
【0018】塩素を含有する窒化物半導体基板もしくは
塩素を含有した窒化物半導体厚膜は、塩素を全く含有し
ていない窒化物半導体基板若しくは窒化物半導体厚膜と
比べて分割が容易であるため、切断距離が200μm以
下から分割することができる。
【0019】本発明の窒化物半導体チップの製造方法
は、前記割り溝の方向が窒化物半導体の、<11−20
>方向、<1−100>方向、<0001>方向、<0
−111>方向、<01−10>方向から57.6°の
方向、のいずれかであることを特徴とする。
【0020】本発明の窒化物半導体チップの製造方法
は、前記窒化物半導体チップの形状が長方形であり、前
記長方形の長辺をL、短辺をSとすると、L=<11−
20>方向でS=<1−100>方向、L=<0001
>方向でS=<2−1−10>方向、L=<01−10
>方向でS=<2−1−10>方向、L=<0001>
方向でS=<01−10>方向、のいずれかであること
を特徴とする。上記組み合わせを具備することによっ
て、チップ分割の容易な方向を長辺として多く割り溝形
成し、逆に、チップ分割の困難な方向を短辺として少な
く溝形成することができる。このことにより、チップ分
割によって発生する形状不良を抑制することができる。
【0021】本発明の窒化物半導体チップの製造方法
は、前記窒化物半導体チップの長辺と短辺との比(L/
S)が1.01以上4以下であることを特徴とする。こ
のことにより、てこの原理から、効率良く割り溝に力を
加えることができ、チップ分割を容易にすることができ
る。 特に、短辺・長辺の方向を選択する技術と組み合
わせることによって、チップ分割の困難な短辺側に、上
記てこの原理で効率良く割り溝に力を加えることがで
き、チップ分割を容易にすることができる。
【0022】本発明の窒化物半導体チップの製造方法
は、前記窒化物半導体基板が、GaN基板であることを
特徴とする。
【0023】
【発明の実施の形態】一般に、窒化物半導体の結晶成長
を行う方法としては、有機金属気相成長法(以下、MO
VCD法)、分子線エピキシ−法(以下、MBE法)、
ハイドライド気相成長法(以下、HVPE法)で行うの
が通例であり、どの結晶成長方法を用いても良い。以下
に、基板としてGaN基板を用い、成長方法としてMO
CVD法を用いて製造した窒化物半導体発光ダイオ−ド
および窒化物半導体レ−ザダイオ−ドの例について記述
する。
【0024】基板としては、窒化物半導体で構成されて
いる基板であれば良く、AlxGayInzN(x+y+
z=1)基板であっても良い。また、AlxGayInz
N(x+y+z=1)基板の、窒素元素の内、約10%
程度以下(ただし、六方晶系であること)が、P,A
s,Sbの他の元素に置換されていてもよい。特に、窒
化物半導体レ−ザの場合、垂直横モ−ドの単峰化のため
に、クラッド層よりも屈折率の低い層が該クラッド層の
外側に接している必要があり、AlGaN基板を用いる
のが最良である。
【0025】また、以下の実施例では、窒化物半導体の
C面基板について記載しているが、A面基板、R面基
板、M面基板を用いても良い。しかしながら、本発明に
よるチップ分割の効果が最も観られたのは、C面基板で
あった。また、完全なC面基板ではなくとも、C面から
2度以下のオフ角度を有する基板であれば同一の効果が
得られた。前記オフ角度は、A面基板、R面基板、M面
基板についても同様であった。
【0026】(実施の形態1)本実施の形態1では、窒
化物半導体発光ダイオ−ド素子の製造方法とチップ分割
について説明する。
【0027】図1は、C面(0001)n型GaN基板
100、n型GaNバッファ層101、n型Alx1Ga
1-x1Nクラッド層102、活性層103、 p型Alx2
Ga1 -x2Nクラッド層104、p型GaNコンタクト層
105、n型電極106、p型電極107、第Aの割り
溝108、第Bの割り溝109から構成されている。
【0028】以下に図1の窒化物半導体発光ダイオ−ド
の製造方法について説明する。まず、HVPE法で種基
板(例えば、サファイア基板)上に厚膜のGaNを積層
し、その後、研磨でサファイア基板を剥ぎ取り、厚さ4
00μm、大きさ2インチφのC面(0001)n型G
aN基板100を作製した。該n型GaN基板のn型極
性は、Siをド−ピングすることによって得られ、該S
iの濃度は、2×10 18/cm3であった。さらに、前
記n型GaN基板中に約2×1017/cm3の塩素をド
−ピングしている。
【0029】次に、MOCVD装置に、前記n型GaN
基板100をセットし、1050℃の成長温度でn型G
aNバッファ層101を1μm形成した。このn型Ga
Nバッファ層は、種基板からn型GaN基板を剥ぎ取る
ときに生じた、n型GaN基板の表面歪みの緩和、表面
モフォロジ−や表面凹凸の改善(平坦化)を目的に設け
た層であり、無くても構わない。しかしながら、GaN
基板に塩素をド−ピングしている場合は、表面モフォロ
ジ−が悪化する傾向にあるため、本実施の形態のように
GaNバッファ層を設けた方が好ましい。n型GaNバ
ッファ層101を形成後、続けて2μm厚のn型Alx1
Ga1-x1N層102を形成した。本実施の形態では、X
1=0で作製した。
【0030】次に、基板の温度を700℃〜800℃程
度に下げ、3周期の、厚さ4nmのIn0.35Ga0.65
井戸層と厚さ6nmのIn0.02Ga0.98N障壁層より構
成される活性層(多重量子井戸層)103を成長する。
その際、SiH4は供給してもよいし、供給しなくても
よい。また、障壁層はGaNで構成されていても良い。
次に、基板温度を再び1050℃まで昇温して、厚み2
0nmのp型Alx2Ga1-x2N層104を成長する。本
実施の形態では、X2=0.2で作製した。その後、
0.3μmの厚みのp型GaNコンタクト層105を成
長した。
【0031】本実施の形態の活性層103は、3周期か
らなる多重量子井戸構造を作製したが、その他の周期構
造でも良く、井戸層のみの単一量子井戸構造でも良い。
活性層はInyGa1-yNから構成されていれば良く、所
望の発光波長に応じてIn組成を変化させればよい。
【0032】活性層が単一量子井戸で、発光波長が37
0nm以下の場合は、井戸層はGaNから構成されてい
るのが好ましく、少なくとも極性を示す不純物がド−プ
されていなければならない。また、n型クラッド層10
2とp型クラッド層104は少なくともAlを含む窒化
物半導体から構成されていなければならない。
【0033】活性層が多重量子井戸から構成されてい
て、発光波長が370nm以下の場合は、井戸層はGa
Nから構成されていて、障壁層は少なくともAlを含む
窒化物半導体でなければならず、少なくとも井戸層もし
くは障壁層の何れかに極性を有する不純物がド−プされ
ていなければならない。また、n型クラッド層102と
p型クラッド層104は、Alを含む窒化物半導体から
構成されていても良いし、構成されていなくとも良い。
何故ならば、多重量子井戸構造のAlを含む窒化物半導
体障壁層によって、十分キャリアが閉じ込められている
からである。
【0034】上記活性層中の井戸層または障壁層の、極
性を有する不純物は、Si、Ge、O、C、Zn、B
e、Mgの何れかが好ましい。p型GaNコンタクト層
105のp型不純物濃度は、p型電極107の形成位置
に向かって、p型不純物濃度を多くした方が好ましい。
このことによりp型電極形成によるコンタクト抵抗が低
減する。また、p型化不純物であるMgの活性化を妨げ
ているp層中の残留水素を除去するために、p型層成長
中に微量の酸素を混入させてもよい。
【0035】この様にして、p型GaNコンタクト層1
05を成長後、MOCVD装置のリアクタ−内を全窒素
キャリアガスとNH3に変えて、60℃/分で温度を降
下させた。基板温度が850℃に達した時点で、NH3
の供給量を停止して、5分間、前記基板温度で待機して
から、室温まで降下させた。上記基板の保持温度は65
0℃から900℃の間が好ましく、待機時間は、3分以
上15分以下が好ましかった。また、降下温度の到達速
度は、30℃/分以上が好ましい。
【0036】このようにして作製された成長膜をラマン
測定によって評価した結果、前記手法により、従来、利
用されているp型化アニ−ルを行わなくとも、成長後す
でにp型化の特性を示していた。また、p型電極形成に
よるコンタクト抵抗も低減していた。
【0037】SIMS(secondary ion mass spectrosc
opy)測定を行った結果、残留水素濃度がp型GaNコ
ンタクト層105最表面近傍で3×1018/cm3以下
であった。発明者らによる実験によると、成長膜を形成
後、NH3雰囲気中で基板温度を室温まで降下させたと
き、残留水素濃度が成長膜最表面近傍で高かったことか
ら、成長膜最表面近傍の残留水素濃度は、成長終了後の
NH3雰囲気が原因であると考えられる。この残留水素
は、p型化不純物であるMgの活性化を妨げることが知
られている。前記残留水素濃度は、5×1019/cm3
以下が好ましい。
【0038】この様にp型GaNコンタクト層105成
長後に、キャリアガスをN2で置換し、NH3の供給量を
停止して所定の時間、成長温度を保持することによっ
て、p型化を促し、成長膜最表面近傍の残留水素濃度を
下げ、コンタクト抵抗を低減できた。また、p型電極形
成によるコンタクト抵抗をさらに低減する方法として、
成長膜最表面(p型層の最表面)近傍をエッチングによ
り除去し、その除去面にp型電極を形成すると良い。成
長膜最表面(p型層の最表面)を除去する層厚は、10
nm以上が好ましく、特に上限値はないが、除去面近傍
の残留水素濃度が5×1019/cm3以下になることが
好ましい。
【0039】次に、上記窒化物半導体発光ダイオ−ド素
子を形成したウエハーのチップ分割について説明する。
本実施の形態1は、第Aの割り溝深さが、窒化物半導体
発光層の位置より深く形成した場合のチップ分割であ
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。
【0040】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ド−ピングされたGaN基板の
厚さを100μmにし、鏡面出しをする。次に、フッ酸
もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウ
エハーをエッチング処理する。このエッチング処理は、
研磨によって生じた表面歪み及び酸化膜を除去し、p
型、n型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。
【0041】次に、前記ウエハーの結晶成長側の面をリ
ソグラフィ−法でマスク処理をし、反応性イオンエッチ
ング装置にセットする。ドライエッチングによって、前
記成長面上に、<1−100>方向に沿って、深さ0.
5μm、線幅10μm、ピッチ350μmと、<11−
20>方向に沿って、深さ0.5μm、線幅10μm、
ピッチ250μmの、第Aの割り溝108を形成した。
その後、マスクを取り除き、p型GaNコンタクト層1
05上に、Pd(14nm)/Au(2nm)の順で、
透光性p型電極107とAuパッド電極を形成する。こ
のとき、リソグラフィ−技術を用いてp電極部分をパタ
−ン形成した。次に、前記p電極形成を行ったウエハー
を、微量の酸素を導入しながら、550℃でN2雰囲気
中でアニ−ルを行った。このことにより、p型電極形成
によるコンタクト抵抗の低抵抗化が得られた。
【0042】次に、スクライバ−のテ−ブル上にGaN
基板側を上にして張り付け、真空チャックで固定する。
固定後、スクライバ−で、GaN基板側の面上に、ピッ
チ350μm、深さ5μm、線幅5μmと、ピッチ25
0μm、深さ5μm、線幅5μmの、第Bの割り溝10
9を、それぞれ<1−100>方向と<11−20>方
向に形成した。この様にして350μm×250μm角
のチップになるようにスクライブラインを入れ、第Bの
割り溝109を形成する。ただし、第Bの割り溝109
の形成位置は、第A割り溝108の線幅ほぼ中央に前記
第Bの割り溝109が一致するようにする。
【0043】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、ウエハーのGaN基板
側全面に、W(15nm)/Al(150nm)による
n型電極106を形成する。その後、結晶成長側の面
(p型電極形成面)に粘着シ−トを貼付し、GaN基板
側から軽くロ−ラ−で押し当てる事により、2インチφ
のウエハーから350μm×250μm角のチップを多
数得た。チップの切断面にクラック、チッピング等が発
生しておらず、外形不良の無い物を取り出した所、歩留
まりは97%以上であった。
【0044】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をド−ピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第Aの割り溝
底部を窒化物半導体発光層位置よりも深く形成し、第B
の割り溝は第Aの割り溝幅よりも狭く構成したことによ
る。つまり、成長膜も基板も同系の窒化物半導体である
ことから、同一のへき開特性を有し、基板中に塩素がド
−ピングされているため分割が容易になったことと、第
Aの割り溝底部が窒化物半導体発光層位置よりも深く、
第Aの割り溝が第Bの割り溝よりも溝幅が広いことによ
り、第Bの割り溝によって割れた割れ線が、最短切断距
離で割れるためには、第Bの割り溝底部から第Aの割り
溝の底部の何処かに到達するしかなく、意図せぬ方向に
へき開されることを防止し、所望のチップ形状に切断す
ることができるためである。また、第Aの割り溝底部
が、窒化物半導体発光層位置よりも深いため、チップ分
割の際に、チッピング、クラッキングが発生したとして
も、前記発光層を損傷することがなく、素子不良の発生
率を低減することができる。
【0045】第Aの割り溝幅と第Bの割り溝幅が異なる
理由は、上述のように、割り溝幅の狭い第Bの割り溝か
ら割れた割れ線が、割り溝幅の広い第Aの割り溝に到達
するとき、前記割れ線が第Bの割り溝直上から外れて斜
め方向に割れたとしても、第Aの割り溝幅が広いため
に、前記斜めに割れた割れ線が第Aの割り溝底部に到達
することができる。この様にして、チップ形状の不良率
を減らすことができる。
【0046】また、溝幅の広い第Aの割り溝を窒化物半
導体面と反対側(結晶成長面側)に形成するのは、窒化
物半導体面の面積を広くするためである。このことによ
り、n電極面積も大きくすることができ、発光層で発光
した光を、n電極を構成している金属で反射させ、透光
性p電極からの光取り出し効率を上げることができる。
また、マウントの際の放熱性にも優れる。
【0047】窒化物半導体基板中に塩素ド−ピングした
効果について調べたところ、少なくとも1×1014/c
3以上の塩素濃度をド−ピングすることによって、全
く塩素をド−ピングしていない窒化物半導体基板に比べ
て、容易に基板を分割することができた。また、HVP
E法にて種基板(例えば、サファイア基板)上に塩素ド
−ピングを行った厚膜の窒化物半導体膜(例えば、30
0μm)を形成したところ、同じ種基板上に塩素を全く
ド−ピングしていない同じ厚膜の窒化物半導体膜と比べ
て、基板と厚膜との熱膨張係数差によって生じる反りの
量が小さかった。理由については、定かではないが、窒
化物半導体基板を構成しているIII族原子とV族原子
との間の結合力を塩素によって弱められているのではな
いかと考えられる。素子チップの総膜厚は、殆どが基板
で占められているため、素子分割を容易にする塩素ド−
ピングは非常に有効である。
【0048】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0049】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができ
る。ただし、前記のエッチングを行うためには、リソグ
ラフィ−技術によるマスク処理を行う必要がある。
【0050】また、本実施の形態では、第Bの割り溝幅
の形成にスクライブを使用したが、エッチング法、ダイ
シング等を使用しても構わない。しかしながら、本実施
の形態の、第Bの割り溝はスクライブが最も好ましい。
なぜならば、溝幅を狭く、且つ迅速に、溝形成が可能で
あるためである。
【0051】また、本実施の形態で、GaN基板を研磨
して100μm程度まで薄くしたが、本発明者らによる
実験によると、塩素ド−ピングをしたGaN基板の厚さ
は200μm以下が好ましく、さらに好ましくは150
μm以下が好ましかった。窒化物半導体中に塩素をド−
ピングすることによって分割が容易になったが、所望の
方向に歩留まり良くへき開するためには、基板の厚みを
薄くすることが好ましい。なぜならば、GaN基板の厚
みは、通常、300μm〜600μmであるのに対し
て、該GaN基板上に積層する発光層を含む窒化物半導
体膜は数μm程度であり、その殆どがGaN基板の厚み
で占められているためである。
【0052】本実施の形態のように、第Aの割り溝の溝
幅中央位置と、第Bの割り溝の溝幅中央位置とが一致し
た位置で、ウエハーをチップ状に分割することが最も好
ましいが、ウエハーの厚み(GaN基板の厚み)が厚す
ぎると、前記位置からずれて割れてしまう傾向に有る。
さらに、第Aの割り溝と第Bの割り溝とが合致していな
い位置では、割れにくい傾向にあることから、ウエハー
(基板)を研磨して薄くする必要がある。GaN基板の
厚みの下限値は、特に問わないが、あまりにも薄すぎる
と、素子化のためのプロセス中にウエハーが割れるた
め、GaN基板の厚みの下限値は50μm以上が望まし
い。また、塩素ド−ピングされたGaN基板全体を研磨
して薄くする他に、塩素ド−ピングされたGaN基板を
部分的に薄くする方法として、第Aの割り溝の底部と第
Bの割り溝の底部との切断距離を短くしてもよい。この
ときの、前記切断距離は、塩素ド−ピングされたGaN
基板の厚みと同様に、200μm以下が好ましく、さら
に好ましくは150μm以下、50μm以上である。
【0053】また、塩素をド−ピングしたGaN基板
を、切断し易いGaN基板の厚み200μmよりも厚く
研磨しておいて、第Aと第Bの割り溝の切断距離を20
0μm以下にしてもよい。このことにより、割り溝部以
外では切断されにくく、チップ分割時に生じるクラッキ
ングやチッピングの発生を防止できる。
【0054】本実施の形態の割り溝に加えて、第Cの割
り溝として、第Aの割り溝中に、スクライブラインを形
成してチップ分割しても良い。また、図3に示すよう
に、第Aの割り溝のエッジ部分に、一対の欠け溝を形成
して素子分割しても良い。図3(a)は、ウエハーのエ
ッチ部に一対の欠け溝を設けた例を示し、図3(b)に
は、第Aの割り溝底部に一対の欠け溝を設けた例を示
す。この場合、ウエハーの総膜厚が150μm以下、も
しくは、第Aの割り溝底部から第Bの割り溝底部までの
切断距離が150μm以下であることが好ましい。ただ
し、前記総膜厚および切断距離は、基板中に塩素ド−ピ
ングされている場合の厚みである。
【0055】(実施の形態2)本実施の形態2は、実施
の形態1の、第Aの割り溝深さが、窒化物半導体膜と窒
化物半導体基板との界面位置より深く形成した場合のチ
ップ分割について説明する。ここで、結晶成長側とは、
基板側に対する反対側を指すものとする。
【0056】図4は、C面(0001)n型GaN基板
200、n型GaNバッファ層201、n型Alx1Ga
1-x1Nクラッド層202、活性層203、 p型Alx2
Ga1 -x2Nクラッド層204、p型GaNコンタクト層
205、n型電極206、p型電極207、第Aの割り
溝208、第Bの割り溝209から構成されている。前
記GaN基板200は、塩素濃度1×1018/cm3
ド−ピングしている。
【0057】図4の窒化物半導体発光ダイオ−ドの製造
方法は、実施の形態1と同じである。以下に、上記窒化
物半導体発光ダイオ−ド素子を形成したウエハーのチッ
プ分割について説明する。
【0058】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ド−ピングされたGaN基板の
厚さを200μmにし、鏡面出しをする。GaN基板面
を鏡面出し(透明にする)するのは、以下に述べる割り
溝の形成位置を裏面側から容易に確認できるようにする
ためと、p電極とn電極の形成位置の調整を容易にする
ためである。次に、フッ酸もしくは熱燐酸を含む硫酸か
らなる混合溶液で、前記ウエハーをエッチング処理す
る。このエッチング処理は、研磨によって生じた表面歪
み及び酸化膜を除去し、p型、n型電極のコンタクト抵
抗の低減と電極剥離を防止するために行う。
【0059】次に、前記ウエハーの結晶成長側の面をリ
ソグラフィ−法でマスク処理をし、反応性イオンエッチ
ング装置にセットする。ドライエッチングによって、前
記結晶成長面上に、深さ4μm、線幅20μm、ピッチ
350μmと、深さ4μm、線幅20μm、ピッチ15
0μmの、第Aの割り溝208を、それぞれ<1−10
0>方向と<11−20>方向に沿って形成した。その
後、マスクを取り除き、p型GaNコンタクト層205
上に、Pd(7nm)/Ni(7nm)の順に、リソグ
ラフィ−技術を用いて透光性p型電極207とAuパッ
ド電極をパタ−ン形成する。
【0060】次に、微量の酸素を導入しながら、600
℃でN2雰囲気中でアニ−ルを行った。このことによ
り、p型電極形成によるコンタクト抵抗の低抵抗化が得
られた。続いて、ウエハーを裏返しにして、GaN基板
側にTi(15nm)/Mo(150nm)によるn型
電極206を、リソグラフィ−技術でパタ−ン形成す
る。
【0061】この時、結晶成長側のp型電極パタ−ンの
形成位置と真反対側に、n型電極パタ−ンを形成し、且
つ、割り溝を形成すべく互いの電極が被覆されていない
領域を一致させる。続いて、スクライバ−のテ−ブル上
にGaN基板側を上にして張り付け、真空チャックで固
定する。固定後、スクライバ−のダイヤモンド針で、G
aN基板側の面(n型GaN基板200)上に、ピッチ
350μm、深さ5μm、線幅5μmと、ピッチ150
μm、深さ5μm、線幅5μmの、第Bの割り溝209
を、それぞれ<1−100>方向と<11−20>方向
に沿って形成した。この様にして350μm×150μ
m角のチップになるようにスクライブラインを入れ、第
Bの割り溝209を形成する。
【0062】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから取り外し、GaN基板側から軽く
ロ−ラ−で押し当てる事により、2インチφのウエハー
から350μm角のチップを多数得た。チップの切断面
にクラック、チッピング等が発生しておらず、外形不良
の無い物を取り出した所、歩留まりは98%以上であっ
た。
【0063】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をド−ピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第Aと第Bの
割り溝を形成し、前記第Aの割り溝底部を窒化物半導体
膜と前記基板との界面よりも深く形成し、第Bの割り溝
は第Aの割り溝幅よりも狭く構成したことによる。つま
り、成長膜も基板も同系の窒化物半導体であることか
ら、同一のへき開特性を有し、基板中に塩素がド−ピン
グされているため分割が容易になったことと、第Aの割
り溝底部が窒化物半導体膜と基板との界面よりも深く、
第Aの割り溝が第Bの割り溝よりも溝幅が広いことによ
り、第Bの割り溝によって割れた割れ線が、最短切断距
離で割れるためには、第Bの割り溝底部から第Aの割り
溝の底部の何処かに到達するしかなく、意図せぬ方向に
へき開されることを防止し、所望のチップ形状に切断す
ることができるためである。また、第Aの割り溝底部
が、窒化物半導体膜と基板との界面よりも深いため、チ
ップ分割の際に、チッピング、クラッキングが発生した
としても、前記発光層を損傷することがなく、素子不良
の発生率を低減することができる。
【0064】さらに、第Aの割り溝底部が塩素をド−ピ
ングした窒化物半導体基板中まで達していることから、
チップ分割は、塩素をド−ピングした窒化物半導体基板
そのものの分割であり、塩素を全くド−ピングしていな
い窒化物半導体基板に比べて容易にチップ分割すること
ができる。窒化物半導体基板中に塩素ド−ピングした効
果については、実施の形態1と同じである。
【0065】第Aの割り溝幅と第Bの割り溝幅が異なる
理由は、上述のように、割り溝幅の狭い第Bの割り溝か
ら割れた割れ線が、割り溝幅の広い第Aの割り溝に到達
するとき、前記割れ線が第Bの割り溝直上から外れて斜
め方向に割れたとしても、第Aの割り溝幅が広いため
に、前記斜めに割れた割れ線が第Aの割り溝底部に到達
することができる。この様にして、チップ形状の不良率
を減らすことができる。
【0066】また、溝幅の広い第Aの割り溝を窒化物半
導体面と反対側(結晶成長面側)に形成するのは、窒化
物半導体面の面積を広くするためである。このことによ
り、n電極面積も大きくすることができ、発光層で発光
した光を、n電極を構成している金属で反射させ、透光
性p電極からの光取り出し効率を上げることができる。
また、マウントの際の放熱性にも優れる。
【0067】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0068】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。
【0069】また、本実施の形態では、第Bの割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
Bの割り溝形成においては、スクライブが最も好まし
い。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可
能であるためである。
【0070】さらに、本実施の形態では、格子状にスク
ライブラインを形成したが、図3に示すようにウエハー
のエッジ部分にのみ、一対の欠け溝を形成して素子分割
しても良い。この場合、ウエハーの総膜厚が150μm
以下、もしくは、第Aの割り溝底部から第Bの割り溝底
部までの切断距離が150μm以下であることが好まし
い。ただし、前記総膜厚および切断距離は、基板中に塩
素ド−ピングされている場合の厚みである。
【0071】本実施の形態では、第Aの割り溝と第Bの
割り溝を形成して局部的に薄くなった溝部で、ウエハー
をチップ分割するため、第Aの割り溝底部から第Bの割
り溝底部までの切断距離が短いことが好ましい。前記切
断距離は、塩素ド−ピングを行ったGaN基板の厚みと
同様に、200μm以下が好ましく、さらに好ましくは
150μm以下である。前記切断距離の厚みの下限値
は、特に問わないが、あまりにも薄すぎると、素子化の
ためのプロセス中にウエハーが割れるてしまうため、該
切断距離の下限値は50μm以上が望ましい。
【0072】また、塩素をド−ピングしたGaN基板
を、切断し易い該GaN基板の厚み200μmよりも厚
く研磨しておいて、第Aと第Bの割り溝の切断距離を2
00μm以下にしてもよい。このことにより、割り溝部
以外では切断されにくく、チップ分割時に生じるクラッ
キングやチッピングの発生を防止できる。
【0073】本実施の形態の割り溝に加えて、第Cの割
り溝として、第Aの割り溝中に、スクライブラインを形
成してチップ分割しても良い。また、図3に示すよう
に、第Aの割り溝のエッジ部分に、一対の欠け溝を形成
して素子分割しても良い。図3(a)は、ウエハーのエ
ッチ部に一対の欠け溝を設けた例を示し、図3(b)に
は、第Aの割り溝底部に一対の欠け溝を設けた例を示
す。この場合、ウエハーの総膜厚が150μm以下、も
しくは、第Aの割り溝底部から第Bの割り溝底部までの
切断距離が150μm以下であることが好ましい。ただ
し、前記総膜厚および切断距離は、基板中に塩素ド−ピ
ングされている場合の厚みである。
【0074】(実施の形態3)本実施の形態3は、実施
の形態1の、第Aの割り溝深さが、窒化物半導体発光層
の位置よりも浅く形成した場合のチップ分割について説
明する。ここで、結晶成長側とは、基板側に対する反対
側を指すものとする。
【0075】図5は、C面(0001)n型GaN基板
300、n型GaNバッファ層301、n型Alx1Ga
1-x1Nクラッド層302、活性層303、 p型Alx2
Ga1 -x2Nクラッド層304、p型GaNコンタクト層
305、n型電極306、p型電極307、第Aの割り
溝308、第Bの割り溝309から構成されている。前
記GaN基板300は、塩素濃度1×1014/cm3
ド−ピングしている。
【0076】図5の窒化物半導体発光ダイオ−ドの製造
方法については、実施の形態1と同じである。まず、上
記ウエハーのGaN基板側を研磨機により研磨して、塩
素ド−ピングされたGaN基板の厚さを150μmに
し、鏡面出しをする。GaN基板面を鏡面出しする(透
明にする)のは、以下に述べる割り溝の形成位置を裏面
側から容易に確認できるようにするためと、p電極とn
電極の形成位置の調整を容易にするためである。次に、
フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、
前記ウエハーをエッチング処理する。このエッチング処
理は、研磨によって生じた表面歪み及び酸化膜を除去
し、p型、n型電極のコンタクト抵抗の低減と電極剥離
を防止するために行う。
【0077】次に、前記ウエハーをリソグラフィ−法で
マスク処理をし、結晶成長側の面(p型GaNコンタク
ト層)を上にして、反応性イオンエッチング装置にセッ
トする。ドライエッチングによって、該ウエハーの結晶
成長側に、深さ0.2μm、線幅20μm、ピッチ35
0μmの第Aの割り溝308を、<1−100>方向及
び<11−20>方向に、図2に示す格子形状で形成し
た。その後、マスクを取り除き、p型GaNコンタクト
層305上に、Pd(4nm)/Mo(3nm)の順
に、透光性p型電極307とAuパッド電極をリソグラ
フィ−技術でp電極部分をパタ−ン形成した後、微量の
酸素を導入しながら、500℃でN2雰囲気中でアニ−
ルを行った。このことにより、p型電極形成によるコン
タクト抵抗の低抵抗化が得られた。次に、ウエハーを裏
返しにして、GaN基板側に、Ti(15nm)/Al
(150nm)によるn型電極306を、リソグラフィ
−技術でパタ−ン形成する。この時、結晶成長側のp型
電極パタ−ンの形成位置と真反対側に、n型電極パタ−
ンを形成し、且つ、割り溝を形成すべく互いの電極が被
覆されていない領域を一致させる。
【0078】次に、ウエハーの結晶成長側に粘着シ−ト
を貼付し、スクライバ−のテ−ブル上にGaN基板側を
上にして張り付け、真空チャックで固定する。固定後、
スクライバ−のダイヤモンド針で、GaN基板側の面
(n型GaN基板300)上に、ピッチ350μm、深
さ5μm、線幅5μmで一回スクライブする。次に、先
程のスクライブ方向に対して垂直方向に、同様にしてス
クライブする。この様にして350μm角のチップにな
るようにスクライブラインを入れ、第Bの割り溝309
を形成する。ただし、第Bの割り溝309の形成位置
は、前記第Aの割り溝308の線幅のほぼ中央線と一致
した位置とし、第Aの割り溝および第Bの割り溝の形成
方向は、窒化物半導体に対して<11−20>または<
1−100>方向である。また、第Bの割り溝309も
第Aの割り溝308と同様に電極が被覆されていない位
置に形成することが好ましい。
【0079】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、GaN基板側から軽く
ロ−ラ−で押し当てる事により、2インチφのウエハー
から350μm角のチップを多数得た。チップの切断面
にクラック、チッピング等が発生しておらず、外形不良
の無い物を取り出した所、歩留まりは93%以上であっ
た。
【0080】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をド−ピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第Aの割り溝
と第Bの割り溝を形成し、第Bの割り溝は第Aの割り溝
幅よりも狭く構成したことによる。つまり、成長膜も基
板も同系の窒化物半導体であることから、同一のへき開
特性を有し、基板中に塩素がド−ピングされているため
分割が容易になったことと、第Aの割り溝が第Bの割り
溝よりも溝幅が広く、かつ、第Aと第Bの割り溝に分け
て切断したことによる。また、第Bの割り溝によって割
れた割れ線が、最短切断距離で割れるためには、第Bの
割り溝底部から該第Bの割り溝底部上方の第Aの割り溝
の底部の何処かに到達するしかなく、意図せぬ方向にへ
き開されることを防止し、所望のチップ形状に切断する
ことができるためである。
【0081】第Aの割り溝幅と第Bの割り溝幅が異なる
理由は、上述のように、割り溝幅の狭い第Bの割り溝か
ら割れた割れ線が、割り溝幅の広い第Aの割り溝に到達
するとき、前記割れ線が第Bの割り溝直上から外れて斜
め方向に割れたとしても、第Aの割り溝幅が広いため
に、前記斜めに割れた割れ線が第Aの割り溝底部に到達
することができる。この様にして、チップ形状の不良率
を減らすことができる。
【0082】また、溝幅の広い第Aの割り溝を窒化物半
導体面と反対側(結晶成長面側)に形成するのは、窒化
物半導体面の面積を広くするためである。このことによ
り、n電極面積も大きくすることができ、発光層で発光
した光を、n電極を構成している金属で反射させ、透光
性p電極からの光取り出し効率を上げることができる。
また、マウントの際の放熱性にも優れる。
【0083】窒化物半導体基板中に塩素ド−ピングした
効果については、実施の形態1と同じである。本実施の
形態では、第Aの割り溝が活性層まで達していないた
め、発光面積は実施の形態1や2に比べて大きく取れ
る。特に、第Aの割り溝底部308にもp電極307を
被覆すると効果的である。
【0084】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0085】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。
【0086】また、本実施の形態では、第Bの割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
Bの割り溝形成においては、スクライブが最も好まし
い。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可
能であるためである。
【0087】本実施の形態では、格子状にスクライブラ
インを形成したが、図3に示すようにウエハーのエッジ
部分にのみ、一対の欠け溝を形成して素子分割しても良
い。図3(a)は、ウエハーのエッチ部に一対の欠け溝
を設けた例を示し、図3(b)には、第Aの割り溝底部
に一対の欠け溝を設けた例を示す。この場合、ウエハー
の総膜厚が150μm以下、もしくは、第Aの割り溝底
部から第Bの割り溝底部までの切断距離が150μm以
下であることが好ましい。ただし、前記総膜厚および切
断距離は、基板中に塩素ド−ピングされている場合の厚
みである。
【0088】また、本実施の形態で、塩素ド−ピングし
たGaN基板を研磨して150μm程度まで薄くした
が、実施の形態1で述べたように、チップ分割を容易に
するためにはGaN基板の厚さは200μm以下が好ま
しく、さらに好ましくは150μm以下、50μm以上
が好ましかった。また、塩素ド−ピングを行ったGaN
基板全体を研磨して薄くする他に、該GaN基板を部分
的に薄くする方法として、第Aの割り溝の底部と第Bの
割り溝の底部との切断距離を短くしてもよい。このとき
の、前記切断距離は、塩素ド−ピングを行ったGaN基
板の厚みと同様に、200μm以下が好ましく、さらに
好ましくは150μm以下、50μm以上である(実施
の形態4)本実施の形態4では、第Aの割り溝中に第C
の割り溝を形成して、チップ分割する方法について説明
する。
【0089】図6は、C面(0001)n型GaN基板
400、n型GaNバッファ層401、n型Alx1Ga
1-x1Nクラッド層402、活性層403、p型Alx2
1- x2Nクラッド層404、p型GaNコンタクト層4
05、n型電極406、p型電極407、第Aの割り溝
408、第Cの割り溝409から構成されている。Ga
N基板400は、塩素濃度を5×1015/cm3ド−ピ
ングしている。
【0090】図6の窒化物半導体発光ダイオ−ドの製造
方法については実施の形態1と同じである。前記窒化物
半導体発光ダイオ−ド素子を形成したウエハーのチップ
分割について説明する。ここで、結晶成長側とは、基板
側に対する反対側を指すものとする。
【0091】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ド−ピングされたGaN基板の
厚さを130μmにする。このとき、研磨面を鏡面にし
ても良いし、しなくとも良い。なぜならば、両面から割
り溝を確認する必要がないからである。次に、フッ酸も
しくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエ
ハーをエッチング処理する。このエッチング処理は、研
磨によって生じた表面歪み及び酸化膜を除去し、p型、
n型電極のコンタクト抵抗の低減と電極剥離を防止する
ために行う。
【0092】続いて、p型GaNコンタクト層405上
に、Pd(7nm)/Au(80nm)の順に、透光性
p型電極407をウエハー全面に形成した後、Auパッ
ド電極を形成し、微量の酸素を導入しながら、450℃
でN2雰囲気中でアニ−ルを行った。このことにより、
p型電極形成によるコンタクト抵抗の低抵抗化が得られ
た。次に、ウエハーを裏返しにして、GaN基板側に、
Ti(15nm)/Al(150nm)によるn型電極
406を、ウエハー全面に形成する。
【0093】前記ウエハーの結晶成長側の面をリソグラ
フィ−技術でマスク処理を行い、反応性イオンエッチン
グ装置にセットする。ドライエッチングによって、前記
成長面上に、GaN基板の<1−100>方向に沿っ
て、深さ0.2μm、線幅30μm、ピッチ350μm
と、<11−20>方向(前記<1−100>方向と垂
直方向)に沿って、深さ0.2μm、線幅30μm、ピ
ッチ300μmの、第Aの割り溝408を、p型電極4
07の上から形成した。第Aの割り溝は、電極剥離のこ
とを考慮すると、p型電極407が被覆されていない部
分に形成することが好ましいが、本実施の形態では、第
Aの割り溝と第Cの割り溝を同じ面に形成することか
ら、溝位置合わせのための電極非被覆部を設ける必要が
無い。そのため、素子プロセスの簡略化、単一ウエハー
からのチップ数の増収、発光面積の拡大化を目的に、n
電極、p電極共に、割り溝のための電極非被覆部を設け
ずに、ウエハー全面に電極形成を行っている。
【0094】次に、ウエハーのGaN基板側の面(n型
電極406)に粘着シ−トを貼付し、スクライバ−のテ
−ブル上に結晶成長側を上にして張り付け、真空チャッ
クで固定する。固定後、スクライバ−のダイヤモンド針
で、第Aの割り溝底部のほぼ中央線に沿って、ピッチ3
50μm、深さ0.1μm、線幅5μmを<1−100
>方向に一回スクライブする。次に、先程のスクライブ
方向に対して垂直方向(<11−20>方向)に、ピッ
チ300μm、深さ0.1μm、線幅5μmで第Aの割
り溝底部のほぼ中央線に沿って一回スクライブする。こ
の様にして350μm×300μm角のチップになるよ
うにスクライブラインを入れ、第Cの割り溝409を形
成する。
【0095】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、結晶成長側から軽くロ
−ラ−で押し当てる事により、2インチφのウエハーか
ら350μm×300μm角のチップを多数得た。チッ
プの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは90
%以上であった。
【0096】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をド−ピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第Aの割り溝
と第Cの割り溝を形成し、第Cの割り溝を第Aの割り溝
中に構成したことによる。つまり、成長膜も基板も同系
の窒化物半導体であることから、同一のへき開特性を有
し、基板中に塩素がド−ピングされているため分割が容
易になったことと、第Cの割り溝を第Aの割り溝底部の
ほぼ中央線に沿って形成することにより、第Cの割り溝
によって割れた割れ線が、第Aの割り溝によって局部的
に薄くなった部分に沿って割れるため、意図せぬ方向に
へき開されることを防止し、所望のチップ形状に切断す
ることができるためである。
【0097】溝幅の広い第Aの割り溝を窒化物半導体面
と反対側(結晶成長面側)に形成するのは、窒化物半導
体面の面積を広くするためである。このことにより、n
電極面積も大きくすることができ、発光層で発光した光
を、n電極を構成している金属で反射させ、透光性p電
極からの光取り出し効率を上げることができる。また、
マウントの際の放熱性にも優れる。
【0098】窒化物半導体基板中に塩素ド−ピングした
効果については、実施の形態1と同じである。本実施の
形態では、第Cの割り溝が活性層まで達していないた
め、発光面積は実施の形態1や2に比べて大きく取れ
る。特に、第Aの割り溝底部408や第Cの割り溝底部
409にもp電極407を被覆すると効果的である。
【0099】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Cの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0100】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。
【0101】また、本実施の形態では、第Cの割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
Cの割り溝形成においては、スクライブが最も好まし
い。さらに、本実施の形態では、格子状にスクライブラ
インを形成したが、図3に示すように、第Aの割り溝中
に一対の欠け溝を形成して素子分割しても良い。図3
(a)は、ウエハーのエッチ部に一対の欠け溝を設けた
例を示し、図3(b)には、第Aの割り溝底部に一対の
欠け溝を設けた例を示す。この場合、ウエハーの総膜厚
が150μm以下、もしくは、第Aの割り溝底部からG
aN基板の裏面までの切断距離が、150μm以下であ
ることが好ましい。ただし、前記総膜厚および切断距離
は、基板中に塩素ド−ピングされている場合の厚みであ
る。
【0102】本実施の形態のように、第Aの割り溝中に
第Cの割り溝を形成して局部的に薄くなった溝部で、ウ
エハーをチップ分割するため、第Cの割り溝底部からG
aN基板の裏面までの切断距離が短いことが好ましい。
前記切断距離は、塩素ド−ピングを行ったGaN基板の
厚みと同様に、200μm以下が好ましく、さらに好ま
しくは150μm以下である。前記切断距離の厚みの下
限値は、特に問わないが、あまりにも薄すぎると、素子
化のためのプロセス中にウエハーが割れるてしまうた
め、該切断距離の下限値は50μm以上が望ましい。
【0103】(実施の形態5)本実施の形態5では、第
Aの割り溝中に第Cの割り溝を形成し、さらに前記第C
割り溝の反対側に第Bの割り溝を形成して、チップ分割
する方法について説明する。ここで、結晶成長側とは、
基板側に対する反対側を指すものとする。
【0104】図7は、C面(0001)n型GaN基板
500、n型GaNバッファ層501、n型Alx1Ga
1-x1Nクラッド層502、活性層503、 p型Alx2
Ga1 -x2Nクラッド層504、p型GaNコンタクト層
505、n型電極506、p型電極507、第Aの割り
溝508、第Cの割り溝509、第Bの割り溝510か
ら構成されている。GaN基板500中には塩素濃度1
×1016/cm3をド−ピングしている。
【0105】図7の窒化物半導体発光ダイオ−ドの製造
方法については実施の形態1と同じである。前記窒化物
半導体発光ダイオ−ド素子を形成したウエハーのチップ
分割について説明する。
【0106】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ド−ピングされたGaN基板の
厚さを150μmにし、鏡面出しをする。GaN基板面
を鏡面出し(透明にする)するのは、以下に述べる割り
溝の形成位置を裏面側から容易に確認できるようにする
ためと、p電極とn電極の形成位置の調整を容易にする
ためである。次に、フッ酸もしくは熱燐酸を含む硫酸か
らなる混合溶液で、前記ウエハーをエッチング処理す
る。このエッチング処理は、研磨によって生じた表面歪
み及び酸化膜を除去し、p型、n型電極のコンタクト抵
抗の低減と電極剥離を防止するために行う。続いて、p
型GaNコンタクト層505上に、Pd(4nm)/T
i(3nm)/Au(1nm)の順に、透光性p型電極
507をリソグラフィ−技術でパタ−ン形成した後、A
uパッド電極を形成し、微量の酸素を導入しながら、5
00℃でN2雰囲気中でアニ−ルを行った。このことに
より、p型電極形成によるコンタクト抵抗の低抵抗化が
得られた。上記p型電極をパタ−ン形成したのは、以下
で述べる第Bの割り溝を、p電極の被覆されていない領
域に形成するためである。次に、ウエハーを裏返しにし
て、GaN基板側に、Mo(15nm)/Al(150
nm)によるn型電極506を、リソグラフィ−技術で
パタ−ン形成する。この時、結晶成長側のp型電極パタ
−ンの形成位置と真反対側に、n型電極パタ−ンを形成
し、且つ、割り溝を形成すべく互いの電極が被覆されて
いない領域を一致させる。
【0107】前記ウエハーの結晶成長側の面をリソグラ
イフィ−技術でマスク処理をし、反応性イオンエッチン
グ装置にセットする。ドライエッチングによって、前記
成長面上に、<1−100>方向に沿って、深さ0.2
μm、線幅20μm、ピッチ350μmと、<11−2
0>方向(前記方向と垂直方向)に沿って、ピッチ34
5μm、深さ0.1μm、線幅20μmの、第Aの割り
溝508を形成した。第Aの割り溝は、n型電極506
が被覆されていない部分に形成することが好ましい。何
故ならば、電極剥離の原因になるからである。
【0108】次に、スクライバ−のダイヤモンド針で、
第Aの割り溝底部のほぼ中央線に沿って、ピッチ350
μm、深さ0.1μm、線幅5μmを<1−100>方
向に一回スクライブする。次に、先程のスクライブ方向
に対して垂直方向(<11−20>方向)に、ピッチ3
45μm、深さ0.1μm、線幅5μmで第Aの割り溝
底部のほぼ中央線に沿って一回スクライブする。この様
にして350μm×345μm角のチップになるように
スクライブラインを入れ、第Cの割り溝509を形成す
る。
【0109】続いて、ウエハーの結晶成長側に粘着シ−
トを貼付し、スクライバ−のテ−ブル上に結晶成長側を
下にして張り付け、真空チャックで固定する。固定後、
スクライバ−のダイヤモンド針で、GaN基板側の面
(n型GaN基板500表面)上に、ピッチ350μ
m、深さ5μm、線幅5μmを<1−100>方向に一
回スクライブする。次に、先程のスクライブ方向に対し
て垂直方向(<11−20>方向)に、ピッチ345μ
m、深さ5μm、線幅5μmで一回スクライブする。こ
の様にして350μm×345μm角のチップになるよ
うにスクライブラインを入れ、第Bの割り溝510を形
成する。ただし、第Bの割り溝510の形成位置は、前
記第Cの割り溝509とほぼ一致した位置とする。ま
た、第Bの割り溝510も第Aの割り溝508と同様に
電極が被覆されていない位置に形成することが好まし
い。
【0110】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、GaN基板側から軽く
ロ−ラ−で押し当てる事により、2インチφのウエハー
から350μm×345μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは95
%以上であった。
【0111】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をド−ピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第Cの割り溝
を第Aの割り溝中に作製し、加えて、第Cの割り溝形成
位置と反対側の位置に第Bの割り溝を構成したことによ
る。このことにより、実施の形態3と実施の形態4の特
徴を有し、所望のチップ形状に切断することができたた
めである。窒化物半導体基板中に塩素ド−ピングした効
果については、実施の形態1と同じである。
【0112】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0113】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。
【0114】また、本実施の形態では、第Bと第Cの割
り溝幅の形成にスクライバ−を使用したが、上記エッチ
ング法、ダイシング等を使用しても構わない。しかしな
がら、第Bと第Cの割り溝形成においては、スクライブ
が最も好ましい。
【0115】本実施の形態では、格子状にスクライブラ
インを形成したが、図3に示すようにウエハーのエッジ
部分にのみ、一対の欠け溝を形成して素子分割しても良
い。図3(a)は、ウエハーのエッチ部に一対の欠け溝
を設けた例を示し、図3(b)には、第Aの割り溝底部
に一対の欠け溝を設けた例を示す。この場合、ウエハー
の総膜厚が150μm以下、もしくは、第Bの割り溝底
部から第Cの割り溝底部までの切断距離が150μm以
下であることが好ましい。ただし、前記総膜厚および切
断距離は、基板中に塩素ド−ピングされている場合の厚
みである。
【0116】また、本実施の形態で、塩素ド−ピングし
たGaN基板を研磨して150μm程度まで薄くした
が、実施の形態1で述べたように、チップ分割を容易に
するためにはGaN基板の厚さは200μm以下が好ま
しく、さらに好ましくは150μm以下、50μm以上
が好ましかった。また、塩素ド−ピングを行ったGaN
基板全体を研磨して薄くする他に、部分的に該GaN基
板を薄くする方法として、第Bの割り溝の底部と第Cの
割り溝の底部との切断距離を短くしてもよい。このとき
の、前記切断距離は、塩素ド−ピングを行ったGaN基
板の厚みと同様に、200μm以下が好ましく、さらに
好ましくは150μm以下、50μm以上である。
【0117】(実施の形態6)本実施の形態6は、実施
の形態1の塩素ド−ピングした窒化物半導体基板(研磨
後の厚み100μm)を、塩素ド−ピングを行っていな
い窒化物半導体基板(研磨後の厚み80μm)に変更し
た以外は、実施の形態1と同じである。
【0118】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのGaN基板側を研磨機によ
り研磨して、塩素ド−ピングされていないGaN基板の
厚さを80μmにする。
【0119】前記ウエハーをドライエッチングによっ
て、結晶成長側に、<1−100>方向に沿って、深さ
1μm、線幅10μm、ピッチ350μmと、<11−
20>方向に沿って、深さ1μm、線幅10μm、ピッ
チ330μmの、第Aの割り溝108を形成した。続い
て、GaN基板側の面にスクライバ−により、<1−1
00>方向に沿って、ピッチ350μm、深さ5μm、
線幅5μmと、<11−20>方向に沿って、ピッチ3
30μm、深さ5μm、線幅5μmの、第Bの割り溝1
09を形成した。ただし、第Bの割り溝109の形成位
置は、第A割り溝の線幅ほぼ中央に前記第Bの割り溝1
09が一致するようにする。
【0120】ダイシング後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、GaN基板側から軽く
ロ−ラ−で押し当てる事により、2インチφのウエハー
から350μm×330μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは87
%以上であった。
【0121】本実施の形態で、歩留まり85%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第Aと第Bの割り溝を形
成し、第Aの割り溝底部を窒化物半導体発光層位置より
も深く形成し、第Bの割り溝は第Aの割り溝幅よりも狭
く構成したことによる。つまり、成長膜も基板も同系の
窒化物半導体であることから、同一のへき開特性を有す
ることと、第Aの割り溝底部が窒化物半導体発光層位置
よりも深く、第Aの割り溝が第Bの割り溝よりも溝幅が
広いことにより、第Bの割り溝によって割れた割れ線
が、最短切断距離で割れるためには、第Bの割り溝底部
から第Aの割り溝の底部の何処かに到達するしかなく、
意図せぬ方向にへき開されることを防止し、所望のチッ
プ形状に切断することができるためである。また、第A
の割り溝底部が、窒化物半導体発光層位置よりも深いた
め、チップ分割の際に、チッピング、クラッキングが発
生したとしても、前記発光層を損傷することがなく、素
子不良の発生率を低減することができる。実施の形態1
と比べると、チップの歩留まりが低下しているのは、窒
化物半導体基板中に塩素ド−ピングをしていないためだ
と考えられる。しかしながら、少なくとも2つ以上の割
り溝を形成せずに、一度にチップ分割する従来に比べ
て、歩留まりは約10%以上向上している。
【0122】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0123】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。
【0124】また、本実施の形態では、第Bの割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
Bの割り溝形成においては、スクライブが最も好まし
い。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可
能である。
【0125】塩素をド−ピングしていない窒化物半導体
基板は、塩素をド−ピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。本発明者らによる実験によると、塩素ド−ピ
ングをしていない窒化物半導体基板の厚さは150μm
以下が好ましく、さらに好ましくは100μm以下が好
ましかった。塩素ド−ピングをしていない窒化物半導体
基板の厚みの下限値は、特に問わないが、あまりにも薄
すぎると、素子化のためのプロセス中にウエハーが割れ
るため、窒化物半導体基板の厚みの下限値は50μm以
上が望ましい。また、塩素ド−ピングされていないGa
N基板全体を研磨して薄くする他に、塩素ド−ピングさ
れていないGaN基板を部分的に薄くする方法として、
第Aの割り溝の底部と第Bの割り溝の底部との切断距離
を短くしてもよい。このときの、前記切断距離は、塩素
ド−ピングされていないGaN基板の厚みと同様に、1
50μm以下が好ましく、さらに好ましくは100μm
以下、50μm以上である。
【0126】また、塩素ド−ピングされていないGaN
基板全体を研磨して薄くする他に、塩素ド−ピングされ
ていないGaN基板を部分的に薄くする方法として、第
Aの割り溝の底部と第Bの割り溝の底部との切断距離を
短くしてもよい。このときの前記切断距離は、塩素ド−
ピングされていないGaN基板の厚みと同様に、150
μm以下が好ましく、さらに好ましくは100μm以
下、50μm以上である。本実施の形態の割り溝に加え
て、第Cの割り溝として、第Aの割り溝中に、スクライ
ブラインを形成してチップ分割しても良い。
【0127】また、図3に示すように、第Bと第Cのス
クライブによる格子状の割り溝の代わりに、第Aの割り
溝もしくはGaN基板裏面に、一対の欠け溝を形成して
素子分割しても良い。図3(a)は、ウエハーのエッチ
部に一対の欠け溝を設けた例を示し、図3(b)には、
第Aの割り溝底部に一対の欠け溝を設けた例を示す。こ
の場合、ウエハーの総膜厚が100μm以下、もしく
は、第Aの割り溝底部からGaN基板裏面までの切断距
離が100μm以下であることが好ましい。ただし、前
記総膜厚は、窒化物半導体基板中に塩素ド−ピングされ
ていないときの値である。
【0128】(実施の形態7)本実施の形態7は、実施
の形態2の塩素ド−ピングした窒化物半導体基板(研磨
後の厚み200μm)を、塩素ド−ピングを行っていな
い窒化物半導体基板(研磨後の厚み150μm)に変更
した以外は、実施の形態5と同じである。本実施の形態
のチップ分割について説明する。ここで、結晶成長側と
は、基板側に対する反対側を指すものとする。ウエハー
のGaN基板側を研磨機により研磨して、塩素ド−ピン
グされていないGaN基板の厚さを150μmにする。
【0129】前記ウエハーをドライエッチングによっ
て、結晶成長側の面に、<1−100>方向に沿って、
深さ7μm、線幅20μm、ピッチ350μmと、<1
1−20>方向に沿って、深さ7μm、線幅20μm、
ピッチ340μmの、第Aの割り溝208を形成した。
続いて、GaN基板側の面にスクライバ−により、<1
−100>方向に沿って、ピッチ350μm、深さ5μ
m、線幅5μmと、<11−20>方向に沿って、ピッ
チ340μm、深さ5μm、線幅5μmの、第Bの割り
溝209を形成した。ただし、第Bの割り溝209の形
成位置は、第A割り溝208の線幅ほぼ中央に前記第B
の割り溝209が一致するようにする。
【0130】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、結晶成長面側から軽く
ロ−ラ−で押し当てる事により、2インチφのウエハー
から350μm×340μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは85
%以上であった。本実施形態の効果については、実施の
形態6と同じである。
【0131】(実施の形態8)本実施の形態8は、実施
の形態3の塩素ド−ピングした窒化物半導体基板(研磨
後の厚み150μm)を、塩素ド−ピングを行っていな
い窒化物半導体基板(研磨後の厚み100μm)に変更
した以外は、実施の形態3と同じである。
【0132】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのGaN基板側を研磨機によ
り研磨して、塩素ド−ピングされていないGaN基板の
厚さを100μmにする。
【0133】次に、前記ウエハーの結晶成長側の面をリ
ソグラフィ−法でマスク処理をし、反応性イオンエッチ
ング装置にセットする。ドライエッチングによって、該
ウエハーの結晶成長側に、深さ0.2μm、線幅20μ
m、ピッチ350μmの第Aの割り溝308を、GaN
基板側の面にスクライバ−により、ピッチ350μm、
深さ5μm、線幅5μmの第Bの割り溝309を格子形
状で形成した。ただし、第Bの割り溝309の形成位置
は、前記第Aの割り溝308の線幅のほぼ中央線と一致
した位置とし、結晶成長面、及び、GaN基板面とも、
溝形成の方向は、窒化物半導体に対して<11−20>
または<1−100>方向である。
【0134】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、GaN基板側から軽く
ロ−ラ−で押し当てる事により、2インチφのウエハー
から350μm角のチップを多数得た。チップの切断面
にクラック、チッピング等が発生しておらず、外形不良
の無い物を取り出した所、歩留まりは82%以上であっ
た。
【0135】本実施の形態で、歩留まり80%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第Aの割り溝と第Bの割
り溝を形成し、第Bの割り溝は第Aの割り溝幅よりも狭
く構成したことによる。つまり、成長膜も基板も同系の
窒化物半導体であることから、同一のへき開特性を有す
ることと、第Aの割り溝が第Bの割り溝よりも溝幅が広
く、かつ、第Aと第Bの割り溝に分けて切断することに
より、第Bの割り溝によって割れた割れ線が、最短切断
距離で割れるためには、第Bの割り溝底部から第Aの割
り溝の底部の何処かに到達するしかなく、意図せぬ方向
にへき開されることを防止し、所望のチップ形状に切断
することができるためである。実施の形態1と比べる
と、チップの歩留まりが低下しているのは、窒化物半導
体基板中に塩素ド−ピングしていないためだと考えられ
る。しかしながら、少なくとも2つ以上の割り溝を形成
せずに、一度にチップ分割する従来に比べて、歩留まり
は約10%以上向上している。
【0136】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0137】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。
【0138】塩素をド−ピングしていない窒化物半導体
基板は、塩素をド−ピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。
【0139】実施の形態6で述べたように、チップ分割
を容易にするためにはGaN基板の厚さは150μm以
下が好ましく、さらに好ましくは100μm以下、50
μm以上が好ましかった。
【0140】本実施の形態では、第Bの割り溝をスクラ
イブを用いて格子状に形成したが、図3に示すようにウ
エハーのエッジ部分にのみ、一対の欠け溝を形成して素
子分割しても良い。この場合、ウエハーの総膜厚が10
0μm以下、もしくは、第Aの割り溝底部からGaN基
板裏面までの切断距離が100μm以下であることが好
ましい。ただし、前記総膜厚は、窒化物半導体基板中に
塩素ド−ピングされていないときの値である。
【0141】(実施の形態9)本実施の形態9は、実施
の形態4の塩素ド−ピングした窒化物半導体基板(研磨
後の厚み130μm)を、塩素ド−ピングを行っていな
い窒化物半導体基板(研磨後の厚み100μm)に変更
した以外は、実施の形態4と同じである。本実施の形態
のチップ分割について説明する。ここで、結晶成長側と
は、基板側に対する反対側を指すものとする。ウエハー
のGaN基板側を研磨機により研磨して、塩素ド−ピン
グされていないGaN基板の厚さを100μmにする。
【0142】前記ウエハーの結晶成長側の面をリソグラ
フィ−法でマスク処理を行い、反応性イオンエッチング
装置にセットする。ドライエッチングによって、結晶成
長側に、<1−100>方向に沿って、深さ0.2μ
m、線幅30μm、ピッチ350μmと、<11−20
>方向に沿って、深さ0.2μm、線幅30μm、ピッ
チ100μmの、第Aの割り溝408を形成する。続い
て、前記第Aの割り溝底部のほぼ中央線に沿って、スク
ライバ−により、<1−100>方向に沿って、ピッチ
350μm、深さ0.1μm、線幅5μmと、<11−
20>方向に沿って、ピッチ100μm、深さ0.1μ
m、線幅5μmの、第Cの割り溝409を形成した。た
だし、第Cの割り溝409の形成位置は、前記第Aの割
り溝408の底部上に、前記第Aの割り溝線幅のほぼ中
央線と一致した位置とする。
【0143】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、結晶成長側から軽くロ
−ラ−で押し当てる事により、2インチφのウエハーか
ら350μm×100μm角のチップを多数得た。チッ
プの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは80
%以上であった。本実施の形態で、歩留まり80%以上
の、所望の形状でチップ分割できたのは、発光層を含む
窒化物半導体膜を、同系の窒化物半導体基板上に形成
し、且つ、一度に切断することなく、第Aの割り溝と第
Cの割り溝を形成し、第Cの割り溝を第Aの割り溝中に
構成したことによる。つまり、成長膜も基板も同系の窒
化物半導体であることから、同一のへき開特性を有する
ことと、第Cの割り溝を第Aの割り溝底部のほぼ中央線
に沿って形成したことにより、第Cの割り溝によって割
れた割れ線が、第Aの割り溝によって局部的に薄くなっ
た部分に沿って割れるため、意図せぬ方向にへき開され
ることを防止し、所望のチップ形状に切断することがで
きるためである。実施の形態4と比べると、チップの歩
留まりが低下しているのは、窒化物半導体基板中に塩素
ド−ピングしていないためだと考えられる。
【0144】しかしながら、少なくとも2つ以上の割り
溝を形成せずに、一度にチップ分割する従来に比べて、
歩留まりは約10%以上向上している。
【0145】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0146】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。また、本実施の形態では、第Cの割り溝幅の形成
にスクライブを使用したが、上記エッチング法、ダイシ
ング等を使用しても構わない。しかしながら、第Cの割
り溝形成においては、スクライブが最も好ましい。
【0147】塩素をド−ピングしていない窒化物半導体
基板は、塩素をド−ピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。本発明者らによる実験によると、塩素ド−ピ
ングをしていない窒化物半導体基板の厚さは150μm
以下が好ましく、さらに好ましくは100μm以下、5
0μm以上である。
【0148】本実施の形態のように、第Aの割り溝中に
第Cの割り溝を形成して局部的に薄くなった溝部で、ウ
エハーをチップ分割するため、第Cの割り溝底部からG
aN基板(裏面)までの切断距離が短いことが好まし
い。前記切断距離は、塩素ド−ピングを行っていない窒
化物半導体基板の厚みと同様に、150μm以下が好ま
しく、さらに好ましくは100μm以下である。前記切
断距離の厚みの下限値は、特に問わないが、あまりにも
薄すぎると、素子化のためのプロセス中にウエハーが割
れるてしまうため、該切断距離の下限値は50μm以上
が望ましい。
【0149】また、塩素をド−ピングしていないGaN
基板を、切断し易い窒化物半導体基板の厚み150μm
よりも厚く研磨しておいて、第Cの割り溝底部からGa
N基板(裏面)までの切断距離を150μm以下にして
もよい。このことにより、割り溝部以外では切断されに
くく、チップ分割時に生じるクラッキングやチッピング
の発生を防止できる。
【0150】本実施の形態では、第Cの割り溝にスクラ
イブを用いて格子状に形成したが、図3に示すようにウ
エハーのエッジ部分にのみ、一対の欠け溝を形成して素
子分割しても良い。図3(a)は、ウエハーのエッチ部
に一対の欠け溝を設けた例を示し、図3(b)には、第
Aの割り溝底部に一対の欠け溝を設けた例を示す。この
場合、ウエハーの総膜厚が100μm以下、もしくは、
第Aの割り溝底部からGaN基板の裏面までの切断距離
が、100μm以下であることが好ましい。ただし、前
記総膜厚および切断距離は、基板中に塩素ド−ピングさ
れていない場合の厚みである。
【0151】(実施の形態10)本実施の形態10は、
実施の形態5の塩素ド−ピングした窒化物半導体基板
(研磨後の厚み150μm)を、塩素ド−ピングを行っ
ていない窒化物半導体基板(研磨後の厚み90μm)に
変更した以外は、実施の形態5と同じである。本実施の
形態のチップ分割について説明する。ここで、結晶成長
側とは、基板側に対する反対側を指すものとする。ウエ
ハーのGaN基板側を研磨機により研磨して、塩素ド−
ピングされていないGaN基板の厚さを90μmにす
る。
【0152】前記ウエハーの結晶成長側の面をリソグラ
フィ−法でマスク処理を行い、反応性イオンエッチング
装置にセットする。ドライエッチングによって、結晶成
長側に、<1−100>方向に沿って、深さ0.1μ
m、線幅20μm、ピッチ400μmと、<11−20
>方向に沿って、深さ0.1μm、線幅20μm、ピッ
チ100μmの、第Aの割り溝508を形成した。続い
て、前記第Aの割り溝底部上のほぼ中央線に沿って、ス
クライバ−により、<1−100>方向に、ピッチ40
0μm、深さ0.2μm、線幅5μmと、<11−20
>方向に、ピッチ100μm、深さ0.2μm、線幅5
μmの、第Cの割り溝509を形成した。さらに、Ga
N基板側の面に、<1−100>方向に沿って、ピッチ
400μm、深さ5μm、線幅5μmと、<11−20
>方向に沿って、ピッチ100μm、深さ5μm、線幅
5μmの、第Bの割り溝510を形成した。ただし、第
Cの割り溝509の形成位置は、前記第Aの割り溝50
8の底部上に前記第Aの割り溝線幅のほぼ中央線と一致
した位置に形成し、第Bの割り溝510の形成位置は、
前記第Cの割り溝509とほぼ一致した位置に形成す
る。
【0153】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、GaN基板側から軽く
ロ−ラ−で押し当てる事により、2インチφのウエハー
から400μm×100μm角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは85
%以上であった。
【0154】本実施の形態で、歩留まり85%以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第Cの割り溝を第Aの割
り溝中に作製し、加えて、第Cの割り溝形成位置と反対
側の位置に第Bの割り溝を構成したことによる。このこ
とにより、実施の形態8と実施の形態9の特徴を有し、
所望のチップ形状に切断することができるためである。
実施の形態3と比べると、チップの歩留まりが低下して
いるのは、窒化物半導体基板中に塩素ド−ピングしてい
ないためだと考えられる。しかしながら、少なくとも2
つ以上の割り溝を形成せずに、一度にチップ分割する従
来に比べて、歩留まりは約10%以上向上している。
【0155】本実施の形態では、第Aの割り溝の形成に
反応性イオンエッチングを使用したが、ダイシングによ
るハ−フカット、スクライバ−等による物理的な方法で
溝形成をしても良い。しかしながら、第Aの割り溝は、
第Bの割り溝幅よりも広くしなければならないため、ス
クライバ−による第Aの割り溝形成は、あまり好ましい
とはいえない。また、ダイシングを用いた、第Aの割溝
の形成は、窒化物半導体表面を傷めやすいため、あまり
好ましいとはいえない。
【0156】化学的な溝形成方法として、本実施の形態
で紹介した、反応性イオンエッチングの他、集束イオン
ビ−ム法、ECRエッチング法等のドライエッチング法
の他、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等を用
いた、ウエットエッチング法等を使用してもよい。これ
らのエッチング法の利用することにより、溝形成による
窒化物半導体表面や溝側面の損傷を抑えることができる
ため、本実施の形態では、第Aの割溝の形成には、ドラ
イエッチングまたはウエットエッチングを用いるのが最
も好ましい。ただし、前記のエッチングを行うために
は、リソグラフィ−技術によるマスク処理を行う必要が
ある。
【0157】また、本実施の形態では、第Bと第Cの割
り溝幅の形成にスクライブを使用したが、上記エッチン
グ法、ダイシング等を使用しても構わない。しかしなが
ら、第Bと第Cの割り溝形成においては、スクライブが
最も好ましい。
【0158】塩素をド−ピングしていない窒化物半導体
基板は、塩素をド−ピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。実施の形態6で述べたように、チップ分割を
容易にするためにはGaN基板の厚さは150μm以下
が好ましく、さらに好ましくは100μm以下、50μ
m以上が好ましかった。
【0159】また、塩素ド−ピングされていないGaN
基板全体を研磨して薄くする他に、該GaN基板を部分
的に薄くする方法として、第Bの割り溝の底部と第Cの
割り溝の底部との切断距離を短くしてもよい。このとき
の、前記切断距離は、塩素ド−ピングを行っていないG
aN基板の厚みと同様に、150μm以下が好ましく、
さらに好ましくは100μm以下、50μm以上であ
る。
【0160】本実施の形態では、第Bと第Cの割り溝に
スクライブを用いて格子状に形成したが、図3に示すよ
うに上記割り溝の代わりに、一対の欠け溝を形成して素
子分割しても良い。図3(a)は、ウエハーのエッチ部
に一対の欠け溝を設けた例を示し、図3(b)には、第
Aの割り溝底部に一対の欠け溝を設けた例を示す。この
場合、ウエハーの総膜厚が100μm以下、もしくは、
第Aの割り溝底部からGaN基板(裏面)までの切断距
離が、100μm以下であることが好ましい。ただし、
前記総膜厚および切断距離は、基板中に塩素ド−ピング
されていない場合の厚みである。
【0161】(実施の形態11)本実施の形態11は、
C面窒化物半導体基板を用いた場合の、実施の形態1か
ら10までの、割り溝形成方向とチップ形状について述
べる。ただし、下記で述べる方向は、窒化物半導体に対
する方位である。
【0162】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<11−20>方向が好ましく、次に
<1−100>方向である。前記方向から、±5°程度
までずれていても良い。前記<11−20>方向に沿っ
て割り溝を形成し、分割してできる端面は{1−10
0}面である。また、前記<1−100>方向に沿って
割り溝を形成し、分割してできる端面は、{11−2
0}面である。
【0163】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形、長方形、正三角形、菱形、
平行四辺形、台形、正六角形がある。割り溝の形成方向
が、少なくとも<11−20>方向を含むように、上記
チップ形状に分割することが好ましい。
【0164】例えば、割り溝の形成方向が<11−20
>方向のみで構成された、正三角形、菱形、台形、正六
角形の、チップ形状の場合、チップ分割が容易な方向で
あるため、チップ分割の歩留まりは良好である。
【0165】上記チップ形状の内、長方形を選択した場
合、長方形の長辺Lと短辺Sの比が、L/S=1.01
〜4が好ましい。さらに好ましくは、前記長方形の短辺
の方向が<1−100>方向で、長辺の方向が<11−
20>方向である。これは、チップ分割の容易な<11
−20>方向に、単位面積当たりの割り溝を多く形成
し、逆に、前記方向と比べてチップ分割の困難な<1−
100>方向の割り溝を少なく形成するためである。
【0166】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、L/S
比が1よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、L/S比が
4の場合、通常のチップ分割時の、4倍の力で割ること
ができる。上記L/S比の上限を4にしているのは、チ
ップを発光ダイオ−ドのステム上にパッケ−ジする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、L/Sが4よりも大きくなってもかま
わない。
【0167】(実施の形態12)本実施の形態12は、
M面窒化物半導体基板を用いた場合の、実施の形態1か
ら10までの、割り溝形成方向とチップ形状について述
べる。ただし、下記で述べる方向は、窒化物半導体に対
する方位である。
【0168】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<0001>方向が好ましく、次に<
2−1−10>方向である。前記方向から、±5°程度
までずれていても良い。前記<0001>方向に沿って
割り溝を形成し、分割してできる端面は{2−1−1
0}面である。また、前記<2−1−10>方向に沿っ
て割り溝を形成し、分割してできる端面は、{000
1}面である。
【0169】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形と長方形がある。上記チップ
形状の内、長方形を選択した場合、長方形の長辺Lと短
辺Sの比が、L/S=1.01〜4が好ましい。さらに
好ましくは、前記長方形の短辺の方向が<2−1−10
>方向で、長辺の方向が<0001>方向である。これ
は、チップ分割の容易な<0001>方向に、単位面積
当たりの割り溝を多く形成し、逆に、前記方向と比べて
チップ分割の困難な<2−1−10>方向の割り溝を少
なく形成するためである。
【0170】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、L/S
比が1よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、L/S比が
4の場合、通常のチップ分割時の、4倍の力で割ること
ができる。上記L/S比の上限を4にしているのは、チ
ップを発光ダイオ−ドのステム上にパッケ−ジする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、L/Sが4よりも大きくなってもかま
わない。
【0171】(実施の形態13)本実施の形態13は、
R面窒化物半導体基板を用いた場合の、実施の形態1か
ら10までの、割り溝形成方向とチップ形状について述
べる。ただし、下記で述べる方向は、窒化物半導体に対
する方位である。
【0172】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<0−111>方向が好ましく、次に
<2−1−10>方向である。前記方向から、±5°程
度までずれていても良い。前記<0−111>方向に沿
って割り溝を形成し、分割してできる端面は{2−1−
10}面である。また、前記<2−1−10>方向に沿
って割り溝を形成し、分割してできる端面は、{0−1
11}面である。
【0173】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形と長方形がある。上記チップ
形状の内、長方形を選択した場合、長方形の長辺Lと短
辺Sの比が、L/S=1.01〜4が好ましい。さらに
好ましくは、前記長方形の短辺の方向が<2−1−10
>方向で、長辺の方向が<0−111>方向である。こ
れは、チップ分割の容易な<0−111>方向に、単位
面積当たりの割り溝を多く形成し、逆に、前記方向と比
べてチップ分割の困難な<2−1−10>方向の割り溝
を少なく形成するためである。
【0174】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、L/S
比が1よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、L/S比が
4の場合、通常のチップ分割時の、4倍の力で割ること
ができる。上記L/S比の上限を4にしているのは、チ
ップを発光ダイオ−ドのステム上にパッケ−ジする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、L/Sが4よりも大きくなってもかま
わない。
【0175】(実施の形態14)本実施の形態14は、
A面窒化物半導体基板を用いた場合の、実施の形態1か
ら10までの、割り溝形成方向とチップ形状について述
べる。ただし、下記で述べる方向は、窒化物半導体に対
する方位である。
【0176】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、<0001>方向もしくは、<01−
10>方向から57.6°の方向が好ましく、次に<0
1−10>方向である。前記方向から、±5°程度まで
ずれていても良い。前記<0001>方向に沿って割り
溝を形成し、分割してできる端面は{01−10}面で
ある。また、前記<01−10>方向から57.6°の
方向に沿って割り溝を形成し、分割してできる端面は、
{01−12}面である。また、前記<01−10>方
向に沿って割り溝形成をし、分割してできる端面は、
{0001}面である。
【0177】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形、長方形、三角形、平行四辺
形、台形がある。割り溝の形成方向が、少なくとも<0
001>方向もしくは<01−10>方向から57.6
°の方向を含むように、上記チップ形状に分割すること
が好ましい。
【0178】上記チップ形状の内、<0001>方向と
<01−10>方向から57.6°の方向を含むよう
に、三角形形状もしくは平行四辺形形状にチップ分割し
た場合、共に、チップ分割が容易な方向であるため、チ
ップ分割の歩留まりは良好である。
【0179】上記チップ形状の内、<01−10>方向
と<01−10>方向から57.6°の方向を含むよう
に、平行四辺形形状にチップ分割した場合、前記平行四
辺形の短辺の方向が<01−10>方向で、長辺の方向
が<01−10>方向から57.6°の方向である。こ
れは、チップ分割の容易な<01−10>方向から5
7.6°の方向に、単位面積当たりの割り溝を多く形成
し、逆に、前記方向と比べてチップ分割の困難な<01
−10>方向の割り溝を少なく形成するためである。
【0180】また、上記チップ形状の内、長方形を選択
した場合、長方形の長辺Lと短辺Sの比が、L/S=
1.01〜4が好ましい。さらに好ましくは、前記長方
形の短辺の方向が<01−10>方向で、長辺の方向が
<0001>方向である。これは、チップ分割の容易な
<0001>方向に、単位面積当たりの割り溝を多く形
成し、逆に、前記方向と比べてチップ分割の困難な<0
1−10>方向の割り溝を少なく形成するためである。
【0181】また、前記長方形形状の方位関係に則し
て、チップ分割の困難な方向を短辺に溝形成して分割す
る場合、L/S比が1よりも大きいため、てこの原理か
ら、効率良くチップ分割の困難な割り溝に力を加えるこ
とができ、チップ分割を容易にすることができる。例え
ば、L/S比が4の場合、通常のチップ分割時の、4倍
の力で割ることができる。上記L/S比の上限を4にし
ているのは、チップを発光ダイオ−ドのステム上にパッ
ケ−ジする際に、配置しにくいためである。従って、チ
ップ分割を目的とする場合は、L/Sが4よりも大きく
なってもかまわない。
【0182】(実施の形態15)本実施の形態では、窒
化物半導体レ−ザ素子を用いて、該素子の端面形成とチ
ップ分割について説明する。まず、n型GaN基板60
0の製造方法について説明する。
【0183】図8は、種基板10、n型GaN基板60
0から構成されていて、n型GaN基板600は、低温
バッファ層15、n型GaN膜20、誘電体膜30、塩
素ド−ピングされたn型GaN厚膜40から構成されて
いる。
【0184】MOCVD法で種基板10上に低温バッフ
ァ層15を550℃で積層する。次に、1050℃の成
長温度でSiをド−ピングしながら、1μmからなるn
型GaN膜20を作製する。
【0185】n型GaN膜20を作製後、MOCVD装
置から、前記ウエハーを取りだし、スパッタ−法、CV
D法もしくはEB蒸着法を用いて誘電体膜を100nm
形成し、リソグラフィ−技術で、前記誘電体膜30を周
期的なストライプ状パタ−ンに加工する。前記ストライ
プ形状は、n型GaN膜20に対して<1−100>方
向にストライプを形成して、前記方向に対して垂直方向
の<11−20>方向にストライプ幅5μm、ピッチ1
0μmの周期的ストライプ状パタ−ンを形成した。
【0186】続いて、前記ストライプ形状に加工した誘
電体膜30の付いたウエハーをHVPE装置中にセット
し、成長温度1100℃、Si濃度3×1018/c
3、塩素濃度1×1017/cm3をド−ピングしなが
ら、350μmの塩素ド−ピングされたn型GaN厚膜
40を積層する。
【0187】上記製造方法によってn型GaN厚膜40
を形成後、ウエハーをHVPE装置から取り出し、研磨
機で前記種基板10を剥ぎ取り、n型GaN基板600
を作製した。n型GaN基板600は、低温バッファ層
15を含んでいても良いし、含んでいなくとも良い。同
様に、n型GaN基板600は、誘電体膜30を含んで
いても良いし、含んでいなくとも良い。また、窒化物半
導体レ−ザ素子構造を作製後に、該種基板を削除しても
よい。
【0188】上記n型GaN基板600の製造方法にお
いて、種基板は、C面サファイア、M面サファイア、A
面サファイア、R面サファイア、GaAs、ZnO、M
gO、スピネル、Geの何れかを用いれば良い。低温バ
ッファ層15は、450℃から600℃の成長温度で形
成した低温GaNバッファ層、低温AlNバッファ層、
低温AlxGa1-xNバッファ層(0<x<1)、低温I
yGa1-yNバッファ層(0<y≦1)の何れかを用い
れば良い。誘電体膜30は、SiO2膜、SiNx膜、T
iO2膜、Al23膜の何れかであれば良い。n型Ga
N膜20は、n型AlzGa1-zN膜(0<z<1)で有
っても良い。塩素ド−ピングされたn型GaN厚膜40
は、塩素ド−ピングされたn型AlwGa1-wN厚膜(0
<w≦1)であっても良い。塩素濃度は上記実施の形態
と同様に1×1014/cm3以上ド−ピングされていれ
ば良く、厚膜は50μm以上あれば良い。
【0189】上記n型GaN基板600の製造方法にお
いて、特に、種基板がSiの場合は以下のようにして製
造する。
【0190】まず、MOCVD法でSi種基板10(厚
み400μm)上に厚み1μmのn型AlGaN膜20
を積層し、MOCVD装置から取り出す。ただし、図8
に示した低温バッファ層15は、積層しない方がよい。
また、本発明者らの知見によると、前記n型AlGaN
膜20は、少なくとも1000℃以上の高い温度で成長
し、少なくともAlを含む窒化物半導体膜でなければな
らなかった。前記条件以外だと、Si種基板上に窒化物
半導体が膜成長しなかった。次に、上記製造方法と同様
に、誘電体膜30を形成し、リソグラフィ−技術によ
り、ストライプ状に加工する。続いて、HVPE装置に
前記ウエハーをセットし、塩素とSiをド−ピングしな
がら、n型GaN厚膜40を形成する。塩素濃度は上記
実施の形態と同様に1×1014/cm3以上ド−ピング
されていれば良く、厚膜は50μm以上あれば良い。上
記製造方法と同様の方法を必要とする種基板は、6H−
SiC種基板、4H−SiC種基板、3C−SiC種基
板である。
【0191】次に、上記n型GaN基板600を用い
て、窒化物半導体レ−ザ素子の製造方法について説明す
る。
【0192】図9は、窒化物半導体レ−ザ構造を示して
おり、n型GaN基板600、n型GaNバッファ層6
01、n型Al0.1Ga0.9Nクラッド層602、n型G
aN光ガイド層603、活性層604、p型Al0.2
0.8Nキャリアブロック層605、p型GaN光ガイ
ド層606、p型Al0.1Ga0.9Nクラッド層607、
p型GaNコンタクト層608から構成されている。
【0193】次に、MOCVD装置に、前記n型GaN
基板600をセットし、1050℃の成長温度でn型G
aNバッファ層601を1μm形成した。このn型Ga
Nバッファ層601は、種基板10からn型GaN基板
600を剥ぎ取るときに生じた、n型GaN基板600
の表面歪みの緩和、表面モフォロジ−や表面凹凸の改善
(平坦化)を目的に設けた層であり、無くても構わな
い。しかしながら、n型GaN厚膜40に塩素をド−ピ
ングしている場合は、表面モフォロジ−が悪化する傾向
にあるため、本実施の形態のようにn型GaNバッファ
層601を設けた方が好ましい。また、n型GaNバッ
ファ層601は、n型AlxGa1-xNバッファ層(0<
x≦0.3)であっても良い。
【0194】次に、1μmの厚さのn型Al0.1Ga0.9
Nクラッド層602を成長する。さらに、厚さ0.1μ
mのn型GaN光ガイド層603を成長する。n型Ga
N光ガイド層603成長後、基板の温度を700℃〜8
00℃程度に下げ、複数の、厚さ4nmのIn0.15Ga
0.85N井戸層と厚さ10nmのIn0.02Ga0.98N障壁
層より構成される活性層604(多重量子井戸構造。本
実施の形態の活性層は、3周期の障壁層と井戸層を形成
し、その後、障壁層を成長している。)を成長する。そ
の際、Siをド−ピングしてもよいし、ド−ピングしな
くてもよい。次に、基板温度を再び1050℃まで昇温
して、20nmの厚みのp型Al0.2Ga0.8Nよりなる
キャリアブロック層605を成長する。この際、Mgを
ド−ピングしても良いし、ド−ピングしなくても良い。
また、該キャリアブロック層がなくても特に大きな支障
は生じない。
【0195】その後、Mgをド−ピングしながら0.1
μmの厚さのp型GaN光ガイド層606を成長する。
更に、Mgをド−ピングしながら0.5μmの厚さのp
型Al0.1Ga0.9Nよりなるクラッド層607を成長す
る。最後に、Mgをド−ピングしながら0.1μmの厚
みのp型GaNよりなるコンタクト層608を成長し
た。
【0196】この様にして、結晶成長した後、MOCV
D装置のリアクタ−内を全窒素キャリアガスとNH3
変えて、60℃/分で温度を降下させた。基板温度が8
50℃に達した時点で、NH3の供給量を停止して、5
分間、前記基板温度で待機してから、室温まで降下させ
た。上記基板の保持温度は650℃から900℃の間が
好ましく、待機時間は、3分以上15分以下が好ましか
った。また、降下温度の到達速度は、30℃/分以上が
好ましい。このようにして作製された成長膜をラマン測
定によって評価した結果、前記手法により、従来、利用
されているp型化アニ−ルを行わなくとも、成長後すで
にp型化の特性を示していた。また、p型電極形成によ
るコンタクト抵抗も低減していた。
【0197】SIMS(secondary ion mass spectrosc
opy)測定を行った結果、残留水素濃度がp型GaNコ
ンタクト層608最表面近傍で3×1018/cm3以下
であった。発明者らによる実験によると、成長膜を形成
後、NH3雰囲気中で基板温度を室温まで降下させたと
き、残留水素濃度が成長膜最表面近傍で高かったことか
ら、成長膜最表面近傍の残留水素濃度は、成長終了後の
NH3雰囲気が原因であると考えられる。この残留水素
は、p型化不純物であるMgの活性化を妨げることが知
られている。前記残留水素濃度は、5×1019/cm3
以下が好ましい。
【0198】この様にp型GaNコンタクト層608成
長後に、キャリアガスをN2で置換し、NH3の供給量を
停止して所定の時間、成長温度を保持することによっ
て、p型化を促し、成長膜最表面近傍の残留水素濃度を
下げ、コンタクト抵抗を低減できた。また、p型電極形
成によるコンタクト抵抗をさらに低減する方法として、
成長膜最表面(p型層の最表面)近傍をエッチングによ
り除去し、その除去面にp型電極を形成すると良い。成
長膜最表面(p型層の最表面)を除去する層厚は、10
nm以上が好ましく、特に上限値はないが、除去面近傍
の残留水素濃度が5×1019/cm3以下になることが
好ましい。
【0199】本実施の形態の活性層604は、3周期か
らなる多重量子井戸構造を作製したが、その他の周期構
造でも良く、井戸層のみの単一量子井戸構造でも良い。
活性層はInyGa1-yN(0<y≦1)から構成されて
いれば良く、所望のレ−ザ発振波長に応じてIn組成を
変化させればよい。
【0200】p型GaNコンタクト層608のp型不純
物濃度は、p型電極の形成位置に向かって、p型不純物
濃度を多くした方が好ましい。このことによりp型電極
形成によるコンタクト抵抗が低減する。また、p型化不
純物であるMgの活性化を妨げているp層中の残留水素
を除去するために、p型層成長中に微量の酸素を混入さ
せてもよい。
【0201】以下に、上記窒化物半導体レ−ザ素子を形
成したウエハーのチップ分割について図10〜図12を
説明する。ここで、結晶成長側とは、基板側に対する反
対側を指すものとする。
【0202】まず、上記ウエハーのGaN基板側を研磨
機により研磨して、塩素ド−ピングされたGaN基板の
厚さを100μmにし、鏡面出しをする。次に、フッ酸
もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウ
エハーをエッチング処理する。このエッチング処理は、
研磨によって生じた表面歪み及び酸化膜を除去し、p
型、n型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。
【0203】次に、前記ウエハーの結晶成長面をリソグ
ラフィ−技術でマスク処理し、反応性イオンエッチング
装置にセットする。ドライエッチングによって、p型A
0. 1Ga0.9Nクラッド層607をp型GaN光ガイド
層606の手前まで掘り下げて、リッジストライプ構造
を形成して(リッジ部620)、屈折率導波型レ−ザダ
イオ−ドを作製する。このとき、第A1の割り溝612
が<1−100>方向に沿って同時に形成される。リッ
ジのストライプ方向は、窒化物半導体の<1−100>
方向に形成した(図12(a))。
【0204】次に、SiO2絶縁膜609を蒸着し、リ
ッジ部620のp型GaNコンタクト層608の最表面
を露出させ、該露出部分(2μm幅)を被覆するよう
に、Pd(10nm)/Mo(10nm)/Au(15
0nm)を順に蒸着させてp型電極610をリソグラフ
ィ−技術でパタ−ン形成する。前記p型電極610を形
成した後、微量の酸素を導入しながら、450℃のN2
雰囲気中でアニ−ルを行った。このことにより、p型電
極形成によるコンタクト抵抗の低抵抗化が得られた。
【0205】次に、実施の形態2と同様に、結晶成長側
の面に、反応性イオンエッチング法を用いて、割り溝の
底部が窒化物半導体膜とGaN基板の界面位置よりも下
方にくるように、深さ8μm、線幅10μm、ピッチ5
10μmの第A2の割り溝614を形成した(図12
(a))。前記第A2の割り溝は、リッジストライプ方向
と垂直方向の<11−20>方向に沿って形成する。
【0206】続いて、ウエハーを裏返しにして、GaN
基板側に、Ti(15nm)/Al(150nm)によ
るn型電極611を、リソグラフィ−技術でパタ−ン形
成する。パタ−ン形成するのは、GaN基板側から第A
1の割り溝612と、第A2の割り溝614の形成位置
を確認するためである。
【0207】次に、結晶成長側の面に粘着シ−トを貼付
し、スクライバ−のテ−ブル上にGaN基板側を上にし
て張り付け、真空チャックで固定する。固定後、スクラ
イバ−のダイヤモンド針で第A1の割り溝612の線幅
のほぼ中央が一致するように、深さ5μm、線幅5μ
m、ピッチ300μmの条件で、<1−100>方向に
一回スクライブし、第B1の割り溝613を形成する
(図12(b))。続いて、第B1の割り溝613と垂直
方向(<11−20>方向)に、深さ5μm、線幅5μ
m、ピッチ510μmの条件で、一回スクライブし、第
B2の割り溝615を形成する(図12(b))。
【0208】スクライブ後、真空チャックを解放し、ウ
エハーをテ−ブルから外し取り、ブレ−キング装置で軽
くGaN基板側から第B2の割り溝615に沿ってチッ
プ分割し、エッチングによるレ−ザ素子のミラ−端面を
得る(図10)。続いて、第B1の割り溝613の方向
に沿って上記同様に、チップ分割を行う(図11)。
【0209】このようにして、2インチφのウエハーか
らレ−ザ素子チップを多数得た。チップのミラ−端面や
切断面にクラック、チッピング等が発生しておらず、外
形不良の無い物を取り出した所、歩留まりは95%以上
であった。
【0210】本実施の形態で得られる効果は上述実施の
形態と同様である。
【0211】レ−ザ素子のミラ−端面をエッチングで形
成する場合、本実施の形態のように、ミラ−端面形成と
チップ分割のための割り溝形成を同時に形成することが
できる。本実施の形態以外の、レ−ザ素子のチップ分割
は、実施の形態1から実施の形態10の何れかを用いれ
ば良い。また、本実施の形態では基板側から、n型層、
発光層、p型層の順に結晶成長したが、逆にp型層、発
光層、n型層の順に結晶成長させても良い。以上によ
り、窒化物半導体レ−ザ素子のミラ−端面形成とチップ
分割が歩留まり良く得ることができる。
【0212】
【発明の効果】窒化物半導体を基板とする光を発する活
性層を含む窒化物半導体ウエハーをチップ状に分割する
際に、切断面、界面のクラック、チッピングの発生を防
止し、窒化物半導体の結晶性を損なうことなく優れた発
光性能を有する窒化物半導体チップを得ると共に、歩留
良く所望の形とサイズに切断することができる。
【図面の簡単な説明】
【図1】実施の形態1で示したチップ分割のための割り
溝形成の図である。
【図2】実施の形態1で示した第Aの割り溝形成(基板
側)の図である。
【図3】実施の形態1で示した欠け溝の形成の一例であ
る。
【図4】実施の形態2で示したチップ分割のための割り
溝形成の図である。
【図5】実施の形態3で示したチップ分割のための割り
溝形成の図である。
【図6】実施の形態4で示したチップ分割のための割り
溝形成の図である。
【図7】実施の形態5で示したチップ分割のための割り
溝形成の図である。
【図8】実施の形態15で示したn型GaN基板の製造
方法の図である。
【図9】実施の形態15で示した窒化物半導体レ−ザの
構成図である。
【図10】実施の形態15で示した窒化物半導体レ−ザ
チップの{1−100}断面図である。
【図11】実施の形態15で示した窒化物半導体レ−ザ
チップの{11−20}断面図である。
【図12】実施の形態15で示した窒化物半導体レ−ザ
の、ウエハーの表面図と裏面図である。
【符号の説明】 10 種基板 15 低温バッファ層 20 n型GaN膜 30 誘電体膜 40 塩素ド−ピングされたn型GaN厚膜 50 誘電体マスク開口部上方 51 誘電体マスク上方 100、200、300、400、500、600 n
型GaN基板 101、201、301、401、501、601 n
型GaNバッファ層 102、202、302、402、502、 n型Al
x1Ga1-x1Nクラッド層 103、203、303、403、503、604 活
性層 104、204、304、404、504、 p型Al
x2Ga1-x2Nクラッド層 105、205、305、405、505、 p型Ga
Nコンタクト層 106、206、306、406、506、611 n
型電極 107、207、307、407、507、610 p
型電極 108、208、308、408、508、 第Aの割
り溝 109、209、307、510、 第Bの割り溝 409、509 第Cの割り溝 602 n型Al0.1Ga0.9Nクラッド層 603 n型GaN光ガイド層 605 p型Al0.2Ga0.8Nキャリアブロック層 606 p型GaN光ガイド層 607 p型Al0.1Ga0.9Nクラッド層 608 p型GaNコンタクト層 609 SiO2絶縁膜 612 第A1の割り溝 613 第B1の割り溝 614 第A2の割り溝 615 第B2の割り溝 620 リッジ部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA41 CA04 CA05 CA34 CA40 CA74 CA76 5F073 AA73 AA74 CA07 DA22 DA25 DA34

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 窒化物半導体基板上に、p型層とn型層
    によって挟まれた活性層を有する多層構造からなる窒化
    物半導体層を結晶成長させたウエハーから窒化物半導体
    チップを製造する方法において、 第Aの割り溝を前記ウエハーの結晶成長面に形成する工
    程と、前記第Aの割り溝に対応する位置で、かつ、前記
    第Aの割り溝幅よりも狭い割り溝を形成する工程とを具
    備し、前記割り溝に沿って、半導体チップ分割すること
    を特徴とする窒化物半導体チップの製造方法。
  2. 【請求項2】 前記狭い割り溝を形成する工程が、前記
    第Aの割り溝と一致する位置で、前記ウエハーの基板面
    に第Bの割り溝を形成する工程であることを特徴とする
    請求項1に記載の窒化物半導体チップの製造方法。
  3. 【請求項3】 前記狭い割り溝を形成する工程が、前記
    第Aの割り溝と一致する位置で、前記第Aの割り溝底部
    中に第Cの割り溝を形成する工程であることを特徴とす
    る請求項1に記載の窒化物半導体チップの製造方法。
  4. 【請求項4】 前記第Aの溝を結晶成長面側から活性層
    位置よりも深く形成することを特徴とする請求項2又は
    3に記載の窒化物半導体チップの製造方法。
  5. 【請求項5】 前記第Aの溝の底部に、あるいは、前記
    ウエハーのエッジ部に、一対の欠け溝を形成することを
    特徴とする請求項1乃至4のいずれかに記載の窒化物半
    導体チップの製造方法。
  6. 【請求項6】 前記窒化物半導体基板は、少なくとも塩
    素を含有していることを特徴とする請求項1乃至5のい
    ずれかに記載の窒化物半導体チップの製造方法。
  7. 【請求項7】 前記含有する塩素濃度は、1×1014
    cm3であることを特徴とする請求項6に記載の窒化物
    半導体チップの製造方法。
  8. 【請求項8】 前記割り溝の方向が窒化物半導体の、<
    11−20>方向、<1−100>方向、<0001>
    方向、<0−111>方向、<01−10>方向から5
    7.6°の方向、のいずれかであることを特徴とする請
    求項1乃至7のいずれかに記載の窒化物半導体チップの
    製造方法。
  9. 【請求項9】 前記窒化物半導体チップの形状が長方形
    であり、前記長方形の長辺をL、短辺をSとすると、L
    =<11−20>方向でS=<1−100>方向、L=
    <0001>方向でS=<2−1−10>方向、L=<
    01−10>方向でS=<2−1−10>方向、L=<
    0001>方向でS=<01−10>方向、のいずれか
    であることを特徴とする請求項1乃至8のいずれかに記
    載の窒化物半導体チップの製造方法。
  10. 【請求項10】 前記窒化物半導体チップの長辺と短辺
    との比(L/S)が1.01以上4以下であることを特
    徴とする請求項9に記載の窒化物半導体チップの製造方
    法。
  11. 【請求項11】 前記窒化物半導体基板が、GaN基板
    であることを特徴とする請求項1乃至10のいずれかに
    記載の窒化物半導体チップの製造方法。
JP35855799A 1999-12-17 1999-12-17 窒化物半導体チップの製造方法 Pending JP2001176823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35855799A JP2001176823A (ja) 1999-12-17 1999-12-17 窒化物半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35855799A JP2001176823A (ja) 1999-12-17 1999-12-17 窒化物半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2001176823A true JP2001176823A (ja) 2001-06-29

Family

ID=18459942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35855799A Pending JP2001176823A (ja) 1999-12-17 1999-12-17 窒化物半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2001176823A (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006718A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
WO2004086580A1 (ja) * 2003-03-26 2004-10-07 Nec Corporation 半導体レーザおよびその製造方法
WO2004086579A1 (ja) * 2003-03-25 2004-10-07 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP2005252245A (ja) * 2004-02-03 2005-09-15 Showa Denko Kk 窒化ガリウム系化合物半導体ウェハー
JP2005268769A (ja) * 2004-02-20 2005-09-29 Nichia Chem Ind Ltd 窒化物半導体素子及び窒化物半導体基板の製造方法、並びに窒化物半導体素子の製造方法
JP2006049871A (ja) * 2004-07-08 2006-02-16 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP2006510232A (ja) * 2002-07-19 2006-03-23 クリー インコーポレイテッド トレンチカット型(trenchcut)発光ダイオードおよびその製造方法
JP2006344995A (ja) * 2002-03-26 2006-12-21 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2007036266A (ja) * 2002-03-26 2007-02-08 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
WO2008016019A1 (fr) * 2006-07-31 2008-02-07 Sanyo Electric Co., Ltd. Composant laser à semiconducteur et son procédé de fabrication
JP2008160167A (ja) * 2002-03-26 2008-07-10 Sanyo Electric Co Ltd 窒化物系半導体素子
JP2009071162A (ja) * 2007-09-14 2009-04-02 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2009105466A (ja) * 2009-02-16 2009-05-14 Sharp Corp 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
US7537944B2 (en) 2003-11-04 2009-05-26 Showa Denko K.K. Method for manufacturing p-type group III nitride semiconductor, and group III nitride semiconductor light-emitting device
JP2010518625A (ja) * 2007-02-12 2010-05-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性{11−2n}バルク窒化ガリウム基板上で成長したへき開型ファセットの(Ga,Al,In)N端面放射型レーザダイオード
JP2010225756A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体装置の製造方法
US7897992B2 (en) 2006-05-19 2011-03-01 Bridgelux, Inc. Low optical loss electrode structures for LEDs
US8030677B2 (en) 2006-07-31 2011-10-04 Panasonic Corporation Semiconductor light emitting element and method for manufacturing same
KR101092638B1 (ko) 2010-11-10 2011-12-13 알티반도체 주식회사 세라믹 led 보드 및 이를 이용한 led의 제조 방법
US8080879B2 (en) 2006-05-19 2011-12-20 Bridgelux, Inc. Electrode structures for LEDs with increased active area
JP2012028444A (ja) * 2010-07-21 2012-02-09 Mitsubishi Chemicals Corp 半導体素子およびその製造方法
US8198639B2 (en) * 2007-09-03 2012-06-12 Rohm Co., Ltd. Method of manufacturing light emitting device with a pair of ridge protection electrodes
JP2012174858A (ja) * 2011-02-21 2012-09-10 Sumitomo Electric Ind Ltd 半導体レーザ素子の保護膜作製方法
JP2013062372A (ja) * 2011-09-13 2013-04-04 Fukuoka Univ デバイスウェハ及びデバイスウェハの切断方法
JP2013093619A (ja) * 2013-02-05 2013-05-16 Sharp Corp 窒化物半導体ウェハ
US8502239B2 (en) 2003-05-13 2013-08-06 Bridgelux, Inc. High power allngan based multi-chip light emitting diode
JP2015226018A (ja) * 2014-05-29 2015-12-14 Tdk株式会社 電子デバイスの個片化方法
TWI664747B (zh) * 2017-03-27 2019-07-01 英屬開曼群島商錼創科技股份有限公司 圖案化基板與發光二極體晶圓
WO2020019326A1 (zh) * 2018-07-27 2020-01-30 天津三安光电有限公司 一种半导体发光元件
WO2020066408A1 (ja) * 2018-09-26 2020-04-02 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
WO2021166821A1 (ja) * 2020-02-21 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 発光素子
JP2022102918A (ja) * 2020-12-25 2022-07-07 豊田合成株式会社 半導体装置および半導体装置の製造方法

Cited By (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006718A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2008160167A (ja) * 2002-03-26 2008-07-10 Sanyo Electric Co Ltd 窒化物系半導体素子
JP2008211228A (ja) * 2002-03-26 2008-09-11 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
US7655484B2 (en) 2002-03-26 2010-02-02 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US7629623B2 (en) 2002-03-26 2009-12-08 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP2006344995A (ja) * 2002-03-26 2006-12-21 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2007036266A (ja) * 2002-03-26 2007-02-08 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
EP1523768B1 (en) * 2002-07-19 2017-04-12 Cree, Inc. Method of forming semiconductor devices
JP2006510232A (ja) * 2002-07-19 2006-03-23 クリー インコーポレイテッド トレンチカット型(trenchcut)発光ダイオードおよびその製造方法
US8198637B2 (en) 2003-03-25 2012-06-12 Panasonic Corporation Nitride semiconductor laser and method for fabricating the same
CN100349341C (zh) * 2003-03-25 2007-11-14 松下电器产业株式会社 氮化物半导体元件及其制造方法
US7338827B2 (en) 2003-03-25 2008-03-04 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor laser and method for fabricating the same
WO2004086579A1 (ja) * 2003-03-25 2004-10-07 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
WO2004086580A1 (ja) * 2003-03-26 2004-10-07 Nec Corporation 半導体レーザおよびその製造方法
US9006765B2 (en) 2003-05-13 2015-04-14 Bridelux, Inc. Multi-chip LED diode apparatus
US8502239B2 (en) 2003-05-13 2013-08-06 Bridgelux, Inc. High power allngan based multi-chip light emitting diode
US7537944B2 (en) 2003-11-04 2009-05-26 Showa Denko K.K. Method for manufacturing p-type group III nitride semiconductor, and group III nitride semiconductor light-emitting device
JP2005252245A (ja) * 2004-02-03 2005-09-15 Showa Denko Kk 窒化ガリウム系化合物半導体ウェハー
JP2005268769A (ja) * 2004-02-20 2005-09-29 Nichia Chem Ind Ltd 窒化物半導体素子及び窒化物半導体基板の製造方法、並びに窒化物半導体素子の製造方法
JP4597796B2 (ja) * 2004-07-08 2010-12-15 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2006049871A (ja) * 2004-07-08 2006-02-16 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
US10199543B2 (en) 2006-05-19 2019-02-05 Bridgelux, Inc. LEDs with efficient electrode structures
USRE46058E1 (en) 2006-05-19 2016-07-05 Kabushiki Kaisha Toshiba Electrode structures for LEDs with increased active area
US7897992B2 (en) 2006-05-19 2011-03-01 Bridgelux, Inc. Low optical loss electrode structures for LEDs
US8026524B2 (en) 2006-05-19 2011-09-27 Bridgelux, Inc. LEDs with low optical loss electrode structures
US9099613B2 (en) 2006-05-19 2015-08-04 Bridgelux, Inc. LEDs with efficient electrode structures
US10741726B2 (en) 2006-05-19 2020-08-11 Bridgelux Inc. LEDs with efficient electrode structures
US8080879B2 (en) 2006-05-19 2011-12-20 Bridgelux, Inc. Electrode structures for LEDs with increased active area
US9356194B2 (en) 2006-05-19 2016-05-31 Bridgelux, Inc. LEDs with efficient electrode structures
US8114690B2 (en) 2006-05-19 2012-02-14 Bridgelux, Inc. Methods of low loss electrode structures for LEDs
US8115226B2 (en) 2006-05-19 2012-02-14 Bridgelux, Inc. Low optical loss electrode structures for LEDs
US8124433B2 (en) 2006-05-19 2012-02-28 Bridgelux, Inc. Low optical loss electrode structures for LEDs
US9627589B2 (en) 2006-05-19 2017-04-18 Bridgelux, Inc. LEDs with efficient electrode structures
US8030677B2 (en) 2006-07-31 2011-10-04 Panasonic Corporation Semiconductor light emitting element and method for manufacturing same
US8222670B2 (en) 2006-07-31 2012-07-17 Panasonic Corporation Semiconductor light emitting element and method for manufacturing same
JP2008060555A (ja) * 2006-07-31 2008-03-13 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
WO2008016019A1 (fr) * 2006-07-31 2008-02-07 Sanyo Electric Co., Ltd. Composant laser à semiconducteur et son procédé de fabrication
JP2010518625A (ja) * 2007-02-12 2010-05-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性{11−2n}バルク窒化ガリウム基板上で成長したへき開型ファセットの(Ga,Al,In)N端面放射型レーザダイオード
US8541869B2 (en) 2007-02-12 2013-09-24 The Regents Of The University Of California Cleaved facet (Ga,Al,In)N edge-emitting laser diodes grown on semipolar bulk gallium nitride substrates
JP2013211587A (ja) * 2007-02-12 2013-10-10 Regents Of The Univ Of California 半極性{11−2n}バルク窒化ガリウム基板上で成長したへき開型ファセットの(Ga,Al,In)N端面放射型レーザダイオード
US8198639B2 (en) * 2007-09-03 2012-06-12 Rohm Co., Ltd. Method of manufacturing light emitting device with a pair of ridge protection electrodes
JP2009071162A (ja) * 2007-09-14 2009-04-02 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2009105466A (ja) * 2009-02-16 2009-05-14 Sharp Corp 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
JP2010225756A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体装置の製造方法
JP2012028444A (ja) * 2010-07-21 2012-02-09 Mitsubishi Chemicals Corp 半導体素子およびその製造方法
KR101092638B1 (ko) 2010-11-10 2011-12-13 알티반도체 주식회사 세라믹 led 보드 및 이를 이용한 led의 제조 방법
JP2012174858A (ja) * 2011-02-21 2012-09-10 Sumitomo Electric Ind Ltd 半導体レーザ素子の保護膜作製方法
JP2013062372A (ja) * 2011-09-13 2013-04-04 Fukuoka Univ デバイスウェハ及びデバイスウェハの切断方法
JP2013093619A (ja) * 2013-02-05 2013-05-16 Sharp Corp 窒化物半導体ウェハ
JP2015226018A (ja) * 2014-05-29 2015-12-14 Tdk株式会社 電子デバイスの個片化方法
US10411159B2 (en) 2017-03-27 2019-09-10 PlayNitride Inc. Patterned substrate and light emitting diode wafer
TWI664747B (zh) * 2017-03-27 2019-07-01 英屬開曼群島商錼創科技股份有限公司 圖案化基板與發光二極體晶圓
WO2020019326A1 (zh) * 2018-07-27 2020-01-30 天津三安光电有限公司 一种半导体发光元件
JPWO2020066408A1 (ja) * 2018-09-26 2021-09-09 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
CN112740365A (zh) * 2018-09-26 2021-04-30 三星钻石工业股份有限公司 附金属膜衬底的分断方法
KR20210048530A (ko) * 2018-09-26 2021-05-03 미쓰보시 다이야몬도 고교 가부시키가이샤 메탈막 부착 기판의 분단 방법
WO2020066408A1 (ja) * 2018-09-26 2020-04-02 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
KR102557292B1 (ko) * 2018-09-26 2023-07-18 미쓰보시 다이야몬도 고교 가부시키가이샤 메탈막 부착 기판의 분단 방법
TWI820177B (zh) * 2018-09-26 2023-11-01 日商三星鑽石工業股份有限公司 附有金屬膜之基板的分割方法
CN112740365B (zh) * 2018-09-26 2024-01-09 三星钻石工业股份有限公司 附金属膜衬底的分断方法
JP7418013B2 (ja) 2018-09-26 2024-01-19 三星ダイヤモンド工業株式会社 メタル膜付き基板の分断方法
WO2021166821A1 (ja) * 2020-02-21 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 発光素子
JP7626749B2 (ja) 2020-02-21 2025-02-04 ソニーセミコンダクタソリューションズ株式会社 発光素子
JP2022102918A (ja) * 2020-12-25 2022-07-07 豊田合成株式会社 半導体装置および半導体装置の製造方法
JP7456376B2 (ja) 2020-12-25 2024-03-27 豊田合成株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2001176823A (ja) 窒化物半導体チップの製造方法
JP4493127B2 (ja) 窒化物半導体チップの製造方法
US7564064B2 (en) Semiconductor light emitting device, an integrated semiconductor light emitting apparatus, an image display apparatus, and an illuminating apparatus having a semiconductor layer with conical crystal portion
JP3856750B2 (ja) 半導体装置及びその製造方法
US8110423B2 (en) Method of manufacturing semiconductor light-emitting device
CN112204754B (zh) 从半导体衬底移除半导体层的方法
US20100187565A1 (en) Semiconductor light emitting element and wafer
TW200849670A (en) Process for producing compound semiconductor device and compound semiconductor device
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
JP3823775B2 (ja) 窒化物半導体基板の製造方法
KR20070109918A (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
CN114830296A (zh) 在外延横向过度生长区域的翼上制造用于垂直腔表面发射激光器的谐振腔和分布式布拉格反射器反射镜的方法
JP2002252185A (ja) 窒化物半導体チップの製造方法
US6881261B2 (en) Method for fabricating semiconductor device
JP2003347590A (ja) 半導体装置の製造方法
JP4901477B2 (ja) 窒化化合物半導体素子およびその製造方法
JP3862602B2 (ja) 半導体装置の製造方法
CN107305920B (zh) 基板晶片以及ⅲ族氮化物半导体元件的制造方法
JP4899266B2 (ja) 半導体素子の製造方法
JP2008034862A (ja) 窒化物半導体の成長方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP2009245967A (ja) ZnO系半導体装置の製造方法及びZnO系半導体装置
JP2005210066A (ja) 薄膜発光素子およびその製造方法
WO2005062392A1 (en) Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching
JP2008282942A (ja) 半導体素子及びその製造方法