JP2000347220A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2000347220A JP2000347220A JP2000120610A JP2000120610A JP2000347220A JP 2000347220 A JP2000347220 A JP 2000347220A JP 2000120610 A JP2000120610 A JP 2000120610A JP 2000120610 A JP2000120610 A JP 2000120610A JP 2000347220 A JP2000347220 A JP 2000347220A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- depositing
- metal film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 197
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 58
- 230000008569 process Effects 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 3
- 238000002161 passivation Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 23
- 239000010410 layer Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 19
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 206010047571 Visual impairment Diseases 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- CYTYCFOTNPOANT-UHFFFAOYSA-N Perchloroethylene Chemical compound ClC(Cl)=C(Cl)Cl CYTYCFOTNPOANT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 生産性を向上させ、高品位の画面を実現でき
るフランジフィールドスイッチングモードの液晶表示装
置の製造方法。 【解決手段】 基板上に透明金属膜を蒸着、エッチング
してカウンタ電極を形成する段階；カウンタ電極及び基
板上に絶縁膜を蒸着する段階；絶縁膜上に第１の不透明
金属膜を蒸着し、エッチングしてゲート線、共通電極線
及びパッドを形成する段階；ゲート絶縁膜、ａ-Ｓｉ膜
及びｎ+ａ- Ｓｉ膜を順次蒸着し、夫々のＳｉ膜をエッ
チングして薄膜トランジスタの活性領域を限定する段
階；透明金属膜を蒸着、透明金属膜をエッチングして櫛
歯形状の画素電極を形成する段階；パッドが露出するよ
うに、ゲート絶縁膜をエッチングする段階；第２不透明
金属膜を蒸着し、エッチングしてソース及びドレイン電
極とデータパッドを含んだデータ線とを形成する段階；
前記段階までの結果物の全面上に保護膜を形成し、パッ
ドが露出するように保護膜をエッチングする。
るフランジフィールドスイッチングモードの液晶表示装
置の製造方法。 【解決手段】 基板上に透明金属膜を蒸着、エッチング
してカウンタ電極を形成する段階；カウンタ電極及び基
板上に絶縁膜を蒸着する段階；絶縁膜上に第１の不透明
金属膜を蒸着し、エッチングしてゲート線、共通電極線
及びパッドを形成する段階；ゲート絶縁膜、ａ-Ｓｉ膜
及びｎ+ａ- Ｓｉ膜を順次蒸着し、夫々のＳｉ膜をエッ
チングして薄膜トランジスタの活性領域を限定する段
階；透明金属膜を蒸着、透明金属膜をエッチングして櫛
歯形状の画素電極を形成する段階；パッドが露出するよ
うに、ゲート絶縁膜をエッチングする段階；第２不透明
金属膜を蒸着し、エッチングしてソース及びドレイン電
極とデータパッドを含んだデータ線とを形成する段階；
前記段階までの結果物の全面上に保護膜を形成し、パッ
ドが露出するように保護膜をエッチングする。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法に関し、より詳しくは、高品位の画面を実現できる
フランジフィールドスイッチングモードの液晶表示装置
の製造方法に関する。
方法に関し、より詳しくは、高品位の画面を実現できる
フランジフィールドスイッチングモードの液晶表示装置
の製造方法に関する。
【０００２】
【従来の技術】周知のように、液晶表示装置( 以下、Ｌ
ＣＤという) は、その駆動方式としてＴＮ(twist nema
tic)及びＳＴＮ(super twist nematic)モードが主に
用いられてきた。ところが、前記ＴＮ及びＳＴＮモード
ＬＣＤは、視野角が狭いという短所がある。よって、前
記ＴＮ及びＳＴＮモードＬＣＤの狭い視野角を改善する
ために、ＩＰＳ(In-Plane Switching)モードＬＣＤが
提案された。このＩＰＳモードＬＣＤは、基板面に対し
てイン−プレイン(In-Plane)電界が生じるように、液晶
分子を駆動させる画素電極とカウンタ電極が同一基板上
に相互平行に配列された構造を持つ。
ＣＤという) は、その駆動方式としてＴＮ(twist nema
tic)及びＳＴＮ(super twist nematic)モードが主に
用いられてきた。ところが、前記ＴＮ及びＳＴＮモード
ＬＣＤは、視野角が狭いという短所がある。よって、前
記ＴＮ及びＳＴＮモードＬＣＤの狭い視野角を改善する
ために、ＩＰＳ(In-Plane Switching)モードＬＣＤが
提案された。このＩＰＳモードＬＣＤは、基板面に対し
てイン−プレイン(In-Plane)電界が生じるように、液晶
分子を駆動させる画素電極とカウンタ電極が同一基板上
に相互平行に配列された構造を持つ。
【０００３】しかし、前記ＩＰＳモードＬＣＤは、前記
ＴＮ及びＳＴＮモードＬＣＤより視野角は広いが、前記
画素電極及びカウンタ電極が不透明金属で形成されるこ
とから、開口率及び透過率の改善には限界がある。
ＴＮ及びＳＴＮモードＬＣＤより視野角は広いが、前記
画素電極及びカウンタ電極が不透明金属で形成されるこ
とから、開口率及び透過率の改善には限界がある。
【０００４】このような従来のＩＰＳモードＬＣＤの前
記限界を克服する為に、フランジフィールド(Fringe F
ield)でスイッチングする高開口率及び高透過率のＬＣ
Ｄ(以下、ＦＦＳモードＬＣＤと称する)が提案された。
記限界を克服する為に、フランジフィールド(Fringe F
ield)でスイッチングする高開口率及び高透過率のＬＣ
Ｄ(以下、ＦＦＳモードＬＣＤと称する)が提案された。
【０００５】前記ＦＦＳモードＬＣＤにおいては、画素
電極とカウンタ電極は、ＩＴＯの様な透明金属膜で形成
され、基板間の間隔より狭い間隔を持つように形成され
る。これにより、前記ＦＦＳモードＬＣＤの駆動時に、
フランジフィールドが前記カウンタ電極と画素電極の上
部に発生することにより前記電極の上部に存在する液晶
分子は全て駆動される。このため、前記ＦＦＳモードＬ
ＣＤは、前記ＩＰＳモードＬＣＤより向上した開口率及
び透過率を持つことになる。
電極とカウンタ電極は、ＩＴＯの様な透明金属膜で形成
され、基板間の間隔より狭い間隔を持つように形成され
る。これにより、前記ＦＦＳモードＬＣＤの駆動時に、
フランジフィールドが前記カウンタ電極と画素電極の上
部に発生することにより前記電極の上部に存在する液晶
分子は全て駆動される。このため、前記ＦＦＳモードＬ
ＣＤは、前記ＩＰＳモードＬＣＤより向上した開口率及
び透過率を持つことになる。
【０００６】従来技術によるＦＦＳモードＬＣＤの製造
方法を、図１乃至図３を参照して説明する。なお、図１
はＦＦＳモードＬＣＤの薄膜トランジスタ部を示した下
部基板の断面図であり、図２はＦＦＳモードＬＣＤの画
素部を示した下部基板の断面図であり、図３はＦＦＳモ
ードＬＣＤのパッド部を示した下部基板の断面図であ
る。
方法を、図１乃至図３を参照して説明する。なお、図１
はＦＦＳモードＬＣＤの薄膜トランジスタ部を示した下
部基板の断面図であり、図２はＦＦＳモードＬＣＤの画
素部を示した下部基板の断面図であり、図３はＦＦＳモ
ードＬＣＤのパッド部を示した下部基板の断面図であ
る。
【０００７】ガラス基板の様な透明性絶縁基板１が提供
される。ＩＴＯ膜の様な透明金属膜が前記基板１上に蒸
着され、その後、カウンタ電極２が第１のマスク工程に
て前記透明金属膜をパターニングして櫛歯形状(comb f
orm)、または板形状(plateform)を持つように形成され
る。
される。ＩＴＯ膜の様な透明金属膜が前記基板１上に蒸
着され、その後、カウンタ電極２が第１のマスク工程に
て前記透明金属膜をパターニングして櫛歯形状(comb f
orm)、または板形状(plateform)を持つように形成され
る。
【０００８】第１の不透明金属膜が前記基板１上に蒸着
され、その後、第２のマスク工程にて、前記第１の不透
明金属膜をパターニングしてゲート線３、共通電極線
（図示せず）及びパッド４が形成される。ゲート絶縁膜
５が、前記結果物上に形成される。
され、その後、第２のマスク工程にて、前記第１の不透
明金属膜をパターニングしてゲート線３、共通電極線
（図示せず）及びパッド４が形成される。ゲート絶縁膜
５が、前記結果物上に形成される。
【０００９】非ドープした非晶質シリコン( 以下、ａ-
Ｓｉ) 膜とＳｉＮ膜が前記ゲート絶縁膜５上に順次蒸着
され、第３のマスク工程にて、前記ＳｉＮ膜をパターニ
ングしてエッチストッパ６が形成される。ドープした非
晶質シリコン(以下、ｎ+ａ-Ｓｉ) 膜が前記エッチスト
ッパ６を覆うように前記ａ-Ｓｉ膜上に蒸着され、第４
のマスク工程にて、前記ｎ+ａ-Ｓｉ膜とａ-Ｓｉ膜をパ
ターニングして、オーミックコンタクト層８とチャンネ
ル層７が形成される。
Ｓｉ) 膜とＳｉＮ膜が前記ゲート絶縁膜５上に順次蒸着
され、第３のマスク工程にて、前記ＳｉＮ膜をパターニ
ングしてエッチストッパ６が形成される。ドープした非
晶質シリコン(以下、ｎ+ａ-Ｓｉ) 膜が前記エッチスト
ッパ６を覆うように前記ａ-Ｓｉ膜上に蒸着され、第４
のマスク工程にて、前記ｎ+ａ-Ｓｉ膜とａ-Ｓｉ膜をパ
ターニングして、オーミックコンタクト層８とチャンネ
ル層７が形成される。
【００１０】ＩＴＯ膜の様な透明金属膜が前記結果物上
に蒸着され、その後、第５のマスク工程にて前記透明金
属膜をパターニングし、画素電極９が櫛歯形状を持つよ
うに形成される。ここで、前記カウンタ電極が櫛歯形状
に形成された場合、前記画素電極９は、前記カウンタ電
極２間に配置されることが望ましい。前記パッド４が第
６のマスク工程にて、その上部のゲート絶縁膜部分のエ
ッチングにて露出される。
に蒸着され、その後、第５のマスク工程にて前記透明金
属膜をパターニングし、画素電極９が櫛歯形状を持つよ
うに形成される。ここで、前記カウンタ電極が櫛歯形状
に形成された場合、前記画素電極９は、前記カウンタ電
極２間に配置されることが望ましい。前記パッド４が第
６のマスク工程にて、その上部のゲート絶縁膜部分のエ
ッチングにて露出される。
【００１１】第２の不透明金属膜が前記結果物上に蒸着
され、その後、第７のマスク工程にて前記第２の不透明
金属膜をパターニングして、ソース及びドレイン電極１
０ａ、１０ｂとデータ線１０とが形成される。前記デー
タ線１０は、前記開口したパッド４とコンタクトされ
る。ＳｉＮ膜材質の保護膜２０が前記段階までの結果物
の全面上に蒸着され、その後、前記パッド４とコンタク
トされたデータ線部分が露出するように、第８のマスク
工程にてパターニングされる。
され、その後、第７のマスク工程にて前記第２の不透明
金属膜をパターニングして、ソース及びドレイン電極１
０ａ、１０ｂとデータ線１０とが形成される。前記デー
タ線１０は、前記開口したパッド４とコンタクトされ
る。ＳｉＮ膜材質の保護膜２０が前記段階までの結果物
の全面上に蒸着され、その後、前記パッド４とコンタク
トされたデータ線部分が露出するように、第８のマスク
工程にてパターニングされる。
【００１２】一方、図示しないが、ＦＦＳモードＬＣＤ
の下部基板は、下部配向膜が前記段階までの結果物上に
蒸着されることにより完成される。その後、ＦＦＳモー
ドＬＣＤは、前記下部基板と上部配向膜の形成された上
部基板とが液晶層により合着されることにより完成され
る。
の下部基板は、下部配向膜が前記段階までの結果物上に
蒸着されることにより完成される。その後、ＦＦＳモー
ドＬＣＤは、前記下部基板と上部配向膜の形成された上
部基板とが液晶層により合着されることにより完成され
る。
【００１３】しかし、前記ＦＦＳモードＬＣＤの製造方
法は、前述したように、８回のマスク工程が要求される
ため、製造時間及び費用の増加によって生産性が低いと
いう問題点がある。すなわち、前記マスク工程は、フォ
トリソグラフィー工程であって、それ自体にレジスト塗
布、露光、現象、エッチング及びレジスト除去工程を含
む。ところが、前記マスク工程は１回の工程に時間がか
かり、８回のマスク工程を行うには多くの時間及び費用
が必要となることから、このような８回のマスク工程が
必要な従来のＦＦＳモードＬＣＤの製造方法は生産効率
の面で問題が多い。
法は、前述したように、８回のマスク工程が要求される
ため、製造時間及び費用の増加によって生産性が低いと
いう問題点がある。すなわち、前記マスク工程は、フォ
トリソグラフィー工程であって、それ自体にレジスト塗
布、露光、現象、エッチング及びレジスト除去工程を含
む。ところが、前記マスク工程は１回の工程に時間がか
かり、８回のマスク工程を行うには多くの時間及び費用
が必要となることから、このような８回のマスク工程が
必要な従来のＦＦＳモードＬＣＤの製造方法は生産効率
の面で問題が多い。
【００１４】これにより、前記生産性の問題点を解決す
るために、最近においては６回のマスク工程を用いたＦ
ＦＳモードＬＣＤの製造方法が提案されている。
るために、最近においては６回のマスク工程を用いたＦ
ＦＳモードＬＣＤの製造方法が提案されている。
【００１５】図４は６回のマスク工程にて製造された従
来における他のＦＦＳモードＬＣＤの画素部を示した断
面図である。以下にその製造方法を説明する。
来における他のＦＦＳモードＬＣＤの画素部を示した断
面図である。以下にその製造方法を説明する。
【００１６】第１の透明性絶縁基板４０が提供される。
ＩＴＯ膜の様な透明金属膜が前記基板４０上に蒸着さ
れ、その後、第１のマスク工程にて前記透明金属膜をパ
ターニングしてカウンタ電極４１が形成される。第１の
不透明金属膜が前記結果物上に蒸着され、その後、第２
のマスク工程にて前記第１の不透明金属膜をパターニン
グしてゲート線（図示せず）、共通電極線（図示せず）
及びパッド（図示せず）が形成される。ゲート絶縁膜４
２が前記結果物上に形成される。
ＩＴＯ膜の様な透明金属膜が前記基板４０上に蒸着さ
れ、その後、第１のマスク工程にて前記透明金属膜をパ
ターニングしてカウンタ電極４１が形成される。第１の
不透明金属膜が前記結果物上に蒸着され、その後、第２
のマスク工程にて前記第１の不透明金属膜をパターニン
グしてゲート線（図示せず）、共通電極線（図示せず）
及びパッド（図示せず）が形成される。ゲート絶縁膜４
２が前記結果物上に形成される。
【００１７】ａ- Ｓｉ膜及びｎ+ ａ- Ｓｉ膜が前記ゲー
ト絶縁膜４２上に順次蒸着され、第３のマスク工程にて
前記ｎ+ａ-Ｓｉ膜及びａ-Ｓｉ膜をパターニングして薄
膜トランジスタの活性領域が限定される。第２の不透明
金属膜を前記結果物上に蒸着し、第４のマスク工程にて
前記第２の不透明金属膜をパターニングしてソース及び
ドレイン電極（図示せず）とデータ線（図示せず）とが
形成される。
ト絶縁膜４２上に順次蒸着され、第３のマスク工程にて
前記ｎ+ａ-Ｓｉ膜及びａ-Ｓｉ膜をパターニングして薄
膜トランジスタの活性領域が限定される。第２の不透明
金属膜を前記結果物上に蒸着し、第４のマスク工程にて
前記第２の不透明金属膜をパターニングしてソース及び
ドレイン電極（図示せず）とデータ線（図示せず）とが
形成される。
【００１８】保護膜４３が前記段階までの結果物の全面
上に蒸着され、前記保護膜４３はパッド及びドレイン電
極の一部が露出するように、第５のマスク工程にてエッ
チングされる。ＩＴＯ膜の様な透明金属膜が前記露出し
たパッド及びドレイン電極とコンタクトされるように、
前記保護膜４３上に蒸着され、第６のマスク工程にて前
記ＩＴＯ膜をパターニングして画素電極１０４が形成さ
れる。
上に蒸着され、前記保護膜４３はパッド及びドレイン電
極の一部が露出するように、第５のマスク工程にてエッ
チングされる。ＩＴＯ膜の様な透明金属膜が前記露出し
たパッド及びドレイン電極とコンタクトされるように、
前記保護膜４３上に蒸着され、第６のマスク工程にて前
記ＩＴＯ膜をパターニングして画素電極１０４が形成さ
れる。
【００１９】図４において、符号４５は下部配向膜、５
０は上部透明性絶縁基板、５５は上部配向膜、６０は基
板間に配置される液晶層、Ｅ１及びＥ２はカウンタ電極
４１と画素電極４４との間に形成される電界である。
０は上部透明性絶縁基板、５５は上部配向膜、６０は基
板間に配置される液晶層、Ｅ１及びＥ２はカウンタ電極
４１と画素電極４４との間に形成される電界である。
【００２０】図５は図４に示した電界Ｅ１、Ｅ２形成領
域における寄生抵抗及び寄生キャパシタンスを示す等価
回路図である。図５を参照して、第１電界Ｅ１形成領域
における寄生抵抗及び寄生キャパシタンス(以下、寄生
インピーダンスと称する)は、下部配向膜４５による寄
生インピーダンスＲ４５、Ｃ４５、液晶層６０による寄
生インピーダンスＲ６０、Ｃ６０、下部配向膜４５によ
る寄生インピーダンスＲ４５、Ｃ４５、保護膜４３によ
る寄生インピーダンスＲ４３、Ｃ４３及びゲート絶縁膜
４２による寄生インピーダンスＲ４２、Ｃ４２を含み、
これらは直列連結されている。
域における寄生抵抗及び寄生キャパシタンスを示す等価
回路図である。図５を参照して、第１電界Ｅ１形成領域
における寄生抵抗及び寄生キャパシタンス(以下、寄生
インピーダンスと称する)は、下部配向膜４５による寄
生インピーダンスＲ４５、Ｃ４５、液晶層６０による寄
生インピーダンスＲ６０、Ｃ６０、下部配向膜４５によ
る寄生インピーダンスＲ４５、Ｃ４５、保護膜４３によ
る寄生インピーダンスＲ４３、Ｃ４３及びゲート絶縁膜
４２による寄生インピーダンスＲ４２、Ｃ４２を含み、
これらは直列連結されている。
【００２１】第２電界Ｅ２形成領域における寄生インピ
ーダンスは、保護膜４３による寄生インピーダンスＲ４
３、Ｃ４３及びゲート絶縁膜４２による寄生インピーダ
ンスＲ４２、Ｃ４２を含み、これらは直列連結されてい
る。
ーダンスは、保護膜４３による寄生インピーダンスＲ４
３、Ｃ４３及びゲート絶縁膜４２による寄生インピーダ
ンスＲ４２、Ｃ４２を含み、これらは直列連結されてい
る。
【００２２】前述した様な６回のマスク工程を用いた従
来の他のＦＦＳモードＬＣＤの製造方法は、８回のマス
ク工程を用いた方法と比較して、マスク工程数を２回低
減できるため、製造時間及び費用の面において有利であ
る。
来の他のＦＦＳモードＬＣＤの製造方法は、８回のマス
ク工程を用いた方法と比較して、マスク工程数を２回低
減できるため、製造時間及び費用の面において有利であ
る。
【００２３】
【発明が解決しようとする課題】しかしながら、前記６
回のマスク工程にて製造したＦＦＳモードＬＣＤは、画
素電極が保護膜上に配置されることから、８回のマスク
工程にて製造したＦＦＳモードＬＣＤと比較して、第１
電界Ｅ１形成領域に存在する膜の数を低減できるため
に、ＲＣ時定数(time constant)はむしろ増加すること
になる。その結果、残留ＤＣが放電し難く、これにより
発生する残像により、画面品位が低下するという問題点
がある。
回のマスク工程にて製造したＦＦＳモードＬＣＤは、画
素電極が保護膜上に配置されることから、８回のマスク
工程にて製造したＦＦＳモードＬＣＤと比較して、第１
電界Ｅ１形成領域に存在する膜の数を低減できるため
に、ＲＣ時定数(time constant)はむしろ増加すること
になる。その結果、残留ＤＣが放電し難く、これにより
発生する残像により、画面品位が低下するという問題点
がある。
【００２４】すなわち、ＲＣ時定数の値は下記の式１に
示すように、抵抗ＲとキャパシタンスＣの積により計算
され、直列連結したキャパシタンス等に対する全体容量
Ｃeqは下記の式２のように計算される。 Time Constant =Ｒ・Ｃ -------------------------式１ Ｃeq =１/(１/ Ｃ１ +１/ Ｃ2 +１/ Ｃ3 ……) -------式２ なお、前記式２から、キャパシタンスの合計は直列連結
されるキャパシタンスの数が多いほど減少することが分
かる。よって、第１電界Ｅ１形成領域に存在する膜の数
の減少は、ＲＣ時定数を増加させるため、６回のマスク
工程を用いる方法は、８回のマスク工程を用いる方法に
比べて、相対的に大きいＲＣ時定数を持つことになり、
さらには相対的に画面品位が不良になる。
示すように、抵抗ＲとキャパシタンスＣの積により計算
され、直列連結したキャパシタンス等に対する全体容量
Ｃeqは下記の式２のように計算される。 Time Constant =Ｒ・Ｃ -------------------------式１ Ｃeq =１/(１/ Ｃ１ +１/ Ｃ2 +１/ Ｃ3 ……) -------式２ なお、前記式２から、キャパシタンスの合計は直列連結
されるキャパシタンスの数が多いほど減少することが分
かる。よって、第１電界Ｅ１形成領域に存在する膜の数
の減少は、ＲＣ時定数を増加させるため、６回のマスク
工程を用いる方法は、８回のマスク工程を用いる方法に
比べて、相対的に大きいＲＣ時定数を持つことになり、
さらには相対的に画面品位が不良になる。
【００２５】本発明の目的は、生産性を向上させるとと
もに、高品位の画面が実現できるＦＦＳモードＬＣＤの
製造方法を提供することにある。
もに、高品位の画面が実現できるＦＦＳモードＬＣＤの
製造方法を提供することにある。
【００２６】
【課題を解決するための手段】前記目的を達成するため
に本発明のＦＦＳモードＬＣＤの製造方法は、透明性絶
縁基板上に透明金属膜を蒸着し、第１のマスク工程で前
記透明金属膜をエッチングしてカウンタ電極を形成する
段階；前記カウンタ電極及び基板上に絶縁膜を蒸着する
段階；前記絶縁膜上に第１の不透明金属膜を蒸着し、第
２のマスク工程で前記第１の不透明金属膜をエッチング
してゲート線、共通電極線及びパッドを形成する段階；
前記結果物上にゲート絶縁膜、ａ-Ｓｉ膜及びｎ+ａ-Ｓ
ｉ膜を順次蒸着し、第３のマスク工程で前記ｎ+ａ- Ｓ
ｉ膜及びａ-Ｓｉ膜をエッチングして薄膜トランジスタ
の活性領域を限定する段階；前記結果物上に透明金属膜
を蒸着し、第４のマスク工程で前記透明金属膜をエッチ
ングして櫛歯形状の画素電極を形成する段階；前記パッ
ドが露出するように、第５のマスク工程で前記ゲート絶
縁膜をエッチングする段階；前記結果物上に第２不透明
金属膜を蒸着し、第６のマスク工程で前記第２の不透明
金属膜をエッチングしてソース及びドレイン電極とデー
タパッドを含んだデータ線とを形成する段階；及び前記
段階までの結果物の全面上に保護膜を形成し、前記パッ
ドが露出するように、第７のマスク工程で前記保護膜を
エッチングする段階を含む。
に本発明のＦＦＳモードＬＣＤの製造方法は、透明性絶
縁基板上に透明金属膜を蒸着し、第１のマスク工程で前
記透明金属膜をエッチングしてカウンタ電極を形成する
段階；前記カウンタ電極及び基板上に絶縁膜を蒸着する
段階；前記絶縁膜上に第１の不透明金属膜を蒸着し、第
２のマスク工程で前記第１の不透明金属膜をエッチング
してゲート線、共通電極線及びパッドを形成する段階；
前記結果物上にゲート絶縁膜、ａ-Ｓｉ膜及びｎ+ａ-Ｓ
ｉ膜を順次蒸着し、第３のマスク工程で前記ｎ+ａ- Ｓ
ｉ膜及びａ-Ｓｉ膜をエッチングして薄膜トランジスタ
の活性領域を限定する段階；前記結果物上に透明金属膜
を蒸着し、第４のマスク工程で前記透明金属膜をエッチ
ングして櫛歯形状の画素電極を形成する段階；前記パッ
ドが露出するように、第５のマスク工程で前記ゲート絶
縁膜をエッチングする段階；前記結果物上に第２不透明
金属膜を蒸着し、第６のマスク工程で前記第２の不透明
金属膜をエッチングしてソース及びドレイン電極とデー
タパッドを含んだデータ線とを形成する段階；及び前記
段階までの結果物の全面上に保護膜を形成し、前記パッ
ドが露出するように、第７のマスク工程で前記保護膜を
エッチングする段階を含む。
【００２７】
【発明の実施の形態】以下、添付図面に基づき、本発明
の好適実施例を詳細に説明する。図６乃至図８は本発明
の実施例によるＦＦＳモードＬＣＤの製造方法を説明す
るための断面図である。なお、図６は薄膜トランジスタ
部を示す下部基板の断面図で、図７は画素部を示す下部
基板の断面図で、図８はパッド部を示す下部基板の断面
図である。
の好適実施例を詳細に説明する。図６乃至図８は本発明
の実施例によるＦＦＳモードＬＣＤの製造方法を説明す
るための断面図である。なお、図６は薄膜トランジスタ
部を示す下部基板の断面図で、図７は画素部を示す下部
基板の断面図で、図８はパッド部を示す下部基板の断面
図である。
【００２８】ガラス基板の様な透明性絶縁基板１００が
提供される。透明金属膜、例えばＩＴＯ膜が、Ａｒガ
ス、Ｏ2ガス及びＩＴＯターゲットを用いたスパッタリ
ング方式にて前記基板１００上に蒸着され、第１のマス
ク工程にて前記ＩＴＯ膜をエッチングしてカウンタ電極
１０１が櫛歯形状または板形状、望ましくは板形状を持
つように形成される。ここで、前記ＩＴＯ膜に対するエ
ッチングは、ＨＣｌ、ＨＮＯ3及びＨ2Ｏのケミカルを用
いたウェット方式にて行うことが望ましい。ＳｉＯ2の
絶縁膜１０２が、ＳｉＨ4ガス、Ｏ2ガス及びＮ2ガスを
用いたＡＰＣＶＤ方式にて前記カウンタ電極１０１を覆
うように前記基板１００上に蒸着される。
提供される。透明金属膜、例えばＩＴＯ膜が、Ａｒガ
ス、Ｏ2ガス及びＩＴＯターゲットを用いたスパッタリ
ング方式にて前記基板１００上に蒸着され、第１のマス
ク工程にて前記ＩＴＯ膜をエッチングしてカウンタ電極
１０１が櫛歯形状または板形状、望ましくは板形状を持
つように形成される。ここで、前記ＩＴＯ膜に対するエ
ッチングは、ＨＣｌ、ＨＮＯ3及びＨ2Ｏのケミカルを用
いたウェット方式にて行うことが望ましい。ＳｉＯ2の
絶縁膜１０２が、ＳｉＨ4ガス、Ｏ2ガス及びＮ2ガスを
用いたＡＰＣＶＤ方式にて前記カウンタ電極１０１を覆
うように前記基板１００上に蒸着される。
【００２９】第１の不透明金属膜が前記絶縁膜１０２上
に蒸着され、その後、第２のマスク工程にて前記第１の
不透明金属膜をエッチングしてゲート線１０３、共通電
極線(図示せず）及びパッド１０４が形成される。ここ
で、前記第１の不透明金属膜は、ＫｒまたはＡｒガスと
ＭｏＷターゲットを用いたスパッタリング方式にて形成
されたＭｏＷ膜、ＫｒまたはＡｒガスとＡｌ-Ｎｄター
ゲットを用したスパッタリング方式にて形成されたＡｌ
-Ｎｄ合金膜、或いはＫｒまたはＡｒガスとＭｏターゲ
ット及びＡｌターゲットを用いたスパッタリング方式に
て形成されたＭｏ/Ａｌの積層膜の中から選択される何
れかである。また、前記第１の不透明金属膜が、ＭｏＷ
膜の場合、前記ＭｏＷ膜に対するエッチングはＳＦ6ガ
スやＣＦ4及びＯ2ガスを用いたドライエッチングにて行
い、Ａｌ-Ｎｄ合金膜またはＭｏ/Ａｌ積層膜の場合、前
記膜に対するエッチングはＨ3ＰＯ4、ＣＨ3ＣＯＯＨ、
ＨＮＯ3 及びＨ2Ｏからなるエッチャントを用いたウェ
ットエッチングにて行うことが望ましい。
に蒸着され、その後、第２のマスク工程にて前記第１の
不透明金属膜をエッチングしてゲート線１０３、共通電
極線(図示せず）及びパッド１０４が形成される。ここ
で、前記第１の不透明金属膜は、ＫｒまたはＡｒガスと
ＭｏＷターゲットを用いたスパッタリング方式にて形成
されたＭｏＷ膜、ＫｒまたはＡｒガスとＡｌ-Ｎｄター
ゲットを用したスパッタリング方式にて形成されたＡｌ
-Ｎｄ合金膜、或いはＫｒまたはＡｒガスとＭｏターゲ
ット及びＡｌターゲットを用いたスパッタリング方式に
て形成されたＭｏ/Ａｌの積層膜の中から選択される何
れかである。また、前記第１の不透明金属膜が、ＭｏＷ
膜の場合、前記ＭｏＷ膜に対するエッチングはＳＦ6ガ
スやＣＦ4及びＯ2ガスを用いたドライエッチングにて行
い、Ａｌ-Ｎｄ合金膜またはＭｏ/Ａｌ積層膜の場合、前
記膜に対するエッチングはＨ3ＰＯ4、ＣＨ3ＣＯＯＨ、
ＨＮＯ3 及びＨ2Ｏからなるエッチャントを用いたウェ
ットエッチングにて行うことが望ましい。
【００３０】ＳｉＯＮ膜１０５、ＳｉＮ膜１０６、ａ-
Ｓｉ膜１０７及びｎ+ａ-Ｓｉ膜１０８が前記結果物上に
ＰＥＣＶＤ方式にて順次蒸着され、第３のマスク工程に
て前記ｎ+ａ-Ｓｉ膜１０８、ａ-Ｓｉ膜１０７及びＳｉ
Ｎ膜１０６をエッチングして薄膜トランジスタの活性領
域が限定される。ここで、前記積層膜に対するエッチン
グは、ＳＦ6、Ｈｅ、ＨＣｌガスを用いたドライエッチ
ングにて行うことが望ましい。前記ＳｉＯＮ膜１０５は
ゲート絶縁膜として機能する。
Ｓｉ膜１０７及びｎ+ａ-Ｓｉ膜１０８が前記結果物上に
ＰＥＣＶＤ方式にて順次蒸着され、第３のマスク工程に
て前記ｎ+ａ-Ｓｉ膜１０８、ａ-Ｓｉ膜１０７及びＳｉ
Ｎ膜１０６をエッチングして薄膜トランジスタの活性領
域が限定される。ここで、前記積層膜に対するエッチン
グは、ＳＦ6、Ｈｅ、ＨＣｌガスを用いたドライエッチ
ングにて行うことが望ましい。前記ＳｉＯＮ膜１０５は
ゲート絶縁膜として機能する。
【００３１】透明金属膜、例えばＩＴＯ膜が前記結果物
上にスパッタリング方式にて蒸着され、第４のマスク工
程にて前記ＩＴＯ膜をエッチングして櫛歯形状を持つ画
素電極１０９が形成される。ここで、前記画素電極１０
９は絶縁膜１０２及びゲート絶縁膜１０５を挟んでカウ
ンタ電極１０１とオーバーラップするように形成され
る。
上にスパッタリング方式にて蒸着され、第４のマスク工
程にて前記ＩＴＯ膜をエッチングして櫛歯形状を持つ画
素電極１０９が形成される。ここで、前記画素電極１０
９は絶縁膜１０２及びゲート絶縁膜１０５を挟んでカウ
ンタ電極１０１とオーバーラップするように形成され
る。
【００３２】第５のマスク工程にてパッド１０４の上部
に形成されたゲート絶縁膜１０５部分をエッチングする
ことで前記パッド１０４が露出する。ここで、前記ゲー
ト絶縁膜１０５に対するエッチングは、ＨＦとＮＨ4Ｆ
からなるＢＯＥ溶液を用いたウェットエッチングにて行
うことが望ましい。
に形成されたゲート絶縁膜１０５部分をエッチングする
ことで前記パッド１０４が露出する。ここで、前記ゲー
ト絶縁膜１０５に対するエッチングは、ＨＦとＮＨ4Ｆ
からなるＢＯＥ溶液を用いたウェットエッチングにて行
うことが望ましい。
【００３３】第２の不透明金属膜が前記段階までの結果
物上にスパッタリング方式にて蒸着され、その後、第６
のマスク工程にて前記第２の不透明金属膜をエッチング
してソース及びドレイン電極１１０ａ、１１０ｂとデー
タパッドを含んだデータ線１１０が形成される。ここ
で、前記第２の不透明金属膜は、ＫｒガスまたはＡｒガ
スとＭｏＷターゲットを用いたスパッタリング方式にて
形成されたＭｏＷ膜、或いはＫｒガスまたはＡｒガスと
Ｍｏターゲット及びＡｌターゲットを用いたスパッタリ
ング方式にて形成されたＭｏ/Ａｌ/Ｍｏ/の積層膜であ
る。また、前記第２の不透明金属膜が、ＭｏＷ膜の場
合、前記ＭｏＷ膜に対するエッチングは、ＳＦ6ガスま
たはＣＦ4及びＯ2ガスを用いたドライエッチングにて行
い、Ｍｏ/Ａｌ/Ｍｏの積層膜の場合、前記膜に対するエ
ッチングはＨ3ＰＯ4、ＣＨ3ＣＯＯＨ、ＨＮＯ3 及びＨ2
Ｏからなるエッチャントを用いたウェットエッチングに
て行うことが望ましい。
物上にスパッタリング方式にて蒸着され、その後、第６
のマスク工程にて前記第２の不透明金属膜をエッチング
してソース及びドレイン電極１１０ａ、１１０ｂとデー
タパッドを含んだデータ線１１０が形成される。ここ
で、前記第２の不透明金属膜は、ＫｒガスまたはＡｒガ
スとＭｏＷターゲットを用いたスパッタリング方式にて
形成されたＭｏＷ膜、或いはＫｒガスまたはＡｒガスと
Ｍｏターゲット及びＡｌターゲットを用いたスパッタリ
ング方式にて形成されたＭｏ/Ａｌ/Ｍｏ/の積層膜であ
る。また、前記第２の不透明金属膜が、ＭｏＷ膜の場
合、前記ＭｏＷ膜に対するエッチングは、ＳＦ6ガスま
たはＣＦ4及びＯ2ガスを用いたドライエッチングにて行
い、Ｍｏ/Ａｌ/Ｍｏの積層膜の場合、前記膜に対するエ
ッチングはＨ3ＰＯ4、ＣＨ3ＣＯＯＨ、ＨＮＯ3 及びＨ2
Ｏからなるエッチャントを用いたウェットエッチングに
て行うことが望ましい。
【００３４】ＳｉＮX の保護膜１１１が前記段階までの
結果物の全面上にＳｉＨ4、ＮＨ3、Ｈ2等のガスを用い
たＰＥＣＶＤ方式にて蒸着される。このとき、前記保護
膜１１１の材質及び厚さは下記の式３を満たすべきであ
る。 ( ε/ ｄ) 保護膜≧ (ε/ ｄ) ゲート絶縁膜 --------- ( 式３) ( ε: 誘電体の誘電常数、ｄ：厚さ) 前記式３から、前記保護膜１１１は、厚さに対する誘電
常数の比が前記ゲート絶縁膜１０５よりも大であること
が望ましい。例えば、前記ゲート絶縁膜の誘電常数が約
４.７、厚さが３,０００Åの場合、前記保護膜１１１
は、誘電常数が６.７程度の物質を採択して、約５,００
０乃至１０,０００Å厚さで形成することが望ましい。
結果物の全面上にＳｉＨ4、ＮＨ3、Ｈ2等のガスを用い
たＰＥＣＶＤ方式にて蒸着される。このとき、前記保護
膜１１１の材質及び厚さは下記の式３を満たすべきであ
る。 ( ε/ ｄ) 保護膜≧ (ε/ ｄ) ゲート絶縁膜 --------- ( 式３) ( ε: 誘電体の誘電常数、ｄ：厚さ) 前記式３から、前記保護膜１１１は、厚さに対する誘電
常数の比が前記ゲート絶縁膜１０５よりも大であること
が望ましい。例えば、前記ゲート絶縁膜の誘電常数が約
４.７、厚さが３,０００Åの場合、前記保護膜１１１
は、誘電常数が６.７程度の物質を採択して、約５,００
０乃至１０,０００Å厚さで形成することが望ましい。
【００３５】続いて、第７のマスク工程にて前記パッド
１０４上の保護膜１１１部分をエッチングすることによ
り前記データ線１１０のパッド部分が露出する。ここ
で、前記保護膜１１１に対するエッチングは、ＳＦ6ガ
スまたはＯ2ガスを用いたドライエッチング方式にて行
う。
１０４上の保護膜１１１部分をエッチングすることによ
り前記データ線１１０のパッド部分が露出する。ここ
で、前記保護膜１１１に対するエッチングは、ＳＦ6ガ
スまたはＯ2ガスを用いたドライエッチング方式にて行
う。
【００３６】以後、図示しないが、下部配向膜が前記段
階までの結果物上に形成されることにより、本発明によ
るＦＦＳモードＬＣＤの下部基板が完成する。また、本
発明によるＦＦＳモードＬＣＤは、前記下部基板と上部
配向膜の形成された上部基板とが液晶層により合着され
ることにより完成する。
階までの結果物上に形成されることにより、本発明によ
るＦＦＳモードＬＣＤの下部基板が完成する。また、本
発明によるＦＦＳモードＬＣＤは、前記下部基板と上部
配向膜の形成された上部基板とが液晶層により合着され
ることにより完成する。
【００３７】本発明によるＦＦＳモードＬＣＤは、保護
膜１１１が画素電極１０９上に形成され、かつ厚く形成
されるに従い、従来に比べてＲＣ時定数が減少できる。
その結果、残留ＤＣを容易に放電でき、残像の発生を防
止できる。
膜１１１が画素電極１０９上に形成され、かつ厚く形成
されるに従い、従来に比べてＲＣ時定数が減少できる。
その結果、残留ＤＣを容易に放電でき、残像の発生を防
止できる。
【００３８】詳しくは、本発明によるＦＦＳモードＬＣ
Ｄの利点を、図９及び図１０を参照して説明する。な
お、図９は、本発明によるＦＦＳモードＬＣＤを示す断
面図であり、図１０は電界形成領域における寄生抵抗及
び寄生キャパシタンスの等価回路図である。
Ｄの利点を、図９及び図１０を参照して説明する。な
お、図９は、本発明によるＦＦＳモードＬＣＤを示す断
面図であり、図１０は電界形成領域における寄生抵抗及
び寄生キャパシタンスの等価回路図である。
【００３９】図９を参照して、カウンタ電極１０１及び
画素電極１０９に所定電圧が印加されることにより、電
界Ｅ１、Ｅ２が、前記カウンタ電極１０１と画素電極１
０９との間に形成される。このとき、第１電界Ｅ１は保
護膜１０９、下部配向膜１１２、液晶層１２０、下部配
向膜１１２、保護膜１０９、ゲート絶縁膜１０２、１０
５に渡り楕円形態で形成され、第２電界Ｅ２は垂直形態
で形成される。また、抵抗Ｒ及びキャパシタンスＣから
なる寄生インピーダンスが前記電界Ｅ１、Ｅ２形成領域
で発生する。未説明の符号１３０は上部透明性絶縁基
板、１３１は上部配向膜である。
画素電極１０９に所定電圧が印加されることにより、電
界Ｅ１、Ｅ２が、前記カウンタ電極１０１と画素電極１
０９との間に形成される。このとき、第１電界Ｅ１は保
護膜１０９、下部配向膜１１２、液晶層１２０、下部配
向膜１１２、保護膜１０９、ゲート絶縁膜１０２、１０
５に渡り楕円形態で形成され、第２電界Ｅ２は垂直形態
で形成される。また、抵抗Ｒ及びキャパシタンスＣから
なる寄生インピーダンスが前記電界Ｅ１、Ｅ２形成領域
で発生する。未説明の符号１３０は上部透明性絶縁基
板、１３１は上部配向膜である。
【００４０】図１０に示す様に、第１電界Ｅ１形成領域
で発生する寄生インピーダンスは、保護膜１０９による
インピーダンスＲ１０９、Ｃ１０９、下部配向膜１１２
によるインピーダンスＲ１１２、Ｃ１１２、液晶層１２
０によるインピーダンスＲ１２０、Ｃ１２０、下部配向
膜１１２によるインピーダンスＲ１１２、Ｃ１１２、保
護膜１０９によるインピーダンスＲ１０９、Ｃ１０９及
び絶縁膜１０２、１０５によるインピーダンスＲ１０２
/１０５、Ｃ１０２/１０５を含む。そして、前記第２電
界Ｅ２形成領域で発生する寄生インピーダンスは、絶縁
膜１０２、１０５によるインピーダンスＲ１０２/１０
５、Ｃ１０２/１０５を含む。また、各電界形成領域に
おける寄生インピーダンスは相互直列連結されている。
で発生する寄生インピーダンスは、保護膜１０９による
インピーダンスＲ１０９、Ｃ１０９、下部配向膜１１２
によるインピーダンスＲ１１２、Ｃ１１２、液晶層１２
０によるインピーダンスＲ１２０、Ｃ１２０、下部配向
膜１１２によるインピーダンスＲ１１２、Ｃ１１２、保
護膜１０９によるインピーダンスＲ１０９、Ｃ１０９及
び絶縁膜１０２、１０５によるインピーダンスＲ１０２
/１０５、Ｃ１０２/１０５を含む。そして、前記第２電
界Ｅ２形成領域で発生する寄生インピーダンスは、絶縁
膜１０２、１０５によるインピーダンスＲ１０２/１０
５、Ｃ１０２/１０５を含む。また、各電界形成領域に
おける寄生インピーダンスは相互直列連結されている。
【００４１】ところが、図６と図１０を比較すれば、本
発明による第１電界Ｅ１形成領域における全体インピー
ダンスは、従来の第１電界形成領域における全体インピ
ーダンスと比較して、保護膜１０９による寄生インピー
ダンスが追加された。かつ、前記式２より、キャパシタ
ンスの等価容量Ｃeqは、キャパシタンスＣの数が多いほ
ど減少する。結果的に、ＲＣ時定数は減少するため、残
留ＤＣ成分を容易に放電させることができる。
発明による第１電界Ｅ１形成領域における全体インピー
ダンスは、従来の第１電界形成領域における全体インピ
ーダンスと比較して、保護膜１０９による寄生インピー
ダンスが追加された。かつ、前記式２より、キャパシタ
ンスの等価容量Ｃeqは、キャパシタンスＣの数が多いほ
ど減少する。結果的に、ＲＣ時定数は減少するため、残
留ＤＣ成分を容易に放電させることができる。
【００４２】なお、本発明は、本実施例に限られるもの
ではない。本発明の趣旨から逸脱しない範囲内で多様に
変更実施することが可能である。
ではない。本発明の趣旨から逸脱しない範囲内で多様に
変更実施することが可能である。
【００４３】
【発明の効果】以上説明のように、７回のマスク工程を
用いる本発明によるＦＦＳモードＬＣＤの製造方法は、
８回のマスク工程を用いる従来の方法より１回のマスク
工程を減少させることができるため、生産性が向上す
る。
用いる本発明によるＦＦＳモードＬＣＤの製造方法は、
８回のマスク工程を用いる従来の方法より１回のマスク
工程を減少させることができるため、生産性が向上す
る。
【００４４】また、本発明によるＦＦＳモードＬＣＤの
製造方法は、６回のマスク工程を用いる従来の方法に比
べて、１回のマスク工程が追加されるが、ＲＣ時定数を
減少させることができるため、画面残像問題が解決で
き、さらには画面品位が向上できる。
製造方法は、６回のマスク工程を用いる従来の方法に比
べて、１回のマスク工程が追加されるが、ＲＣ時定数を
減少させることができるため、画面残像問題が解決で
き、さらには画面品位が向上できる。
【図１】従来の８回のマスク工程にて製造されたＦＦＳ
モードＬＣＤの薄膜トランジスタ部を示す下部基板の断
面図である。
モードＬＣＤの薄膜トランジスタ部を示す下部基板の断
面図である。
【図２】従来の８回のマスク工程にて製造されたＦＦＳ
モードＬＣＤの画素部を示す下部基板の断面図である。
モードＬＣＤの画素部を示す下部基板の断面図である。
【図３】従来の８回のマスク工程にて製造されたＦＦＳ
モードＬＣＤのパッド部を示す下部基板の断面図であ
る。
モードＬＣＤのパッド部を示す下部基板の断面図であ
る。
【図４】従来の６回のマスク工程にて製造されたＦＦＳ
モードＬＣＤを示す断面図である。
モードＬＣＤを示す断面図である。
【図５】図４の電界形成領域における寄生抵抗及び寄生
キャパシタンスを示す等価回路図である。
キャパシタンスを示す等価回路図である。
【図６】本発明の実施例によって製造されたＦＦＳモー
ドＬＣＤの薄膜トランジスタ部を示す下部基板の断面図
である。
ドＬＣＤの薄膜トランジスタ部を示す下部基板の断面図
である。
【図７】本発明の実施例によって製造されたＦＦＳモー
ドＬＣＤの画素部を示す下部基板の断面図である。
ドＬＣＤの画素部を示す下部基板の断面図である。
【図８】本発明の実施例によって製造されたＦＦＳモー
ドＬＣＤのパッド部を示す下部基板の断面図である。
ドＬＣＤのパッド部を示す下部基板の断面図である。
【図９】本発明の実施例によって製造されたＦＦＳモー
ドＬＣＤの画素部を示す断面図である。
ドＬＣＤの画素部を示す断面図である。
【図１０】図９の電界形成領域における寄生抵抗と寄生
キャパシタンスを示す等価回路図である。
キャパシタンスを示す等価回路図である。
１００ 透明性絶縁基板 １０１ カウンタ電極 １０２ 絶縁膜 １０３ ゲート線 １０４ パッド １０５ ＳｉＯＮ膜、ゲート絶縁膜 １０６ ＳｉＮ膜 １０７ ａ−Ｓｉ膜 １０８ ｎ+ ａ−Ｓｉ膜 １０９ 画素電極 １１０ データ線 １１０ａ、１１０ｂ ソース及びドレイン電極 １１１ 保護膜 １１２ 下部配向膜 １２０ 液晶層 １３０ 上部透明性絶縁基板 １３１ 上部配向膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 全 炯 日 大韓民国 京畿道 利川市 夫鉢邑 新河 里 コピョンアパート 102−1104
Claims (13)
- 【請求項１】 透明性絶縁基板上に透明金属膜を蒸着
し、第１のマスク工程で前記透明金属膜をエッチングし
てカウンタ電極を形成する段階；前記カウンタ電極及び
基板上に絶縁膜を蒸着する段階；前記絶縁膜上に第１の
不透明金属膜を蒸着し、第２のマスク工程で前記第１の
不透明金属膜をエッチングしてゲート線、共通電極線及
びパッドを形成する段階；前記結果物上にゲート絶縁
膜、ａ- Ｓｉ膜及びｎ+ ａ- Ｓｉ膜を順次蒸着し、第３
のマスク工程で前記ｎ+ａ-Ｓｉ膜及びａ-Ｓｉ膜をエッ
チングして薄膜トランジスタの活性領域を限定する段
階；前記結果物上に透明金属膜を蒸着し、第４のマスク
工程で前記透明金属膜をエッチングして櫛歯形状の画素
電極を形成する段階；前記パッドが露出するように、第
５のマスク工程で前記ゲート絶縁膜をエッチングする段
階；前記結果物上に第２不透明金属膜を蒸着し、第６の
マスク工程で前記第２の不透明金属膜をエッチングし
て、ソース及びドレイン電極とデータパッドを含んだデ
ータ線とを形成する段階；及び、 前記段階までの結果物の全面上に保護膜を形成し、前記
パッドが露出するように、第７のマスク工程で前記保護
膜をエッチングする段階を含むことを特徴とするフラン
ジフィールドスイッチングモードの液晶表示装置の製造
方法。 - 【請求項２】 前記カウンタ電極は、櫛歯形状或いは板
形状で形成することを特徴とする請求項１記載のフラン
ジフィールドスイッチングモードの液晶表示装置の製造
方法。 - 【請求項３】 前記カウンタ電極及び画素電極はＩＴＯ
膜で形成され、前記ＩＴＯ膜のエッチングは、ＨＣｌ、
ＨＮＯ3、Ｈ2Ｏからなるケミカルを用いたウェットエッ
チングにて行われることを特徴とする請求項１記載のフ
ランジフィールドスイッチングモードの液晶表示装置の
製造方法。 - 【請求項４】 前記ゲート絶縁膜はＳｉＯＮ膜とＳｉＮ
膜との積層膜で形成されることを特徴とする請求項１記
載のフランジフィールドスイッチングモードの液晶表示
装置の製造方法。 - 【請求項５】 前記活性領域を限定するための第３のマ
スク工程の際に、前記ＳｉＮ膜を共にエッチングするこ
とを特徴とする請求項４記載のフランジフィールドスイ
ッチングモードの液晶表示装置の製造方法。 - 【請求項６】 前記第１の不透明金属膜は、ＭｏＷ膜、
Ａｌ- Ｎｄ合金膜、或いはＭｏ/Ａｌの積層膜の中から
選択される何れかであることを特徴とする請求項１記載
のフランジフィールドスイッチングモードの液晶表示装
置の製造方法。 - 【請求項７】 前記第１の不透明金属膜がＭｏＷ膜の場
合、この膜に対するエッチングは、ＳＦ6ガスまたはＣ
Ｆ4及びＯ2ガスを用いて、ドライエッチングにて行われ
ることを特徴とする請求項６記載のフランジフィールド
スイッチングモードの液晶表示装置の製造方法。 - 【請求項８】 前記第１の不透明金属膜がＡｌ- Ｎｄ合
金膜またはＭｏ/Ａｌ積層膜の場合、この膜に対するエ
ッチングは、Ｈ3ＰＯ4、ＣＨ3ＣＯＯＨ、ＨＮＯ3 及び
Ｈ2Ｏからなるケミカルを用いて、ウェットエッチング
にて行われることを特徴とする請求項６記載のフランジ
フィールドスイッチングモードの液晶表示装置の製造方
法。 - 【請求項９】 前記第２の不透明金属膜は、ＭｏＷ膜ま
たはＭｏ/ Ａｌ/Ｍｏの積層膜であることを特徴とする
請求項１記載のフランジフィールドスイッチングモード
の液晶表示装置の製造方法。 - 【請求項１０】 前記第２の不透明金属膜がＭｏＷ膜の
場合、この膜に対するエッチングは、ＳＦ6ガスまたは
ＣＦ4及びＯ2ガスを用いてドライエッチングにて行わ
れ、Ｍｏ/Ａｌ/Ｍｏの積層膜の場合、この膜に対するエ
ッチングは、Ｈ 3ＰＯ4、ＣＨ3ＣＯＯＨ、ＨＮＯ3 及び
Ｈ2Ｏからなるケミカルを用いたウェットエッチングに
て行われることを特徴とする請求項９記載のフランジフ
ィールドスイッチングモードの液晶表示装置の製造方
法。 - 【請求項１１】 前記保護膜の厚さに対する誘電常数の
比が、前記ゲート絶縁膜の厚さに対する誘電常数の比よ
りも大であることを特徴とする、請求項１記載のフラン
ジフィールドスイッチングモードの液晶表示装置の製造
方法。 - 【請求項１２】 前記保護膜は、ＳｉＮX 膜であること
を特徴とする請求項１１記載のフランジフィールドスイ
ッチングモードの液晶表示装置の製造方法。 - 【請求項１３】 前記保護膜に対するエッチングは、Ｓ
Ｆ6 ガスまたはＯ2ガスを用いたドライエッチングにて
行われることを特徴とする請求項１記載のフランジフィ
ールドスイッチングモードの液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990014652A KR100356832B1 (ko) | 1999-04-23 | 1999-04-23 | 고개구율 및 고투과율 액정 표시 장치의 제조방법 |
| KR1999/P14652 | 1999-04-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000347220A true JP2000347220A (ja) | 2000-12-15 |
Family
ID=19581929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000120610A Pending JP2000347220A (ja) | 1999-04-23 | 2000-04-21 | 液晶表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6362032B1 (ja) |
| JP (1) | JP2000347220A (ja) |
| KR (1) | KR100356832B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008216954A (ja) * | 2007-03-05 | 2008-09-18 | Samsung Sdi Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2009223267A (ja) * | 2008-03-19 | 2009-10-01 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2010243894A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2014146055A (ja) * | 2014-04-11 | 2014-08-14 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2016006551A (ja) * | 2015-10-12 | 2016-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2016106282A (ja) * | 2016-03-22 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2017016143A (ja) * | 2016-09-20 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9829761B2 (en) | 2006-10-31 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP2018124558A (ja) * | 2018-02-27 | 2018-08-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6598226B1 (en) * | 1999-11-12 | 2003-07-22 | Zenith Electronics Corporation | Apparatus and method for providing, retrieving, and using data guide information supplied in a digital vestigial sideband signal |
| JP2001354968A (ja) * | 2000-06-09 | 2001-12-25 | Hitachi Ltd | アクティブ・マトリクス型液晶表示装置およびその液晶組成物質 |
| TW517286B (en) * | 2000-12-19 | 2003-01-11 | Hoya Corp | Gray tone mask and method for producing the same |
| KR100777596B1 (ko) * | 2000-12-30 | 2007-11-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20020085242A (ko) * | 2001-05-07 | 2002-11-16 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 |
| JP4920140B2 (ja) | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| KR100756251B1 (ko) * | 2001-08-27 | 2007-09-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| TW513593B (en) * | 2001-10-03 | 2002-12-11 | Chunghwa Picture Tubes Ltd | Liquid display device |
| TW522570B (en) * | 2001-11-06 | 2003-03-01 | Hannstar Display Corp | Manufacturing method of thin film transistor array substrate and its structure |
| US6937308B2 (en) | 2002-07-26 | 2005-08-30 | Eastman Kodak Company | In-plane switching liquid crystal display with compensation film |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR101107265B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
| TWI633365B (zh) | 2006-05-16 | 2018-08-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| CN101373299B (zh) * | 2007-08-21 | 2010-11-10 | 北京京东方光电科技有限公司 | Ffs薄膜晶体管液晶显示器像素结构及其制造方法 |
| US8059241B2 (en) * | 2008-03-13 | 2011-11-15 | Sony Corporation | Liquid crystal display and method of manufacturing the same |
| JP5137632B2 (ja) * | 2008-03-13 | 2013-02-06 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
| TWI371619B (en) * | 2008-08-13 | 2012-09-01 | Wintek Corp | Fringe field switch lcd |
| JP5404281B2 (ja) * | 2009-09-28 | 2014-01-29 | 株式会社ジャパンディスプレイ | 液晶表示パネル |
| CN102629044A (zh) * | 2011-06-15 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种液晶显示器及其制作方法 |
| CN102738243B (zh) * | 2012-06-06 | 2016-07-06 | 北京京东方光电科技有限公司 | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 |
| CN102854672A (zh) * | 2012-08-21 | 2013-01-02 | 深圳市华星光电技术有限公司 | 一种液晶面板及液晶显示器 |
| TWI502261B (zh) | 2013-12-12 | 2015-10-01 | Chunghwa Picture Tubes Ltd | 畫素陣列基板及顯示面板 |
| CN107561793B (zh) * | 2017-09-26 | 2020-11-06 | 武汉华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051800A (en) * | 1988-04-30 | 1991-09-24 | Hajime Shoji | Thin film semiconductor device and liquid crystal display apparatus using thereof |
| JP2616160B2 (ja) * | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
| JPH05283427A (ja) | 1991-02-18 | 1993-10-29 | Hitachi Ltd | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 |
| JPH06148616A (ja) * | 1992-11-04 | 1994-05-27 | Sharp Corp | 液晶表示パネル |
| JPH06308531A (ja) * | 1993-04-23 | 1994-11-04 | Seiko Epson Corp | 液晶表示装置 |
| US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
| KR100244730B1 (ko) * | 1996-10-02 | 2000-02-15 | 구본준, 론 위라하디락사 | 액정표시소자 제조방법 |
| US5879959A (en) * | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
| JPH10239698A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 液晶表示装置 |
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US6204081B1 (en) * | 1999-05-20 | 2001-03-20 | Lg Lcd, Inc. | Method for manufacturing a substrate of a liquid crystal display device |
-
1999
- 1999-04-23 KR KR1019990014652A patent/KR100356832B1/ko not_active Expired - Lifetime
-
2000
- 2000-04-21 JP JP2000120610A patent/JP2000347220A/ja active Pending
- 2000-04-24 US US09/559,367 patent/US6362032B1/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11372298B2 (en) | 2006-10-31 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11016354B2 (en) | 2006-10-31 | 2021-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US12276891B2 (en) | 2006-10-31 | 2025-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11860495B2 (en) | 2006-10-31 | 2024-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11592717B2 (en) | 2006-10-31 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US9829761B2 (en) | 2006-10-31 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US10698277B2 (en) | 2006-10-31 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US7723134B2 (en) | 2007-03-05 | 2010-05-25 | Samsung Mobile Display Co., Ltd. | Method of manufacturing display device |
| JP2008216954A (ja) * | 2007-03-05 | 2008-09-18 | Samsung Sdi Co Ltd | 表示装置及び表示装置の製造方法 |
| JP2009223267A (ja) * | 2008-03-19 | 2009-10-01 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP2010243894A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2014146055A (ja) * | 2014-04-11 | 2014-08-14 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2016006551A (ja) * | 2015-10-12 | 2016-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2016106282A (ja) * | 2016-03-22 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2017016143A (ja) * | 2016-09-20 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018124558A (ja) * | 2018-02-27 | 2018-08-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100356832B1 (ko) | 2002-10-18 |
| KR20000067121A (ko) | 2000-11-15 |
| US6362032B1 (en) | 2002-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000347220A (ja) | 液晶表示装置の製造方法 | |
| CN100435012C (zh) | 液晶显示装置及其制造方法 | |
| JP2952744B2 (ja) | 薄膜トランジスター集積装置 | |
| US8199301B2 (en) | Horizontal electric field switching liquid crystal display device | |
| US7599034B2 (en) | Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof | |
| TW544934B (en) | A vertically aligned mode liquid crystal display | |
| US7518666B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7306979B2 (en) | Method of fabricating thin film transistor substrate for display device | |
| US8263442B2 (en) | Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof | |
| US7446337B2 (en) | Thin film transistor substrate using a horizontal electric field | |
| US20070177089A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| JP2000089255A (ja) | 高開口率及び高透過率を持つ液晶表示装置並びにその製造方法 | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JP3876430B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| US8179510B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20070080476A (ko) | 3 마스크 공정에 의한 액정표시장치의 제조방법 | |
| US20090073364A1 (en) | Lateral electric-field type Liquid Crystal Display device and method of fabricating the same | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| KR100675733B1 (ko) | 액정 표시장치의 어레이 기판 제조방법 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| KR100341124B1 (ko) | 고개구율 및 고투과율 액정 표시 장치의 제조방법 | |
| JPS63283134A (ja) | 窒化シリコン膜の製造方法及び半導体素子の製造方法 | |
| KR20020002050A (ko) | 프린지 필드 구동 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060424 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |