JP2000106377A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000106377A JP2000106377A JP10273529A JP27352998A JP2000106377A JP 2000106377 A JP2000106377 A JP 2000106377A JP 10273529 A JP10273529 A JP 10273529A JP 27352998 A JP27352998 A JP 27352998A JP 2000106377 A JP2000106377 A JP 2000106377A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- resin layer
- semiconductor chip
- plate thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 41
- 239000011347 resin Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005336 cracking Methods 0.000 abstract description 3
- 239000010931 gold Substances 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 238000007747 plating Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000001721 transfer moulding Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 実装面積を縮小できる小型のパッケージを
得ると共に、製造時における基板の割れ、欠けにも対処
できる、半導体装置の製造方法を提供する。 【解決手段】 薄い板厚（ｔ１）を持つ第１の絶縁基
板２１ａと厚い板厚（ｔ２）を持つ第２の絶縁基板２１
ｂとを貼り合わせ、且つ薄い部分３３が点在し、厚い部
分が格子状に延在する大判基板３２を準備する。薄い板
厚を持つ部分３３に半導体チップ２２をダイボンド、ワ
イヤボンドし、全体を共通の樹脂層２３で被覆する。樹
脂層２３と絶縁基板２１ａ、２１ｂを同時にダイシング
して、個々の半導体装置を得る。装置の側面を切断面で
構成する。
得ると共に、製造時における基板の割れ、欠けにも対処
できる、半導体装置の製造方法を提供する。 【解決手段】 薄い板厚（ｔ１）を持つ第１の絶縁基
板２１ａと厚い板厚（ｔ２）を持つ第２の絶縁基板２１
ｂとを貼り合わせ、且つ薄い部分３３が点在し、厚い部
分が格子状に延在する大判基板３２を準備する。薄い板
厚を持つ部分３３に半導体チップ２２をダイボンド、ワ
イヤボンドし、全体を共通の樹脂層２３で被覆する。樹
脂層２３と絶縁基板２１ａ、２１ｂを同時にダイシング
して、個々の半導体装置を得る。装置の側面を切断面で
構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にパッケージ外形を縮小して実装面積を低
減でき、更には製造に伴う材料の無駄を削減できる半導
体装置の製造方法に関する。
法に関し、特にパッケージ外形を縮小して実装面積を低
減でき、更には製造に伴う材料の無駄を削減できる半導
体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造においては、ウェハか
らダイシングして分離した半導体チップをリードフレー
ムに固着し、金型と樹脂注入によるトランスファーモー
ルドによってリードフレーム上に固着された半導体チッ
プを封止し、封止された半導体チップを個々の半導体装
置毎に分離するという工程が行われている。このリード
フレームには短冊状あるいはフープ状のフレームが用い
られており、いずれにしろ１回の封止工程で複数個の半
導体装置が同時に封止されている。
らダイシングして分離した半導体チップをリードフレー
ムに固着し、金型と樹脂注入によるトランスファーモー
ルドによってリードフレーム上に固着された半導体チッ
プを封止し、封止された半導体チップを個々の半導体装
置毎に分離するという工程が行われている。このリード
フレームには短冊状あるいはフープ状のフレームが用い
られており、いずれにしろ１回の封止工程で複数個の半
導体装置が同時に封止されている。
【０００３】図８は、トランスファーモールド工程の状
況を示す図である。トランスファーモールド工程では、
ダイボンド、ワイヤボンドにより半導体チップ１が固着
されたリードフレーム２を、上下金型３Ａ、３Ｂで形成
したキャビティ４の内部に設置し、キャビティ４内にエ
ポキシ樹脂を注入することにより、半導体チップ１の封
止が行われる。このようなトランスファーモールド工程
の後、リードフレーム２を各半導体チップ１毎に切断し
て、個別の半導体装置が製造される（例えば特開平０５
−１２９４７３号）。
況を示す図である。トランスファーモールド工程では、
ダイボンド、ワイヤボンドにより半導体チップ１が固着
されたリードフレーム２を、上下金型３Ａ、３Ｂで形成
したキャビティ４の内部に設置し、キャビティ４内にエ
ポキシ樹脂を注入することにより、半導体チップ１の封
止が行われる。このようなトランスファーモールド工程
の後、リードフレーム２を各半導体チップ１毎に切断し
て、個別の半導体装置が製造される（例えば特開平０５
−１２９４７３号）。
【０００４】この時、図９に示すように、金型３の表面
には多数個のキャビティ４ａ〜４ｄと、樹脂を注入する
ための樹脂源５と、ランナー６、及びランナー６から各
キャビティ４ａ〜４ｄに樹脂を流し込むためのゲート７
とが設けられている。これらは全て金型３表面に設けた
溝である。短冊状のリードフレームであれば、１本のリ
ードフレームに例えば１０個の半導体チップ１が搭載さ
れており、１本のリードフレームに対応して、１０個の
キャビティ４と１０本のゲート７、及び１本のランナー
６が設けられる。そして、金型３表面には例えばリード
フレーム２０本分のキャビティ４が設けられる。
には多数個のキャビティ４ａ〜４ｄと、樹脂を注入する
ための樹脂源５と、ランナー６、及びランナー６から各
キャビティ４ａ〜４ｄに樹脂を流し込むためのゲート７
とが設けられている。これらは全て金型３表面に設けた
溝である。短冊状のリードフレームであれば、１本のリ
ードフレームに例えば１０個の半導体チップ１が搭載さ
れており、１本のリードフレームに対応して、１０個の
キャビティ４と１０本のゲート７、及び１本のランナー
６が設けられる。そして、金型３表面には例えばリード
フレーム２０本分のキャビティ４が設けられる。
【０００５】図１０は、上記のトランスファーモールド
によって製造した半導体装置を示す図である。トランジ
スタ等の素子が形成された半導体チップ１がリードフレ
ームのアイランド８上に半田等のろう材９によって固着
実装され、半導体チップ１の電極パッドとリード１０と
がワイヤ１１で接続され、半導体チップ１の周辺部分が
上記キャビティの形状に合致した樹脂１２で被覆され、
樹脂１２の外部にリード端子１０の先端部分が導出され
たものである。
によって製造した半導体装置を示す図である。トランジ
スタ等の素子が形成された半導体チップ１がリードフレ
ームのアイランド８上に半田等のろう材９によって固着
実装され、半導体チップ１の電極パッドとリード１０と
がワイヤ１１で接続され、半導体チップ１の周辺部分が
上記キャビティの形状に合致した樹脂１２で被覆され、
樹脂１２の外部にリード端子１０の先端部分が導出され
たものである。
【０００６】
【発明が解決しようとする課題】従来のパッケージで
は、外部接続用のリード端子１０を樹脂１２から突出さ
せるので、リード端子１０の先端部までの距離を実装面
積として考慮しなくてはならず、樹脂１２の外形寸法よ
り実装面積の方が遥かに大きくなるという欠点がある。
は、外部接続用のリード端子１０を樹脂１２から突出さ
せるので、リード端子１０の先端部までの距離を実装面
積として考慮しなくてはならず、樹脂１２の外形寸法よ
り実装面積の方が遥かに大きくなるという欠点がある。
【０００７】また、トランスファーモールド技術では、
圧力をかけ続けた状態で硬化させることから、ランナー
６とゲート７においても樹脂が硬化し、このランナー６
等に残った樹脂は廃棄処分となる。そのため、上記のリ
ードフレームを用いた手法では、製造すべき半導体装置
個々にゲート７を設けるので、樹脂の利用効率が悪く、
樹脂の量に対して製造できる半導体装置の個数が少ない
という欠点があった。
圧力をかけ続けた状態で硬化させることから、ランナー
６とゲート７においても樹脂が硬化し、このランナー６
等に残った樹脂は廃棄処分となる。そのため、上記のリ
ードフレームを用いた手法では、製造すべき半導体装置
個々にゲート７を設けるので、樹脂の利用効率が悪く、
樹脂の量に対して製造できる半導体装置の個数が少ない
という欠点があった。
【０００８】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑みて成されたものであり、第１の板厚ｔ１を持
つ第１の絶縁基板と、第２の板厚ｔ２を持ち半導体チッ
プを搭載する箇所に貫通孔を持つ第２の絶縁基板とを貼
着した大判基板を準備する工程と、前記貫通孔内に露出
した前記第１の絶縁基板の上に半導体チップを固着する
工程と、前記複数個の半導体チップを共通の樹脂層で被
覆する工程と、前記半導体チップを囲むように、前記樹
脂層と前記絶縁基板とを切断して個々の半導体装置を分
離する半導体装置の製造方法であって、前記第２の板厚
が前記第１の板厚よりも大であることを特徴とする特徴
とするものである。
欠点に鑑みて成されたものであり、第１の板厚ｔ１を持
つ第１の絶縁基板と、第２の板厚ｔ２を持ち半導体チッ
プを搭載する箇所に貫通孔を持つ第２の絶縁基板とを貼
着した大判基板を準備する工程と、前記貫通孔内に露出
した前記第１の絶縁基板の上に半導体チップを固着する
工程と、前記複数個の半導体チップを共通の樹脂層で被
覆する工程と、前記半導体チップを囲むように、前記樹
脂層と前記絶縁基板とを切断して個々の半導体装置を分
離する半導体装置の製造方法であって、前記第２の板厚
が前記第１の板厚よりも大であることを特徴とする特徴
とするものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
に説明する。
【００１０】第１工程：図１、図２参照 まずは、例えば装置１００個分に相当する大判基板３２
を準備する。この大判基板３２は、例えば第１と第２の
絶縁基板２１ａ、２１ｂの２枚を貼着したものである。
第１の絶縁基板２１ａは板厚（図２：ｔ１）が５０〜１
００μのセラミックやガラスエポキシ等からなる基板で
あり、第２の絶縁基板１１ｂは板厚（図２：ｔ２）が１
００〜２５０μのセラミックやガラスエポキシ等からな
る基板である。第１の基板２１ａがそれだけでは機械的
強度を維持するのに不足する板厚（１００μ以下）を有
するのに対して、第２の基板２１ｂは第１の絶縁基板２
１ａと同じか、或いは機械的強度が十分なる板厚（１０
０μ以上）を有する。
を準備する。この大判基板３２は、例えば第１と第２の
絶縁基板２１ａ、２１ｂの２枚を貼着したものである。
第１の絶縁基板２１ａは板厚（図２：ｔ１）が５０〜１
００μのセラミックやガラスエポキシ等からなる基板で
あり、第２の絶縁基板１１ｂは板厚（図２：ｔ２）が１
００〜２５０μのセラミックやガラスエポキシ等からな
る基板である。第１の基板２１ａがそれだけでは機械的
強度を維持するのに不足する板厚（１００μ以下）を有
するのに対して、第２の基板２１ｂは第１の絶縁基板２
１ａと同じか、或いは機械的強度が十分なる板厚（１０
０μ以上）を有する。
【００１１】第２の絶縁基板２１ｂには、半導体チップ
が２〜１０個分、例えば４個分を搭載するに足りる大き
さを有する貫通孔３３が設けられており、貫通孔３３の
内部に第１の絶縁基板２１ａが露出する。従って、貫通
孔３３の部分では板厚が局所的に薄い（ｔ１）のに対
し、その他の領域では厚い板厚（ｔ１＋ｔ２＝ｔ３）を
具備する。そして、貫通孔３３は縦横に規則的に複数個
配置され、第２の絶縁基板２１ｂが格子状のパターンで
延在することになる。
が２〜１０個分、例えば４個分を搭載するに足りる大き
さを有する貫通孔３３が設けられており、貫通孔３３の
内部に第１の絶縁基板２１ａが露出する。従って、貫通
孔３３の部分では板厚が局所的に薄い（ｔ１）のに対
し、その他の領域では厚い板厚（ｔ１＋ｔ２＝ｔ３）を
具備する。そして、貫通孔３３は縦横に規則的に複数個
配置され、第２の絶縁基板２１ｂが格子状のパターンで
延在することになる。
【００１２】図２に大判基板３２の拡大平面図（Ａ）と
断面図（Ｂ）を示した。第２の絶縁基板２１ｂの貫通孔
３３に露出した第１の絶縁基板２１ａの表面には、金メ
ッキ層によりアイランド部２４ａが形成されており、裏
面には同じく金メッキ層によって外部電極２５ａが形成
されている。第１の絶縁基板２１ａにはこれを貫通する
スルーホールが設けられており、該スルーホールの内部
がタングステン、Ａｇ−Ｐｄ、Ａｕ等の導電材料によっ
て埋設されてアイランド部２４と外部電極２５ａとが電
気的に接続されている。第２の絶縁基板２１ｂの表面に
は金メッキ層により内部電極２４ｂ、２４ｃが描画さ
れ、第１の絶縁基板２１ａの裏面にはこれらに対応する
箇所に金メッキパターンが描画されて外部電極２５を形
成している。内部電極２４ｂ、２４ｃ下部の第１の絶縁
基板２１ａと第２の絶縁基板２１ｂにはこれらを貫通す
るスルーホールが設けられ、該スルーホールの内部がタ
ングステン、Ａｇ−Ｐｄ、Ａｕ等の導電材料によって埋
設されて内部電極２４ｂ、２４ｃと外部電極２５、２５
とが各々電気的に接続されている。
断面図（Ｂ）を示した。第２の絶縁基板２１ｂの貫通孔
３３に露出した第１の絶縁基板２１ａの表面には、金メ
ッキ層によりアイランド部２４ａが形成されており、裏
面には同じく金メッキ層によって外部電極２５ａが形成
されている。第１の絶縁基板２１ａにはこれを貫通する
スルーホールが設けられており、該スルーホールの内部
がタングステン、Ａｇ−Ｐｄ、Ａｕ等の導電材料によっ
て埋設されてアイランド部２４と外部電極２５ａとが電
気的に接続されている。第２の絶縁基板２１ｂの表面に
は金メッキ層により内部電極２４ｂ、２４ｃが描画さ
れ、第１の絶縁基板２１ａの裏面にはこれらに対応する
箇所に金メッキパターンが描画されて外部電極２５を形
成している。内部電極２４ｂ、２４ｃ下部の第１の絶縁
基板２１ａと第２の絶縁基板２１ｂにはこれらを貫通す
るスルーホールが設けられ、該スルーホールの内部がタ
ングステン、Ａｇ−Ｐｄ、Ａｕ等の導電材料によって埋
設されて内部電極２４ｂ、２４ｃと外部電極２５、２５
とが各々電気的に接続されている。
【００１３】同図において、線で囲んだ領域３４が１つ
の半導体装置として後に切り出されることになる。
の半導体装置として後に切り出されることになる。
【００１４】第２工程：図３参照 斯かる状態の大判基板３２に対して、半導体チップ２２
をダイボンドする。まずは貫通孔３３内部のアイランド
部２４ａ上に接着剤２７を供給し、アイランド部２４ａ
上に半導体チップ２２を搬送し、固着する。そして、半
導体チップ２２上に形成したボンディングパッド２８と
内部電極２４ｂ、２４ｃとをボンディングワイヤ２９で
ワイヤボンドする。
をダイボンドする。まずは貫通孔３３内部のアイランド
部２４ａ上に接着剤２７を供給し、アイランド部２４ａ
上に半導体チップ２２を搬送し、固着する。そして、半
導体チップ２２上に形成したボンディングパッド２８と
内部電極２４ｂ、２４ｃとをボンディングワイヤ２９で
ワイヤボンドする。
【００１５】尚、本工程以降に行うダイシング工程によ
り、ダイシングライン３４で囲んだ領域を１つの半導体
装置として切り出す。
り、ダイシングライン３４で囲んだ領域を１つの半導体
装置として切り出す。
【００１６】第３工程：図４参照 ダイボンドした半導体チップ２２の全部を被覆するよう
に、大判基板３２の上に樹脂層２３を形成してモールド
する。モールドは、樹脂をポッティングによって供給し
て硬化させるか、或いは大判基板３２一枚に対して１つ
のキャビティを有する上下金型によってモールドする。
この樹脂層２３は半導体チップ２２を個別に被覆するも
のではなく、複数の半導体チップ２２を連続した樹脂で
一括して被覆する。例えば一枚の大判基板３２に１００
個の半導体チップ２２を搭載した場合は、１００個全て
のチップを一括して被覆する。ポッティングであれば無
駄になる樹脂の量は極めて少ない。また、金型を用いた
トランスファーモールドであっても、装置１００個分に
１本のゲートを設ければよいので、無駄にする量は少な
い。
に、大判基板３２の上に樹脂層２３を形成してモールド
する。モールドは、樹脂をポッティングによって供給し
て硬化させるか、或いは大判基板３２一枚に対して１つ
のキャビティを有する上下金型によってモールドする。
この樹脂層２３は半導体チップ２２を個別に被覆するも
のではなく、複数の半導体チップ２２を連続した樹脂で
一括して被覆する。例えば一枚の大判基板３２に１００
個の半導体チップ２２を搭載した場合は、１００個全て
のチップを一括して被覆する。ポッティングであれば無
駄になる樹脂の量は極めて少ない。また、金型を用いた
トランスファーモールドであっても、装置１００個分に
１本のゲートを設ければよいので、無駄にする量は少な
い。
【００１７】第４工程：図５参照 幅が１００〜３００μのダイシングブレード３５によ
り、ダイシングライン３４に沿って樹脂層２３と第１と
第２の絶縁基板２１ａ、２１ｂを同時に切断し、個々の
半導体装置に分離する。個々の半導体装置の側面は本工
程のダイシングによって形成されており、切断面には第
１と第２の絶縁基板２１ａ、２１ｂの外周端面が露出し
且つ樹脂層２３と同一平面を形成する。
り、ダイシングライン３４に沿って樹脂層２３と第１と
第２の絶縁基板２１ａ、２１ｂを同時に切断し、個々の
半導体装置に分離する。個々の半導体装置の側面は本工
程のダイシングによって形成されており、切断面には第
１と第２の絶縁基板２１ａ、２１ｂの外周端面が露出し
且つ樹脂層２３と同一平面を形成する。
【００１８】以上に説明した製造方法は、以下のメリッ
トを有する。
トを有する。
【００１９】多数個の素子をまとめて樹脂でパッケージ
ングするので、個々にパッケージングする場合に比べ
て、無駄にする樹脂材料を少なくでき。材料費の低減に
つながる。
ングするので、個々にパッケージングする場合に比べ
て、無駄にする樹脂材料を少なくでき。材料費の低減に
つながる。
【００２０】モールド金型とリードフレームとの位置合
わせ精度がプラス・マイナス５０μ程度であるのに対し
て、ダイシング装置の位置あわせ精度はプラス・マイナ
ス１０μ程度と精度が高い。従って樹脂外形をダイシン
グで形成することにより、従来より外形寸法の小さなパ
ッケージを得ることができる。
わせ精度がプラス・マイナス５０μ程度であるのに対し
て、ダイシング装置の位置あわせ精度はプラス・マイナ
ス１０μ程度と精度が高い。従って樹脂外形をダイシン
グで形成することにより、従来より外形寸法の小さなパ
ッケージを得ることができる。
【００２１】大判基板３２の略全体が比較的厚い板厚
（ｔ３）を有するので、製造工程において大判基板３２
の割れ、欠け等を防止し、その取り扱いを容易にする。
一般的なセラミック基板は、その板厚が１００μを下回
ると機械的強度が不足し始めるので、本発明では、第１
の絶縁基板２１ａだけを強度が不足しがちな板厚（ｔ
１）とし、第２の絶縁基板２１ｂの板厚（ｔ２）によっ
て補強することにより、半導体チップ２２を搭載する部
分だけが薄い大判基板３２を形成した。具体的には、第
１の絶縁基板２１ａに対して第１の絶縁基板２１ａの板
厚と同じか或いはそれ以上の板厚を持つ第２の絶縁基板
２１ｂを貼着して全体の板厚を１５０μ以上、例えば３
００μとする。これにより、大判基板３２としては厚い
板厚（ｔ３）を有し局所的に薄い板厚（ｔ１）を持つだ
けにとどまるので、製造を行う上では十分な機械的強度
を持たせることが可能になるのである。尚、樹脂層２３
でモールドした後は、樹脂層２３が機械的強度を保つ。
（ｔ３）を有するので、製造工程において大判基板３２
の割れ、欠け等を防止し、その取り扱いを容易にする。
一般的なセラミック基板は、その板厚が１００μを下回
ると機械的強度が不足し始めるので、本発明では、第１
の絶縁基板２１ａだけを強度が不足しがちな板厚（ｔ
１）とし、第２の絶縁基板２１ｂの板厚（ｔ２）によっ
て補強することにより、半導体チップ２２を搭載する部
分だけが薄い大判基板３２を形成した。具体的には、第
１の絶縁基板２１ａに対して第１の絶縁基板２１ａの板
厚と同じか或いはそれ以上の板厚を持つ第２の絶縁基板
２１ｂを貼着して全体の板厚を１５０μ以上、例えば３
００μとする。これにより、大判基板３２としては厚い
板厚（ｔ３）を有し局所的に薄い板厚（ｔ１）を持つだ
けにとどまるので、製造を行う上では十分な機械的強度
を持たせることが可能になるのである。尚、樹脂層２３
でモールドした後は、樹脂層２３が機械的強度を保つ。
【００２２】しかも、第１の絶縁基板２１ａが約２０ｍ
ｍ×２０ｍｍの面積を超えて延在すると同じく割れが生
じやすくなるので、局所的に薄い部分を点在させ、板厚
の厚い部分を格子状に延在させることで強度を保った。
ｍ×２０ｍｍの面積を超えて延在すると同じく割れが生
じやすくなるので、局所的に薄い部分を点在させ、板厚
の厚い部分を格子状に延在させることで強度を保った。
【００２３】これらにより、アイランド部２４ａの板厚
（ｔ１）だけを薄くできるので、半導体装置全体の高さ
を低く押さえることができる。本願発明者は、本願手法
によって、縦×横×高さが、１．０ｍｍ×０．５ｍｍ×
０．５ｍｍの小型パッケージトランジスタを実現するこ
とができた。
（ｔ１）だけを薄くできるので、半導体装置全体の高さ
を低く押さえることができる。本願発明者は、本願手法
によって、縦×横×高さが、１．０ｍｍ×０．５ｍｍ×
０．５ｍｍの小型パッケージトランジスタを実現するこ
とができた。
【００２４】図６、図７に、上記製造方法によって形成
した半導体装置を示した。図６（Ａ）は本発明の半導体
装置を示す断面図、図６（Ｂ）はその平面図、図７
（Ａ）は装置を上方から見たときの斜視図、図７（Ｂ）
は装置を下方から見たときの斜視図である。
した半導体装置を示した。図６（Ａ）は本発明の半導体
装置を示す断面図、図６（Ｂ）はその平面図、図７
（Ａ）は装置を上方から見たときの斜視図、図７（Ｂ）
は装置を下方から見たときの斜視図である。
【００２５】図６、図７を参照して、この半導体装置
は、第１と第２の絶縁基板２１ａ、２１ｂを貼着した絶
縁基板２１と、第１の絶縁基板２１ａ上に固着した、ト
ランジスタ素子などを形成した半導体チップ２２と、半
導体チップ２２を含めて全体を封止する樹脂層２３とを
有する。
は、第１と第２の絶縁基板２１ａ、２１ｂを貼着した絶
縁基板２１と、第１の絶縁基板２１ａ上に固着した、ト
ランジスタ素子などを形成した半導体チップ２２と、半
導体チップ２２を含めて全体を封止する樹脂層２３とを
有する。
【００２６】半導体チップ２２は第１の絶縁基板２１ａ
のアイランド部２４ａにＡｇペーストなどの接着剤２７
でダイボンドされており、半導体チップ２２表面の電極
パッド２８と第２の絶縁基板２１ｂ表面に形成した内部
電極２４ｂ、２４ｃとが金ワイヤ２９によって各々ワイ
ヤボンドされている。この結果、外部電極２５ａがコレ
クタ電極となり、外部電極２５ｂ、２５ｃがベースとエ
ミッタの電極となる。そして、ダイボンド、ワイヤボン
ドが成された絶縁基板２１の上を、エポキシ系の絶縁樹
脂層２３が被覆して半導体チップ２２を封止し、且つ略
直方体のパッケージ形状を形成している。
のアイランド部２４ａにＡｇペーストなどの接着剤２７
でダイボンドされており、半導体チップ２２表面の電極
パッド２８と第２の絶縁基板２１ｂ表面に形成した内部
電極２４ｂ、２４ｃとが金ワイヤ２９によって各々ワイ
ヤボンドされている。この結果、外部電極２５ａがコレ
クタ電極となり、外部電極２５ｂ、２５ｃがベースとエ
ミッタの電極となる。そして、ダイボンド、ワイヤボン
ドが成された絶縁基板２１の上を、エポキシ系の絶縁樹
脂層２３が被覆して半導体チップ２２を封止し、且つ略
直方体のパッケージ形状を形成している。
【００２７】パッケージ外形のうち、少なくとも４つの
側面２３ａ〜２３ｄは金型表面によらず切断面によって
構成されている。第１の絶縁基板２１ａの外周端面３０
及び第２の絶縁基板２１ｂの外周端面３１の１つは樹脂
層２３表面に露出しており、樹脂層２３の側面２３ａ、
２３ｂ、２３ｃ、２３ｄと連続する同一平面を成してい
る。これらは、樹脂層２３と各絶縁基板２１ａ、２１ｂ
とが、同時に切断工程、例えばダイシングブレードによ
って切断されることによって形成されている。
側面２３ａ〜２３ｄは金型表面によらず切断面によって
構成されている。第１の絶縁基板２１ａの外周端面３０
及び第２の絶縁基板２１ｂの外周端面３１の１つは樹脂
層２３表面に露出しており、樹脂層２３の側面２３ａ、
２３ｂ、２３ｃ、２３ｄと連続する同一平面を成してい
る。これらは、樹脂層２３と各絶縁基板２１ａ、２１ｂ
とが、同時に切断工程、例えばダイシングブレードによ
って切断されることによって形成されている。
【００２８】第２の絶縁基板２１ｂは、半導体チップ２
２の１つの側辺に対応する側面２３ｄに沿って、一定の
幅で延在している。その端部は側面２３ｄに隣接する側
面２３ｂ、２３ｃに接しており、側面２３ｂ、２３ｃに
は第２の絶縁基板２１ｂの外周端面３１の２辺が露出す
る。第２の絶縁基板２１ｂの外周端面３１の、残る１つ
は樹脂層２３に埋没している。
２の１つの側辺に対応する側面２３ｄに沿って、一定の
幅で延在している。その端部は側面２３ｄに隣接する側
面２３ｂ、２３ｃに接しており、側面２３ｂ、２３ｃに
は第２の絶縁基板２１ｂの外周端面３１の２辺が露出す
る。第２の絶縁基板２１ｂの外周端面３１の、残る１つ
は樹脂層２３に埋没している。
【００２９】而して、本発明の半導体装置は、外部電極
２５ａ、２５ｂ、２５ｃがパッケージの外形寸法より突
出しない構造であるので、リードフレームを用いた半導
体装置よりも更に小型化でき、更には実装したときの占
有面積を低減し、高密度実装を実現できるものである。
２５ａ、２５ｂ、２５ｃがパッケージの外形寸法より突
出しない構造であるので、リードフレームを用いた半導
体装置よりも更に小型化でき、更には実装したときの占
有面積を低減し、高密度実装を実現できるものである。
【００３０】更に、絶縁基板２１の表面に形成したアイ
ランド部２４ａと内部電極２４ｂ、２４ｃの金メッキ層
は、樹脂層２３の側面２３ａ〜２３ｄには達せず、絶縁
基板２１の全周にわたって、その端から３０〜７０μの
距離だけ後退されている。また、第１の絶縁基板２１ａ
の裏面に形成した外部電極２５ａ、２５ｂ、２５ｃも、
第１の絶縁基板２１ａの外周端面３０から後退されてい
る。この構成は、２つの利点を生む。
ランド部２４ａと内部電極２４ｂ、２４ｃの金メッキ層
は、樹脂層２３の側面２３ａ〜２３ｄには達せず、絶縁
基板２１の全周にわたって、その端から３０〜７０μの
距離だけ後退されている。また、第１の絶縁基板２１ａ
の裏面に形成した外部電極２５ａ、２５ｂ、２５ｃも、
第１の絶縁基板２１ａの外周端面３０から後退されてい
る。この構成は、２つの利点を生む。
【００３１】利点の１つは、側面２３ａ、２３ｂ、２３
ｃ、２３ｄをダイシングブレードで切断したときに得ら
れる。即ち、導電材料として優れた性質を持つ金メッキ
層は、同時に優れた延性を持つ素材である。そのため、
金メッキ層をダイシングブレードで切断すると、ブレー
ドによって金メッキ層が引き延ばされてバリが生じ、こ
れが外観不良となるのである。ダイシングブレードに接
触させないことで、この様な事故を防止できる。
ｃ、２３ｄをダイシングブレードで切断したときに得ら
れる。即ち、導電材料として優れた性質を持つ金メッキ
層は、同時に優れた延性を持つ素材である。そのため、
金メッキ層をダイシングブレードで切断すると、ブレー
ドによって金メッキ層が引き延ばされてバリが生じ、こ
れが外観不良となるのである。ダイシングブレードに接
触させないことで、この様な事故を防止できる。
【００３２】利点の２つは、上記の半導体装置をプリン
ト基板上に実装したときに得られる。即ち、上記の半導
体装置を実装するときは、プリント基板上に形成した導
電パターンに第１の絶縁基板２１ａの外部電極２５ａ、
２５ｂ、２５ｃを位置あわせして設置し、両者をはんだ
付けすることによって固着するのであるが、金は半田に
対して塗れ性が極めて高いという特質を持つ。そのた
め、パッケージの側面２３ａ〜２３ｄに金メッキ層が露
出して半田と接触すると、半田が絶縁基板２１と樹脂層
２３との界面に進入して、樹脂剥がれや電気的短絡とい
う事故を引き起こすのである。パッケージの側面に金メ
ッキ層を露出させないことで、この様な事故を防止でき
る。
ト基板上に実装したときに得られる。即ち、上記の半導
体装置を実装するときは、プリント基板上に形成した導
電パターンに第１の絶縁基板２１ａの外部電極２５ａ、
２５ｂ、２５ｃを位置あわせして設置し、両者をはんだ
付けすることによって固着するのであるが、金は半田に
対して塗れ性が極めて高いという特質を持つ。そのた
め、パッケージの側面２３ａ〜２３ｄに金メッキ層が露
出して半田と接触すると、半田が絶縁基板２１と樹脂層
２３との界面に進入して、樹脂剥がれや電気的短絡とい
う事故を引き起こすのである。パッケージの側面に金メ
ッキ層を露出させないことで、この様な事故を防止でき
る。
【００３３】而して、半導体チップ２２を搭載する箇所
を部分的に薄くすることにより、半導体装置の全体高さ
（図６のｔ４）を低く抑えることが可能である。
を部分的に薄くすることにより、半導体装置の全体高さ
（図６のｔ４）を低く抑えることが可能である。
【００３４】更に、板厚を厚くする箇所として、内部電
極２４ｂ、２４ｃを設けた箇所を厚くすることにより、
半導体チップ２２上の電極パッド２８と内部電極２４
ｂ、２４ｃとの高さを近似させることができる。これに
よって、ワイヤボンド工程においてワイヤのボンダビリ
ティを改善し、ワイヤ２９の「たれ」などによる半導体
チップ２３との接触事故などを避けることができる。
極２４ｂ、２４ｃを設けた箇所を厚くすることにより、
半導体チップ２２上の電極パッド２８と内部電極２４
ｂ、２４ｃとの高さを近似させることができる。これに
よって、ワイヤボンド工程においてワイヤのボンダビリ
ティを改善し、ワイヤ２９の「たれ」などによる半導体
チップ２３との接触事故などを避けることができる。
【００３５】
【発明の効果】以上に説明したように、本発明によれ
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。
【００３６】更に、多数個の半導体チップ２２を連続し
た樹脂層２３で一括モールドするので、装置１個あたり
に消費する樹脂の量を節約でき、無駄を少なくすること
ができる。
た樹脂層２３で一括モールドするので、装置１個あたり
に消費する樹脂の量を節約でき、無駄を少なくすること
ができる。
【００３７】更に、第１の絶縁基板２１ａを薄くし、第
２の絶縁基板２１ｂを厚く形成することで、半導体チッ
プ搭載部分だけを薄くできるので、装置外形の高さ（ｔ
３）を抑えて小型パッケージを実現できる。
２の絶縁基板２１ｂを厚く形成することで、半導体チッ
プ搭載部分だけを薄くできるので、装置外形の高さ（ｔ
３）を抑えて小型パッケージを実現できる。
【００３８】更に、板厚が薄い部分を点在させ、板厚が
厚い部分を格子状に配置することによって、製造上の大
判基板３２の取り扱いを容易にし、その割れ、欠けを防
止できる利点を有する。
厚い部分を格子状に配置することによって、製造上の大
判基板３２の取り扱いを容易にし、その割れ、欠けを防
止できる利点を有する。
【００３９】更に、板厚が厚い箇所に内部電極２４ｂ、
２４ｃを配置することでワイヤボンドのボンダビリティ
を改善できる利点を有する。
２４ｃを配置することでワイヤボンドのボンダビリティ
を改善できる利点を有する。
【図１】本発明を説明するための斜視図である、
【図２】本発明を説明する為の（Ａ）平面図、（Ｂ）断
面図である。
面図である。
【図３】本発明を説明する為の（Ａ）平面図、（Ｂ）断
面図である。
面図である。
【図４】本発明を説明するための斜視図である、
【図５】本発明を説明するための斜視図である、
【図６】本発明を説明する為の（Ａ）断面図、（Ｂ）平
面図である。
面図である。
【図７】本発明を説明する為の斜視図である。
【図８】従来例を説明する断面図である。
【図９】従来例を説明する平面図である。
【図１０】従来例を説明する断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渋谷 隆生 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F061 AA01 BA03 CA21 CB13
Claims (4)
- 【請求項１】 第１の板厚ｔ１を持つ第１の絶縁基板
と、第２の板厚ｔ２を持ち半導体チップを搭載する箇所
に貫通孔を持つ第２の絶縁基板とを貼着した大判基板を
準備する工程と、 前記貫通孔内に露出した前記第１の絶縁基板の上に半導
体チップを固着する工程と、 前記複数個の半導体チップを共通の樹脂層で被覆する工
程と、 前記半導体チップを囲むように、前記樹脂層と前記絶縁
基板とを切断して個々の半導体装置を分離する半導体装
置の製造方法であって、 前記第２の板厚が前記第１の板厚と同じか或いはそれよ
りも大であることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記切断する工程がダイシング工程であ
ることを特徴とする請求項１記載の半導体装置の製造方
法 - 【請求項３】 前記第１の板厚が１００μ以下であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記第２の板厚が１００μ以上であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27352998A JP3877448B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27352998A JP3877448B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000106377A true JP2000106377A (ja) | 2000-04-11 |
| JP3877448B2 JP3877448B2 (ja) | 2007-02-07 |
Family
ID=17529125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27352998A Expired - Fee Related JP3877448B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3877448B2 (ja) |
-
1998
- 1998-09-28 JP JP27352998A patent/JP3877448B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3877448B2 (ja) | 2007-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3819574B2 (ja) | 半導体装置の製造方法 | |
| JP3877454B2 (ja) | 半導体装置の製造方法 | |
| JP3877453B2 (ja) | 半導体装置の製造方法 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| KR100369202B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3877410B2 (ja) | 半導体装置の製造方法 | |
| JP4073098B2 (ja) | 半導体装置の製造方法 | |
| JP3877402B2 (ja) | 半導体装置の製造方法 | |
| JP3831504B2 (ja) | リードフレーム | |
| JP3877405B2 (ja) | 半導体装置の製造方法 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JP4162303B2 (ja) | 半導体装置の製造方法 | |
| JP3819607B2 (ja) | 半導体装置とその製造方法 | |
| JP4215300B2 (ja) | 半導体装置の製造方法 | |
| JP3877448B2 (ja) | 半導体装置の製造方法 | |
| JP4911635B2 (ja) | 半導体装置 | |
| JP2000124236A (ja) | 半導体装置の製造方法 | |
| JP5121807B2 (ja) | 半導体装置の製造方法 | |
| JP2008066762A (ja) | 半導体チップ搭載用の絶縁基板 | |
| JP2002050720A (ja) | 半導体装置の製造方法 | |
| JP3738144B2 (ja) | 半導体装置の製造方法 | |
| JP2000124167A (ja) | 半導体装置の製造方法 | |
| JP4453009B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008205515A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |