JP2000068436A - 半導体装置および半導体装置用フレーム - Google Patents
半導体装置および半導体装置用フレームInfo
- Publication number
- JP2000068436A JP2000068436A JP10232127A JP23212798A JP2000068436A JP 2000068436 A JP2000068436 A JP 2000068436A JP 10232127 A JP10232127 A JP 10232127A JP 23212798 A JP23212798 A JP 23212798A JP 2000068436 A JP2000068436 A JP 2000068436A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- pattern
- heat
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 230000005855 radiation Effects 0.000 claims abstract description 42
- 239000012790 adhesive layer Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 238000013021 overheating Methods 0.000 abstract description 6
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 description 24
- 239000011347 resin Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 17
- 239000010410 layer Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 230000000191 radiation effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子で発生した熱を十分に放熱するこ
とができ、半導体素子の過熱を防ぐことができる半導体
装置を提供することを課題(目的)とする。 【解決手段】 基材となる絶縁テープ１は、ポリイミド
等の電気的絶縁性を有する材料により矩形の枠型に形成
され、中央には半導体素子３を配置するためのデバイス
ホール４が形成されている。絶縁テープ１の一面に形成
された配線パターン２は、矩形の絶縁テープ１の各辺に
一端をデバイスホール４側に突出させて配置されたそれ
ぞれ複数本のリードから構成されており、各リードの内
側の先端はバンプ６を介してデバイスホール４内に配置
された半導体素子３の電極パッドに接合され、絶縁テー
プ１に接合された他端部には、外部端子１０が接合され
ている。半導体素子３の電極パッド形成面３ａの中央部
には、矩形の放熱パターン５が接着層７を介して接合さ
れている。
とができ、半導体素子の過熱を防ぐことができる半導体
装置を提供することを課題(目的)とする。 【解決手段】 基材となる絶縁テープ１は、ポリイミド
等の電気的絶縁性を有する材料により矩形の枠型に形成
され、中央には半導体素子３を配置するためのデバイス
ホール４が形成されている。絶縁テープ１の一面に形成
された配線パターン２は、矩形の絶縁テープ１の各辺に
一端をデバイスホール４側に突出させて配置されたそれ
ぞれ複数本のリードから構成されており、各リードの内
側の先端はバンプ６を介してデバイスホール４内に配置
された半導体素子３の電極パッドに接合され、絶縁テー
プ１に接合された他端部には、外部端子１０が接合され
ている。半導体素子３の電極パッド形成面３ａの中央部
には、矩形の放熱パターン５が接着層７を介して接合さ
れている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の構
造に関し、特に、テープキャリアパッケージ(ＴＣＰ)の
放熱構造に関する。
造に関し、特に、テープキャリアパッケージ(ＴＣＰ)の
放熱構造に関する。
【０００２】
【従来の技術】従来の半導体装置としては、例えば特開
平６−７８５７４号公報に開示されるものが知られてい
る。図６(ａ)は、この公報に開示された半導体装置の樹
脂封止前の平面図、図６(ｂ)は封止後の断面図である。
平６−７８５７４号公報に開示されるものが知られてい
る。図６(ａ)は、この公報に開示された半導体装置の樹
脂封止前の平面図、図６(ｂ)は封止後の断面図である。
【０００３】図示されるように、パッケージ基板２１の
一面には、中央に半導体素子２２が接合され、その周囲
に電気的絶縁性を有する弾性体層２３が接合されてい
る。そして、半導体素子２２と弾性体層２３の上には、
配線パターン２５とベースフィルム２６とを備える配線
パターン付きフィルムが貼り付けられている。配線パタ
ーン２５には、弾性体層２３上となる一端側に外部接続
端子２４が接合され、他端側は半導体素子２２の接点に
接続されている。ベースフィルム２６は、弾性体層２３
部分をカバーするように矩形の枠型に設けられており、
弾性体層２３の枠内に配置された半導体素子２２は、封
止樹脂２７をポッティングすることにより封止されてい
る。
一面には、中央に半導体素子２２が接合され、その周囲
に電気的絶縁性を有する弾性体層２３が接合されてい
る。そして、半導体素子２２と弾性体層２３の上には、
配線パターン２５とベースフィルム２６とを備える配線
パターン付きフィルムが貼り付けられている。配線パタ
ーン２５には、弾性体層２３上となる一端側に外部接続
端子２４が接合され、他端側は半導体素子２２の接点に
接続されている。ベースフィルム２６は、弾性体層２３
部分をカバーするように矩形の枠型に設けられており、
弾性体層２３の枠内に配置された半導体素子２２は、封
止樹脂２７をポッティングすることにより封止されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置では、半導体素子２２がパッケージ
基板２１と封止樹脂２７とにより挟まれているため、十
分な放熱効果が得られず、半導体素子２２の過熱を防止
することができず、素子の破損や性能劣化の可能性があ
る。一般に半導体素子は電極が形成された面側の発熱が
大きいが、上記の従来例ではこの面が熱伝導率の小さい
封止樹脂２７により覆われているため、封止樹脂２７側
からの放熱効果は小さい。また、熱は半導体素子２２を
通り抜けて基板２１側にも伝達されるが、こちらも伝達
経路が長くなるため放熱効果が不十分である。
た従来の半導体装置では、半導体素子２２がパッケージ
基板２１と封止樹脂２７とにより挟まれているため、十
分な放熱効果が得られず、半導体素子２２の過熱を防止
することができず、素子の破損や性能劣化の可能性があ
る。一般に半導体素子は電極が形成された面側の発熱が
大きいが、上記の従来例ではこの面が熱伝導率の小さい
封止樹脂２７により覆われているため、封止樹脂２７側
からの放熱効果は小さい。また、熱は半導体素子２２を
通り抜けて基板２１側にも伝達されるが、こちらも伝達
経路が長くなるため放熱効果が不十分である。
【０００５】この発明は、上述した従来技術の問題点に
鑑みてなされたものであり、半導体素子で発生した熱を
十分に放熱することができ、半導体素子の過熱を防ぐこ
とができる半導体装置を提供することを課題(目的)とす
る。
鑑みてなされたものであり、半導体素子で発生した熱を
十分に放熱することができ、半導体素子の過熱を防ぐこ
とができる半導体装置を提供することを課題(目的)とす
る。
【０００６】
【課題を解決するための手段】この発明にかかる半導体
装置は、基材となる絶縁テープと、絶縁テープに形成さ
れたデバイスホール内に突出するように周囲から形成さ
れた複数のリードを含む配線パターンと、一面に形成さ
れた電極パッドをリードに接続させてデバイスホール内
に配置される半導体素子と、半導体素子の電極パッドが
形成された面に接触して半導体素子で発生した熱を放熱
する放熱パターンとを備えることを特徴とする。
装置は、基材となる絶縁テープと、絶縁テープに形成さ
れたデバイスホール内に突出するように周囲から形成さ
れた複数のリードを含む配線パターンと、一面に形成さ
れた電極パッドをリードに接続させてデバイスホール内
に配置される半導体素子と、半導体素子の電極パッドが
形成された面に接触して半導体素子で発生した熱を放熱
する放熱パターンとを備えることを特徴とする。
【０００７】上記の構成によれば、半導体素子で発生し
た熱は放熱パターンを伝達して放熱され、半導体素子の
過熱を防ぐことができる。放熱パターンには、放熱パタ
ーンに伝達された熱を装置が実装される基板等の外部に
伝達させるため、外部端子を接続してもよい。この外部
端子には、放熱の機能のみを持たせてもよいが、後述の
接続部を有する放熱パターンを利用する場合には電気的
な接続の機能を持たせてもよい。
た熱は放熱パターンを伝達して放熱され、半導体素子の
過熱を防ぐことができる。放熱パターンには、放熱パタ
ーンに伝達された熱を装置が実装される基板等の外部に
伝達させるため、外部端子を接続してもよい。この外部
端子には、放熱の機能のみを持たせてもよいが、後述の
接続部を有する放熱パターンを利用する場合には電気的
な接続の機能を持たせてもよい。
【０００８】放熱パターンは、一般に接着層を介して半
導体素子に接合される。このとき、放熱パターンに、接
着層から放出されるガスを通過させるガス抜き穴を形成
してもよい。ガス抜き穴を設けた場合には、接着層に含
まれる水分が実使用時の熱により蒸気化した場合にも、
これを放熱パターンの外側に逃がすことができる。
導体素子に接合される。このとき、放熱パターンに、接
着層から放出されるガスを通過させるガス抜き穴を形成
してもよい。ガス抜き穴を設けた場合には、接着層に含
まれる水分が実使用時の熱により蒸気化した場合にも、
これを放熱パターンの外側に逃がすことができる。
【０００９】放熱パターンは、配線パターンと同様の導
体により形成することができる。この場合、放熱パター
ンは、電極パッド形成面の中央部分に接触する放熱部
と、放熱部からリードと同様にデバイスホールの外側に
連続する接続部とを有するように構成することができ
る。接続部は、半導体素子の電極パッドの一部に電気的
に接続することができる。また、接続部は、半導体素子
の電源電極、またはグランド電極等の電位に変化がない
電極に接続することが望ましい。さらに、接続部は、リ
ードのうちの高速信号線(マイクロストリームライン)を
挟むように形成されることが望ましい。
体により形成することができる。この場合、放熱パター
ンは、電極パッド形成面の中央部分に接触する放熱部
と、放熱部からリードと同様にデバイスホールの外側に
連続する接続部とを有するように構成することができ
る。接続部は、半導体素子の電極パッドの一部に電気的
に接続することができる。また、接続部は、半導体素子
の電源電極、またはグランド電極等の電位に変化がない
電極に接続することが望ましい。さらに、接続部は、リ
ードのうちの高速信号線(マイクロストリームライン)を
挟むように形成されることが望ましい。
【００１０】一方、この発明にかかる半導体装置用フレ
ームは、基材となる絶縁テープと、絶縁テープに形成さ
れたデバイスホール内に突出するように周囲から形成さ
れた複数のリードを含む配線パターンと、デバイスホー
ル内に位置して搭載される半導体素子に接触して熱を放
熱するための放熱パターンとを備えることを特徴とす
る。このようなフレームを用いて半導体装置を組み立て
ることにより、上記と同様に、放熱効果が高い装置を構
成することができる。
ームは、基材となる絶縁テープと、絶縁テープに形成さ
れたデバイスホール内に突出するように周囲から形成さ
れた複数のリードを含む配線パターンと、デバイスホー
ル内に位置して搭載される半導体素子に接触して熱を放
熱するための放熱パターンとを備えることを特徴とす
る。このようなフレームを用いて半導体装置を組み立て
ることにより、上記と同様に、放熱効果が高い装置を構
成することができる。
【００１１】放熱パターンには、ガスを通過させるガス
抜き穴を形成することができる。また、放熱パターン
は、配線パターンと同様の導体により形成することがで
きる。この場合、放熱パターンは、半導体素子の中央部
分に接触する放熱部と、放熱部からリードと同様にデバ
イスホールの外側に連続する接続部とを有するように構
成することができる。
抜き穴を形成することができる。また、放熱パターン
は、配線パターンと同様の導体により形成することがで
きる。この場合、放熱パターンは、半導体素子の中央部
分に接触する放熱部と、放熱部からリードと同様にデバ
イスホールの外側に連続する接続部とを有するように構
成することができる。
【００１２】
【発明の実施の形態】以下、この発明にかかる半導体装
置の実施形態を５例説明する。実施形態は、全てテープ
キャリアパッケージ(ＴＣＰ)タイプの半導体装置であ
る。図１(ａ)は、第１の実施形態にかかる半導体装置の
平面図、図１(ｂ)はその断面図である。基材となる絶縁
テープ１は、ポリイミド等の電気的絶縁性を有する材料
により矩形の枠型に形成され、中央には半導体素子３を
配置するためのデバイスホール４が形成されている。絶
縁テープ１の一面には、銅などの導体から成る配線パタ
ーン２が形成されている。
置の実施形態を５例説明する。実施形態は、全てテープ
キャリアパッケージ(ＴＣＰ)タイプの半導体装置であ
る。図１(ａ)は、第１の実施形態にかかる半導体装置の
平面図、図１(ｂ)はその断面図である。基材となる絶縁
テープ１は、ポリイミド等の電気的絶縁性を有する材料
により矩形の枠型に形成され、中央には半導体素子３を
配置するためのデバイスホール４が形成されている。絶
縁テープ１の一面には、銅などの導体から成る配線パタ
ーン２が形成されている。
【００１３】配線パターン２は、矩形の絶縁テープ１の
各辺に一端をデバイスホール４側に突出させて配置され
たそれぞれ複数本のリードから構成されており、各リー
ドの内側の先端はバンプ６を介してデバイスホール４内
に配置された半導体素子３の電極パッドに接合され、絶
縁テープ１に接合された他端部には、外部端子１０が接
合されている。
各辺に一端をデバイスホール４側に突出させて配置され
たそれぞれ複数本のリードから構成されており、各リー
ドの内側の先端はバンプ６を介してデバイスホール４内
に配置された半導体素子３の電極パッドに接合され、絶
縁テープ１に接合された他端部には、外部端子１０が接
合されている。
【００１４】半導体素子３の電極パッド形成面３ａの中
央部には、矩形の放熱パターン５が接着層７を介して接
合されている。放熱パターン５の各コーナー部には、絶
縁テープ１の対角方向に延びるサポート部５ａがそれぞ
れ形成されており、これらのサポート部５ａの外側の先
端は絶縁テープ１に接続されている。
央部には、矩形の放熱パターン５が接着層７を介して接
合されている。放熱パターン５の各コーナー部には、絶
縁テープ１の対角方向に延びるサポート部５ａがそれぞ
れ形成されており、これらのサポート部５ａの外側の先
端は絶縁テープ１に接続されている。
【００１５】なお、絶縁テープ１と、この上に形成され
た配線パターン２および放熱パターン５とは、ＴＣＰ用
のフレームを構成している。配線パターン２と放熱パタ
ーン５とは、銅等の導体により一括して形成されてい
る。ＴＣＰ用のフレームは、ＴＡＢ(Tape Automated Bo
nding)の実装方法を取り込んだタイプのフレームであ
り、絶縁テープと導体層との二層テープ、間に接着剤層
が介在する三層テープ等が用いられる。例えば、二層テ
ープの製造工程は、絶縁テープ上に無電解メッキやスパ
ッタリングで薄い金属層を形成し、その上にフォトリソ
グラフィの手法でパターンニングされたレジスト層を形
成し、これをマスクに銅を電解メッキして配線パター
ン、放熱パターンを形成する。
た配線パターン２および放熱パターン５とは、ＴＣＰ用
のフレームを構成している。配線パターン２と放熱パタ
ーン５とは、銅等の導体により一括して形成されてい
る。ＴＣＰ用のフレームは、ＴＡＢ(Tape Automated Bo
nding)の実装方法を取り込んだタイプのフレームであ
り、絶縁テープと導体層との二層テープ、間に接着剤層
が介在する三層テープ等が用いられる。例えば、二層テ
ープの製造工程は、絶縁テープ上に無電解メッキやスパ
ッタリングで薄い金属層を形成し、その上にフォトリソ
グラフィの手法でパターンニングされたレジスト層を形
成し、これをマスクに銅を電解メッキして配線パター
ン、放熱パターンを形成する。
【００１６】デバイスホール４内の半導体素子３の外周
および下側の空間は、封止樹脂８により封止されてい
る。配線パターン２のデバイスホール４内に突出する部
分と放熱パターン５とは、封止樹脂８によりカバーさ
れ、配線パターン２の絶縁テープ１に接合された部分に
は、外部端子１０の取り付け位置を除いて絶縁被膜９が
形成されている。
および下側の空間は、封止樹脂８により封止されてい
る。配線パターン２のデバイスホール４内に突出する部
分と放熱パターン５とは、封止樹脂８によりカバーさ
れ、配線パターン２の絶縁テープ１に接合された部分に
は、外部端子１０の取り付け位置を除いて絶縁被膜９が
形成されている。
【００１７】上述の第１の実施形態の半導体装置は、実
装時には外部端子１０を図示せぬ基板の配線パターンに
接合させて基板上に組み付けられ、外部端子１０、配線
パターン２、バンプ６を介して半導体素子３の内部回路
と基板上の外部回路とを接続することができ、これらの
経路で信号が授受される。また、半導体素子３は図２中
上面が空間に露出しており、下面には放熱パターン５が
接合されているため、半導体素子３で発生した熱は、上
面からは直接、下面は放熱パターン５を介して空中また
は実装基板に放出される。したがって、放熱効果が高
く、半導体素子３の過熱による障害の発生を防ぐことが
できる。
装時には外部端子１０を図示せぬ基板の配線パターンに
接合させて基板上に組み付けられ、外部端子１０、配線
パターン２、バンプ６を介して半導体素子３の内部回路
と基板上の外部回路とを接続することができ、これらの
経路で信号が授受される。また、半導体素子３は図２中
上面が空間に露出しており、下面には放熱パターン５が
接合されているため、半導体素子３で発生した熱は、上
面からは直接、下面は放熱パターン５を介して空中また
は実装基板に放出される。したがって、放熱効果が高
く、半導体素子３の過熱による障害の発生を防ぐことが
できる。
【００１８】図２〜図５は、それぞれ第２〜第５の実施
形態を示す。これらの実施形態は、基本的な構成が上述
した第１の実施形態と同一であるため、第１の実施形態
との相違点を中心に説明する。
形態を示す。これらの実施形態は、基本的な構成が上述
した第１の実施形態と同一であるため、第１の実施形態
との相違点を中心に説明する。
【００１９】図２に示される第２の実施形態にかかる半
導体装置は、外部端子１１が放熱パターン５に接続され
ている点が第１の実施形態とは異なる。また、この例で
は、放熱パターン５の下面にも外部端子１１の取り付け
位置を除いて絶縁被膜９が形成されている。外部端子１
１は、実装時には外部端子１０と同様に基板(図示せず)
に接続され、半導体素子３から放熱パターン５に伝達さ
れた熱を基板に伝達させることができる。したがって、
第１の実施形態よりもより放熱効率を高めることができ
る。
導体装置は、外部端子１１が放熱パターン５に接続され
ている点が第１の実施形態とは異なる。また、この例で
は、放熱パターン５の下面にも外部端子１１の取り付け
位置を除いて絶縁被膜９が形成されている。外部端子１
１は、実装時には外部端子１０と同様に基板(図示せず)
に接続され、半導体素子３から放熱パターン５に伝達さ
れた熱を基板に伝達させることができる。したがって、
第１の実施形態よりもより放熱効率を高めることができ
る。
【００２０】図３は、第３の実施形態にかかる半導体装
置を示し、(ａ)は樹脂封止前の平面図、(ｂ)は封止後の
断面図である。第３の実施形態では、放熱パターン５
に、接着層７から放出されるガスを通過させる円形のガ
ス抜き穴５ｂが複数形成されている。ガス抜き穴５ｂを
設けた場合には、接着層７に含まれる水分が実使用時の
熱により蒸気化した場合にも、これを放熱パターン５の
外側に逃がすことができ、放熱パターンと半導体素子と
の間に無理な力が作用せず、素子や封止樹脂層の破損を
防ぐことができる。
置を示し、(ａ)は樹脂封止前の平面図、(ｂ)は封止後の
断面図である。第３の実施形態では、放熱パターン５
に、接着層７から放出されるガスを通過させる円形のガ
ス抜き穴５ｂが複数形成されている。ガス抜き穴５ｂを
設けた場合には、接着層７に含まれる水分が実使用時の
熱により蒸気化した場合にも、これを放熱パターン５の
外側に逃がすことができ、放熱パターンと半導体素子と
の間に無理な力が作用せず、素子や封止樹脂層の破損を
防ぐことができる。
【００２１】図４は、第４の実施形態にかかる半導体装
置を示し、(ａ)は樹脂封止前の平面図、(ｂ)は封止後の
断面図である。第４の実施形態では、放熱パターン５
が、半導体素子３の電極パッド形成面３ａの中央部分に
接触する放熱部５ｃと、放熱部５ｃからリード(配線パ
ターン２)と同様にデバイスホール４の外側に連続する
接続部５ｄとを有している。
置を示し、(ａ)は樹脂封止前の平面図、(ｂ)は封止後の
断面図である。第４の実施形態では、放熱パターン５
が、半導体素子３の電極パッド形成面３ａの中央部分に
接触する放熱部５ｃと、放熱部５ｃからリード(配線パ
ターン２)と同様にデバイスホール４の外側に連続する
接続部５ｄとを有している。
【００２２】また、接続部５ｄは、バンプ６を介して半
導体素子３の電極パッドの一部に電気的に接続されてい
る。放熱パターン５の接続部５ｄが接続される半導体素
子の電極は、電源電極、またはグランド電極等の電位に
変化がない電極であることが望ましい。接続部５ｄを電
源電極、またはグランド電極に接続した場合には、放熱
パターン５全体を所定電位の共通プレーンとして用いる
ことができるため、電位が安定し、外部ノイズに対する
マージンを大きくすることができる。
導体素子３の電極パッドの一部に電気的に接続されてい
る。放熱パターン５の接続部５ｄが接続される半導体素
子の電極は、電源電極、またはグランド電極等の電位に
変化がない電極であることが望ましい。接続部５ｄを電
源電極、またはグランド電極に接続した場合には、放熱
パターン５全体を所定電位の共通プレーンとして用いる
ことができるため、電位が安定し、外部ノイズに対する
マージンを大きくすることができる。
【００２３】図５は、第５の実施形態にかかる半導体装
置の樹脂封止前の状態を示す平面図である。この例で
も、図４の例と同様に、放熱パターン５が、放熱部５ｃ
と接続部５ｄとを有している。ただし、第５の実施形態
では、接続部５ｄが、複数のリードの中で高速信号線と
して使用されるリード２ａを挟むように配置されてい
る。電源電極、またはグランド電極に接続された接続部
５ｄが高速信号線を挟んで配置されている場合には、接
続部５ｄが高速信号線と他の信号線との間のシールドと
なり、高速信号線を流れる信号がノイズとして隣接する
信号線に影響を与えるのを防ぐことができる。
置の樹脂封止前の状態を示す平面図である。この例で
も、図４の例と同様に、放熱パターン５が、放熱部５ｃ
と接続部５ｄとを有している。ただし、第５の実施形態
では、接続部５ｄが、複数のリードの中で高速信号線と
して使用されるリード２ａを挟むように配置されてい
る。電源電極、またはグランド電極に接続された接続部
５ｄが高速信号線を挟んで配置されている場合には、接
続部５ｄが高速信号線と他の信号線との間のシールドと
なり、高速信号線を流れる信号がノイズとして隣接する
信号線に影響を与えるのを防ぐことができる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
半導体素子の電極形成面に接する放熱パターンを設ける
ことにより、半導体素子で発生した熱は放熱パターンを
伝達して放熱され、半導体素子の過熱を防ぐことができ
る。したがって、過熱による半導体素子の破損や性能劣
化を防ぐことができる。
半導体素子の電極形成面に接する放熱パターンを設ける
ことにより、半導体素子で発生した熱は放熱パターンを
伝達して放熱され、半導体素子の過熱を防ぐことができ
る。したがって、過熱による半導体素子の破損や性能劣
化を防ぐことができる。
【図１】 第１の実施形態にかかる半導体装置を示し、
(ａ)は樹脂封止前の平面図、(ｂ)は封止後の断面図であ
る。
(ａ)は樹脂封止前の平面図、(ｂ)は封止後の断面図であ
る。
【図２】 第２の実施形態にかかる半導体装置を示す断
面図である。
面図である。
【図３】 第３の実施形態にかかる半導体装置を示し、
(ａ)は樹脂封止前の平面図、(ｂ)は封止後の断面図であ
る。
(ａ)は樹脂封止前の平面図、(ｂ)は封止後の断面図であ
る。
【図４】 第４の実施形態にかかる半導体装置を示し、
(ａ)は樹脂封止前の平面図、(ｂ)は封止後の断面図であ
る。
(ａ)は樹脂封止前の平面図、(ｂ)は封止後の断面図であ
る。
【図５】 第５の実施形態にかかる半導体装置の樹脂封
止前の状態を示す平面図である。
止前の状態を示す平面図である。
【図６】 従来の半導体装置を示し、(ａ)は樹脂封止前
の平面図、(ｂ)は封止後の断面図である。
の平面図、(ｂ)は封止後の断面図である。
１ 絶縁テープ ２ 配線パターン(リード) ３ 半導体素子 ４ デバイスホール ５ 放熱パターン ６ バンプ ７ 接着層 ８ 封止樹脂 １０ 外部端子
Claims (10)
- 【請求項１】 基材となる絶縁テープと、 前記絶縁テープに形成されたデバイスホール内に突出す
るように周囲から形成された複数のリードを含む配線パ
ターンと、 一面に形成された電極パッドを前記リードに接続させて
前記デバイスホール内に配置される半導体素子と、 前記半導体素子の前記電極パッドが形成された面に接触
して前記半導体素子で発生した熱を放熱する放熱パター
ンとを備えることを特徴とする半導体装置。 - 【請求項２】 前記放熱パターンには、該放熱パターン
に伝達された熱を外部に伝達させるための外部端子が接
続されていることを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】 前記放熱パターンは、接着層を介して前
記半導体素子に接合され、前記放熱パターンには、接着
層から放出されるガスを通過させるガス抜き穴が形成さ
れていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項４】 前記放熱パターンは、前記配線パターン
と同様の導体により形成されると共に、前記電極パッド
形成面の中央部分に接触する放熱部と、前記放熱部から
前記リードと同様に前記デバイスホールの外側に連続す
る接続部とを有し、前記接続部は、前記半導体素子の電
極パッドの一部に電気的に接続されていることを特徴と
する請求項１に記載の半導体装置。 - 【請求項５】 前記接続部は、前記半導体素子の電源電
極、またはグランド電極に接続されていることを特徴と
することを特徴とする請求項４に記載の半導体装置。 - 【請求項６】 前記接続部は、前記リードのうちの高速
信号線を挟むように形成されていることを特徴とする請
求項５に記載の半導体装置。 - 【請求項７】 前記配線パターンと前記放熱パターンと
は、前記基材上に同時に形成された金属膜を用いて構成
されていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項８】 基材となる絶縁テープと、 前記絶縁テープに形成されたデバイスホール内に突出す
るように周囲から形成された複数のリードを含む配線パ
ターンと、 前記デバイスホール内に位置して搭載される半導体素子
に接触して熱を放熱するための放熱パターンとを備える
ことを特徴とする半導体装置用フレーム。 - 【請求項９】 前記放熱パターンには、ガスを通過させ
るガス抜き穴が形成されていることを特徴とする請求項
８に記載の半導体装置用フレーム。 - 【請求項１０】 前記放熱パターンは、前記配線パター
ンと同様の導体により形成されると共に、前記半導体素
子の中央部分に接触する放熱部と、前記放熱部から前記
リードと同様に前記デバイスホールの外側に連続する接
続部とを有することを特徴とする請求項８に記載の半導
体装置用フレーム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232127A JP2000068436A (ja) | 1998-08-18 | 1998-08-18 | 半導体装置および半導体装置用フレーム |
| US09/276,118 US6437430B2 (en) | 1998-08-18 | 1999-03-25 | Semiconductor apparatus and frame used for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232127A JP2000068436A (ja) | 1998-08-18 | 1998-08-18 | 半導体装置および半導体装置用フレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068436A true JP2000068436A (ja) | 2000-03-03 |
Family
ID=16934435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10232127A Abandoned JP2000068436A (ja) | 1998-08-18 | 1998-08-18 | 半導体装置および半導体装置用フレーム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6437430B2 (ja) |
| JP (1) | JP2000068436A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158310A (ja) * | 2000-09-06 | 2002-05-31 | Sanyo Electric Co Ltd | 半導体装置および半導体モジュール |
| JP2007013219A (ja) * | 2006-10-20 | 2007-01-18 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2010267754A (ja) * | 2009-05-14 | 2010-11-25 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| JP3942457B2 (ja) * | 2002-02-27 | 2007-07-11 | Ｎｅｃエレクトロニクス株式会社 | 電子部品の製造方法 |
| US8258614B2 (en) * | 2007-11-12 | 2012-09-04 | Stats Chippac Ltd. | Integrated circuit package system with package integration |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4827376A (en) * | 1987-10-05 | 1989-05-02 | Olin Corporation | Heat dissipating interconnect tape for use in tape automated bonding |
| US5414299A (en) * | 1993-09-24 | 1995-05-09 | Vlsi Technology, Inc. | Semi-conductor device interconnect package assembly for improved package performance |
| JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| JP2820645B2 (ja) * | 1994-08-30 | 1998-11-05 | アナム インダストリアル カンパニー インコーポレーティド | 半導体リードフレーム |
| JPH0878574A (ja) | 1994-09-08 | 1996-03-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| EP0709883B1 (en) * | 1994-10-04 | 2001-10-04 | Nec Corporation | Semiconductor package fabricated by using tape automated bonding |
| JPH08222657A (ja) * | 1995-02-17 | 1996-08-30 | Hitachi Ltd | 半導体集積回路装置 |
-
1998
- 1998-08-18 JP JP10232127A patent/JP2000068436A/ja not_active Abandoned
-
1999
- 1999-03-25 US US09/276,118 patent/US6437430B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158310A (ja) * | 2000-09-06 | 2002-05-31 | Sanyo Electric Co Ltd | 半導体装置および半導体モジュール |
| JP2007013219A (ja) * | 2006-10-20 | 2007-01-18 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2010267754A (ja) * | 2009-05-14 | 2010-11-25 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020005579A1 (en) | 2002-01-17 |
| US6437430B2 (en) | 2002-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353508B2 (ja) | プリント配線板とこれを用いた電子装置 | |
| JP2008091714A (ja) | 半導体装置 | |
| JP2003101243A (ja) | 多層配線基板および半導体装置 | |
| JPH0383368A (ja) | 半導体装置 | |
| US6833512B2 (en) | Substrate board structure | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP2000068436A (ja) | 半導体装置および半導体装置用フレーム | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| US6278190B1 (en) | Semiconductor device | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP4934915B2 (ja) | 半導体装置 | |
| JP2000188359A (ja) | 半導体パッケージ | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH09330994A (ja) | 半導体装置 | |
| JPH09321188A (ja) | 半導体装置及びその実装方法 | |
| JP2501950B2 (ja) | 半導体装置 | |
| JP4122560B2 (ja) | 半導体装置及び半導体装置の実装構造 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JP3348562B2 (ja) | 半導体パッケージの実装構造 | |
| JPH0982752A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |