JP3024596B2 - フィルムキャリアテープを用いたｂｇａ型半導体装置 - Google Patents
フィルムキャリアテープを用いたｂｇａ型半導体装置Info
- Publication number
- JP3024596B2 JP3024596B2 JP18475997A JP18475997A JP3024596B2 JP 3024596 B2 JP3024596 B2 JP 3024596B2 JP 18475997 A JP18475997 A JP 18475997A JP 18475997 A JP18475997 A JP 18475997A JP 3024596 B2 JP3024596 B2 JP 3024596B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- carrier tape
- chip
- semiconductor device
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はフィルムキャリアテ
ープを利用し、かつこのフィルムキャリアテープ上にグ
リッドアレイ状にランドを配置して半導体ＩＣチップの
実装基板への接続を行うようにした半導体装置に関する
ものである。
ープを利用し、かつこのフィルムキャリアテープ上にグ
リッドアレイ状にランドを配置して半導体ＩＣチップの
実装基板への接続を行うようにした半導体装置に関する
ものである。
【０００２】
【従来の技術】従来、フィルムキャリアテープを用いた
半導体装置は実装の容易化を図る上で有効とされてい
る。このフィルムキャリアテープでは、ＩＣチップを内
装したデバイスホール内に突出したリード（インナーリ
ード）と、ＩＣチップに設けたバンプとを熱圧着または
共晶法によりインナーリードボンディング（Inner Lead
Bonding；ＩＬＢ）し、フィルムキャリアテープの状態
で電気選別やＢＴ（Burn-in Test）試験を実施し、次に
リードをアウターリードボンディング（Outer LeadBond
ing；ＯＬＢ）可能な所望の長さに切断した構成であ
る。しかしながら、このフィルムキャリアテープでは、
ＯＬＢリードの厚さが約３５μｍと非常に薄いためＯＬ
Ｂリードの平坦性の確保が難しく、かつ隣接するＯＬＢ
リードのピッチを微小化することが難しいため、多ピン
化された半導体装置への適用が難しいという問題があ
る。
半導体装置は実装の容易化を図る上で有効とされてい
る。このフィルムキャリアテープでは、ＩＣチップを内
装したデバイスホール内に突出したリード（インナーリ
ード）と、ＩＣチップに設けたバンプとを熱圧着または
共晶法によりインナーリードボンディング（Inner Lead
Bonding；ＩＬＢ）し、フィルムキャリアテープの状態
で電気選別やＢＴ（Burn-in Test）試験を実施し、次に
リードをアウターリードボンディング（Outer LeadBond
ing；ＯＬＢ）可能な所望の長さに切断した構成であ
る。しかしながら、このフィルムキャリアテープでは、
ＯＬＢリードの厚さが約３５μｍと非常に薄いためＯＬ
Ｂリードの平坦性の確保が難しく、かつ隣接するＯＬＢ
リードのピッチを微小化することが難しいため、多ピン
化された半導体装置への適用が難しいという問題があ
る。
【０００３】このような多ピン化の要求に対処すべく、
例えば、日経マイクロデバイス１９９４年３月号ｐｐ．
５８〜６４には、パッケージ裏面に外部端子として格子
状に半田バンプを配置した表面実装型パッケージとして
ＢＧＡ（Ball Grid Array ）が紹介されている。このパ
ッケージは、例えば２２０ピン級の２３〜２４ｍｍ□の
パッケージを実現する場合でも、外部端子のピッチ寸法
は１．５ｍｍ程度でよいため実装性に優れていることが
わかる。
例えば、日経マイクロデバイス１９９４年３月号ｐｐ．
５８〜６４には、パッケージ裏面に外部端子として格子
状に半田バンプを配置した表面実装型パッケージとして
ＢＧＡ（Ball Grid Array ）が紹介されている。このパ
ッケージは、例えば２２０ピン級の２３〜２４ｍｍ□の
パッケージを実現する場合でも、外部端子のピッチ寸法
は１．５ｍｍ程度でよいため実装性に優れていることが
わかる。
【０００４】また、このＢＧＡはパッケージの外形サイ
ズが小さいため、パッケージ内部の配線長が短くでき、
電気的特性も向上する。このＢＧＡパッケージの基板は
多層プリント基板が用いられているがその他にセラミッ
クの基板やフィルムキャリアテープを用いることもでき
る。このうち、フィルムキャリアテープを用いたものと
して、例えば第１０回回路実装学術講演大会講演論文集
（ｐ２０９〜２１０）に発表されたＢＧＡパッケージが
ある。図３は、この第１の従来例の断面図である。この
ＢＧＡパッケージでは、フィルムキャリアテープ２１の
表面に形成された銅箔配線で形成されたランド２２上に
半田バンプ２３を形成し、またフィルムキャリアテープ
２１の裏面にはサポートリング２４を接着剤２５で接着
し、さらにヒートスプレッタ２６を接着剤２７で接着す
る。そして、フィルムキャリアテープ２１のデバイスホ
ール２８内において前記ヒートスプレッタ２６に搭載し
たＩＣチップ２９上の電極に前記銅箔配線で形成された
ＩＬＢ３０を接続し、封止樹脂３１で封止した構成であ
る。このように、このＢＧＡパッケージは、３層構造の
フィルムキャリアテープ２１を用いたテープＢＧＡであ
り、このフィルムキャリアテープ２１では銅箔配線層が
１層のため、たとえばグランドプレーン層を設けること
は不可能であり、例えば１００ＭＨZ 以上というような
高速な動作周波数を有するＩＣチップを搭載することに
は問題があった。
ズが小さいため、パッケージ内部の配線長が短くでき、
電気的特性も向上する。このＢＧＡパッケージの基板は
多層プリント基板が用いられているがその他にセラミッ
クの基板やフィルムキャリアテープを用いることもでき
る。このうち、フィルムキャリアテープを用いたものと
して、例えば第１０回回路実装学術講演大会講演論文集
（ｐ２０９〜２１０）に発表されたＢＧＡパッケージが
ある。図３は、この第１の従来例の断面図である。この
ＢＧＡパッケージでは、フィルムキャリアテープ２１の
表面に形成された銅箔配線で形成されたランド２２上に
半田バンプ２３を形成し、またフィルムキャリアテープ
２１の裏面にはサポートリング２４を接着剤２５で接着
し、さらにヒートスプレッタ２６を接着剤２７で接着す
る。そして、フィルムキャリアテープ２１のデバイスホ
ール２８内において前記ヒートスプレッタ２６に搭載し
たＩＣチップ２９上の電極に前記銅箔配線で形成された
ＩＬＢ３０を接続し、封止樹脂３１で封止した構成であ
る。このように、このＢＧＡパッケージは、３層構造の
フィルムキャリアテープ２１を用いたテープＢＧＡであ
り、このフィルムキャリアテープ２１では銅箔配線層が
１層のため、たとえばグランドプレーン層を設けること
は不可能であり、例えば１００ＭＨZ 以上というような
高速な動作周波数を有するＩＣチップを搭載することに
は問題があった。
【０００５】一方、前記問題を解決する目的で、例えば
図４に示すような構造のテープＢＧＡが提案されてい
る。このＢＧＡパッケージでは、図３に示したパッケー
ジと基本的には同じであるが、フィルムキャリアテープ
２１Ａの表面に形成された銅箔配線が裏面に形成された
グランド層３１とスルーホール３２により接続されてお
り、いわゆる２層２メタル技術によりフィルムキャリア
テープ２１Ａが形成されている。このＢＧＡ半導体装置
を実装基板上に実装するときは、実装基板上のパッド上
に予め半田ペースト等を供給しておき前記半田バンプ２
３を用いてろう付け実装が行われる。
図４に示すような構造のテープＢＧＡが提案されてい
る。このＢＧＡパッケージでは、図３に示したパッケー
ジと基本的には同じであるが、フィルムキャリアテープ
２１Ａの表面に形成された銅箔配線が裏面に形成された
グランド層３１とスルーホール３２により接続されてお
り、いわゆる２層２メタル技術によりフィルムキャリア
テープ２１Ａが形成されている。このＢＧＡ半導体装置
を実装基板上に実装するときは、実装基板上のパッド上
に予め半田ペースト等を供給しておき前記半田バンプ２
３を用いてろう付け実装が行われる。
【０００６】
【発明が解決しようとする課題】この図４の構造のＢＧ
Ａパッケージでは、基板としてのフィルムキャリアテー
プ２１Ａが前述の通り、２層２メタルとして構成されて
いるため、グランド層３１が形成され、１００ＭＨｚ以
上の高速動作されるＩＣチップを搭載することが可能で
ある。しかしながら、この２層２メタル構造をする際に
は、図３に示した３層１メタル技術で製造されるフィル
ムキャリアテープ２１に比較して工数が多くなり、製造
コストが５倍から１０倍に増加してしまうという問題が
ある。また、テープ全体の厚さが増大することを回避す
るために、フィルムキャリアテープ２１Ａを構成するベ
ーステープの厚さを約５０μ〜７５μｍに薄く形成する
ことが要求されるため、機械的強度が不足し、基板とし
て反りやうねりが生じやすく、サポートリング１９を貼
付けるまでの工程での取扱いが難しいという問題があっ
た。
Ａパッケージでは、基板としてのフィルムキャリアテー
プ２１Ａが前述の通り、２層２メタルとして構成されて
いるため、グランド層３１が形成され、１００ＭＨｚ以
上の高速動作されるＩＣチップを搭載することが可能で
ある。しかしながら、この２層２メタル構造をする際に
は、図３に示した３層１メタル技術で製造されるフィル
ムキャリアテープ２１に比較して工数が多くなり、製造
コストが５倍から１０倍に増加してしまうという問題が
ある。また、テープ全体の厚さが増大することを回避す
るために、フィルムキャリアテープ２１Ａを構成するベ
ーステープの厚さを約５０μ〜７５μｍに薄く形成する
ことが要求されるため、機械的強度が不足し、基板とし
て反りやうねりが生じやすく、サポートリング１９を貼
付けるまでの工程での取扱いが難しいという問題があっ
た。
【０００７】本発明の目的は、高速動作されるＩＣチッ
プを搭載でき、かつ製造が容易な２層２メタル相当のフ
ィルムキャリアテープを用いたＢＧＡパッケージを提供
することにある。
プを搭載でき、かつ製造が容易な２層２メタル相当のフ
ィルムキャリアテープを用いたＢＧＡパッケージを提供
することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
表面に金属箔配線が形成され、この金属配線によってＩ
Ｃチップ接続リードとランドとが形成されたフィルムキ
ャリアテープと、内部にグランド層が形成され、その表
裏面にそれぞれ互いに電気接続されたランドが形成され
ているプリント基板と、前記フィルムキャリアテープと
プリント基板の各表面を接着しかつそれぞれのランドを
相互に電気接続する異方性導電接着剤と、前記フィルム
キャリアテープに設けられたデバイスホール内に内装さ
れ前記接続リードに電気接続されるＩＣチップと、前記
プリント基板の裏面のランドに形成された金属バンプと
を備えている。
表面に金属箔配線が形成され、この金属配線によってＩ
Ｃチップ接続リードとランドとが形成されたフィルムキ
ャリアテープと、内部にグランド層が形成され、その表
裏面にそれぞれ互いに電気接続されたランドが形成され
ているプリント基板と、前記フィルムキャリアテープと
プリント基板の各表面を接着しかつそれぞれのランドを
相互に電気接続する異方性導電接着剤と、前記フィルム
キャリアテープに設けられたデバイスホール内に内装さ
れ前記接続リードに電気接続されるＩＣチップと、前記
プリント基板の裏面のランドに形成された金属バンプと
を備えている。
【０００９】プリント基板に形成されているグランド層
により、ランドでのインダクタンスが低減され、動作周
波数の高いＩＣチップを搭載することが可能となる。ま
た、フィルムキャリアテープは、３層１メタル構成のテ
ープとして構成できるため、２層２メタル構成のテープ
のような製造工数の増大がなく、低コストにかつ容易に
製造することが可能となる。
により、ランドでのインダクタンスが低減され、動作周
波数の高いＩＣチップを搭載することが可能となる。ま
た、フィルムキャリアテープは、３層１メタル構成のテ
ープとして構成できるため、２層２メタル構成のテープ
のような製造工数の増大がなく、低コストにかつ容易に
製造することが可能となる。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態の断
面図である。同図において、フィルムキャリアテープ１
は、表面に銅箔配線が形成され、この銅箔配線の一部を
ソルダレジスト２で所要の領域を覆うことにより、ソル
ダレジスト２が存在しない領域の前記銅箔配線によって
ランド３ａ、グランド用ランド３ｂが形成される。ま
た、銅箔配線の一部でＩＬＢ４が形成される。一方、前
記フィルムキャリアテープ１に対向して、プリント基板
５が設けられる。このプリント基板５は内部にグランド
層６が形成され、表面に所要パターンの導電膜からなる
ランド７ａ，７ｂが形成され、裏面にランド８が形成さ
れており、前記表面のランド７ａ，７ｂと裏面のランド
８はスルーホール９により相互に接続され、裏面のラン
ド８には半田バンプ１０が形成される。そして、前記フ
ィルムキャリアテープ１とプリント配線基板５は互いの
表面が対向配置され、厚さ方向にのみ導電性を有する異
方性導電接着剤１１で一体的に接続される。また、前記
プリント基板５の表面に設けられているデバイスホール
１２内にＩＣチップ１３が内装され、その電極に前記Ｉ
ＬＢ４が接続され、封止樹脂１４によって封止される。
なお、１５はＩＣチップ１３をマウントするための接着
剤である。
参照して説明する。図１は本発明の第１の実施形態の断
面図である。同図において、フィルムキャリアテープ１
は、表面に銅箔配線が形成され、この銅箔配線の一部を
ソルダレジスト２で所要の領域を覆うことにより、ソル
ダレジスト２が存在しない領域の前記銅箔配線によって
ランド３ａ、グランド用ランド３ｂが形成される。ま
た、銅箔配線の一部でＩＬＢ４が形成される。一方、前
記フィルムキャリアテープ１に対向して、プリント基板
５が設けられる。このプリント基板５は内部にグランド
層６が形成され、表面に所要パターンの導電膜からなる
ランド７ａ，７ｂが形成され、裏面にランド８が形成さ
れており、前記表面のランド７ａ，７ｂと裏面のランド
８はスルーホール９により相互に接続され、裏面のラン
ド８には半田バンプ１０が形成される。そして、前記フ
ィルムキャリアテープ１とプリント配線基板５は互いの
表面が対向配置され、厚さ方向にのみ導電性を有する異
方性導電接着剤１１で一体的に接続される。また、前記
プリント基板５の表面に設けられているデバイスホール
１２内にＩＣチップ１３が内装され、その電極に前記Ｉ
ＬＢ４が接続され、封止樹脂１４によって封止される。
なお、１５はＩＣチップ１３をマウントするための接着
剤である。
【００１１】ここで前記フィルムキャリアテープ１は、
通常の３層１メタル構成のテープとして製造される。ま
た、前記プリント基板５も通常の、例えばプリント配線
基板の製造方法で製造される。また、フィルムキャリア
テープ１の前記グランド用ランド３ｂはデバイスホール
１２の近くの、例えば１ｍｍ以内の位置に配置し、この
グランド用ランド３ｂに対応してプリント基板５のラン
ド７ｂを配置し、前記接着剤１１で電気的に相互接続す
ることにより、電気的にグランド配線のインダクタンス
Ｌを低減させる。また、プリント基板５内に設けられて
いるグランド層６によって、パッケージ全体がマイクロ
ストリップ構造となるため、フィルムキャリアテープ上
の銅箔配線のインダクタンスも低減される。
通常の３層１メタル構成のテープとして製造される。ま
た、前記プリント基板５も通常の、例えばプリント配線
基板の製造方法で製造される。また、フィルムキャリア
テープ１の前記グランド用ランド３ｂはデバイスホール
１２の近くの、例えば１ｍｍ以内の位置に配置し、この
グランド用ランド３ｂに対応してプリント基板５のラン
ド７ｂを配置し、前記接着剤１１で電気的に相互接続す
ることにより、電気的にグランド配線のインダクタンス
Ｌを低減させる。また、プリント基板５内に設けられて
いるグランド層６によって、パッケージ全体がマイクロ
ストリップ構造となるため、フィルムキャリアテープ上
の銅箔配線のインダクタンスも低減される。
【００１２】したがって、この構造のＢＧＡパッケージ
では、プリント基板５に形成されているグランド層６の
グランド接続効果により、前記したランド７ｂや銅箔配
線でのインダクタンスが低減されることにより、例えば
動作周波数が１００〜３００ＭＨZ のＩＣチップを搭載
することが可能となる。また、その一方で、フィルムキ
ャリアテープは、３層１メタル構成のテープとして構成
されているため、２層２メタル構成のテープのような製
造工数の増大がなく、低コストにかつ容易に製造するこ
とができる。なお、プリント基板５は、前記したように
既存のプリント配線基板を製造する技術がそのまま利用
できるため、低コストに製造することができることは言
うまでもない。また、フィルムキャリアテープ１とプリ
ント基板５とを接着剤１１で接着する工程は増えること
になるが、この工程はＩＣチップ１３に対してフィルム
キャリアテープ１のＩＬＢ４を接続する工程と同時に行
うことができるため、実質的に工程数が増大されること
はない。
では、プリント基板５に形成されているグランド層６の
グランド接続効果により、前記したランド７ｂや銅箔配
線でのインダクタンスが低減されることにより、例えば
動作周波数が１００〜３００ＭＨZ のＩＣチップを搭載
することが可能となる。また、その一方で、フィルムキ
ャリアテープは、３層１メタル構成のテープとして構成
されているため、２層２メタル構成のテープのような製
造工数の増大がなく、低コストにかつ容易に製造するこ
とができる。なお、プリント基板５は、前記したように
既存のプリント配線基板を製造する技術がそのまま利用
できるため、低コストに製造することができることは言
うまでもない。また、フィルムキャリアテープ１とプリ
ント基板５とを接着剤１１で接着する工程は増えること
になるが、この工程はＩＣチップ１３に対してフィルム
キャリアテープ１のＩＬＢ４を接続する工程と同時に行
うことができるため、実質的に工程数が増大されること
はない。
【００１３】図２は本発明の第２の実施形態を示す断面
図である。同図において図１の実施形態と等価な部分に
は同一符号を付してあり、その詳細な説明は省略する。
この実施形態では、フィルムキャリアテープ１の裏面に
ヒートスプレッタ１６を接着剤１７で接着し、かつこの
ヒートスプレッタ１６に設けられた凹部内にＩＣチップ
１３を内装し、フィルムキャリアテープ１のＩＬＢ４に
接続し、封止樹脂１４で封止している。また、前記フィ
ルムキャリアテープ１に対して異方性導電接着剤１１に
より接着されるプリント基板５は、フィルムキャリアテ
ープ１のランド３ａ，３ｂにランド７ａ，７ｂが電気的
に接続される。また、プリント基板５には、前記ＩＣチ
ップ１３に対向する位置にエアホール１８が開口されて
おり、前記封止樹脂１４の表面に沿って設けた空隙を外
部に連通させ、放熱性を高めている。
図である。同図において図１の実施形態と等価な部分に
は同一符号を付してあり、その詳細な説明は省略する。
この実施形態では、フィルムキャリアテープ１の裏面に
ヒートスプレッタ１６を接着剤１７で接着し、かつこの
ヒートスプレッタ１６に設けられた凹部内にＩＣチップ
１３を内装し、フィルムキャリアテープ１のＩＬＢ４に
接続し、封止樹脂１４で封止している。また、前記フィ
ルムキャリアテープ１に対して異方性導電接着剤１１に
より接着されるプリント基板５は、フィルムキャリアテ
ープ１のランド３ａ，３ｂにランド７ａ，７ｂが電気的
に接続される。また、プリント基板５には、前記ＩＣチ
ップ１３に対向する位置にエアホール１８が開口されて
おり、前記封止樹脂１４の表面に沿って設けた空隙を外
部に連通させ、放熱性を高めている。
【００１４】この第２の実施形態においても、プリント
基板５に形成されているグランド層６のグランド接続効
果により、前記したランド７ｂや銅箔配線でのインダク
タンスが低減されることにより、例えば動作周波数が１
００〜３００ＭＨZ のＩＣチップを搭載することが可能
となる。また、その一方で、フィルムキャリアテープ１
は、３層１メタル構成のテープとして構成されているた
め、２層２メタル構成のテープのような製造工数の増大
がなく、低コストにかつ容易に製造することができる。
また、この実施形態では、ヒートスプレッタ１６やエア
ホール１８によりＩＣチップ１３の放熱性を高めること
ができ、大電力化に適応することも可能である。
基板５に形成されているグランド層６のグランド接続効
果により、前記したランド７ｂや銅箔配線でのインダク
タンスが低減されることにより、例えば動作周波数が１
００〜３００ＭＨZ のＩＣチップを搭載することが可能
となる。また、その一方で、フィルムキャリアテープ１
は、３層１メタル構成のテープとして構成されているた
め、２層２メタル構成のテープのような製造工数の増大
がなく、低コストにかつ容易に製造することができる。
また、この実施形態では、ヒートスプレッタ１６やエア
ホール１８によりＩＣチップ１３の放熱性を高めること
ができ、大電力化に適応することも可能である。
【００１５】
【発明の効果】以上説明したように本発明は、グランド
層を有するプリント基板に、ＩＣチップ接続リードを有
するフィルムキャリアテープを異方性導電接着剤により
接着し、この接着剤によりプリント基板とフィルムキャ
リアテープの各ランドを相互に電気接続し、かつＩＣチ
ップを搭載しているので、プリント基板に設けられたグ
ランド層によってインダクタンスが低減でき、動作周波
数の高いＩＣチップの搭載が可能となる。また、フィル
ムキャリアテープは、グランド層が存在していない３層
１メタル構造で構成できるため、製造コストが低く、安
価なフィルムキャリアテープを用いたＢＧＡ型半導体装
置の実現が可能となる。
層を有するプリント基板に、ＩＣチップ接続リードを有
するフィルムキャリアテープを異方性導電接着剤により
接着し、この接着剤によりプリント基板とフィルムキャ
リアテープの各ランドを相互に電気接続し、かつＩＣチ
ップを搭載しているので、プリント基板に設けられたグ
ランド層によってインダクタンスが低減でき、動作周波
数の高いＩＣチップの搭載が可能となる。また、フィル
ムキャリアテープは、グランド層が存在していない３層
１メタル構造で構成できるため、製造コストが低く、安
価なフィルムキャリアテープを用いたＢＧＡ型半導体装
置の実現が可能となる。
【図１】本発明の第１の実施形態の断面図である。
【図２】本発明の第２の実施形態の断面図である。
【図３】従来の半導体装置の一例の断面図である。
【図４】従来の半導体装置の他の例の断面図である。
【符号の説明】 １ フィルムチップキャリア ３ａ，３ｂ ランド ４ ＩＬＢ ５ プリント基板 ６ グランド層 ７ａ，７ｂ，８ ランド １０ 半田バンプ １１ 異方性導電接着剤 １３ ＩＣチップ １６ ヒートスプレッタ １８ エアホール
Claims (5)
- 【請求項１】 表面に金属箔配線が形成され、この金属
配線によってＩＣチップ接続リードとランドとが形成さ
れたフィルムキャリアテープと、内部にグランド層が形
成され、その表裏面にそれぞれ互いに電気接続されたラ
ンドが形成されているプリント基板と、前記フィルムキ
ャリアテープとプリント基板の各表面を接着しかつそれ
ぞれのランドを相互に電気接続する異方性導電接着剤
と、前記フィルムキャリアテープに設けられたデバイス
ホール内に内装され前記接続リードに電気接続されるＩ
Ｃチップと、前記プリント基板の裏面のランドに形成さ
れた金属バンプとを備えることを特徴とするフィルムキ
ャリアテープを用いたＢＧＡ型半導体装置。 - 【請求項２】 前記フィルムキャリアテープは、表面に
設けられた金属箔配線の一部がソルダレジストで被覆さ
れ、このソルダレジスト間に露呈される前記金属箔配線
によって前記ランドが構成される請求項１に記載のフィ
ルムキャリアテープを用いたＢＧＡ型半導体装置。 - 【請求項３】 前記フィルムキャリアテープの表面のラ
ンドと、前記プリント基板の表面のランドとは対向配置
され、前記異方性導電接着剤により対向するランド同士
が電気接続される請求項１または２に記載のフィルムキ
ャリアを用いたＢＧＡ型半導体装置。 - 【請求項４】 前記フィルムキャリアテープの裏面にヒ
ートスプレッタが接着され、前記ＩＣチップはこのヒー
トスプレッタにより覆われている請求項１ないし３のい
ずれかに記載のフィルムキャリアを用いたＢＧＡ型半導
体装置。 - 【請求項５】 前記プリント基板には、ＩＣチップに対
向する位置にエアホールが開口されている請求項４に記
載のフィルムキャリアを用いたＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18475997A JP3024596B2 (ja) | 1997-07-10 | 1997-07-10 | フィルムキャリアテープを用いたｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18475997A JP3024596B2 (ja) | 1997-07-10 | 1997-07-10 | フィルムキャリアテープを用いたｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1131713A JPH1131713A (ja) | 1999-02-02 |
| JP3024596B2 true JP3024596B2 (ja) | 2000-03-21 |
Family
ID=16158845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18475997A Expired - Lifetime JP3024596B2 (ja) | 1997-07-10 | 1997-07-10 | フィルムキャリアテープを用いたｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024596B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401141B1 (ko) * | 1999-11-04 | 2003-10-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재 |
| US6949824B1 (en) * | 2000-04-12 | 2005-09-27 | Micron Technology, Inc. | Internal package heat dissipator |
| JP2002237682A (ja) * | 2001-02-08 | 2002-08-23 | Cmk Corp | 部品実装用凹部を備えた多層プリント配線板及びその製造方法 |
| JP4899645B2 (ja) * | 2006-06-02 | 2012-03-21 | 株式会社村田製作所 | モジュール部品及びその製造方法 |
-
1997
- 1997-07-10 JP JP18475997A patent/JP3024596B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1131713A (ja) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US20030222344A1 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| KR20080031119A (ko) | 반도체 장치 | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JPH0917919A (ja) | 半導体装置 | |
| CN101236943A (zh) | 内埋芯片的散热型无芯板薄型基板及其制造方法 | |
| US11532543B2 (en) | Manufacturing method of package carrier | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3944898B2 (ja) | 半導体装置 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPH0878572A (ja) | 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN113964093A (zh) | 封装结构及其制备方法 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| CN113838829B (zh) | 封装载板及其制作方法 | |
| JP3149836B2 (ja) | 半導体装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0936271A (ja) | 半導体パッケージ | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH11508409A (ja) | 向上したパッド設計による電子パッケージ | |
| JP2001267460A (ja) | 半導体装置 |