IT8023632A1

IT8023632A1 - Circuito integrato monolitico cosiddetto cmos

Info

Publication number: IT8023632A1
Application number: IT1980A23632A
Authority: IT
Original assignee: Itt
Priority date: 1979-07-24
Filing date: 1980-07-23
Publication date: 1982-01-23
Also published as: IT1193544B; DE2929869C2; JPS5618459A; GB2054955A; IE50350B1; IE801530L; IT8023632A0; FR2462025B1; GB2054955B; FR2462025A1; DE2929869A1

Description

DESRIZIONE DELL'INVENZIONE

Questa invenzione riguarda un circuito integrato monolitico cosidetto CMOS comprendente una coppia di transistori ad effetto di campo a porta isolata, complementari, con la zona di sorgente (source) e la zona di pozzo (drain) di un transistore ad effetto di campo essendo predisposte superficialmente in una area a forma di piazzuola di un secondo tipo di conduttivit? inserita nella parte superficiale di un substrato semiconduttore di un primo tipo di conduttivit?, con la zona di sorgente come pure la zona di pozzo dell'altro transistore ad effetto di campo essendo inserite nella parte superficiale del substrato e comprendente.una connessione galvanica esistente tra i due elettrodi di pozzo dei due transistori ad effetto di campo ai quali ? applicato il segnale di ingresso, come ? noto dalla rivista tecnica tedesca "Elektronik", (1971) N. 4 pag. da 111 a 116. In questo tipo di circuito integrato monolitico cosidetto CMOS ? stato notato che in seguito all'applicazione di una tensione molto ripida o di impulsi di interferenza, attraverso il circuito integrato monolitico CMOS si pu? verificare un corto circuito che probabilmente ne provoca la distruzione. Questo fenomeno ? notato principalmente nel caso di circuiti CMOS comprendenti elettrodi di porta (gate) in alluminio con un'alta tensione di soglia,e che sono predisposti per il funzionamento in alte tensioni di alimentazione.

Si era supposto che ci? fosse dovuto alle capacit? di sovrapposizione tra gli elettrodi di porta e le zone di pozzo (drain). Infatti, nel caso dell'invertitore in CMOS, gli elettrodi di porta e gli elettrodi di pozzo (drain) del.transistore a canale-n e a canale-p sono collegati l'uno con l'altro tramite tracciati conduttori in alluminio evaporato. Perci? durante il processo di commutazione, una parte della variazione di tensione in corrispondenza dell'elettrodo di porta viene trasferita dalla capacit? di sovrapposizione dell'elettrodo di porta, capacitivamente, alla zona di pozzo (drain) dei transistori.

Perci? un gradino di tensione infinitamente ripido UG applicato all'elettrodo di porta, causa una variazione di tensione sull'elettrodo di pozzo (drain):

In cui ? la capacit? di sovrapposizione tra l'elettrodo di porta e la zona di pozzo (drain), e C ? l'intera capacit? nodale sul lato del pozzo

K

(drain) includente C? .

Quando si considera il caso in cui il potenziale di porta (gate) varia dal suo valore "pi? positivo" al suo valore "pi? negativo", a causa di una divisione capacitiva di tensione, il potenziale di porta (gate) del transistore a canale-n, varier? da

Poich? l'area a forma di piazzuola, a regime, ? collegata a massa, ne deriva, a causa del gradino di tensione tramite la giunzione di pozzo (drain), una caduta di tensione ?UD che/secondo un calcolo, pu? ammontare a 2 Volt. La zona di pozzo (drain) diventa negativa rispetto all'area a forma di piazzuola ed inizia a estrarre una corrente diretta allorch?

cio?, maggiore della tensione di soglia della giunzione pn di pozzo (drain) In questa condizione, una corrente diretta fluir? attraverso questa giunzione?pn e, come ? ben noto, condurr? ad una iniezione di portatori di cariche entro il lato ad alto valore ohmico, cio? entro l'area a forma di piazzuola adiacente alla giunzione pn di pozzo (drain). Poich? la giunzione-pn, polarizzata inversamente, ? posizionata nelle immediate vicinanze tra l'area a forma di piazzuola e il substrato, detta giunzione-pn agir? come una giunzione di collettore sugli elettroni iniettati dalla zona di pozzo entro la zona a forma di piazzuola drogata di tipo p. Ad un tasso di iniezione sufficientemente alto, la tensione si scarica attraverso la giunzione-pn tra l'area a forma di piazzuola e il substrato. L'ultimo perde il suo effetto barriera e causa cos? la commutazione attraverso la struttura a quattro strati canale-n-sorgente/piazzuola-p/substrato-n/canale-p-zona di. sorgente, questo essendo generalmente riferito come "effetto tiristore".

Questa identificazione ? il punto di partenza sul quale si basa l'invenzione. Per consentire lo stabilirsi dell'effetto tiristore, ? necessario soddisfare la seguente condizione:

In pratica UD non raggiunger? comple?am ?nte il suo valore m assimo teorico

perch? la differenza di potenziale tra la zona di pozzo (drain) e la zona di sorgente del transistore ad effetto di campo a canale-n che ne risulta, inizier? immediatamente a compensarsi per mezzo del flusso di corrente attraverso il transistore che ? ancora nello stato di conduzione, con le parti "sorgente" (source) e "pozzo" (drain) essendo cambiate a causa delle condizioni di potenziale durante questa fase di compensazione.

Quando non ha superato, durante questa fase, il valore critico necessario per l'innesco, per esempio

ailora l'effetto tiristore non avr? luogo e l'operazione di commutazione si compier? normalmente: il transistore a canale-p ? diventato conduttivo, il transistor?.a canale-n ? reso non conduttivo, e il potenziale di pozzo (drain) (in corrispondenza dell'uscita dell'invertitore) raggiunge il suo valore "pi? positivo" UB.

Naturalmente, l'effetto tiristore pu? anche essere soppresso mediante un pilotaggio pi? lento e applicando fronti di tensione piatti agli elettrodi di porta, mediante progetto altamente resistivo dello stadio pilota, (piccoli rapporti W/L), ampliando la capacit? C nodale, per esempio, ampliando le aree diffuse della zona di pozzo (drain) o riducendo l'effetto di iniezione zona di.drain-piazzuola-substrato, sebbene non senza difficolt? e non senza causare ulteriori inconvenienti, come una perdita in velocit?.

Perci? lo scopo dell'invenzione ? quello di provvedere un circuito integrato monolitico CMOS nel quale venga evitato il non desiderato effetto tiristore precedentemente menzionato, impedendo cos? che il dispositivo venga distrutto dagli impulsi.

Nel caso di un circuito integrato monolitico CMOS incastonato in un substrato di silicio ? possibile usare, per esempio un contatto Ai-Si il quale impedisce che il potenziale della zona di pozzo (drain) diventi capacitivamente abbassato al disotto di quello della piazzuola-p pi? della tensione di soglia Schottky. Tuttavia e anche possibile usare altri metalli per stabilire il contatto della barriera Schottky, come ? noto, vedasi per esempio la rivista tecnica "Solid-State Electronics" Voi. 14 (1971) da pag. 71 a 75e"lEEE Transactions on Electron Devices" Voi. ED-16 N? 1 (Jan.

1969) da pag. 58 a 63. In questo modo ? assicurato che la tensione di soglia (tensione di soglia nella direzione diretta) del contatto della bar? riera di Schottky rimane ai disotto di quello di una giunzione-pn.

Poich? di conseguenza, la tensione di soglia Schottky ? pi? bassa di quella della giunzione-pn della zona di pozzo (drain), la corrente, senza portatori di carica minoritari, circolante attraverso il contatto di barriera Schottky, condurr? ad una scarica sul lato del pozzo (drain), impedendo cos? un flusso di corrente diretta con una iniezione attraverso la giunzione-pn della zona di pozzo (drain).

Analogamente ed in accordo con una ulteriore realizzazione del circuito integrato monolitico CMOS secondo l'invenzione, ? anche possibile provvedere un contatto di barriera Schottky tra la zona pozzo (drain) del transistore a canale-p e il substrato. Tuttavia, in molti casi, un contatto di barriera Schottky sul lato del transistore ad effetto di campo a canale-n sar? sufficiente, perch? l? il pericolo di una iniezione .all'interno della giunzione-pn tra l'area a forma di piazzuola e la zona di pozzo (drain) ? pi? grande (maggiore ) che se si dovesse estendere dalla zona di pozzo (drain)del transistore ad effetto di campo a canale-p.

L'invenzione sar? ora spiegata facendo riferimento alle fig. 1 a 4 dei disegni allegati, nei quali:

la fig. 1, parzialmente in una vista in sezione presa quasi verticalmente attraverso un substrato a forma di piatto, mostra un circuito invertitore CMOS integrato monolitico del tipo tradizionale.

la fig. 2 mostra tre schemi di circuiti equivalenti attinenti al percorso della corrente del potenziale da zero a UB estendentesi attraverso l'area a forma di piazzuola e il substrato,

la fig. 3 mostra una ulteriore realizzazione del circuito invertitore CMOS integrato monolitico comprendente un ulteriore contatto di barrie? ra Schottky, e

la fig. 4 mostra i due schemi di circuiti equivalenti inerenti ai diodi a barriera Schottky sia su l'area a forma di piazzuola drogata-p che sul substrato-n.

La fig. 1, in una vista in sezione, mostra un circuito integrato monolitico CMOS del tipo tradizionale, collegato come un invertitore.

Per stabilire un transistore ad effetto di campo a canale-n, un'area 2 di conduzione tipo p a forma di piazzuola ? stata inserita in un substrato di tipo-n; ci? pu? essere effettuato nel modo tradizionale servendosi di un processo di diffusione planare. Inserite in questa area 2, vi sono la zona di pozzo 5 (drain) e la zona di sorgente 10 (source) mentre in prossimit? dell'area 2 formante una giunzione=pn 7 con il substrato 1, la zona 6 di pozzo (drain), e la zona 9 di sorgente (source) del transistore ad effettodi campo a canale-p sono state prodotte mediante diffusione planare. Il segnale di ingresso ? applicato, in corrispondenza di U , alla connessione galvanica tra i due elettrodi di porta 11 e 12. L'alimentazione con UB > 0 ? applicata tra il substrato e la zona 9 di sorgente (source) da una parte, e la zona 2 a forma di isola a potenziale zero, dall'a.ltra.

La fig. 2 mostra lo schema del circuito equivalente di fig. 1 comprendente i tre diodi-?? tra le rispettive zone 1, 2, 6 e 10, i numeri di riferimento dei quali essendo attaccati alle connessioni che si estendono tra i diodi-pn.

La fig. 2a riguarda il caso ideale dove

La fig. 2b riguarda il caso dove il tiristore ? "innescato" dal transistore-pn parassitico, con l'innesco effettuato attraverso la zona 5 di pozzo (drain) che, per cos? dire, ? da considerarsi come una zona di emettitore ausiliaria di un tiristore avente la seguente successione di zone: Zona 10 di sorgente (source)/area 2 a forma di piazzuola/substrato 1/ zona 9 di sorgente (source). Di conseguenza, la zona 5 di pozzo (drain) ? da considerare come zona di emettitore di uno schema di circuito equivalente del transistore parassitico al quale viene temporaneamente applicata una tensione

La fig- 2c si riferisce al caso in cui un tiristore ? innescato da un transistore-pnp T2 parrassitico che usa la zona 6 di pozzo (drain) come zona di emettitore. A questo, per ottenere l'innesco, viene applicata la tensione ammesso che, come di consueto, sia usato il silicio come materiale semiconduttore.

La fig. 3 ? una vista in sezione trasversale corrispondente alla fig. 1, mostrante un circuito integrato monolitico CMOS secondo l'invenzione ciascuno impiegante un contatto 3 o 4 a barriera Schottky, collegato alla zona 5 di pozzo (drain) del transistore ad effetto di campo a canale-n o alla zona 6 di drain del transistore ad effetto di campo a canale-p rispettivamente. Tuttavia, nella maggiore parte dei casi, il contatto 4 a barriera Schottky sul substrato 2 pu? essere omesso, perch? normalmente la zona 5 di pozzo (drain) del transistore ad effetto di campo a canale-n verr? a trovarsi molto pi? vicino alla giunzione 7-pn agente come giunzione di collettore del tiristore sopramenzionato, cio? tra la piazzuola e il substrato 1, della zona 6 di pozzo (drain) del transistore ad effetto di campo a canale-p.

La fig. 4a mostra lo schema di un circuito equivalente relativo al contatto 3 a barriera Schottky sull'area 2 a forma di piazzuola, con un transistore T1 parassitico e la zona 5 di pozzo (drain) diventati efficaci, mentre la fig. 4b mostra lo schema di un circuito equivalente relativo al caso in cui il contatto 4 a barriera Schottky ? predisposto sul substrato 1 con il transistore parassitico T2, rispettivamente.

Claims

RIVENDICAZIONI

1. Circuito integrato monolitico in CMOS comprendente una coppia di transistori complementari ad effetto di campo a porta isolata, con la zona di sorgente (source) e la zona di pozzo (drain) di un transistore ad effetto di campo predisposte sulla superficie di una zona a forma di piazzuola di un secondo tipo di conduttivit? inserita all'interno della superficie di un substrato semiconduttore di un primo tipo di conduttivit?, con ambedue le zone di sorgente (source) e di pozzo (drain) di un secondo transistore ad effetto di campo essendo inserite all'interno della superficie del substrato e comprendente una connessione galvanica tra gli elettrodi di pozzo (drain) dei due transistori ad effetto di campo ai quali viene applicato il segnale di ingresso, caratterizzato dal fatto che:

l'area a forma di piazzuola ? fissata ad un contatto a barriera Schottky avente una tensione di soglia pi? bassa di quella della giunzione-pn tra detta area ? forma di piazzuola e la zona di pozzo (drain) del transistore ad effetto di campo situato entro detta area a forma di piazzuola, e detto contatto a barriera Schottky ? in contatto con la connessione galvanica tra le due zone di pozzo (drain) .

2. Circuito integrato monolitico CMOS secondo la rivendicazione 1, caratterizzato dal fatto che il substrato ? fissato ad un ulteriore contatto a barriera Schottky avente una tensione di soglia pi? bassa di quella della-giunzione?pn tra detta zona di pozzo (drain) del transistore ad effetto di campo situato nel substrato e detto substrato, e detto ulteriore contatto a barriera schottky ? in contatto con la connessione galvanica tra dette due zone di pozzo (drain).