FR2846491A1 - Architecture comprenant des cellules de remplacement pour reparer des erreurs de conception dans des circuits integres apres fabrication - Google Patents
Architecture comprenant des cellules de remplacement pour reparer des erreurs de conception dans des circuits integres apres fabrication Download PDFInfo
- Publication number
- FR2846491A1 FR2846491A1 FR0213399A FR0213399A FR2846491A1 FR 2846491 A1 FR2846491 A1 FR 2846491A1 FR 0213399 A FR0213399 A FR 0213399A FR 0213399 A FR0213399 A FR 0213399A FR 2846491 A1 FR2846491 A1 FR 2846491A1
- Authority
- FR
- France
- Prior art keywords
- input
- gate
- replacement
- integrated circuit
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008439 repair process Effects 0.000 title description 10
- 238000004519 manufacturing process Methods 0.000 title description 2
- 230000002950 deficient Effects 0.000 claims abstract description 39
- 230000006870 function Effects 0.000 claims abstract description 31
- 230000000295 complement effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 230000001131 transforming effect Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 2
- 101150083013 FIN1 gene Proteins 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- QTTMOCOWZLSYSV-QWAPEVOJSA-M equilin sodium sulfate Chemical compound [Na+].[O-]S(=O)(=O)OC1=CC=C2[C@H]3CC[C@](C)(C(CC4)=O)[C@@H]4C3=CCC2=C1 QTTMOCOWZLSYSV-QWAPEVOJSA-M 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010572 single replacement reaction Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17764—Structural details of configuration resources for reliability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
La présente invention concerne un circuit intégré possédant une pluralité de cellules logiques interconnectées, comprenant potentiellement au moins une cellule logique défectueuse, une pluralité de cellules de remplacement réparties à l'intérieur du circuit intégré pour le remplacement desdites cellules logiques défaillantes, chaque cellule de rechange (11) comprenant :un réseau combinatoire configurable (RCC) implémentant une fonction parmi une pluralité de fonctions logiques de type somme de produits, ledit RCC possédant une pluralité de bornes d'entrée d'équation qui reçoivent des signaux de commande permettant de configurer le RCC pour qu'il exécute une ou plusieurs fonctions logiques spécifiées, une pluralité de bornes d'entrée fonctionnelle ; etune ou plusieurs bornes de sortie connectables de manière sélective au circuit intégré en remplacement de la cellule logique défectueuse, de manière à recevoir des signaux de données variables provenant du circuit intégré et à délivrer au circuit intégré un résultat de la fonction logique spécifiée exécutée en fonction des signaux de données.
Description
ARCHITECTURE COMPRENANT DES CELLULES DE REMPLACEMENT POUR
R PARER DES ERREURS DE CONCEPTION DANS DES CIRCUITS INT GR S APR S FABRICATION
La présente invention concerne un procédé et un
appareil permettant la réparation des circuits intégrés.
La présente invention concerne notamment une architecture comprenant des cellules de remplacement et le 5 positionnement et la connexion de ces dernières dans des
circuits logiques intégrés.
Bien qu'une grande diversité d'outils et de techniques soient disponibles pour vérifier et contrôler la conception d'un nouveau circuit intégré (CI) avant de 10 lancer sa fabrication, certaines erreurs de conception ne peuvent pas être détectées avant que le circuit ne soit entièrement implémenté, fabriqué et testé au niveau de la tranche et/ou du module. Dans les circuits mémoires et logiques, il est possible d'insérer une redondance dans 15 la conception pour que des cellules de rechange soient disponibles à des fins de réparation. Une fois le défaut de conception identifié, celui-ci doit être isolé et remplacé, ou connecté d'une autre manière. L'isolation est généralement effectuée par un faisceau ionique dirigé 20 (FID) qui isole les connexions à la cellule défaillante par gravure ionique. Grâce à l'ajout de gaz réactifs et à des ajustements des paramètres d'exploitation, un dépôt de matériau conducteur émis par faisceau ionique peut également être réalisé. Ceci permet aux concepteurs de 25 puces de pouvoir évaluer le résultat d'une réparation avant de procéder à une modification dans la conception en changeant la couche métallique, ce qui se révèle moins coteux, puisque les concepteurs peuvent utiliser une machine de FID pour valider la réparation avant de
générer une nouvelle couche métallique.
Le remplacement prend généralement la forme d'une dispersion des cellules de rechange autour du CI. Le 5 procédé permettant de réparer de tels défauts de conception dans les circuits logiques consiste habituellement à placer des portes logiques redondantes, telles que des portes ET et des portes OU, autour du circuit qui servent de pièces de rechange. Cette 10 technique est valable tant que les éléments défectueux du circuit à remplacer sont également des portes ET ou OU simples. Des complications surviennent en revanche lorsqu'une fonction logique plus complexe nécessite une cellule de rechange. Par exemple, pour remplacer une 15 fonction OU exclusif, il est nécessaire de connecter ensemble deux portes ET et une porte OU. Cependant, les portes logiques simples étant généralement réparties tout autour du circuit, le câblage nécessaire pour les lier entre elles peut devenir relativement complexe. En outre, 20 comme de plus en plus de composants sont assemblés dans des puces de plus en plus petites, il devient de plus en plus difficile de trouver des itinéraires de routage pour câbler ensemble les portes de remplacement simples afin de former une porte plus complexe ou de rediriger les 25 entrées et les sorties de la logique défaillante. Il serait possible, en variante, de répartir une bibliothèque complète de fonctions logiques sur l'ensemble du circuit. Néanmoins, cette solution se révèle assez coteuse puisque seules quelques fonctions 30 de la bibliothèque sont utilisées et une majorité d'entre
elles reste inactive.
Une solution plus souple consiste à utiliser des blocs logiques configurables. Par exemple, le brevet américain n0 6,255,845 de Wong et al décrit la combinaison d'un ou plusieurs onduleurs et d'un bloc fonctionnel logique configurable, comme un multiplexeur, pour former une cellule de rechange qui puisse être 5 configurée afin d'exécuter une pluralité de fonctions de porte logique différentes. l'origine, les entrées et sorties des onduleurs et du bloc logique configurable ne sont pas connectées ensemble de manière spécifique. leur état de remplacement, les entrées de tous les 10 circuits à l'intérieur de la cellule de rechange sont associées à une tension de référence, par exemple Vcc ou Vss, disponible sur le CI. Pour utiliser la cellule de rechange, une ou plusieurs connexions d'entrée à la tension de référence sont isolées, et les entrées et les 15 sorties sont connectées de manière sélective les unes aux autres et/ou aux signaux et aux éléments du circuit logique prédéfini sur la puce. Les informations du brevet de Wong et al aident à réduire le nombre de cellules de rechange nécessaire, ainsi que le nombre de connexions à 20 établir pour former des portes complexes. Cependant, dans certains cas, les itinéraires de routage doivent être trouvés pour relier les onduleurs au bloc logique reconfigurable, et, si nécessaire, pour établir une connexion entre le bloc logique reconfigurable et une 25 bascule. Puisque la densité de l'ensemble de circuits utilisé dans la plupart des puces de CI rend difficile la recherche des itinéraires de routage et puisque la création de connexions électriques à l'aide du FID est un processus lent, l'un des objets de la présente invention 30 est de proposer une structure comprenant des cellules de rechange ne nécessitant pas l'activation d'un si grand nombre de connexions internes. La logique de cellules de rechange décrite dans le brevet de Wong et al ne tient pas compte des routages pour les équations logiques pouvant être implémentées par les cellules de remplacement. Les concepteurs d'agencement de CI sont confrontés à 5 un autre problème important: il est nécessaire d'avoir un arbre d'horloge équilibré pour maintenir une logique synchrone. Néanmoins, la nécessité de connecter les broches d'horloge des bascules aux arbres d'horloge existants par l'intermédiaire de chemins de routage de 10 distances imprévisibles peut facilement perturber le délicat équilibre de l'arbre d'horloge. La présente invention a donc pour autre objectif de proposer une structure de cellules de rechange qui ne modifie par
l'arbre d'horloge équilibré prédéfini.
Les objectifs mentionnés ci-dessus sont atteints grâce à des cellules de remplacement ayant la forme de réseaux combinatoires configurables (RCC) placés stratégiquement sur l'ensemble du CI personnalisé en tant que cellules de rechange. Les cellules de rechange 20 peuvent être configurées afin d'effectuer une grande diversité de fonctions logiques de type somme de produits (par exemple, OU exclusif, NON-OU, ou d'autres fonctions logiques plus complexes), sans nécessiter d'onduleurs supplémentaires, en connectant un bloc d'alimentation ou 25 une masse aux emplacements spécifiques à l'aide d'une modification de la couche métallique. Il existe deux bus d'entrée entrant dans un RCC: un bus d'entrée fonctionnelle et un bus d'entrée d'équation, possédant chacun différentes fonctions. La sortie du RCC peut être 30 connectée à une bascule D (DFF) dont la broche d'horloge est connectée à un arbre d'horloge prédéfini. Le bus d'entrée fonctionnelle transporte les données pour le RCC, alors que le bus d'entrée d'équation achemine les signaux de commande de configuration qui spécifient la
fonction du RCC.
La présente invention consiste en un circuit intégré possédant une pluralité de cellules logiques 5 interconnectées, comprenant potentiellement au moins une cellule logique défectueuse, une pluralité de cellules de remplacement réparties à l'intérieur du circuit intégré pour le remplacement des dites cellules logiques défaillantes, chaque cellule de rechange comprenant: un réseau combinatoire configurable (RCC) implémentant une fonction parmi une pluralité de fonctions logiques de type somme de produits, ledit RCC possédant une pluralité de bornes d'entrée d'équation qui reçoivent des signaux de commande permettant de 15 configurer le RCC pour qu'il exécute une ou plusieurs fonctions logiques spécifiées, une pluralité de bornes d'entrée fonctionnelle; et une ou plusieurs bornes de sortie connectables de manière sélective au circuit intégré en remplacement de 20 la cellule logique défectueuse, de manière à recevoir des signaux de données variables provenant du circuit intégré et à délivrer au circuit intégré un résultat de la fonction logique spécifiée exécutée en fonction des
signaux de données.
Dans ce cas, la borne de sortie du RCC sera connectée à une entrée d'une bascule D. Par ailleurs, dans la cellule de remplacement pour circuit intégré, une broche d'horloge de la bascule D sera connectée à un arbre d'horloge préexistant dans une 30 zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a été déterminée
comme hautement probable.
De même, une broche d'entrée de données de scan de la bascule D sera connectée à un arbre d'horloge préexistant dans une zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a été déterminée comme hautement probable. Par ailleurs, au moins une parmi la pluralité de
bornes d'entrée fonctionnelle est connectée à son état de remplacement à une zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a 10 été déterminée comme hautement probable.
De la même manière, au moins une parmi la pluralité de bornes d'entrée fonctionnelle sera connectée à son état de remplacement à une zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule 15 défectueuse a été déterminée comme hautement probable et dans laquelle une bascule D est connectée à un arbre
d'horloge dans la même zone.
Avantageusement, dans laquelle les bornes d'entrée d'équation sont connectées de manière arbitraire aux 20 bornes d'alimentation ou à la masse lorsque le RCC est dans un état de remplacement, et dans laquelle les bornes d'entrée d'équation sont connectées de manière sélective aux bornes du bloc d'alimentation par modifications de la couche métallique lorsque le RCC est dans un état actif, 25 transformant ainsi le RCC en un réseau combinatoire spécifique. Selon une possibilité offerte par l'invention, les bornes d'entrée d'équation seront connectées à un registre, la fonction logique du RCC (72 ou 86) étant 30 déterminée par une valeur stockée dans le registre pouvant être accédé par l'intermédiaire de n'importe quel
dispositif en série ou parallèle.
Avantageusement, le RCC sera composé d'une première, d'une seconde, d'une troisième, d'une quatrième, d'une cinquième, d'une sixième, d'une septième et d'une huitième porte OU à 2 entrées, possédant chacune une 5 première et une seconde entrée et une sortie, et une première et une seconde porte NON-ET à 4 entrées, possédant chacune quatre entrées et une sortie, la première entrée de la première porte OU étant connectée à une première borne d'entrée fonctionnelle, la première 10 entrée de la seconde porte OU étant connectée à un complément de ladite première entrée fonctionnelle, la première entrée de la troisième porte OU étant connectée à une seconde borne d'entrée fonctionnelle, la première entrée de la quatrième porte OU étant connectée à un 15 complément de ladite seconde entrée fonctionnelle, la première entrée de la cinquième porte OU étant connectée à ladite première borne d'entrée fonctionnelle, la première entrée de la sixième porte OU étant connecté à un complément de ladite première entrée fonctionnelle, la 20 première entrée de la septième porte OU étant connectée à ladite seconde borne d'entrée fonctionnelle, la première entrée de la huitième porte OU étant connectée à un complément de ladite seconde entrée fonctionnelle, dans laquelle les secondes entrées de la première, deuxième, 25 troisième, quatrième, cinquième, sixième, septième et huitième porte OU sont connectées à une première, seconde, troisième, quatrième, cinquième, sixième, septième et huitième ligne de signaux d'entrée d'équation, chacune desquelles étant connectée à l'une 30 des bornes d'entrée d'équation par l'intermédiaire d'un onduleur, les première, deuxième, troisième et quatrième lignes de signaux d'entrée d'équation étant connectées aux entrées de la première porte NON-ET à 4 entrées et les cinquième, sixième, septième et huitième lignes de signaux d'entrée d'équation étant connectées aux entrées de la seconde porte NON-ET à 4 entrées, dans laquelle les sorties de la première, seconde, troisième et quatrième 5 porte OU à 2 entrées ainsi que la sortie de la première porte OU à 4 entrées sont connectées à une première porte ET à 5 entrées et les sorties de la cinquième, sixième, septième et huitième porte OU ainsi que la sortie de la porte OU à 4 entrées sont connectées à une seconde porte 10 ET à 5 entrées, chacune des première et seconde portes ET à 5 entrées possédant cinq entrées et une seule sortie, dans laquelle la sortie de la première et de la deuxième porte ET à 5 entrées est connectée à une neuvième porte OU à 2 entrées possédant deux entrées et une sortie, 15 ladite sortie de la neuvième porte OU étant connectée à la borne de sortie du RCC, ce par quoi le RCC exécute une opération logique combinatoire de type somme de produits spécifique sur les entrées fonctionnelles, ainsi que déterminé par les connexions des entrées d'équation 20 sélectionnées au bloc d'alimentation, et délivre le
résultat au niveau de la borne de sortie du RCC.
La présente invention consiste également un circuit intégré possédant une pluralité de cellules logiques 25 interconnectées comprenant potentiellement au moins une cellule logique défectueuse, une pluralité de cellules de remplacement réparties à l'intérieur du circuit intégré pour le remplacement des dites cellules logiques défaillantes, chacune des cellules de remplacement 30 comprenant: un réseau combinatoire configurable (RCC) implémentant une fonction parmi une pluralité de fonctions logiques de type somme de produits, ledit RCC possédant une pluralité de bornes d'entrée fonctionnelles qui reçoivent des signaux de données variables provenant du circuit intégré, une pluralité de bornes d'entrée d'équation qui reçoivent des signaux de commande 5 permettant de configurer le RCC pour qu'il exécute une ou plusieurs fonctions logiques spécifiées, et une ou plusieurs bornes de sortie qui délivrent un résultat de la fonction logique spécifiée exécutée en fonction des signaux de données, dans lequel au moins une de la 10 pluralité des bornes d'entrée fonctionnelle est connectée dans son état de remplacement à une zone du circuit intégré dans laquelle le besoin de remplacement d'une cellule défectueuse a été déterminée comme hautement probable. Dans ce cas, la borne de sortie du RCC sera connectée à une entrée d'une bascule D. Avantageusement, une broche d'horloge de la bascule D sera connectée à un arbre d'horloge préexistant dans une zone du circuit intégré pour laquelle la nécessité de 20 remplacement d'une cellule défectueuse a été déterminée
comme hautement probable.
De la même manière, les bornes d'entrée d'équation seront connectées de manière arbitraire à la masse ou à des bornes du bloc d'alimentation lorsque le RCC est dans 25 un état de remplacement, et dans laquelle les bornes
d'entrée d'équation seront connectées de manière sélective aux bornes du bloc d'alimentation par modifications de la couche métallique lorsque le RCC est dans un état actif, transformant ainsi le RCC en un 30 réseau combinatoire spécifique.
Avantageusement, les bornes d'entrée d'équation seront connectées à un registre, la fonction logique du RCC étant déterminée par une valeur entrée dans le registre pouvant être accédé par l'intermédiaire de
n'importe quel dispositif en série ou parallèle.
Avantageusement, le RCC sera composé d'une première, d'une seconde, d'une troisième, d'une quatrième, d'une 5 cinquième, d'une sixième, d'une septième et d'une huitième porte OU à 2 entrées, possédant chacune une première et une seconde entrée et une sortie, et une première et une seconde porte NON-ET à 4 entrées, possédant chacune quatre entrées et une sortie, la 10 première entrée de la première porte OU étant connectée à une première borne d'entrée fonctionnelle, la première entrée de la seconde porte OU étant connectée à un complément de ladite première entrée fonctionnelle, la première entrée de la troisième porte OU étant connectée 15 à une seconde borne d'entrée fonctionnelle, la première entrée de la quatrième porte OU étant connectée à un complément de ladite seconde entrée fonctionnelle, la première entrée de la cinquième porte OU étant connectée à ladite première borne d'entrée fonctionnelle, la 20 première entrée de la sixième porte OU étant connecté à un complément de ladite première entrée fonctionnelle, la première entrée de la septième porte OU étant connectée à ladite seconde borne d'entrée fonctionnelle, la première entrée de la huitième porte OU étant connectée à un 25 complément de ladite seconde entrée fonctionnelle, dans laquelle les secondes entrées de la première, deuxième, troisième, quatrième, cinquième, sixième, septième et huitième porte OU sont connectées à une première, seconde, troisième, quatrième, cinquième, sixième, 30 septième et huitième ligne de signaux d'entrée d'équation, chacune desquelles étant connectée à l'une des bornes d'entrée d'équation par l'intermédiaire d'un onduleur, les première, deuxième, troisième et quatrième lignes de signaux d'entrée d'équation étant connectées aux entrées de la première porte NON-ET à 4 entrées et les cinquième, sixième, septième et huitième lignes de signaux d'entrée d'équation étant connectées aux entrées 5 de la seconde porte NON-ET à 4 entrées, dans laquelle les sorties de la première, seconde, troisième et quatrième porte OU à 2 entrées ainsi que la sortie de la première porte NON-ET à 4 entrées sont connectées à une première porte ET à 5 entrées et les sorties de la cinquième, 10 sixième, septième et huitième porte OU ainsi que la sortie de la seconde porte NON-ET à 4 entrées sont connectées à une seconde porte ET à 5 entrées, chacune des première et seconde portes ET à 5 entrées possédant cinq entrées et une seule sortie, dans laquelle la sortie 15 de la première et de la deuxième porte ET à 5 entrées est connectée à une neuvième porte OU possédant deux entrées et une sortie, ladite sortie de la neuvième porte OU étant connectée à la borne de sortie du RCC, ce par quoi le RCC exécute une opération logique combinatoire de type 20 somme de produits spécifique sur les entrées fonctionnelles, ainsi que déterminé par les connexions des entrées d'équation sélectionnées au bloc d'alimentation, et délivre le résultat au niveau de la
borne de sortie du RCC.
L'invention décrit par ailleurs un procédé pour permettre de remplacer une cellule logique défectueuse comprenant les étapes de: - l'identification d'au moins une zone d'un circuit 30 intégré dans laquelle le remplacement de cellules défaillantes sera probablement nécessaire; - le positionnement d'une cellule de remplacement possédant un réseau combinatoire configurable dans chaque zone du circuit intégré pour laquelle le remplacement de cellules défaillantes sera probablement nécessaire; - la connexion de certaines entrées fonctionnelles du réseau combinatoire configurable à des signaux 5 fonctionnels existants de la zone logique dans laquelle le remplacement de cellules défaillantes sera probablement nécessaire; et - la configuration et l'activation de la cellule de
rechange lorsque le remplacement d'une cellule 10 défectueuse est nécessaire.
Avantageusement, le procédé selon l'invention comprend en outre la désactivation d'une cellule défectueuse.
L'étape d'activation sera réalisée par modification 15 de la couche métallique.
De la même manière, l'étape de désactivation sera par ailleurs réalisée par modification de la couche métallique. Par ailleurs, la cellule de remplacement comprendra 20 en outre une bascule D. En outre, le procédé selon l'invention comprendra la connexion de la broche d'horloge de la bascule D à un arbre d'horloge existant dans la zone o le remplacement d'une cellule défectueuse peut se révéler nécessaire, 25 ladite connexion survenant lorsque la bascule D est dans
un état de remplacement.
Enfin, la présente invention divulgue un circuit intégré comprenant une pluralité de cellules de remplacement sous la forme de réseaux combinatoires 30 configurables (RCC), les cellules de remplacement étant localisées dans des zones du circuit intégré pour lesquelles la nécessité de remplacement de cellules défectueuses a été déterminée comme hautement probable, chacune des cellules de remplacement possédant des chemins correcteurs vers lesdites zones afin de remplacer
n'importe quelle cellule défaillante.
Afin de faciliter les réparations par FID efficaces, 5 le RCC de la cellule de rechange et les DFF sont placés (pendant la phase de conception du circuit intégré) près d'une zone logique o la nécessité de remplacer une cellule défectueuse est déterminée comme étant hautement probable. Les chemins de connexion entre une cellule de 10 rechange et la zone logique proche sont définis de manière à assurer que le placement- routage automatique soit proche de la zone logique désirée, de façon à ce que l'activation du RCC ne perturbe pas l'équilibre fragile
de l'arbre d'horloge.
La figure 1 est le schéma fonctionnel d'un mode de réalisation préféré d'une cellule de remplacement de la présente invention, sous la forme d'un réseau combinatoire configurable (RCC) et de bascules D associées (DFF), La figure 2 est un schéma fonctionnel illustrant un moyen de connecter une cellule de rechange à une zone logique prédéfinie sans bascule D, La figure 3 est un schéma fonctionnel illustrant un autre moyen de connecter une cellule de remplacement à 25 une zone logique prédéfinie sans bascule D. Dans le mode de réalisation préféré de la présente invention, comme illustré à la figure 1, la cellule de rechange 11 est composée d'une pluralité de portes OU possédant une première et une seconde entrée, agissant 30 comme des portes d'entrée pour une première et une seconde borne d'entrée fonctionnelle FINl 10 et FIN2 12 et une borne de bus d'entrée d'équation EqIN 14 qui achemine une première ligne de signaux d'entrée d'équation EQIN[O], une seconde ligne de signaux d'entrée d'équation EQIN[1], une troisième ligne de signaux d'entrée d'équation EQIN[2], une quatrième ligne de signaux d'entrée d'équation EQIN[3], une cinquième ligne 5 de signaux d'entrée d'équation EQIN[4], une sixième ligne
de signaux d'entrée d'équation EQIN[5], une septième ligne d'entrée de signaux d'équation EQIN[6] et une huitième ligne d'entrée de signaux d'équation EQIN[7].
Les lignes d'entrée d'équation EQUIN[7:0] sont inversées 10 par une première batterie de huit onduleurs 13, soit un pour chaque ligne d'entrée d'équation. La première borne d'entrée fonctionnelle 10 est connectée aux premières entrées des première et seconde portes OU 16 et 24 et à l'entrée d'un second onduleur 44. La sortie du second 15 onduleur 44 est connectée aux premières entrées d'une troisième et d'une quatrième porte OU 18 et 26. La seconde borne d'entrée fonctionnelle 12 est connectée aux premières entrées des cinquième et sixième portes OU 20 et 28, et à une entrée d'un troisième onduleur 46. La 20 sortie du troisième onduleur est connectée à la première entrée des septième et huitième portes OU 22 et 30. La première ligne de signaux d'entrée d'équation EQUIN[01 est reliée à la seconde entrée de la première porte OU 16. La seconde ligne de signaux d'entrée d'équation 25 EQIN[1] est connectée à la seconde entrée de la troisième porte OU 18. La troisième ligne de signaux d'entrée d'équation EQIN[21 est connectée à la seconde entrée de la cinquième porte OU 20. La quatrième ligne de signaux d'entrée d'équation EQIN[3] est reliée à la seconde 30 entrée de la septième porte OU 22. La cinquième ligne de signaux d'entrée d'équation EQIN[41 est connectée à la seconde entrée de la seconde porte OU 24. La sixième ligne de signaux d'entrée d'équation EQIN[5] est connectée à la seconde entrée de la quatrième porte OU 26. La septième ligne de signaux d'entrée d'équation EQIN[6] est connectée à la seconde entrée de la sixième porte OU 28. La huitième ligne de signaux d'entrée 5 d'équation EQIN[7] est reliée à la seconde entrée de la huitième porte OU 30. Les quatre premières lignes de signaux d'entrée d'équation [3:0] sont également connectées à une première porte NON-ET à 4 entrées 15 alors que les quatre dernières lignes de signaux d'entrée 10 d'équation EQIN[7:4] sont reliées à une seconde porte NON-ET à 4 entrées 17. Les sorties des première, troisième, cinquième et septième portes OU à 2 entrées 16, 18, 20, 22 et la sortie de la première porte NON-ET à 4 entrées 15 sont connectées aux entrées d'une première 15 porte ET à 5 entrées 32. Les sorties des seconde, quatrième, sixième et huitième portes OU 24, 26, 28, 30 et la sortie de la seconde porte NON-ET à 4 entrées 17 sont connectées aux entrées d'une seconde porte ET à 5 entrées 34. Les sorties de la première et de la deuxième 20 porte ET à 5 entrées 32 et 34 sont reliées aux entrées d'une neuvième porte OU à 2 entrées 36. Pour les applications dans lesquelles la sortie nécessite une bascule D (DFF), la sortie de la neuvième porte OU à 2 entrées 36 est connectée à l'entrée d'une DFF 38. La 25 broche d'horloge de la DFF 38 est connectée à un arbre
d'horloge existant dans la zone logique prédéfinie dans laquelle le besoin d'une réparation de défaut est probable. La broche d'entrée des données de scan de la DFF 38 peut être connectée à la chaîne de scan logique de 30 la logique prédéfinie.
L'un des atouts de la présente invention réside dans le fait que le RCC répond à une formule donnée telle qu'illustrée par l'exemple suivant, dans lequel les
cellules de remplacement appellent une porte OU exclusif.
L'équation logique pour la porte OU exclusif peut être exprimée comme suit:
OUT = (FIN, FIN2) + (FIN1FIN2)
L'équation ci-dessus peut être mappée en une formule de RCC illustrée cidessous:
OURT[O] = (FIN2 + EQIN[7]) -(FIN2 + EQIN[6]) (FIN, + EQIN[5]).
(FIN, + EQIN[4]) (EQIN[7] + EQIN[6] + EQIN[5] + EQIN[4])
+(FINI + EQIN[3]) (FIN2 + EQIN[2])
(FIN, + EQIN[1]) -(FIN, + EQIN[O]).
(EQIN[3] + EQIN[2] + EQIN[1] + EQIN[O])
Ceci dicte que la sortie de la première et de la seconde porte ET à 5 entrées 32 et 34 doivent être respectivement F1NIFIN2 et FIN1 FIN2. Afin de produire de telles sorties, les entrées de la première porte ET à 5 15 entrées 32 doivent avoir un FIN1 et un FIN2 et trois is,
alors que les entrées de la seconde porte ET à 5 entrées 34 doit avoir un FIN1 et un FIN2 et trois ls.
Afin de présenter un FIN, et non un FIN1 à l'entrée de la première porte ET à 5 entrées 32, l'entrée d'équation 20 EQIN[O] vers la première porte OU à 2 entrées 16 doit être un "< O " et l'entrée d'équation EQIN [1] vers la troisième porte OU à 2 entrées 18 doit être un " 1 ". De même, afin de présenter un FIN2 et non un FIN2 à l'entrée de la première porte ET à 5 entrées 32, l'entrée
d'équation EQIN[2] vers la cinquième porte OU à 2 entrées 20 doit être un 1 et l'entrée d'équation EQIN[31 vers la septième porte OU à 2 doit être un " 0 ".
Puisqu'au moins une des quatre lignes de signaux d'entrée 5 d'équation estun 1, la sortie de la première porte NONET à 4 entrées 15 doit être également un 1. Pour fournir FIN1FIN2 à la sortie de la seconde porte ET à 5 entrées 34, les entrées doivent être un FIN,, un FIN2 et trois ls. Ceci peut être réalisé en envoyant un " 1 " vers 10 l'entrée d'équation EQIN[4] de la seconde porte OU à 2 entrées 24, un " 0 " vers l'entrée d'équation EQIN[5] de la quatrième porte OU 26, un " 0 " vers l'entrée d'équation [6] de la sixième porte OU 28, et un " 1 " vers l'entrée d'équation EQIN[7] de la huitième porte OU 15 30. Puisqu'au moins une des quatre lignes de signaux
d'entrée d'équation est un 1, la sortie de la seconde porte NON-ET à 4 entrées 17 doit être également un 1.
Pour résumer, les signaux apparaissant aux entrées d'équation des huit portes OU à 2 entrées EQIN[7:01 20 doivent avoir la séquence suivante pour permettre de configurer le RCC en une porte OU exclusif, et prendre en
compte le premier onduleur 13: 0110 1001.
La première et la seconde porte NON-ET à 4 entrées 15 et 17 servent à générer des fonctions simples 25 comme ET et OU. Par exemple, pour transformer le RCC en une porte ET simple, la formule à implémenter est
OUT = FIN, * FIN2
Le signal résultant au niveau de la ligne de signaux d'entrée d'équation EQIN[7:01 serait 00000101. Les quatre 1 dans EQIN[7:4] assurent une sortie 0 depuis la seconde porte NON-ET à 4 entrées 17, qui à son tour assure une sortie 0 depuis la seconde porte ET à 5
entrées 34.
Ces signaux d'entrée d'équation 14 pour l'entrée d'équation peuvent être générés au cours du remplacement de la cellule défaillante en connectant le second, troisième, cinquième et huitième câble du bus au bloc d'alimentation à l'aide du système FID et en laissant les 10 câbles restants connectés à la masse. Pour minimiser encore la réparation par FID ou le retraitement de la couche métallique, il est possible de connecter le bus d'entrée à un registre de fonctions spéciales de la logique prédéfinie qui peut être chargé avec un nombre 15 binaire de huit chiffres spécifique par l'intermédiaire de n'importe quel dispositif en série ou parallèle tel
que SCAN, JTAG et une interface utilisateur logicielle.
Dans les circuits intégrés hautement modulaires actuels, un microcontrôleur classique peut comprendre un 20 coeur de processeur, un module mémoire, une interface de bus externe, un module et un bus interne, une pluralité de modules de synchronisation, et différents modules d'interface périphériques en série et parallèles, tels que des modules pour les émetteurs récepteurs synchrones 25 asynchrones universels (USART) , des bus série universels
(USB) et des bus parallèles. Ces modules sont généralement à différents stades de développement.
Certaines des conceptions de ces modules ont été utilisées de manière répétée dans divers circuits, si 30 bien que le besoin de remplacement de cellules défectueuses est faible, alors que d'autres circuits peuvent avoir été implémentés pour la première fois, si bien que le risque de réparations de défauts devient plus élevé. Le positionnement stratégique des cellules de rechange près des modules correspondant au dernier type cité permet dont de réduire de manière significative les distances de routage et d'améliorer l'efficacité de la 5 réparation de la défaillance. Cependant, des outils actuels de placement et de routage ont tendance à positionner au hasard des cellules de remplacement non connectées, avec toutes les entrées connectées à la masse. L'ingénieur de placement et de routage doit alors 10 trouver les itinéraires de routage en cas de réparation de la couche métallique. La séparation unique des entrées de la présente invention permet au concepteur de connecter les entrées fonctionnelles des cellules de rechange à une zone o les besoins de remplacement de 15 cellules défectueuses sont hautement probables sans modifier la fonctionnalité prédéfinie, tout en conservant les entrées d'équation connectées à la masse. De cette manière, les cellules de rechange sont automatiquement placées par les outils de placement et de routage à 20 proximité des zones o le remplacement de cellules
défaillantes a le plus de chance d'être nécessaire.
La figure 2 illustre une puce de circuit intégré 60 avec une pluralité de modules fonctionnels périphériques tels qu'un émetteur récepteur synchrone asynchrone 25 universel (USART) 62, un bus série universel (USB) 64 et une interface périphérique série (SPI) 66. Si il a été déterminé que 1'USB 64 est le module ayant la plus forte probabilité de nécessiter un remplacement de cellules défectueuses, les entrées fonctionnelles 68 des cellules 30 de rechange sont connectées au cours de la phase de conception aux signaux fonctionnels existants (sorties de porte combinatoires ou séquentielles) de la zone logique de l'USE 64 o le remplacement de cellules défaillantes est le plus probable. En conséquence, non seulement des chemins de routage préexistants pour les entrées fonctionnelles 68 peuvent être utilisés pour le remplacement des cellules défectueuses, mais l'outil de 5 placement et de routage positionne automatiquement le RCC 72 près du module USB 64, réduisant ainsi la distance des itinéraires de routage pour la sortie
du RCC 72.
Dans le cas d'un remplacement de cellules 10 défaillantes impliquant une sortie avec une bascule D, une autre connexion, illustrée à la figure 3, est possible. Sur la figure 3, la broche d'horloge 74 de la DFF 84 dans la cellule porte de rechange 80 peut être connectée à une branche d'un arbre d'horloge 82 dans 15 l'USB 64 à son état de remplacement, éliminant ainsi le besoin de connecter la broche d'horloge lorsqu'un remplacement de cellules défectueuses est nécessaire, ce qui pourrait potentiellement introduire un déséquilibre de l'arbre d'horloge. En outre, puisque la connexion de 20 la broche d'horloge 74 oblige l'outil de placement et de routage à positionner la DFF 84 à proximité de la zone de la puce o le besoin de remplacement de cellules défaillantes est élevé, et puisque la sortie du RCC 86 est connectée à la DFF 84, les entrées fonctionnelles 76 25 sont localisées près de la zone de remplacement des cellules défectueuses, réduisant ainsi la distance de
routage potentielle des entrées fonctionnelles 76.
Bien qu'un seul mode de réalisation de la logique combinatoire configurable ait été illustré dans les 30 paragraphes précédents, il apparaîtra clairement aux hommes du métier, à la lecture de l'invention décrite ici, d'autres manières de réaliser une fonction logique de type somme de produits en utilisant des combinaisons
simples de cellules logiques. Il est également possible de connecter ensemble plusieurs RCC pour former une seule cellule porte de rechange.
Claims (22)
1. Circuit intégré possédant une pluralité de cellules logiques interconnectées, comprenant potentiellement au moins une cellule logique défectueuse, une pluralité de cellules de remplacement réparties à 5 l'intérieur du circuit intégré pour le remplacement des dites cellules logiques défaillantes, chaque cellule de rechange (11) comprenant: un réseau combinatoire configurable (RCC) (72 ou 86) implémentant une fonction parmi une pluralité de 10 fonctions logiques de type somme de produits, ledit RCC (72 ou 86) possédant une pluralité de bornes d'entrée d'équation qui reçoivent des signaux de commande permettant de configurer le RCC (72 ou 86) pour qu'il exécute une ou plusieurs fonctions logiques spécifiées, 15 une pluralité de bornes d'entrée fonctionnelle; et une ou plusieurs bornes de sortie connectables de manière sélective au circuit intégré en remplacement de la cellule logique défectueuse, de manière à recevoir des signaux de données variables provenant du circuit intégré 20 et à délivrer au circuit intégré un résultat de la fonction logique spécifiée exécutée en fonction des
signaux de données.
2. Cellule de remplacement pour circuit intégré 25 selon la revendication 1, dans laquelle la borne de sortie du RCC (72 ou 86) est connectée à une entrée d'une bascule D.
3. Cellule de remplacement pour circuit intégré 30 selon la revendication 2, dans laquelle une broche d'horloge (74 ou 82) de la bascule D est connectée à un arbre d'horloge préexistant dans une zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a été déterminée comme hautement probable.
4. Cellule de remplacement pour circuit intégré selon la revendication 2, dans laquelle une broche d'entrée de données de scan de la bascule D est connectée à un arbre d'horloge préexistant dans une zone du circuit 10 intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a été déterminée comme hautement probable.
5. Cellule de remplacement pour circuit intégré 15 selon la revendication 1, dans laquelle au moins une
parmi la pluralité de bornes d'entrée fonctionnelle est connectée à son état de remplacement à une zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a été déterminée 20 comme hautement probable.
6. Cellule de remplacement pour circuit intégré selon la revendication 1, dans laquelle au moins une parmi la pluralité de bornes d'entrée fonctionnelle est 25 connectée à son état de remplacement à une zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a été déterminée comme hautement probable et dans laquelle une bascule D est connectée à un arbre d'horloge dans la même zone. 30
7. Cellule de remplacement pour circuit intégré selon la revendication 1, dans laquelle les bornes d'entrée d'équation sont connectées de manière arbitraire aux bornes d'alimentation ou à la masse lorsque le RCC (72 ou 86) est dans un état de remplacement, et dans laquelle les bornes d'entrée d'équation sont connectées de manière sélective aux bornes du bloc d'alimentation 5 par modifications de la couche métallique lorsque le RCC (72 ou 86) est dans un état actif, transformant ainsi le
RCC (72 ou 86) en un réseau combinatoire spécifique.
8. Cellule de remplacement pour circuit intégré 10 selon la revendication 1, dans laquelle les bornes
d'entrée d'équation sont connectées à un registre, la fonction logique du RCC (72 ou 86) étant déterminée par une valeur stockée dans le registre pouvant être accédé par l'intermédiaire de n'importe quel dispositif en série 15 ou parallèle.
9. Cellule de remplacement pour circuit intégré selon la revendication 1, dans laquelle le RCC (72 ou 86) est composé d'une première, d'une seconde, d'une 20 troisième, d'une quatrième, d'une cinquième, d'une sixième, d'une septième et d'une huitième porte OU (30) à 2 entrées, possédant chacune une première et une seconde entrée et une sortie, et une première et une seconde porte NON-ET à 4 entrées (15 et 17), possédant chacune 25 quatre entrées et une sortie, la première entrée de la première porte OU (16) étant connectée à une première borne d'entrée fonctionnelle, la première entrée de la seconde porte OU (24) étant connectée à un complément de ladite première entrée fonctionnelle, la première entrée 30 de la troisième porte OU (18) étant connectée à une seconde borne d'entrée fonctionnelle, la première entrée de la quatrième porte OU (26) étant connectée à un complément de ladite seconde entrée fonctionnelle, la première entrée de la cinquième porte OU (20) étant connectée à ladite première borne d'entrée fonctionnelle, la première entrée de la sixième porte OU (28) étant connecté à un complément de ladite première entrée 5 fonctionnelle, la première entrée de la septième porte OU (22) étant connectée à ladite seconde borne d'entrée fonctionnelle, la première entrée de la huitième porte OU (30) étant connectée à un complément de ladite seconde entrée fonctionnelle, dans laquelle les secondes entrées 10 de la première, deuxième, troisième, quatrième, cinquième, sixième, septième et huitième porte OU (30) sont connectées à une première, seconde, troisième, quatrième, cinquième, sixième, septième et huitième ligne de signaux d'entrée d'équation, chacune desquelles étant 15 connectée à l'une des bornes d'entrée d'équation par l'intermédiaire d'un onduleur, les première, deuxième, troisième et quatrième lignes de signaux d'entrée d'équation étant connectées aux entrées de la première porte NON-ET à 4 entrées (15) et les cinquième, sixième, 20 septième et huitième lignes de signaux d'entrée d'équation étant connectées aux entrées de la seconde porte NON-ET à 4 entrées (17), dans laquelle les sorties de la première, seconde, troisième et quatrième porte OU à 2 entrées (16, 24, 18, 26) ainsi que la sortie de la 25 première porte OU à 4 entrées sont connectées à une première porte ET à 5 entrées (32) et les sorties de la cinquième, sixième, septième et huitième porte OU ainsi que la sortie de la porte OU à 4 entrées sont connectées à une seconde porte ET à 5 entrées (34), chacune des 30 première et seconde portes ET à 5 entrées possédant cinq entrées et une seule sortie, dans laquelle la sortie de la première et de la deuxième porte ET à 5 entrées (32 et 34) est connectée à une neuvième porte OU (36) à 2 entrées possédant deux entrées et une sortie, ladite sortie de la neuvième porte OU (36) étant connectée à la borne de sortie du RCC (72 ou 86), ce par quoi le RCC (72 ou 86) exécute une opération logique combinatoire de type 5 somme de produits spécifique sur les entrées fonctionnelles (68 ou 76), ainsi que déterminé par les connexions des entrées d'équation sélectionnées au bloc d'alimentation, et délivre le résultat au niveau de la
borne de sortie du RCC (72 ou 86).
10. Circuit intégré possédant une pluralité de cellules logiques interconnectées comprenant potentiellement au moins une cellule logique défectueuse, une pluralité de cellules de remplacement réparties à 15 l'intérieur du circuit intégré pour le remplacement des dites cellules logiques défaillantes, chacune des cellules de remplacement comprenant: un réseau combinatoire configurable (RCC) (72 ou 86) implémentant une fonction parmi une pluralité de 20 fonctions logiques de type somme de produits, ledit RCC (72 ou 86) possédant une pluralité de bornes d'entrée fonctionnelles qui reçoivent des signaux de données variables provenant du circuit intégré, une pluralité de bornes d'entrée d'équation qui reçoivent des signaux de 25 commande permettant de configurer le RCC (72 ou 86) pour qu'il exécute une ou plusieurs fonctions logiques spécifiées, et une ou plusieurs bornes de sortie qui délivrent un résultat de la fonction logique spécifiée exécutée en fonction des signaux de données, dans lequel 30 au moins une de la pluralité des bornes d'entrée fonctionnelle est connectée dans son état de remplacement à une zone du circuit intégré dans laquelle le besoin de remplacement d'une cellule défectueuse a été déterminée
comme hautement probable.
11. Cellule de remplacement pour circuit intégré 5 selon la revendication 10, dans laquelle la borne de sortie du RCC (72 ou 86) est connectée à une entrée d'une bascule D.
12. Cellule de remplacement pour circuit intégré 10 selon la revendication 10, dans laquelle une broche
d'horloge (74 ou 82) de la bascule D est connectée à un arbre d'horloge préexistant dans une zone du circuit intégré pour laquelle la nécessité de remplacement d'une cellule défectueuse a été déterminée comme hautement 15 probable.
13. Cellule de remplacement pour circuit intégré selon la revendication 10, dans laquelle les bornes d'entrée d'équation sont connectées de manière arbitraire 20 à la masse ou à des bornes du bloc d'alimentation lorsque le RCC (72 ou 86) est dans un état de remplacement, et dans laquelle les bornes d'entrée d'équation sont connectées de manière sélective aux bornes du bloc d'alimentation par modifications de la couche métallique 25 lorsque le RCC (72 ou 86) est dans un état actif, transformant ainsi le RCC (72 ou 86) en un réseau
combinatoire spécifique.
14. Cellule de remplacement pour circuit intégré 30 selon la revendication 10, dans laquelle les bornes d'entrée d'équation sont connectées à un registre, la fonction logique du RCC (72 ou 86) étant déterminée par une valeur entrée dans le registre pouvant être accédé par l'intermédiaire de n'importe quel dispositif en série
ou parallèle.
15. Cellule de remplacement pour circuit intégré 5 selon la revendication 10, dans laquelle le RCC (72 ou 86) est composé d'une première, d'une seconde, d'une troisième, d'une quatrième, d'une cinquième, d'une sixième, d'une septième et d'une huitième porte OU (16, 24, 18, 26, 20, 28, 22, 30, 36) à 2 entrées, possédant 10 chacune une première et une seconde entrée et une sortie, et une première et une seconde porte NON-ET à 4 entrées (15 et 17), possédant chacune quatre entrées et une sortie, la première entrée de la première porte OU (16) étant connectée à une première borne d'entrée 15 fonctionnelle, la première entrée de la seconde porte OU (24) étant connectée à un complément de ladite première entrée fonctionnelle, la première entrée de la troisième porte OU (18) étant connectée à une seconde borne d'entrée fonctionnelle, la première entrée de la 20 quatrième porte OU (26) étant connectée à un complément de ladite seconde entrée fonctionnelle, la première entrée de la cinquième porte OU (20) étant connectée à ladite première borne d'entrée fonctionnelle, la première entrée de la sixième porte OU (28) étant connecté à un 25 complément de ladite première entrée fonctionnelle, la première entrée de la septième porte OU (22) étant connectée à ladite seconde borne d'entrée fonctionnelle, la première entrée de la huitième porte OU (30) étant connectée à un complément de ladite seconde entrée 30 fonctionnelle, dans laquelle les secondes entrées de la première, deuxième, troisième, quatrième, cinquième, sixième, septième et huitième porte OU (16, 24, 18, 26, 20, 28, 22, 30) sont connectées à une première, seconde, troisième, quatrième, cinquième, sixième, septième et huitième ligne de signaux d'entrée d'équation, chacune desquelles étant connectée à l'une des bornes d'entrée d'équation par l'intermédiaire d'un onduleur, les 5 première, deuxième, troisième et quatrième lignes de signaux d'entrée d'équation étant connectées aux entrées de la première porte NON- ET à 4 entrées (15) et les cinquième, sixième, septième et huitième lignes de signaux d'entrée d'équation étant connectées aux entrées 10 de la seconde porte NON-ET à 4 entrées (17), dans laquelle les sorties de la première, seconde, troisième et quatrième porte OU (16, 24, 18, 26) à 2 entrées ainsi que la sortie de la première porte NON-ET à 4 entrées (15) sont connectées à une première porte ET à 5 entrées 15 (32) et les sorties de la cinquième, sixième, septième et huitième porte OU (20, 28, 22, 30) ainsi que la sortie de la seconde porte NON-ET à 4 entrées (15) sont connectées à une seconde porte ET à 5 entrées (34), chacune des première et seconde portes ET à 5 entrées possédant cinq 20 entrées et une seule sortie, dans laquelle la sortie de la première et de la deuxième porte ET à 5 entrées (32 et 34) est connectée à une neuvième porte OU (36) possédant deux entrées et une sortie, ladite sortie de la neuvième porte OU (36) étant connectée à la borne de sortie du RCC 25 (72 ou 86), ce par quoi le RCC (72 ou 86) exécute une opération logique combinatoire de type somme de produits spécifique sur les entrées fonctionnelles (68 ou 76), ainsi que déterminé par les connexions des entrées d'équation sélectionnées au bloc d'alimentation, et 30 délivre le résultat au niveau de la borne de sortie du
RCC (72 ou 86).
16. Procédé pour permettre de remplacer une cellule logique défectueuse comprenant les étapes de - l'identification d'au moins une zone d'un circuit intégré dans laquelle le remplacement de cellules défaillantes sera probablement nécessaire; - le positionnement d'une cellule de remplacement possédant un réseau combinatoire configurable dans chaque zone du circuit intégré pour laquelle le remplacement de cellules défaillantes sera probablement nécessaire; - la connexion de certaines entrées fonctionnelles (68 ou 76) du réseau combinatoire configurable à des signaux fonctionnels existants de la zone logique dans laquelle le remplacement de cellules défaillantes sera probablement nécessaire; et la configuration et l'activation de la cellule de rechange (11) lorsque le remplacement d'une cellule
défectueuse est nécessaire.
17. Procédé selon la revendication 16, comprenant 20 en outre la désactivation d'une cellule défectueuse.
18. Procédé selon la revendication 16, dans lequel l'étape d'activation est réalisée par modification de la
couche métallique.
19. Procédé selon la revendication 17, dans lequel l'étape de désactivation est réalisée par modification de
la couche métallique.
20. Procédé selon la revendication 16, dans lequel la cellule de remplacement comprend en outre une bascule D.
21. Procédé selon la revendication 20, comprenant en outre la connexion de la broche d'horloge (74 ou 82) de la bascule D à un arbre d'horloge existant dans la zone o le remplacement d'une cellule défectueuse peut se 5 révéler nécessaire, ladite connexion survenant lorsque la
bascule D est dans un état de remplacement.
22. Circuit intégré comprenant: une pluralité de cellules de remplacement sous la 10 forme de réseaux combinatoires configurables (RCC) (72 ou 86), les cellules de remplacement étant localisées dans des zones du circuit intégré pour lesquelles la nécessité de remplacement de cellules défectueuses a été déterminée comme hautement probable, chacune des cellules de 15 remplacement possédant des chemins correcteurs vers lesdites zones afin de remplacer n'importe quelle cellule défaillante.
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0213399A FR2846491B1 (fr) | 2002-10-25 | 2002-10-25 | Architecture comprenant des cellules de remplacement pour reparer des erreurs de conception dans des circuits integres apres fabrication |
| US10/352,470 US6791355B2 (en) | 2002-10-25 | 2003-01-27 | Spare cell architecture for fixing design errors in manufactured integrated circuits |
| CNA038256827A CN1714508A (zh) | 2002-10-25 | 2003-09-17 | 用于修复集成电路设计缺陷的备用单元结构 |
| AU2003275085A AU2003275085A1 (en) | 2002-10-25 | 2003-09-17 | Spare cell architecture for fixing design errors in manufactured integrated circuits |
| JP2004548330A JP2006518095A (ja) | 2002-10-25 | 2003-09-17 | 製造された集積回路の設計ミスを修正するための予備のセル構造 |
| CA002502077A CA2502077A1 (fr) | 2002-10-25 | 2003-09-17 | Architecture de cellule de rechange pour fixer des erreurs de conception dans des circuits integres manufactures |
| KR1020057006966A KR20050065621A (ko) | 2002-10-25 | 2003-09-17 | 제조된 집적 회로 내에서 설계 오류를 수리하기 위한 예비셀 구조 |
| PCT/US2003/029718 WO2004040764A1 (fr) | 2002-10-25 | 2003-09-17 | Architecture de cellule de rechange pour fixer des erreurs de conception dans des circuits integres manufactures |
| EP03759356A EP1568133A4 (fr) | 2002-10-25 | 2003-09-17 | Architecture de cellule de rechange pour fixer des erreurs de conception dans des circuits integres manufactures |
| TW092128686A TW200414680A (en) | 2002-10-25 | 2003-10-16 | Spare cell architecture for fixing design errors in manufactured integrated circuits |
| NO20052518A NO20052518L (no) | 2002-10-25 | 2005-05-25 | Ekstra cellearkitektur for handtering av konstruksjonsfeil ved produksjon av integrerte kretser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0213399A FR2846491B1 (fr) | 2002-10-25 | 2002-10-25 | Architecture comprenant des cellules de remplacement pour reparer des erreurs de conception dans des circuits integres apres fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2846491A1 true FR2846491A1 (fr) | 2004-04-30 |
| FR2846491B1 FR2846491B1 (fr) | 2005-08-12 |
Family
ID=32088293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0213399A Expired - Fee Related FR2846491B1 (fr) | 2002-10-25 | 2002-10-25 | Architecture comprenant des cellules de remplacement pour reparer des erreurs de conception dans des circuits integres apres fabrication |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6791355B2 (fr) |
| EP (1) | EP1568133A4 (fr) |
| JP (1) | JP2006518095A (fr) |
| KR (1) | KR20050065621A (fr) |
| CN (1) | CN1714508A (fr) |
| AU (1) | AU2003275085A1 (fr) |
| CA (1) | CA2502077A1 (fr) |
| FR (1) | FR2846491B1 (fr) |
| NO (1) | NO20052518L (fr) |
| TW (1) | TW200414680A (fr) |
| WO (1) | WO2004040764A1 (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2338458A1 (fr) * | 2001-02-27 | 2001-08-14 | Ioan Dancea | Methode et circuits vlsi permettant les changements dynamiques du comportement logique |
| JP2006128635A (ja) * | 2004-09-30 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US20090045839A1 (en) * | 2007-08-15 | 2009-02-19 | International Business Machines Corporation | Asic logic library of flexible logic blocks and method to enable engineering change |
| US20090045836A1 (en) * | 2007-08-15 | 2009-02-19 | Herzl Robert D | Asic logic library of flexible logic blocks and method to enable engineering change |
| US9122553B2 (en) * | 2007-12-01 | 2015-09-01 | Sony Corporation | Synchronous bus download of TV software update |
| US8166439B2 (en) * | 2007-12-28 | 2012-04-24 | International Business Machines Corporation | Techniques for selecting spares to implement a design change in an integrated circuit |
| US8141028B2 (en) * | 2008-01-15 | 2012-03-20 | International Business Machines Corporation | Structure for identifying and implementing flexible logic block logic for easy engineering changes |
| US8181148B2 (en) * | 2008-01-15 | 2012-05-15 | International Business Machines Corporation | Method for identifying and implementing flexible logic block logic for easy engineering changes |
| US7971162B2 (en) * | 2008-02-18 | 2011-06-28 | International Business Machines Corporation | Verification of spare latch placement in synthesized macros |
| JPWO2010100830A1 (ja) * | 2009-03-05 | 2012-09-06 | 日本電気株式会社 | 半導体装置、回路修正方法、設計支援装置及び設計支援プログラム |
| KR101677760B1 (ko) * | 2009-12-11 | 2016-11-29 | 삼성전자주식회사 | 핀 익스텐션을 이용하여 오류 교정이 가능한 반도체 장치 및 그 설계 방법 |
| US7902855B1 (en) * | 2010-03-03 | 2011-03-08 | Altera Corporation | Repairable IO in an integrated circuit |
| US8234612B2 (en) * | 2010-08-25 | 2012-07-31 | International Business Machines Corporation | Cone-aware spare cell placement using hypergraph connectivity analysis |
| US8490039B2 (en) * | 2011-12-09 | 2013-07-16 | International Business Machines Corporation | Distributing spare latch circuits in integrated circuit designs |
| US9236864B1 (en) | 2012-01-17 | 2016-01-12 | Altera Corporation | Stacked integrated circuit with redundancy in die-to-die interconnects |
| US8661391B1 (en) | 2013-01-02 | 2014-02-25 | International Business Machines Corporation | Spare cell insertion based on reachable state analysis |
| US9166595B2 (en) | 2013-12-27 | 2015-10-20 | Freescale Semiconductor, Inc | Configurable flip-flop circuit |
| US9154135B1 (en) | 2014-04-27 | 2015-10-06 | Freescale Semiconductor, Inc. | Spare gate cell for integrated circuit |
| US10082541B2 (en) | 2015-06-11 | 2018-09-25 | Altera Corporation | Mixed redundancy scheme for inter-die interconnects in a multichip package |
| US11139217B2 (en) * | 2019-09-09 | 2021-10-05 | Bae Systems Information And Electronic Systems Integration Inc. | Post-production substrate modification with FIB deposition |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551814A (en) * | 1983-12-12 | 1985-11-05 | Aerojet-General Corporation | Functionally redundant logic network architectures |
| DE4038610C1 (en) * | 1990-12-04 | 1992-05-07 | Ernst, R., Prof. Dr., 3302 Cremlingen, De | Fault-tolerant digital computer circuit - has normal function blocks and redundant function blocks with switching control |
| US5696943A (en) * | 1995-07-27 | 1997-12-09 | Advanced Micro Devices, Inc. | Method and apparatus for quick and reliable design modification on silicon |
| US6255845B1 (en) * | 1999-11-16 | 2001-07-03 | Advanced Micro Devices, Inc. | Efficient use of spare gates for post-silicon debug and enhancements |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3434116A (en) | 1966-06-15 | 1969-03-18 | Ibm | Scheme for circumventing bad memory cells |
| US5161157A (en) | 1990-03-12 | 1992-11-03 | Xicor, Inc. | Field-programmable redundancy apparatus for memory arrays |
| JP3365581B2 (ja) * | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
| US6091258A (en) | 1997-02-05 | 2000-07-18 | Altera Corporation | Redundancy circuitry for logic circuits |
| EP0983549B1 (fr) | 1997-05-23 | 2001-12-12 | Altera Corporation (a Delaware Corporation) | Circuits redondants pour dispositifs a logique programmable a circuits d'entree entrelaces |
| US6154851A (en) | 1997-08-05 | 2000-11-28 | Micron Technology, Inc. | Memory repair |
| US5959905A (en) * | 1997-10-31 | 1999-09-28 | Vlsi Technology, Inc. | Cell-based integrated circuit design repair using gate array repair cells |
| US5920765A (en) | 1997-12-12 | 1999-07-06 | Naum; Michael | IC wafer-probe testable flip-chip architecture |
| US6199177B1 (en) | 1998-08-28 | 2001-03-06 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
| US6404226B1 (en) * | 1999-09-21 | 2002-06-11 | Lattice Semiconductor Corporation | Integrated circuit with standard cell logic and spare gates |
| US6181614B1 (en) | 1999-11-12 | 2001-01-30 | International Business Machines Corporation | Dynamic repair of redundant memory array |
| US6446248B1 (en) * | 2000-01-28 | 2002-09-03 | Lsi Logic Corporation | Spare cells placement methodology |
| US6304122B1 (en) * | 2000-08-17 | 2001-10-16 | International Business Machines Corporation | Low power LSSD flip flops and a flushable single clock splitter for flip flops |
| US6614263B2 (en) * | 2002-02-05 | 2003-09-02 | Logicvision, Inc. | Method and circuitry for controlling clocks of embedded blocks during logic bist test mode |
-
2002
- 2002-10-25 FR FR0213399A patent/FR2846491B1/fr not_active Expired - Fee Related
-
2003
- 2003-01-27 US US10/352,470 patent/US6791355B2/en not_active Expired - Fee Related
- 2003-09-17 CN CNA038256827A patent/CN1714508A/zh active Pending
- 2003-09-17 CA CA002502077A patent/CA2502077A1/fr not_active Abandoned
- 2003-09-17 EP EP03759356A patent/EP1568133A4/fr not_active Withdrawn
- 2003-09-17 AU AU2003275085A patent/AU2003275085A1/en not_active Abandoned
- 2003-09-17 KR KR1020057006966A patent/KR20050065621A/ko not_active Application Discontinuation
- 2003-09-17 WO PCT/US2003/029718 patent/WO2004040764A1/fr active Application Filing
- 2003-09-17 JP JP2004548330A patent/JP2006518095A/ja not_active Withdrawn
- 2003-10-16 TW TW092128686A patent/TW200414680A/zh unknown
-
2005
- 2005-05-25 NO NO20052518A patent/NO20052518L/no not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551814A (en) * | 1983-12-12 | 1985-11-05 | Aerojet-General Corporation | Functionally redundant logic network architectures |
| DE4038610C1 (en) * | 1990-12-04 | 1992-05-07 | Ernst, R., Prof. Dr., 3302 Cremlingen, De | Fault-tolerant digital computer circuit - has normal function blocks and redundant function blocks with switching control |
| US5696943A (en) * | 1995-07-27 | 1997-12-09 | Advanced Micro Devices, Inc. | Method and apparatus for quick and reliable design modification on silicon |
| US6255845B1 (en) * | 1999-11-16 | 2001-07-03 | Advanced Micro Devices, Inc. | Efficient use of spare gates for post-silicon debug and enhancements |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050065621A (ko) | 2005-06-29 |
| NO20052518D0 (no) | 2005-05-25 |
| AU2003275085A1 (en) | 2004-05-25 |
| NO20052518L (no) | 2005-07-25 |
| FR2846491B1 (fr) | 2005-08-12 |
| TW200414680A (en) | 2004-08-01 |
| WO2004040764A1 (fr) | 2004-05-13 |
| US6791355B2 (en) | 2004-09-14 |
| CN1714508A (zh) | 2005-12-28 |
| US20040080334A1 (en) | 2004-04-29 |
| JP2006518095A (ja) | 2006-08-03 |
| EP1568133A4 (fr) | 2005-11-30 |
| CA2502077A1 (fr) | 2004-05-13 |
| EP1568133A1 (fr) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2846491A1 (fr) | Architecture comprenant des cellules de remplacement pour reparer des erreurs de conception dans des circuits integres apres fabrication | |
| EP0626760B1 (fr) | Système électronique organisé en réseau matriciel de cellules | |
| US6215327B1 (en) | Molecular field programmable gate array | |
| EP0104293A1 (fr) | Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données | |
| FR2492107A1 (fr) | Dispositif d'essai de pastille d'integration poussee, forme sur la meme pastille | |
| EP1089084B1 (fr) | Essai en ligne du réseau d'interconnexion programmable d'un réseau de portes programmables | |
| EP0146661B1 (fr) | Procédé de diagnostic électrique pour identifier une cellule défectueuse dans une chaîne de cellules formant un registre à décalage | |
| CN100508190C (zh) | 多项目晶片上的半导体电路及其设计方法与可调性系统 | |
| JP4098240B2 (ja) | 出力信号縁が柔軟に順序付けられたロックされないデジタルシーケンサ回路 | |
| EP0469507B1 (fr) | Circuit intégré comprenant une cellule standard, une cellule d'application et une cellule de test | |
| EP0809255B1 (fr) | Cellule pour registre à décalage | |
| EP0762285A1 (fr) | Système électronique testable | |
| FR2743661A1 (fr) | Dispositifs a circuit integre personnalisables | |
| EP0261043A1 (fr) | Testeur de circuits électroniques | |
| US7315993B2 (en) | Verification of RRAM tiling netlist | |
| FR2774188A1 (fr) | Circuit de verification de parite | |
| US8621303B1 (en) | Clock control circuitry and methods of utilizing the clock control circuitry | |
| US7782084B1 (en) | Integrated circuit with reconfigurable inputs/outputs | |
| EP2324572A2 (fr) | Reseau logique programmable, commutateur d'interconnexion et unite logique pour un tel reseau | |
| FR2695228A1 (fr) | Micro-ordinateur pour carte à circuit intégré. | |
| FR2733324A1 (fr) | Procede et equipement de test automatique en parallele de composants electroniques | |
| Renovell et al. | Testing the unidimensional interconnect architecture of symmetrical SRAM-based FPGA | |
| US7328382B2 (en) | Memory BISR controller architecture | |
| US20090283916A1 (en) | Chip structure and method of reworking chip | |
| Weston et al. | FPGA implementation of cellular automata spaces using a CAM based cellular architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110630 |