FR2792101A1 - Dispositif d'interface de donnees - Google Patents
Dispositif d'interface de donnees Download PDFInfo
- Publication number
- FR2792101A1 FR2792101A1 FR9914231A FR9914231A FR2792101A1 FR 2792101 A1 FR2792101 A1 FR 2792101A1 FR 9914231 A FR9914231 A FR 9914231A FR 9914231 A FR9914231 A FR 9914231A FR 2792101 A1 FR2792101 A1 FR 2792101A1
- Authority
- FR
- France
- Prior art keywords
- data
- clock
- frequency
- varies
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2215/00—Reducing interference at the transmission system level
- H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2215/00—Reducing interference at the transmission system level
- H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
- H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Communication Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Small-Scale Networks (AREA)
Abstract
L'invention concerne un dispositif d'interface de données qui est construit de sorte à minimiser les interférences électromagnétiques dans un afficheur à cristal liquide. Le dispositif d'interface de données présente une entrée de données agencée pour recevoir des données qui sont synchronisées avec une fréquence désirée d'une horloge de données. Un modulateur d'horloge module l'horloge de données de sorte à fournir un signal d'horloge modulée présentant une certaine fréquence dans une certaine plage de fréquences de sorte à minimiser les interférences électromagnétiques lorsque les données sont transmises en utilisant l'horloge de données. Un contrôleur de vitesse de transmission de données variable est sensible à l'horloge de données et à l'horloge modulée de telle sorte que la vitesse de transmission des données varie et permet de minimiser les interférences électromagnétiques.
Description
DISPOSITIF D'INTERFACE DE DONNEES
L'invention concerne un procédé d'interfaçage de données et un appareil d'interface de données. plus particulièrement, un procédé d'interfaçage de données et
tun appareil qui interface des données de sorte à éliminer les interférences électro-
magnétiques provoquées par la transmission des données. La présente invention concerne aussi un procédé et un appareil de pilotage d'un panneaut à cristal liquide de
sorte à faire varier la vitesse de transmission de données pour éliminer les interféren-
ces électromagnétiques. En outre, la présente invention concerne un procédé de pilo-
tage d'un moniteur et un appareil de pilotage d'un moniteur qui permet d'éliminer les interfaces électromagnétiques en faisant varier la vitesse de transmission des données. Les contraintes d'interfaçage de données de différents dispositifs d'affichage
I augmentent du fait de la transmission fréquente d'informations de textes d'informa-
tions vidéo et d'autres informations. En outre, les contraintes sur les interfaces de données augmentent considérablement du fait que la quantité et le type de données telles que les donnée audio sont maintenant régulièrement transmises avec des données de textes, vidéo et autres vers les dispositifs d'affichage. Les informations de :0 textes et les informations vidéo peuvent être transmises à une vitesse élevée, de sorte à permettre leur usage au moment approprié. En conséquence, les informations de
texte et les informations vidéo occupent une bande en haute firéquence.
Comme expliqué plus en détail ci-dessous, les inventeurs de la demande ont découvert que lorsque la bande de fréquence des informations de textes et vidéo augmente, une interférence électromagnétique se produit dans les lignes de transmis- sion, par exemple dans les bus de données. L'interférence électromagnétique augmente considérablement au niveau du dispositif d'affichage, tel qu'un afficheur à cristal liquide, ou d'un appareil d'affichage tel qu'un moniteur, en particulier lorsque
les informations de vidéo, audio ou textes sont transmises et affichées sur l'appareil.
:0 On considérait dans les appareils classiques que les problèmes liés aux interfé-
rences électromagnétiques n'existaient qu'au niveau du pilote de source, et on pensait que les interférences électromagnétiques étaient provoquées uniquement par les distances importantes entre le circuit intégré du pilote ASIC et les points de contact
du pilote de données. Une solution classique pour réduire les interférences électro-
:5 magnétiques au niveau du pilote de source était l'insertion de filtres de bruit, par exemple un filtre de réduction des interférences électromagnétiques ou un filtre LC, au niveau du circuit intégré du pilote de données ASIC. On tentait donc de lisser tous les signaux de sortie provenant du circuit intégré du pilote ASIC en disposant le filtre contre les interférences électromagnétiques, un blindage ou un point à la masse entre
une broche de sortie des données et la plage de connexion du circuit intégré pilote.
Cette solution s'avère chère, et le filtre contre les interférences électromagnétiques ou le dispositif de réduction provoque un retard dans la transmission du signal depuis la
broche de sortie de données, et, en outre, complique le procédé de fabrication.
Une autre solution proche est représentée sur les figures 1 et 2 et consiste à utiliser un système à deux ports ou à plusieurs ports, de telle sorte que la fréquence
de transmission des données soit réduite afin de réduire les interférences électro-
magnétiques. Alors, dans ce cas, au lieu d'utiliser un filtre contre les interférences
1 électromagnétiques ou un blindage, un contrôleur modifie les périodes de transmis-
sion de données. Un tel principe de transmission de données multiple a été utilisé pour un appareil d'interface de données pour un dispositif d'affichage, tel qu'un LCD
ou un moniteur de sorte à réduire les interférences électromagnétiques.
Toutefois, dans un tel dispositif, les interférences électromagnétiques posent encore un problème, du fait que les transmissions de données s'effectuent au même endroit du signal d'horloge, lorsque le signal d'horloge présente une fréquence constante. C'est-à-dire que la transmission de données s'effectue soit sur le front montant, soit sur le front descendant du signal d'horloge à fréquence constante. Par ailleurs, le principe de transmission de données multiples complique la ligne de o transmission de données et limite considérablement la liberté de conception et les propriétés de l'appareil d'interfaçage de données, et de l'appareil d'affichage ou du moniteur. Plus spécifiquement, un afficheur à cristal liquide utilise un appareil de pilotage du panneau à cristal liquide qui présente une structure de bus double telle que représentée sur la figure I pour réduire les interférences électromagnétiques. Sur la figure 1, le dispositif de pilotage du panneau à cristal liquide comprend des circuits intégrés de pilotage de source 12 pour piloter les lignes de signal du panneau à cristal liquide 10, un circuit intégré de pilotage de grille 14 pour piloter les lignes de grille du panneau à cristal liquide 10, et un contrôleur temporel 16 pour contrôler la 3o cadence des circuits intégrés de pilotage de source 12 et du circuit intégré de pilotage de grille 14. Le contrôleur temporel 16 est sensible à une horloge de données DCLK provenant d'une ligne d'horloge CKL, comme représenté sur la figure 2, et est sensible à des signaux de synchronisation horizontale et verticale VSYN et IISYN
provenant d'une ligne de signal de synchronisation SSL afin de contrôler le caden-
cemrnent de fonctionnement dans le temps des circuits intégrés de pilotage de source 12 et du circuit intégré de pilotage de grille 14. Les circuits intégrés de pilotage de source 12 reçoivent un signal de contrôle de source par l'intermédiaire d'une ligne de contrôle de source SCL, tandis que le circuit intégré de pilotage de grille 14 reçoit un
signal de contrôle de grille par l'intermédiaire d'une ligne de contrôle de grille GCL.
Le signal de contrôle de source comprend une horloge de transmission TCLK, comme représenté sur la figure 2, pour indiquer la période de transmission des
données vidéo. Le contrôleur temporel 16 transfère les données vidéo provenant d'un bus externe EB vers les circuits intégrés de pilotage de source 12.
Afin de réduire les interférences électromagnétiques gén(érées lorsque les données vidéo sont transférées vers les circuits intégrés de pilotage de source 12, le contrôleur temporel 16 est relié aux circuits intégrés de pilotage de source 12 par des premier et second bus internes FIB et SIB. Le premier bus interne FIB transfèlre vers les circuits intégrés de pilotage de source 12 les données rouges (R), vertes (G) et
bleues (B) FIRD, FIGB, FIGD et FIBD pour les pixels d'ordre impair commne repré-
senté sur la figure 2, tandis que le second bus interne SIB transfère vers les circuits intégrés de pilotage de source les données R, G, et B, SIRD, SIGD et SIBD pour les pixels d'ordre pair comme représenté sur la figure 2. En conséquence, le contrôleur temporel 16 divise les donnée vidéo ERD, EGD et EBD provenant du bus externe EB en des données pour pixels impairs FIRD, FIGD et FIBD, et en des données pour pixels pairs SIRD, SIGD et SIBD. Les données vidéo comprennent des données R, G et B, dont chacune contient un signal sur six bits. En conséquence, le bus externe EB comprend 18 lignes d'un bit, et chacun des premier et second bus internes FIB et SIB no comprend aussi 18 lignes de bits. Les données de pixels impairs et les données de pixels pairs sont simultanément fournies aux circuits intégrés de pilotage de source 12, de sorte que les données des premier et second bus internes FIB et SIB présentent
une fréquence égale à la moitié de la fréquence des données sur le bus externe EB.
En outre, une horloge de transmission de la ligne de contrôle de source SCL présente aussi une fréquence plus faible, qui est réduite de moitié par rapport à l'horloge de données sur la ligne d'horloge CKL. Par exemple, lorsque le panneau à cristal liquide est un panneau de classe XGA, la fréquence des données sur le bus externe EB et la fréquence de l'horloge de données sur la ligne d'horloge CKL sont
respectivement de 18 MHz et de 65 MHz. La fréquence de données sur les bus inter-
0) nes FIB et SIB et la fréquence de l'horloge de transmission de la ligne de contrôle de source SCL sont respectivement de 9 MHz et de 32,5 MHz, dans ledit dispositif de mesure des interférences électromagnétiques. En conséquence, les interférences électromagnétiques sont réduites sur la ligne de transmission entre le contrôleur
temporel 16 et les circuits intégrés de pilotage de source 1 2.
Dans l'appareil de pilotage de panneau à cristal liquide de la figure 1, du fait que la fréquence des données sur les premier et second bus internes FIB et SIB ainsi que la fréquence de l'horloge de transmission TCLK de la ligne de contrôle de source SCL sont fixes, des interférences électromagnétiques sont non seulement émises de façon significative à la fréquence des données et à leurs harmoniques, mais aussi à la fréquence de l'horloge et à ses harmoniques. En consequence, le dispositif de pilotage de panneau à cristal liquide de la figure 1 ne réduit pas les interférences électromagnétiques en dessous d'un niveau minimum souhaité et acceptable et dans
une plage qui ait un effet négligeable sur l'image affichée sur le moniteur ou l'affi-
cheur à cristal liquide.
Par ailleurs, le brevet US-A-5 659 339 décrit un dispositif dans lequel on tente de réduire les interférences électromagnétiques par modulation de phase d'une
horloge de sorte à étaler les interférences électromagnétiques le long du signal d'horloge. Ce procédé ne réduit que peu l'amplitude des interférences électromagné-
tiques et n'est pas efficace pour réduire de façon significative les interférences élec-
tromagnétiques ou les éliminer sensiblement.
Afin de résoudre les problèmes décrits ci-dessus, des modes de réalisations préférés de la présente invention fournissent un appareil d'interfaçage de données, un l appareil à cristal liquide, un moniteur, ainsi qu'un procédé de transmission de données vers un afficheur à cristal liquide ou un moniteur, dont chacun est adapté à minimiser et éliminer les interférences électromagnétiques sans compliquer la
structure ou le procédé d'assemblage.
Selon au moins un des modes de réalisation préférés de la présente invention, o un appareil d'interface de données est arrangé et agencé pour transférer les données de telle stole que la vitesse de l'horloge utilisée pour la transmission des données varie pour réduire considérablement ou éliminer sensiblement les interférences électromagnétiques. On notera que la façon dont la vitesse d'horloge utilisée pour les transmissions de données varie pour éliminer les interférences électromagnétiques peut comprendre une pluralité de principes de variation, avec notàmment un motif prédéfini de variations de vitesse d'horloge dépendant. par exemple, d'une onde triangulaire ou d'une onde sinusoïdale, un motif symétrique ou asymétrique, ou un motif qui varie progressivement la vitesse d'horloge utilisée pour la vitesse des transmissions de données, de telle sorte que la vitesse de transmission de données est o d'abord plus rapide et puis ensuite plus lente ou alors d'abord plus lente et ensuite
plus rapide.
En outre, le mécanisme spécifique utilisé pour faire varier la vitesse d'horloge utilisée pour la transmission de données comprend de préférence un modulateur d'horloge sous la forme d'une puce de circuit intégré telle qu'une puce ASIC, un circuit électronique ou tout autre dispositif électronique agencé pour faire varier la vitesse d'horloge utilisée pour la transmission de données et réduire les interférences électromagnétiques comme décrit ci-dessous en référence au mode de réalisation
préféré de la présente invention.
Un appareil d'interface de données selon un autre mode de réalisation préféré de la présente invention comprend une entrée de données agencée pour entrer des données synchronisées à une fréquence souhaitée d'une horloge de données, un modulateur d'horloge agencé pour moduler l'horloge de données et fournir une horloge modulée présentant une fréquence qui varie dans une certaine bande de fréquence autour d'unile fréquence cible souhaitée, ainsi qu'un contrôleur temporel de données sensible à l'horloge de données et à l'horloge modulée pour faire varier la vitesse de transmission des données dans une certaine plage déterminée de sorte à minimiser les interférences électromagnétiques. o) Un appareil de pilotage de panneau à cristal liquide selon un autre mode de réalisation préféré de la présente invention comprend une entrée de données agencée pour entrer des données vidéo, des circuits de pilotage de source agencés pour piloter des lignes de données dans un panneau à cristal liquide et lune unité d'interface de données agencée pour transmettre les données vidéo vers les circuits de pilotage de source de telle sorte que la vitesse de transmission des données varie pour minimiser
les interférences électromagnétiques.
Un appareil de pilotage de panneau à cristal liquide selon encore un autre mode de réalisation de l'invention comprend une entrée de données agencée pour entrer des données vidéo synchronisées à une fréquence souhaitée d'unile horloge de données, des circuits de pilotage de source agencés pour piloter des lignes de données dans un panneau à cristal liquide, un modulateur d'horloge agencé pour moduler l'horloge de données de sorte à fournir une horloge modulée présentant uine fréquence qui varie pour minimiser les interférences électromagnétiques, et un contrôleur temporel de données sensible à l'horloge de données et à l'horloge modulée pour transférer les données vidéo vers les circuits de pilotage de source, de sorte que la vitesse de transmission des données varie dans une certaine plage déterminée pour minimiser
les interférences électromagnétiques.
Un moniteur selon encore un autre mode de réalisation de la présente invention comprend une entrée de données agencée pour entrer des données vidéo, un piloteur o0 de données agencé pour piloter des lignes de données avec les données vidéo, et une unité d'échelonnement des données agencée pour échelonner les données vidéo provenant de l'entrée de données et pour fournir des données vidéo échelonnées au piloteur de données de telle sorte que la vitesse de transmission de données varie
dans une certaine plage déterminée pour minimiser les interférences électromilagnéti-
ques. Un moniteur selon encore un autre mode de réalisation de la présente invention
comprend une entrée de données agencée pour entrer des données vidéo synchroni-
sées avec une certaine fréquence d'une horloge de données, un piloteur de données agencé pour piloter des lignes de données avec les données vidéo, un modulateur d'horloge agencé pour moduler l'horloge de données et fournir une horloge modulée présentant une fréquence qui varie dans une certaine bande de firéquence située autour d'une fréquence cible souhaitée, et une unité d'échelonnemlent de données agencée pour répondre à l'horloge de données et échelonner les données vidéo provenant de l'entrée de données et répondre à l'horloge modulée pour fournir des
données vidéo échelonnées au piloteur de données de sorte que la vitesse de trans-
mission des données varic dans une certaine plage pour minimiiiser des interférences électromagnétiques. Un moniteur selon encore un autre mode de réalisation de la présente invention () comprend un convertisseur de signal agencé pour convertir un signal analogique vidéo en un signal vidéo numérique, un piloteur de données agencé pour piloter les
lignes de données avec les données vidéo, un générateur d'horloge agencé pour géné-
rer une horloge d'échantillonnage, un modulateur d'horloge agencé pour moduler l'horloge d'échantillonnage et fournir une horloge modulée présentant une fréquence qui varie dans une certaine plage de fréquence, et pour appliquer l'horloge modulée au convertisseur de signal de sorte à faire varier la vitesse de transmission des données numériques dans une certaine plage de vitesse sélectionnée pour minimiiser les interférences électromagnétiques, ainsi qu'une unité d'échelonnement de données agencée pour échelonner les données vidéo provenant du convertisseur de signal et
() pour fournir les données échelonnées au piloteur de données.
L'invention propose un appareil d'interface de données pour un dispositif d'affi-
chiage comprenant: - une entrée de données fournissant des signaux de données; et - une unité de transmission de données agencée pour recevoir les signaux de > données sur l'entrée de données et pour transmettre les signaux de données vers un dispositif d'affichage, de telle sorte que la vitesse de transmission des
signaux de données varie pour réduire les interférences électromagnétiques.
Selon un mode de réalisation de l'invention, une horloge est fournie pour transmettre les signaux de données selon un certain cadencemient défini par l'horloge, 1 et en ce que l'unité de transmission de données est agencée pour faire varier la vitesse
de l'horloge pour réduire les interférences électromagnétiques.
Selon un autre mode de réalisation, l'unité de transmission de données fait
varier la vitesse de l'horloge de telle sorte que la fréquence de l'horloge varie.
Selon encore un autre mode de réalisation, l'unité de transmission de données fait varier la vitesse de l'horloge selon un motif prédéterminé. Selon un aspect de l'invention, le motif est tel que la vitesse de l'horloge
augmente progressivemenit puis diminue progressivement, ou décroît progressive-
ment puis ensuite augmente progressivement pendant chaque période.
Selon un autre aspect de l'invention, le motif est fondé sur une forme d'onde triangulaire, une forme d'onde sinusoïdale, une forme d'onde symétrique, une forme
d'onde asymétrique, ou un motif comprenant plusieurs fréquences différentes.
Selon un autre mode de réalisation, l'unité de transmission de données comprend un modulateur d'horloge.
Le modulateur d'horloge. selon un aspect de l'invention, est agencé pour modu-
ler l'horloge et fournir une horloge modulée présentant une firéquence qui varie dans
une plage de fréquences prédéterminée.
Selon un autre mode de réalisation, l'horloge modulée présente une fiéquence n o qui varie dans une bande de fréquence entre environ + 1 % et environ + 50 % d'une
fi-réquence cible.
Selon un autre mode de réalisation encore, le modulateur d'horloge comprend un circuit électronique, une puce de circuit intégré, une puce ASIC, ou une pluralité
d'éléments de circuits électroniques.
l 5 Selon un autre mode de réalisation, l'unité de transmission de données
comprend un diviseur de fréquence agencé pour réduire la fréquence de l'horloge.
Selon un autre mode de réalisation enfin, l'appareil comprend en outre un contrôleur temporel de données, sensible à l'horloge et au modulateur d'horloge, et agencé pour transférler les données de telle sori-te que la vitesse de transmission des
2( données varie dans une certaine plage.
L'invention propose en outre un appareil d'affichage comprenant - une entrée de données fournissant des signaux de données; et - une unité de transmission de données agencée pour recevoir les signaux de données sur l'cntrée de données et pour transmettre les signaux de données vers _5 le panneau d'affichage, de telle sorte que la vitesse de transmission des données
varie pour réduire les interférences électromagnétiques.
Selon un mode de réalisation de l'invention, le panneau d'affichage est un
panneau à cristal liquide.
Selon un autre mode de réalisation, le panneau d'affichage est un moniteur
comprenant un afficheur à cristal liquide.
L'invention propose en outre un appareil de pilotage de panneau à cristal liquide comprenant: - une entrée de données vidéo agencée pour recevoir des données vidéo - des circuits de pilotage de source agencés pour piloter des lignes de données du panneau à cristal liquide; et - une interface de données agencée pour transmettre les données vidéo aux circuits de pilotage de source de telle sorte que la vitesse de transmission des
données vidéo varie pour réduire les interférences électromagnétiques.
L'invention propose en outre un appareil de pilotage de panneau à cristal liquide comprenant: - une entrée de données agencée pour entrer des données vidéo synchronisées à une fréquence souhaitée d'une l'horloge de données; - des circuits de pilotage de source agencés pour piloter des lignes de source du panneau à cristal liquide; - un modulateur d'horloge agencé pour moduler l'horloge de données pour fournir une horloge modulée présentant une fréquence qui est modifiée pour réduire les interférences électromagnétiques; et 0 - un contrôleur temporel de données sensible à l'horloge de données et à l'horloge modulée, et agencé pour transférer les données vidéo vers les circuits de pilotage de source de telle sorte que la vitesse de transmission varie dans
une certaine plage.
Selon un mode de réalisation de l'invention, l'horloge modulée présente une fréquence qui varie dans une bande de fréquence entre environ + I % et environ
+ 50 % d'une fréquence cible.
L'invention concerne également un moniteur comprenant - une entrée de données vidéo agencée pour recevoir des données vidéo - un piloteur de données agencé pour piloter le moniteur avec les données vidéo 0 et
- un échelonneur de données agencé pour échelonner les données vidéo prove-
nant de l'entrée vidéo et pour fournir les données vidéo échelonnées au piloteur de données de telle sorte que la vitesse de transmission des données varie dans
une certaine plage.
Selon un mode de réalisation de l'invention, le moniteur comprend un panneau
à cristal liquide.
L'invention propose également un moniteur comprenant
une entrée de données vidéo agencée pour recevoir des données vidéo synchro-
nes avec la fréquence d'une horloge de données; -un piloteur de données agencé pour piloter le moniteur à l'aide des données vidéo; un modulateur d'horloge agencé pour moduler l'horloge de données pour fournir une horloge modulée présentant une fréquence qui varie dans une certaine plage de fréquences; et un échelonneur de données sensible à l'horloge de données pour échelonner les données vidéo provenant de l'entrée de données et sensible à l'horloge modulée pour fournir les données vidéo échelonnées au piloteur de données, de telle
sorte que la vitesse de transmission varie dans une certaine plage.
Selon un mode de réalisation, l'horloge modulée présente une fréquence qui varie dans une bande de firéquence entre environ + I % et environ + 50 % d'une
firéquence cible.
Selon un autre mode de réalisation, le moniteur comprend un panneau à cristal liquide.
L'invention concerne en outre un moniteur comprenant - un convertisseur de signal agencé pour convertir un signal vidéo analogique en un signal vidéo numérique - un piloteur de données agencé pour piloter un moniteur avec les données 0 vidéo - un générateur d'horloge agencé pour générer une hlorloge d'échantillonnage - un modulateur d'horloge agencé pour moduler l'horloge d'échantillonnage en une horloge modulée présentant une fréquence qui varie dans une certaine plage de fréquences et pour appliquer l'horloge modulée au convertisseur de I5 signal de sorte à faire varier la vitesse de transmission des données vidéo dans une certaine plage de vitesse; et
- un échelonneur de données agencé pour échelonner les données vidéo prove-
nant du convertisseur de signal et pour fournir les données vidéo échelonnée au
piloteur de données.
:o Selon un mode de réalisation, l'horloge modulée présente une firéquence qui varie dans une bande de fréquence entre environ + 1 % et environ + 50 % d'une
fréquence cible.
Le moniteur, selon un autre aspect de l'invention, comprend un panneau à
cristal liquide.
L'invention concerne en outre un procédé de pilotage d'un appareil d'affichage comprenant les étapes de: - fournir des signaux de données à une unité de transmission de données; et - transmettre les signaux de données depuis l'unité de transmission de données vers l'appareil d'affichage de sorte que la vitesse de transmission des signaux
r) de données varie pour réduire les interférences électromagnétiques.
Selon un mode de réalisation, l'appareil d'affichage est un afficheur à cristal liquide. Selon un autre mode de réalisation, le dispositif d'affichage est un moniteur
comprenant un afficheur à cristal liquide.
> Selon un autre aspect de l'invention, le procédé comprend en outre une étape de fourniture d'une horloge utilisée pour transmettre des signaux de données, et de variation de la vitesse de l'horloge de sorte à faire varier la vitesse de transmission de données. Selon un autre aspect de l'invention, l'unité de transmission de données fait varier la vitesse de l'horloge en fonction d'un motif prédéterminé de sorte que la vitesse de l'horloge augmente progressivement et diminue progressivement ou alors diminue progressivement puis augmente progressivement au cours de chaque période. Selon un mode de réalisation, l'unité de transmission de données fait varier la
vitesse de l'horloge selon un motif prédéterminé basé sur une forme d'onde triangu-
laire, une forme d'onde sinusoïdale, une forme d'onde symdétrique. une forme d'onde
asymétrique ou un motif comprenant plusieurs fréquences différentes.
o Selon un autre de mode de réalisation enfin, le procédé comprend en outre l'étape de modulation de l'horloge pour fournir un signal d'horloge modulé présentant une fréquence qui varie dans une bande de fréquence entre environ + % et environ
+ 50 % d'une fréquence cible.
D'autres caractéristiques, éléments et avantages de la présente invention
apparaîtront dans la description détaillée qui suit de modes de réalisation préférés de
la présente invention, donnés en référence aux dessins joints dans lesquels - la figure I est un schéma bloc montrant la structure d'un appareil de pilotage de panneau à cristal liquide classique; - la figure 2 illustre des diagrammes de front d'onde de fonctionnlement pour o chacune des parties de l'appareil de pilotage de la figure 1;
- la figure 3 est un schéma-bloc montrant la configuration d'un appareil de pilo-
tage de panneau à cristal liquide selon un mode de réalisation préféré de la présente invention; - la figure 4 illustre des diagrammes de front d'onde de fonctionnemient pour 53 chacune des parties de l'appareil de pilotage de la figure 3; - la figure 5 est un schéma-bloc de la structured'un appareil de pilotage de panneau à cristal liquide selon un autre mode de réalisation préféré de la présente invention; - la figure 6 illustre les diagrammes de front d'onde de fonctiolnnement pour chacune des parties de l'appareil de pilotage de la figure 5 - la figure 7A est un graphe des caractéristiques de la distribution en firéquence d'un bruit électromagnétique généré par l'appareil de pilotage de panneau à cristal liquide de la figure 5; - la figure 7B est un graphe des caractéristiques de la distribution de fréquence d'un bruit électromagnétique généré par l'appareil de pilotage de panneau à cristal liquide de la figure i; - la figure 8 est un schéma-bloc montrant la structure d'un moniteur selon un mode de réalisation préféré de la présente invention; et II - la figure 9 est un schiéma-bloc montrant la structure d'un moniteur selon un
autre mode de réalisation préféré de la présente invention.
La figure 3 représente un appareil de pilotage de panneau à cristal liquide selon un mode de réalisation préféré de la présente invention. l'appareil de pilotage de panneau à cristal liquide comprend des circuits intégrés de pilotage de source 22 pour piloter des lignes de signal dalns un panneau à cristal liquide 20. et un circuit intégré de pilotage de grille 24 pour piloter les lignes de grille du pailnneau à cristal liquide 20. En outre, l'appareil de pilotage de panneau à cristal liquide comprend un contrôleur temporel 26 pour contrôler le séquencement des circuits intégrés de
pilotage de source 22 et un circuit intégré de pilotage de grille 24, ainsi qu'un modu-
lateur d'horloge 28 pour moduler un signal d'horloge. Le contrôleur temporel 26 est sensible à une horloge de données DCLK qui provient d'une ligne d'horloge externe
ECKL comme représenté sur la figure 4, et est sensible à des signaux de synchroni-
sation horizontale et verticale VSYN et HSYN provenant d'une ligne de signal de synchronisation SSL afin de contrôler le séquencement du fonctionnement des
circuits intégrés de pilotage de source 22 et du circuit intégré de pilotage de grille 24.
Les circuits intégrés de pilotage de source 22 reçoivent un signal de contrôle de source provenant d'une ligne de contrôle de source SCL, tandis que le circuit intégré de pilotage de grille 24 reçoit un signal de contrôle de grille provenant d'une ligne de
contrôle de grille GCL. Le contrôleur temporel 26 transfère des données vidéo prove-
nant d'un bus externe EB vers les circuits intégrés de pilotage de source 22 reliés au bus interne IB. Les données vidéo comprennent des données rouges (R), vertes (G) et bleues (B), ERD, EGD et EBD, comme représenté sur la figure 4, dont chacune comprend un signal sur 6 bits. En conséquence, le bus externe EB comprend de préférence 18 lignes de bits, et le bus interne IB comprend de préférence également
18 lignes de bits.
Un modulateur d'horloge 28 module en fréquence l'horloge de données DCLK provenant de la ligne d'horloge externe ECLK afin de produire un signal d'horloge 3o modulé FCLK représenté sur la figure 4. Ce signal d'horloge modulé FCLK est sélectionné pour minilmiser les interférences électromagnétiques comme décrit plus
en détail ci-dessous.
Plus spécifiquement, le signal d'horloge modulé FCLK présente une fréquence
qui varie de sorte à minimiiser les interférences électromagnétiques. Plus spécifique-
ment, dans un mode de réalisation préféré, la fréquence du signal d'horloge modulé
FCLK augmente ou diminue progressivement entre une limite de fréquence supé-
rieure et une limite de fréquence inférieure, pendant chaque période. C'est dire que la fréquence du signal d'horloge modulé augmente de préférence progressivement depuis la limite de fréquence inférieure jusqu'à la limite de fréquence supérieure, et qu'ensuite le signal d'horloge modulé FCLK décroît de préférence progressivement
depuis la limite de firéquence supérieure vers la limite de fi-équence inférieure.
La largeur de variation de fréquence d'un tel signal d'horloge modulé FCLK dans le mode de réalisation préféré est de préférence entre environ + 1 % et environ + 50 % par rapport à la fi-équence de l'horloge de données DCI.K. Par exemple, lorsque la fréquence de l'horloge de données DCLK est d'environ 65 MHIz, la
fréquence de l'horloge modulée varie dans une plage entre environ 32,5 MHz et envi-
ron 97,5 MHz (c'est-à-dire environ 50 %) ou dans une plage d'environ 64,35 MHz
à environ 65,65 MIHz (c'est-à-dire environ + 1 %).
Afin de produire une telle horloge modulée FCLK dans ce mode de réalisation
préféré, le modulateur d'horloge 28 inclut un modulateur de firéquence (non repré-
senté) pour faire augmenter ou décroître la fréquence de l'horloge de données DCLK, en fonction d'une forme d'onde triangulaire. La forme d'onde triangulaire présente une pente vers le haut et une pente vers le bas qui ont de préférence la même valeur absolue. On notera que le modulateur d'horloge 28 peut être agencé de sorte à faire varier la fréquence de l'horloge de données en fonction d'autres formes d'onde, par exemple suivant une forme d'onde sinusoïdale ou une forme d'onde qui présente un autre motif qui fait varier la fréquence de façon symétrique, de façon asymétrique, ou 0 tout autre motif susceptible de minimiser les interférences électromagnétiques. En outre, le motif peut comprendre une pluralité de fréquences différentes dans chaque période et. par exemple, on peut passer d'une fréquence importante à une fréquence
médiane puis à une fréquence faible.
L'horloge modulée FCLK est appliquée simultanément au contrôleur temporel 1 26 et aux circuits intégrés de pilotage de source 22, grâce à une ligne d'horloge interne ICLK. Le contrôleur temporel 26 reçoit des données rouges, vertes et bleues ERD, EGD et EBD provenant du bus externe EB en correspondance avec l'horloge de données DCLK, et fournit ces données vers le bus interne lB, au rythme de l'horloge modulée FCLK. En d'autres termes, dans le mode dc réalisation préféré No décrit ci- dessus, le contrôleur temporel 26 fait de préférence augmenter progressivement la vitesse de transmission des données vers le bus interne IB, puis fait ensuite de préférence décroître progressivement la vitesse de transmission des données, pendant chaque période de modulation d'une longueur constante. Toutefois, cormme noté ci-dessus, le contrôleur temporel 26 peut faire varier la vitesse de > transmission selon tout motif approprié dont on détermine qu'il minimise les
interférences électromagnétiques.
En référence à la figure 4, les données rouges, vertes et bleues, ERD, EGD et EBD, sur le bus externe EB, sont transmises à une vitesse constante, tandis que la vitesse de transmission des données rouges, vertes et bleues, IRD, IGD et IBD, sur le
bus interne lB, augmente de préférence progressivement, ct ensuite décroît de préfé-
rence progressivement pendant chaque période de modulation. Commle décrit ci-
dessus, la fréquence des données rouges, vertes et bleues, IRD, IGD et IBD sur le bus
interne LB varie périodiquement et de façon répétée, ce qui augmente considérable-
ment la largeur du spectre de ces données et la largeur du spectre de l'horloge modu-
lée FCLK, tout en réduisant significativement le niveau de spectre de ces données et
de l'horloge modulée FCLK.
En outre, les interférences électromagnétiques générées par le bus interne IB sont distribuées sur une bande de fréquence large. En conséquence, les interférences électromagnétiques sont minimisées sur la ligne de transmission entre le contrôleur
temporel 26 et les circuits intégrés de pilotage de source 22.
On notera que le modulateur d'horloge 28 peut être distant du contrôleur temporel. Toutefois, il est préférable que le modulateur d'horloge 28 soit monobloc avec le contrôleur temporel 26, de sorte à simplifier considérablement le procédé de
fabrication d'un appareil de pilotage de panneau à cristal liquide de la figure 3.
Comme noté ci-dessus, le mécanisme pour faire varier la vitesse d'horloge utilisée pour la transmission de données est de préférence un modulateur d'horloge 28, qui peut prendre la forme d'une puce de circuit intégré, d'unile puce ASIC, ou : d'autres types de circuits électroniques, ou d'autres dispositifs appropriés pour faire
varier les fréquences de transmission de donnes.
En référence à la figure 5 est représenté un dispositif de pilotage de panneau à
cristal liquide selon un autre mode de réalisation de la présente invention. Le dispo-
sitif de pilotage de panneau à cristal liquide de la figure 5 est de prélérenlce similaire au dispositif de pilotage de panneau à cristal liquide de la figure 3, à l'exception du fait que le dispositif de pilotage de panneau à cristal liquide comprend en outre un diviseur de fréquence 30 qui est relié au contrôleur temporel 26 à l'aide de premier et second bus internes FIB et SIB et qui est en même temps relié entre le contrôleur
temporel 26 et le modulateur d'horloge 28.
l3 Le premier bus interne FIB transfère les données rouges, vertes et bleues FIRD, FIGD et FIBD pour les pixels d'ordre impair vers les circuits intégrés de pilotage de source 22, tandis que le second bus SIB transfère les données rouges. vertes et bleues SIRD, SIGD et SIBD pour les numéros de pixels d'ordre pair vers les circuits intégrés de pilotage de source 22. En conséquence, le contrôleur temporel 26 sépare les données vidéo ERD, EGD et EBD provenant d'un bus externe EB en données vidéo pour pixels impairs FIRD, FIGD et FIBD et en données vidéo pour les pixels pairs SIRD, SIGD et SIBD. Les données de pixels impaires et les données de pixels paires sont simultanément fournies aux circuits intégrés de pilotage de source 22
comme décrit ci-dessus, de sorte que les données sur les premier et second bus inter-
nes FIB et SIB présentent une fréquence correspondant à la moitié de la fréquence
des données sur le bus externe EB.
En outre, une horloge appliquée aux circuits intégrés de pilotage de source 22 présente une fréquence inférieure qui est réduite de moitié par rapport à l'horloge de données DCLK. Par exemple, lorsque le panneau à cristal liquide 20 est un panneau de classe XGA, la fréquence des données sur le bus externe FB et la fréquence de l'horloge de données DCLK sur la ligne d'horloge ECLK sont respectivement de 18 MIHz et de 65 MHI-Iz, tandis que la fréquence des données sur les bus internes FIB et SIB ainsi que la fréquence de l'horloge appliquée aux circuits intégrés de pilotage
de source 22 sont respectivement de 9 et de 32,5 MHz. En conséquence, les interfé-
rences électromagnétiques sont minimisées sur la ligne de transmission entre le
contrôleur temporel 16 et les circuits intégrés de pilotage de source 12.
Par ailleurs, le diviseur de fréquence 30 divise en fréquence l'horloge modulée FCLK qui est reçue depuis le modulateur d'horloge 28, et que l'on appelle par la suite première horloge modulée, à la moitié de la fréquence, de sorte à générer une
seconde horloge modulée.
Comme représenté sur la figure 6, la seconde horloge modulée SCLK présente une fréquence qui augmente de préférence ou décroît de préférence depuis une limite de fréquence supérieure vers une limite de fréquence inférieure pendant chaque période de modulation, qui est similaire à la première horloge modulée FCLK. La largeur de variation de fréquence d'une telle seconde horloge modulée SCLIK est de préférence entre environ + 1 % et environ + 50 %, par rapport à la moitié de la firéquence de l'horloge de données DCLK. Par exemple, lorsque la fréquence de l'horloge de données DCLK est d'environ 65 MHz, la fiéquence de la seconde horloge modulée SCLIK varie dans une plage d'environ 1 6,25 MHz à environ 48,75 MHz (c'est-à-dire environ + 50 %), ou dans une plage d'environ 32,825 MIHz à environ 33,175 MHz (c'est-à- dire dans une plage d'environ + I %). Toutefois, comme noté ci-dessus, la fiéquence de variation peut être obtenue avec de nombreux
motifs différents qui sont sélectionnés pour réduire les interférences élec-
tromagnétiques. La seconde horloge modulée SCLK est appliquée simultanément au contrôleur temporel 26 et aux circuits intégrés de pilotage de source 22. par une ligne d'horloge interne ICLK. Le contrôleur temporel 26 sépare les données rouges. vertes et bleues ERD, EGD et EBD fournies par le bus externe EB dans un état de synchronisation des données ERD, EGD et EBD avec l'horloge de données DCLK, en des données impaires rouges, vertes et bleues FIRD, FIGD et FIBD et en des données paires rouges, vertes et bleues SIRD, SIGD et SIBD. Le contrôleur temporel 26 fournit les données impaires rouges, vertes et bleues FIRD, FIGD et FIBD au premier bus interne FIB, et fournit les données paires rouges, vertes et bleues SIRD, SIGD et SIBD au second bus interne SIB, en suivant la seconde horloge modulée SCLK. En d'autres termes, le contrôleur temporel 26 fait de préférence i progressivement augmenter la vitesse de transmission des données sur le bus interne IB, et puis fait progressivement diminuer la vitesse de transmission des données, pendant chaque période de modulation. Le contrôleur temporel peut aussi utiliserd'autres motifs de variation de fi-équence pour faire varier la vitesse de transmission des données sur le
bus interne, de sorte à réduire les interférences électromagnnétiques colline décrit ci-
l o dessus.
En référence à la figure 6, des données rouges, vertes et bleues ERD, EGD et EBD sont transmises sur le bus externe EB à une vitesse constante, tandis que les vitesses de transmission des données impaires rouges, vertes et bleues FIRD, FIGD et FIBD sur le premier bus interne, ainsi que des données rouges. vertes et bleues
i) SIRD, SIGD et SIBD sur le second bus interne augmentent de préférence progressi-
vement puis diminuent de préférence progressivement pendant chaque période de modulation. Comme décrit ci-dessus, les fréquences des données impaires rouges, vertes et bleues FIRD, FIGD et FIBD sur le premier bus interne FIB et des données paires rouges, vertes ct bleues SIRD, SIGD et SIBD sur le second bus interne SIB ( varient périodiquement et de façon répétée, ce qui agrandit considérablement la largeur spectrale de ces données et de la seconde horloge modulée SCLK, tout en faisant décroître considérablement le niveau de spectre de ces données et de la
seconde horloge modulée SCLK.
En outre, les interférences électromagnétiques générées par les premier et l5 second bus internes FIB et SIB sont aussi distribuées sur une bande de fréquences
larges de sorte à être minimisées. Ceci apparaîtra dans la description Cen référence aux
figures 7A et 7B.
La figure 7A montre les caractéristiques fréquenlielles des interférences électromagnétiques générées dans l'appareil de pilotage de pannecau à cristal liquide r) de la figure 5, tandis que la figure 7B montre les caractéristiques fréquentielles des interférences électromagnétiques générées dans l'appareil de pilotage de panneau à cristal liquide de la figure I. Sur la figure 7A, l'interférence électromagnétique est distribuée sur une large plage de fréquences et présente un niveau faible. Par ailleurs, sur la figure 7B, les interférences électromagnétiques sont concentrées sur une bande
:5 de fréquence étroite, et présentent un niveau élevé.
Comme décrit ci-dessus, les interférences électromagnétiques sont minimisées
et réduites à un niveau qui est inférieur à une valeur limite sur la ligne de transmis-
sion entre le contrôleur temporel 26 et les circuits intégrés de pilotage de source 22.
ILe modulateur d'horloge 28 et le diviseur de fréquence 30 peuvent être monoblocs avec le contrôleur temporel 26 comme indiqué ci-dessus, de façon à simplifier le procédé de fabrication de l'appareil de pilotage de panneau à cristal liquide de la figure 5. Le modulateur d'horloge 28, ou tout autre élément permettant de faire varier la fréquence de l'horloge utilisée pour la transmission des données. peut êtr-e réalisé sous la forme d'un circuit intégré. tel qu'une puce ASIC, ou sous d'autres formes de circuits électroniques ou d'éléments électroniques qui sont agencés pour faire varier la fréquence de l'horloge utilisée pour la transmission des données afin de minimiser
les interférences électromagnétiques. I() En référence à la figure 8 est représenté un moniteur selon un mode de réalisa-
tion de la présente invention. Le moniteur comprend un modulateur d'horloge 40 et un échelonneur de moniteur 42 qui reçoivent tous les deux une horloge de données DCLK par une ligne d'horloge CKL, ainsi qu'un piloteur 44 et un moniteur 46 qui sont reliés en série à l'échelonneur de moniteur 42. Le modulateur d'horloge 40 l 5 module en fréquence l'horloge de données DCLK provenant de la ligne CKL pour
générer une première horloge modulée FCLK.
La première horloge modulée FCLK présente une fréquence qui augmente ou décroît de préférence progressivement depuis une fréquence limite supérieure jusqu'à une fréquence limite inférieure. pendant chaque période. La largeur de variation de 2o fréquence d'une telle horloge modulée FCLK est de préférence entre environ + I % et environ + 50 %, par rapport à la fréquence de l'horloge de données DCLK. Par exemple, lorsque la fréquence de l'horloge de données est d'environ 65 MHz, la fréquence de la première horloge modulée FCLK varie dans une plage d'environ 32,5 MHz à environ 97,5 MHz (c'est-à-dire d'environ + 50 %) ou dans une plage d'environ 64,35 MHz à environ 65,65 MHz (c'est-à-dire dans une plage d'environ + 1 %). Comme noté ci-dessus. le motif de variation de fi-équence peut être autre qu'un motif dans lequel les fréquences augmentent et décroissent progressivement,
pourvu que la variation de fiéquence minimise les interférences électromagnétiques.
Afin de fournir une telle première horloge modulée FCIK, le modulateur () d'horloge 40 de ce mode de réalisation préféré comprend un modulateur de fréquence (non représenté) pour faire augmenter ou décroître la fréquence de l'horloge de données DCLK, selon une forme d'onde triangulaire. La forme d'onde triangulaire
présente des pentes croissantes et décroissantes qui ont la même valeur absolue.
L'échelonneur de moniteur 42 est sensible à une horloge de données DCLK prove- nant d'une ligne d'horloge CLK pour recevoir des données vidéo numériques DVD provenant d'une ligne de bus de données DBL, et en même temps échelonne les données numériques vidéo reçues DVD, pour correspondre à la résolution du panneau du moniteur. Par ailleurs, l'échelonneur de moniteur 42 fournit les données vidéo échelonnée SVD au piloteur 44, en même temps qu'une seconde horloge modulée SCLK, de manière synchirone avec la première horloge modulée FCLK
provenant du modulateur d'horloge 40.
En conséquence, les données vidéo échelonnées SVD appliquées au piloteur 44 s sont transférées rapidement. puis varient ensuite progressivement pour être transfé-
rées doucement pendant chaque période de modulation. La seconde horloge modulée SCLK présente aussi une période qui varie progressivement entre des valeurs rapides et lentes dans chaque période de modulation, de façon similaire à la première horloge modulée FCIK. Ino La variation dans la fréquence de l'horloge de données peut être telle que le
motif est sinusoïdal, symétrique, asymétrique, ou inclut plusieurs firéquences diffé-
rentes comme décrit ci-dessus Le piloteur 44 est sensible à la seconde horloge modulée SCLK et reçoit les
données vidéo échelonnées SVD, de sorte à piloter le moniteur 46. Commoe décrit ci-
dessus, la fréquence des données vidéo échelonnées SVD appliquée au pilote 44 ainsi que la fréquence de la seconde horloge modulée SCLK varient de préférence progressivement d'une façon répétée pendant chaque période de modulation de sorte que les largeurs spectrales des données vidéo échelonnées SVD et de la seconde horloge modulée SCLK augmentent considérablement et que les niveaux de spectre de données vidéo échelonnées SVD et de l'horloge modulée SCLK décroissent
considérablement et deviennent très faibles. En conséquence, les interférences élec-
tromagnétiques générées entre l'échelonneur de moniteur 42 et le piloteur 44 sont aussi distribuées sur une très large bande de fréquence et présentent unll niveau très faible. Il en résulte que les interférences électromagnétiques du moniteur de la figure
8 sont minimisées.
En référence à la figure 9, est représenté un moniteur selon un autre mode de réalisation préféré de la présente invention. Le moniteur présente un convertisseur analogique/numiérique 50, noté dans la suite convertisseur AD, un échelonnileur de moniteur 52, un piloteur 54 et un moniteur 56 qui solnt reliés enll cascade à une ligne I) de signal analogique ASL, ainsi qu'un modulateur d'horloge 60 qui est relié entre un générateur d'horloge 58 et le convertisseur AD 50. Le générateur d'horloge 58 génère une horloge d'échantillonnage CLK avec une fréquence (ou période) constante. Le modulateur d'horloge 60 module en fréquence l'horloge d'échantillolnnage CLK pour
fournir une premièîe horloge modulée FCLK.
Selon ce mode de réalisation préféré, la première horloge modulée FCLK présente une firéquence qui augmente ou décroit de préférence progressivement depuis une fréquence limite supérieure jusqu'à une fréquence limite inférieure pendant chaque période. La largeur de variation de fréquence d'une telle première horloge modulée FCLK es de préférence entre environ + 1 % et environ 50 %, par rapport à la fréquence de l'horloge d'échantillonnage CLK. Par exemple, lorsque la firéquence de l'horloge d'échantillonnage CLK est d'environ 65 MINIz, la fréquence de la première horloge modulée FCLK varie dans une plage entre environ 32,5 MHlz et environ 97,5 MHz (c'est-à-dire environ + 50 %) ou dans une plage d'environ
64,35 MHz à environ 65,65 MIHIz (c'est-à-dire environ I %).
Afin d'obtenir une telle première horloge modulée FCLK. le moniteur d'horloge 60 comprend un modulateur de fréquence (non représenté) pour faire augmenter ou décroître la fréquence de l'horloge d'échantillonnage CLK en fonction d'un motif particulier. par exemple une forme d'onde triangulairc. La forme d'onde triangulaire présente une pente croissante et une pente décroissante qui ont la même valeur absolue. Le convertisseur AD 50 échantillonne le signal vidéo analogique AVS provenant de la ligne de signal analogique ASL, pour chaque fréquence de la première horloge modulée FCLK, et code le signal échantillonné de sorte à fournir
* des données vidéo numériques VD. Ces données vidéo numériques VD sont transfé-
rées rapidement, puis sont ensuite progressivement modifiées pour être transférées doucement pendant chaque période de modulation. Comme noté ci-dessus, d'autres motifs de variation de fréquence peuvent aussi être utilisés pour faire varier les
vitesses de transmission de données afin de minimiser les interférences électro-
magnétiques. Les données vidéo numériques VD sont fournies à l'échelonneur de moniteur 52 en même temps que la seconde horloge modulée SCLK. La seconde horloge modulée SCLK présente de préférence une période qui devient progressivement plus rapide et ensuite progressivement plus lente pendant chaque période de modulation, d'une manière similaire à ce qui a été décrit pour la première horloge modulée FCLK. Toutefois, la seconde horloge modulée SCLK peut présenter un certailn retard
de phase par rapport à la première horloge modulée FCLK.
L'échelonneur de moniteur 52 est sensible à la seconde horloge modulée SCLK provenant du convertisseur AD 50, et reçoit des données vidéo VD provenant du 0 convertisseur AD 50 et, en même temps, échelonne les données vidéo entrées VD de sorte à correspondre à la résolution du panneau du moniteur. En outre, l'échelolnneur de moniteur 52 fournit les données vidéo échelonnées SVD au piloteur 54, de telle sorte que les données vidéo échelonnées soient synchronisées avec la seconde horloge modulée SCLK provenant du convertisseur AD 50, et en même temps, fournit une troisième horloge modulée TCLK. En conséquence, les données vidéo échelonnées SVD appliquées au piloteur 54 sont, de préférence, transférées
progressivement plus rapidement, et ensuite transférées progressivement plus lente-
ment, pendant chaque période de modulation. La troisième horloge modulée TCLK présente aussi une période qui devient de préférence progressivellment plus rapide et ensuite progressivement plus lente pendant chaque période de modulation de façon similaire à ce qui a été décrit pour les première et seconde horloges modulées FCLK et SCLK. Toutefois, la troisième horloge modulée TCLK peut présenter une certaine différence de phase par rapport à la seconde horloge modulée SCLIK. Le piloteur 54 est sensible à la troisième horloge modulée TCLK et reçoit les données vidéo échelonnées SVD, de sorte à piloter le moniteur 56. Commoe décrit ci-dessus, la
fréquence des données vidéo échelonnées SVD appliquées au piloteur 54 en pr-ove-
nance du convertisseur AD 50, ainsi que la fréquence de la troisième horloge o modulée TCLK, varient de préférence progressivement et dc façon répétée pendant chaque période, de sorte que les largeurs spectrales des donneées vidéo échelonnées SVD et de la troisième horloge modulée TCLK augmentent considérablement et deviennent très larges, et que les niveaux de spectres des données vidéo échelonnées SVD de la troisième horloge modulée TCLK décroissent considérablement et deviennent très faibles.
En conséquence, les interférences électromagnétiques générées entre l'échelon-
neur de moniteur 52 et le piloteur 54 sont distribuées sur une large bande de
fréquence et présentent un niveau faible. Il en résulte que les intcrférences électro-
magnétiques dans le moniteur de la figure 9 sont limitées.
0 Comme décrit ci-dessus, dans le dispositif d'interface de donnée selon les divers modes de réalisation préférés de la présente invention, les fréquences des données et de l'horloge utilisée pour la transmission de données varient de telle sorte
que les interférences électromagnétiques sont minimisées. En conséquence, les inter-
férences électromagnétiques générées par les signaux provenant du dispositif d'inter-
face de données sont distribuées sur une large bande de fréquence. Il en résulte que
les interférences électromagnétiques sont considérablement réduites et minimisées.
En outre, dans un appareil de pilotage de panneau à cristal liquide selon l'invention, ou un moniteur selon les modes de réalisation préférés de la présente invention, la fréquence des données et de l'horloge utilisée pour la transmission des
données varie pendant chaque période. Il en résulte que les interférences électro-
magnétiques générées dans le panneau à cristal liquide ou dans l'appareil de pilotage de moniteur sont distribuées sur une large bande defréquences. En conséquence, les
interférences électromagnétiques sont minimisées et sensiblement éliminées.
Bien que la présente invention ait été expliquée en rtéférence aux modes de réalisation préférés montrés dans les dessins, l'homme du métier comprendra que
l'invention n'est pas limitée à ces modes de réalisation préférés et que diverses varia-
tions et modifications sont possibles sans s'écarter de l'esprit de l'invention.
Claims (27)
1.- Un appareil d'interface de données pour un dispositif d'affichage compre-
nalnt: - une entrée de données fournissant des signaux de données; et une unité de transmission de données agencée pour recevoir les signaux de données sur l'entrée de données et pour transmettre les signaux de données vers un dispositif d'affichage, de telle sorte que la vitesse de transmission des
signaux de données varie pour réduire les interférences électromagnétiques.
2.- L'appareil de la revendication 1, caractérisé en ce qu'une horloge est fournie pour transmettre les signaux de données selon un certain cadencemenit défini par l'horloge, et en ce que l'unité de transmission de données est agencée pour faire
varier la vitesse de l'horloge pour réduire les interférences électromagnétiques.
3.- L'appareil de la revendication 2, caractérisé en ce que l'uniité de transmis-
sion de données fait varier la vitesse de l'horloge de telle sorte que la fréquence de
l'horloge varie.
Mt 4.- L'appareil de la revendication 3, caractérisé en ce que l'uniité de transmis-
sion de données fait varier la vitesse de l'horloge selon un motif prédéterminé.
5.- L'appareil de la revendication 4, caractérisé en ce que le motif est tel que la vitesse de l'horloge augmente progressivement puis diminue progressivement, ou - décroît progressivement puis ensuite augmente progressivement pendant chaque période. 6.- L'appareil cie la revendication 4 ou 5, caractérisé en ce que le motif est fondé sur une forme d'onde triangulaire, une forme d'onde sinusoïdale, une forme A0 d'onde symétrique, une forme d'onde asymétrique, ou un motif compreinant plusieurs
fréquences différentes.
7.- L'appareil selon l'une des revendications I à 6, caractérisé en ce que l'unité
de transmission de données comprend un modulateur d'horloge (28).
8.- L'appareil de la revendication 8, caractérisé en ce que le modulateur
d'horloge est agencé pour moduler l'horloge et fournir une horloge modulée présen-
tant une fréquence qui varie dans une plage de fréquences prédéterminée.
9.- L'appareil de la revendication 8, caractérisé en ce que l'horloge modulée présente une fréquence qui varie dans une bande de fréquence entre environ + I % et
environ + 50 % d'une firéquence cible.
10.- L'appareil de la revendication 7, 8 ou 9, caractérisé en ce que le modula-
leur d'horloge comprend un circuit électronique, une puce de circuit intégré, une puce
ASIC, ou une pluralité d'éléments de circuits électroniques.
I1.- Un appareil de la revendication 7, 8, 9 ou 10, caractérisé en ce que l'unité de transmission de données comprend un diviseur de fréquence (30) agencé pour
réduire la fréquence de l'horloge.
12. - Un appareil selon l'une des revendications 7 à 11, caractérisé en ce qu'il
l 5 comprend en outre un contrôleur temporel de données (26) sensible à l'horloge et au modulateur d'horloge (28), et agencé pour transférer les données de telle sorte que la
vitesse de transmission des données varie dans une certaine plage.
13.- Un appareil d'affichage comprenant - une entrée de données fournissant des signaux de données et - une unité de transmission de données agencée pour recevoir les signaux de données sur l'entrée de données et pour transmettre les signaux de données vers le panneau d'affichage, de telle sorte que la vitesse de transmission des données
varie pour réduire les interférences électromagnétiques.
14.- L'appareil de la revendication 13, caractérisé en ce que le panneau d'affi-
chage est un panneau à cristal liquide (20).
15.- L'appareil de la revendication 13, caractérisé en ce que le panneau d'affi-
3o chage est un moniteur comprenant un afficheur à cristal liquide.
16.- Un appareil de pilotage de panneau à cristal liquide comprenant - une entrée de données vidéo agencée pour recevoir des données vidéo - des circuits de pilotage de source (22) agencés pour piloter des lignes de données du panneau à cristal liquide; et - une interface de données agencée pour transmettre les données vidéo aux circuits de pilotage de source de telle sorte que la vitesse de transmission des
données vidéo varie pour réduire les interférences électromagnétiques.
1 7.- Un appareil de pilotage de panneau à cristal liquide comprenant une entrée de données agencée pour entrer des données vidéo synchronisées à une fréquence souhaitée d'une l'horloge de données (DCLK) - des circuits de pilotage de source (22) agencés pour piloter des lignes de source du panneau à cristal liquide (20); - un modulateur d'horloge (28) agencé pour moduler l'horloge de données pour fournir une horloge modulée (FCLK) présentant une fréquence qui est modifiée pour réduire les interférences électromagnétiques; et - un contrôleur temporel de données (26) sensible à l'horloge de données et à l'horloge modulée, et agencé pour transférer les données vidéo vers les circuits de pilotage de source de telle sorte que la vitesse de transmission varie dans
une certaine plage.
18.- L'appareil de la revendication 17, caractérisé en ce que l'horloge modulée (FCLK) présente une fréquence qui varie dans une bande de fréquence entre environ
+ 1% et environ + 50 % d'une fréquence cible.
1 9.- Un moniteur comprenant ' 2o - une entrée de données vidéo agencée pour recevoir des données vidéo - un piloteur de données (44) agencé pour piloter le moniteur (46) avec les données vidéo; et - un échelonnleur de données (42) agencé pour échelonner les données vidéo provenant de l'entrée vidéo et pour fournir les données vidéo échelonnées au piloteur de données de telle sorte que la vitesse de transmission des données
varie dans une certaine plage.
20.- Le moniteur de la revendication 19, caractérisé en ce qu'il comprend un
panneau à cristal liquide.
21.- Un moniteur comprenant
- une entrée de données vidéo agencée pour recevoir des données vidéo synchro-
nes avec la fréquence d'une horloge de données (DCLK); - un piloteur de données (44) agencé pour piloter le moniteur (46) à l'aide des données vidéo; - un modulateur d'horloge (40) agencé pour moduler l'horloge de données pour fournir une horloge modulée (FCLK) présentant une fréquence qui varie dans une certaine plage de fréquences; et - un échelonneur de données (42) sensible à l'horloge de données pour échelonner les données vidéo provenant de l'entrée de données et sensible à l'horloge modulée pour fournir les données vidéo échelonnées au piloteur de données, de telle sorte que la vitesse de transmission varie dans une certaine
> plage.
22.- Le moniteur de la revendication 21, caractérisé en ce que l'horloge modu-
lée présente une fréquence qui varie dans une bande de fréiquence entre environ
+ 1 % et environ + 50 % d'une fréquence cible.
I() 23.- Le moniteur de la revendication 21, caractérisé en ce qu'il comprend un
panneau à cristal liquide.
24.- Un moniteur comprenant
1 5 - un convertisseur de signal (50) agencé pour convertir un signal vidéo analogi-
que en un signal vidéo numérique; - un piloteur de données (54) agencé pour piloter un moniteur (56) avec les données vidéo; - un générateur d'horloge (58) agencé pour générer une horloge d'échantillonnage (CLK); un modulateur d'horloge (60) agencé pour moduler l'horloge d'échantillonnage en une horloge (FCLK) présentant une fréquence qui varie dans une certaine plage de fréquences et pour appliquer l'horloge modulée au convertisseur de signal de sorte à faire varier la vitesse de transmission des données vidéo dans une certaine plage de vitesse; et - un échelonneur de données (52) agencé pour échelonner les données vidéo provenant du convertisseur de signal et pour fournir les données vidéo
échelonnée au piloteur de données.
25.- Le moniteur de la revendication 24, caractérisé en ce que l'horloge modu-
lée présente une fréquence qui varie dans une bande de firéquence entre environ
+ 1 % et environ + 50 % d'une fréquence cible.
26.- Le moniteur de la revendication 24, caractérisé en ce qu'il comprend un panneau à cristal liquide.
27.- Un procédé de pilotage d'un appareil d'affichage comprenant les étapes de: - fournir des signaux de données à une unité de transmission de données; et - transmettre les signaux de données depuis l'unité de transmission de données vers l'appareil d'affichage de sorte que la vitesse de transmission des signaux
de données varie pour réduire les interférences électromagnétiques.
28.- Le procédé de la revendication 27, caractérisé en ce que l'appareil d'affi-
chage est un afficheur à cristal liquide.
29.- ILe procédé de la revendication 27, caractérisé en ce que le dispositif d'affi-
chage est un moniteur comprenant un afficheur à cristal liquide.
30.- Le procédé de la revendication 27, 28 ou 29, caractérisé en ce qu'il comprend en outre une étape de fourniture d'une horloge utilisée pour transmettre des signaux de données, et de variation de la vitesse de l'horloge de sorte à faire varier la
vitesse de transmission de données.
31.- Le procédé de la revendication 30, caractérisé en ce que l'unité de
transmission de données fait varier la vitesse de l'horloge en fonction d'un motif pré-
déterminé de sorte que la vitesse de l'horloge augmente progressivement et diminue progressivement ou alors diminue progressivement puis augmente progressiveiment
au cours de chaque période.
32.- Le procédé de la revendication 30 ou 31, caractérisé en ce que l'unité de
transmission de données fait varier la vitesse de l'horloge selon un motif prédeter-
miné basé sur une forme d'onde triangulaire, une forme d'onde sinusoïdale, une forme d'onde symétrique, une forme d'onde asymétrique ou un motif comprenant
plusieurs fréquences différentes.
33.- Le procédé selon l'une des revendications 27 à 32. comprenant en outre
l'étape de modulation de l'horloge pour fournir un signal d'horloge modulé présentant une fréquence qui varie dans une bande de fréquence entre environ + I % et environ
+ 50 % d'une fréquence cible.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990012748A KR100326200B1 (ko) | 1999-04-12 | 1999-04-12 | 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2792101A1 true FR2792101A1 (fr) | 2000-10-13 |
| FR2792101B1 FR2792101B1 (fr) | 2005-09-16 |
Family
ID=19579404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9914231A Expired - Lifetime FR2792101B1 (fr) | 1999-04-12 | 1999-11-12 | Dispositif d'interface de donnees |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6720943B1 (fr) |
| JP (1) | JP3461783B2 (fr) |
| KR (1) | KR100326200B1 (fr) |
| DE (1) | DE19954240B4 (fr) |
| FR (1) | FR2792101B1 (fr) |
| GB (1) | GB2349006B (fr) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3421988B2 (ja) * | 1999-10-27 | 2003-06-30 | Ｎｅｃビューテクノロジー株式会社 | 表示装置及びそれに用いるクロック間干渉による影響の防止方法 |
| JP4694670B2 (ja) * | 2000-03-31 | 2011-06-08 | 株式会社日立製作所 | プラズマ表示装置 |
| JP2002196732A (ja) * | 2000-04-27 | 2002-07-12 | Toshiba Corp | 表示装置、画像制御半導体装置、および表示装置の駆動方法 |
| KR100471054B1 (ko) * | 2000-11-18 | 2005-03-07 | 삼성전자주식회사 | 컴퓨터 시스템 및 그의 화상처리방법 |
| KR100811343B1 (ko) * | 2001-05-02 | 2008-03-07 | 엘지전자 주식회사 | 평판 표시 소자의 이엠아이 방지 장치 |
| JP4104044B2 (ja) * | 2001-07-10 | 2008-06-18 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2004023556A (ja) | 2002-06-18 | 2004-01-22 | Seiko Epson Corp | 電子機器 |
| DE10241343A1 (de) * | 2002-09-06 | 2004-03-25 | Sp3D Chip Design Gmbh | Steuernheit und Verfahren zum Reduzieren von Interferenzmustern bei der Anzeige eines Bildes auf einem Bildschirm |
| US7570245B2 (en) * | 2002-09-06 | 2009-08-04 | Nxp B.V. | Control unit and method for reducing interference patterns in the display of an image on a screen |
| KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
| KR100894640B1 (ko) * | 2002-10-30 | 2009-04-24 | 엘지디스플레이 주식회사 | 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법 |
| JP3880540B2 (ja) * | 2003-05-16 | 2007-02-14 | キヤノン株式会社 | 表示パネルの駆動制御装置 |
| KR101016731B1 (ko) * | 2003-12-22 | 2011-02-25 | 엘지디스플레이 주식회사 | 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법 |
| KR100701086B1 (ko) * | 2004-02-04 | 2007-03-29 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
| US7328047B2 (en) | 2004-08-31 | 2008-02-05 | Research In Motion Limited | Mobile wireless communications device with reduced interfering energy from the display and related methods |
| DE602004019455D1 (de) * | 2004-09-06 | 2009-03-26 | Freescale Semiconductor Inc | Drahtloses kommunikationsgerät und datenschnittstelle |
| US7443389B1 (en) * | 2004-11-11 | 2008-10-28 | Nvidia Corporation | Pixel clock spread spectrum modulation |
| KR100665060B1 (ko) * | 2004-12-21 | 2007-01-09 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스 |
| TWI264689B (en) * | 2005-06-06 | 2006-10-21 | Au Optronics Corp | Mobile device and display having slim boarder thereof |
| JP5023709B2 (ja) * | 2006-04-03 | 2012-09-12 | 株式会社デンソー | 通信システム及び通信装置 |
| KR100850211B1 (ko) * | 2007-02-26 | 2008-08-04 | 삼성전자주식회사 | 타이밍 컨트롤러 및 소스 드라이버를 구비하는 ｌｃｄ 장치 |
| US8149202B2 (en) * | 2007-08-09 | 2012-04-03 | Chimei Innolux Corporation | Flat display and method for modulating a clock signal for driving the same |
| KR101475459B1 (ko) * | 2008-01-09 | 2014-12-23 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치 |
| WO2010026446A1 (fr) * | 2008-09-04 | 2010-03-11 | Freescale Semiconductor, Inc. | Procédé et appareil de transmission de données |
| EP2204930B1 (fr) | 2008-12-31 | 2014-10-08 | Ericsson Modems SA | Interface numérique entre un circuit haute fréquence et bande de base et procédé de contrôle d'une telle interface |
| JP4681658B2 (ja) * | 2009-01-30 | 2011-05-11 | ザインエレクトロニクス株式会社 | クロック制御回路及び送信機 |
| KR20110045152A (ko) * | 2009-10-26 | 2011-05-04 | 삼성전자주식회사 | 휴대용 단말기에서 전자기적 방해를 줄이기 위한 장치 및 방법 |
| JP5534968B2 (ja) * | 2010-06-15 | 2014-07-02 | シャープ株式会社 | 液晶表示装置および電子情報機器 |
| KR101842064B1 (ko) * | 2011-05-18 | 2018-03-27 | 삼성디스플레이 주식회사 | 액정 표시 장치의 구동 장치 및 방법 |
| JP2013231842A (ja) * | 2012-04-27 | 2013-11-14 | Canon Inc | 電気光学表示装置および電子機器 |
| US9479310B2 (en) * | 2013-08-06 | 2016-10-25 | Infineon Technologies Ag | Method, apparatus and system to communicate with a device |
| CN108694898B (zh) * | 2017-06-09 | 2022-03-29 | 京东方科技集团股份有限公司 | 驱动控制方法、组件及显示装置 |
| JP2018132785A (ja) * | 2018-06-01 | 2018-08-23 | キヤノン株式会社 | 回路基板、および表示装置 |
| JP6744456B1 (ja) * | 2019-07-11 | 2020-08-19 | ラピスセミコンダクタ株式会社 | データドライバ及び表示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04310699A (ja) * | 1991-04-09 | 1992-11-02 | Seiko Epson Corp | 電子回路の駆動方法及びシフトレジスタ回路の駆動方法及び表示装置の駆動方法 |
| JPH0865609A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 表示装置 |
| EP0739089A2 (fr) * | 1995-04-20 | 1996-10-23 | Lexmark International, Inc. | Générateur d'horloge à dispersion spectrale |
| EP0786867A1 (fr) * | 1996-01-29 | 1997-07-30 | Hewlett-Packard Company | Procédé numérique et appareil pour réduire l'émission EMI dans un système synchronisé par une horloge |
| EP0828360A1 (fr) * | 1996-09-04 | 1998-03-11 | Micronas Intermetall GmbH | Générateur d'horloge pour engendrer une horloge d'un système à rayonnement réduit |
| US5757338A (en) * | 1996-08-21 | 1998-05-26 | Neomagic Corp. | EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3802863A1 (de) | 1988-02-01 | 1989-08-10 | Vdo Schindling | Verfahren zum betrieb einer taktgesteuerten einrichtung und taktgesteuerte einrichtung |
| DE3823018A1 (de) | 1988-07-07 | 1990-01-11 | Bosch Gmbh Robert | Verfahren und vorrichtung zum entstoeren von mikroprozessor-schaltungen |
| WO1990014710A1 (fr) | 1989-05-22 | 1990-11-29 | Motorola, Inc. | Source de signaux d'horloge modules pour circuits logiques |
| FI83143C (fi) | 1989-09-07 | 1991-05-27 | Telenokia Oy | Foerfarande och anordning foer daempning av radiofrekventa stoerningar foerorsakade av klockfrekvenses harmoniska komponenter i digitaliska anordningar. |
| US5226058A (en) | 1991-09-30 | 1993-07-06 | Motorola, Inc. | Spread spectrum data processor clock |
| JP2770631B2 (ja) | 1992-01-27 | 1998-07-02 | 日本電気株式会社 | 表示装置 |
| JPH06250755A (ja) | 1993-03-01 | 1994-09-09 | Canon Inc | 電子機器 |
| US5437060A (en) | 1993-06-01 | 1995-07-25 | Itronix Corporation | Apparatus and method for reducing interference in a communications system |
| JPH07212710A (ja) | 1994-01-21 | 1995-08-11 | Hitachi Ltd | 画像送信方法および画像送信装置および画像受信方法および画像受信装置および可変速度対応蓄積装置 |
| DE69519971D1 (de) | 1994-04-21 | 2001-03-01 | Ericsson Inc | Reduzierung von oszillator-verursachterinterferenz in elektronische geräte |
| US5659339A (en) | 1994-09-30 | 1997-08-19 | Sun Microsystems, Inc. | Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems |
| US5974464A (en) * | 1995-10-06 | 1999-10-26 | Silicon Image, Inc. | System for high speed serial video signal transmission using DC-balanced coding |
| KR0155934B1 (ko) * | 1995-12-14 | 1998-11-16 | 김광호 | 엑스.지.에이. 그래픽 시스템 |
| GB2311673B (en) | 1996-03-29 | 2000-10-04 | Advanced Risc Mach Ltd | Clocked electronic circuit |
| KR100205009B1 (ko) | 1996-04-17 | 1999-06-15 | 윤종용 | 비디오신호 변환장치 및 그 장치를 구비한 표시장치 |
| US5943382A (en) * | 1996-08-21 | 1999-08-24 | Neomagic Corp. | Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop |
| JPH10268825A (ja) * | 1996-09-04 | 1998-10-09 | Fujitsu Ltd | データドライバを有する表示装置 |
| JPH1141299A (ja) * | 1997-07-17 | 1999-02-12 | Oki Micro Design Miyazaki:Kk | インタフェース回路 |
| US5870294A (en) * | 1997-09-26 | 1999-02-09 | Northern Telecom Limited | Soft switched PWM AC to DC converter with gate array logic control |
| US6084700A (en) * | 1998-04-29 | 2000-07-04 | Gentex Corporation | Reflectance control of an electrochromic element using a variable duty cycle drive |
-
1999
- 1999-04-12 KR KR1019990012748A patent/KR100326200B1/ko not_active IP Right Cessation
- 1999-09-14 US US09/395,639 patent/US6720943B1/en not_active Expired - Lifetime
- 1999-11-11 DE DE19954240.6A patent/DE19954240B4/de not_active Expired - Lifetime
- 1999-11-12 GB GB9926900A patent/GB2349006B/en not_active Expired - Lifetime
- 1999-11-12 FR FR9914231A patent/FR2792101B1/fr not_active Expired - Lifetime
-
2000
- 2000-04-12 JP JP2000111349A patent/JP3461783B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04310699A (ja) * | 1991-04-09 | 1992-11-02 | Seiko Epson Corp | 電子回路の駆動方法及びシフトレジスタ回路の駆動方法及び表示装置の駆動方法 |
| JPH0865609A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 表示装置 |
| EP0739089A2 (fr) * | 1995-04-20 | 1996-10-23 | Lexmark International, Inc. | Générateur d'horloge à dispersion spectrale |
| EP0786867A1 (fr) * | 1996-01-29 | 1997-07-30 | Hewlett-Packard Company | Procédé numérique et appareil pour réduire l'émission EMI dans un système synchronisé par une horloge |
| US5757338A (en) * | 1996-08-21 | 1998-05-26 | Neomagic Corp. | EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum |
| EP0828360A1 (fr) * | 1996-09-04 | 1998-03-11 | Micronas Intermetall GmbH | Générateur d'horloge pour engendrer une horloge d'un système à rayonnement réduit |
Non-Patent Citations (3)
| Title |
|---|
| HOEKSTRA C D: "FREQUENCY MODULATION OF SYSTEM CLOCKS FOR EMI REDUCTION", HEWLETT-PACKARD JOURNAL, HEWLETT-PACKARD CO. PALO ALTO, US, vol. 48, no. 4, 1 August 1997 (1997-08-01), pages 101 - 106, XP000733162 * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 132 (P - 1504) 18 March 1993 (1993-03-18) * |
| PATENT ABSTRACTS OF JAPAN vol. 1996, no. 07 31 July 1996 (1996-07-31) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2792101B1 (fr) | 2005-09-16 |
| DE19954240A1 (de) | 2000-10-19 |
| JP3461783B2 (ja) | 2003-10-27 |
| GB2349006A (en) | 2000-10-18 |
| KR20000065952A (ko) | 2000-11-15 |
| GB9926900D0 (en) | 2000-01-12 |
| US6720943B1 (en) | 2004-04-13 |
| JP2001007891A (ja) | 2001-01-12 |
| DE19954240B4 (de) | 2015-12-31 |
| KR100326200B1 (ko) | 2002-02-27 |
| GB2349006B (en) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2792101A1 (fr) | Dispositif d'interface de donnees | |
| US7233427B2 (en) | Display system with clock dropping | |
| JP3487119B2 (ja) | ドットクロック再生装置 | |
| FR2707788A1 (fr) | Procédé et appareil pour réduire les discontinuités dans un système d'affichage à adressage actif. | |
| JP2002532762A (ja) | 携帯型マイクロデイスプレーシステム | |
| FR2540698A1 (fr) | Systeme generateur de signaux d'enregistrement pour un signal video couleur | |
| EP0115234B1 (fr) | Procédé et circuit d'asservissement en fréquence et en phase d'un oscillateur local en télévision | |
| FR2497047A1 (fr) | Compensateur numerique d'erreur de vitesse pour un correcteur de base de temps | |
| US5801684A (en) | Electronic device with display and display driver and method of operation of a display driver | |
| JP2003534723A (ja) | 携帯用マイクロディスプレイ・システム | |
| CN102034418B (zh) | 图像处理设备和图像处理方法 | |
| US20050243109A1 (en) | Method and apparatus for converting a color image | |
| FR2633130A1 (fr) | Appareil de television | |
| EP1331749A1 (fr) | Transmission de signaux sur un cable coaxial | |
| CH690404A5 (fr) | Récepteur de communication de données d'image | |
| WO2005011288A2 (fr) | Dispositif d'affichage d'images en couleurs | |
| FR2483721A1 (fr) | Transcodeur de chrominance | |
| CA1051983A (fr) | Correcteur automatique de frequence en modulation de phase differentielle | |
| JP2000098981A (ja) | 画像信号処理回路及びこれを用いた電気光学装置並びに電子機器 | |
| NL7908736A (nl) | Stelsel voor het verwerken van samengestelde kleur- videosignalen. | |
| FR2464002A1 (fr) | Systeme d'asservissement de lecteur de disques video polarise periodiquement | |
| FR2512303A1 (fr) | Tourne-videodisque ayant un generateur auxiliaire de synchronisation verticale | |
| JP2003295811A (ja) | 分割ローパスフィルタ配置を用いるスパークル低減方法及び装置 | |
| FR2571162A1 (fr) | Circuit de base de temps permettant de faire varier le format horizontal d'un visuel a balayage par trame. | |
| JP3628133B2 (ja) | 映像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |