FR2683354A1 - Multiplicateur mosfet de commande. - Google Patents
Multiplicateur mosfet de commande. Download PDFInfo
- Publication number
- FR2683354A1 FR2683354A1 FR9208505A FR9208505A FR2683354A1 FR 2683354 A1 FR2683354 A1 FR 2683354A1 FR 9208505 A FR9208505 A FR 9208505A FR 9208505 A FR9208505 A FR 9208505A FR 2683354 A1 FR2683354 A1 FR 2683354A1
- Authority
- FR
- France
- Prior art keywords
- mosfet
- source
- voltage
- electrode
- mosfet transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Biophysics (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
L'invention concerne un multiplicateur MOSFET de commande. Ce multiplicateur comprend des moyens MOSFET linéaires permettant de modifier linéairement le courant de sortie (I) envoyé à un nud (A) en fonction d'une tension d'entrée délivrée par une source de tension d'entrée (Vg) et d'une tension d'entrée symétrique délivrée par des sources de tension (Vx et -Vx), ladite tension d'entrée délivrée par ladite source de tension d'entrée (Vg) étant associée de façon opérationnelle à ladite tension d'entrée symétrique délivrée par les sources de tension (Vx et -Vx), et un élément d'impédance (Z) pour délivrer une tension (Vo), ledit élément d'impédance (Z) étant raccordé audit nud (A) desdits moyens MOSFET linéaires et à la masse. Application notamment aux circuits à très haute densité d'intégration d'ordinateurs.
Description
i La présente invention concerne un multiplicateur
MOSFET de commande et plus particulièrement un multiplica-
teur MOSFET de commande permettant d'obtenir une opération précise de multiplication fonctionnelle par décalage de la tension d'offset d'un transistor MOSFET moyennant l'utili- sation de tensions symétriques appliquées à un transistor MOSFET résistif, et un circuit formant miroir de courant formé dans ce multiplicateur, afin d'éliminer le courant non linéaire du transistor MOSFET et d'améliorer ainsi
considérablement la précision du multiplicateur.
Dans le cadre du développement de la technologie
VLSI (de l'anglais Very Large Scale Integration, c'est-à-
dire intégration à très grande échelle), il est apparu né-
cessaire d'introduire la technologie de l'intégration non seulement dans des systèmes numériques, mais également dans des systèmes analogiques C'est pourquoi, la technologie numérique non seulement est utilisée à titre d'exemple dans des ordinateurs, mais est également appliquée à un nouveau
domaine permettant d'obtenir une humanisation ou une réali-
sation d'un réseau neural des techniques des communica-
tions entre des systèmes télécommandés ou entre des connexions d'utilisateurs Dans ces conditions, des limites sont imposées au système numérique de la technologie VLSI de l'art antérieur à la fois au sens classique du point de vue de l'algorithme, et du point de vue de la réalisation simulée, c'est-à-dire une connexion réelle à partir de l'extérieur Pour l'opération de multiplication, qui est basée sur une procédure utilisant la technologie VLSI, il se pose des problèmes étant donné que la largeur requise
pour les microplaquettes nécessaires augmente considérable-
ment et que la vitesse de fonctionnement du système pour réaliser l'opération de synchronisation de ce système est
limitée En outre, la technologie du circuit intégré analo-
gique pose des problèmes pour la mise en oeuvre de la tech-
nologie VLSI en raison de sa précision limitée et de pro-
blêmes dans le cadre de la conception même du système.
C'est pourquoi, un but de la présente invention est de résoudre les problèmes indiqués précédemment et de fournir un multiplicateur de commande MOSFET qui permet une mise en oeuvre précise de la multiplication opérationnelle qui utilise à la fois la technologie VLSI, qui présente
l'avantage d'être un système numérique, et un nouveau cir-
cuit intégré analogique.
En outre, un autre but de la présente invention est de fournir un type hybride analogique-numérique d'un
système artificiel de synapse neurale pour réaliser un sys-
tème pour une nouvelle génération dans la technologie des ordinateurs. On peut considérer que les objectifs précédents représentent simplement quelques-unes des caractéristiques et applications pertinentes de la présente invention On
peut obtenir beaucoup d'autres résultats avantageux en ap-
pliquant l'invention décrite d'une manière différente ou en
modifiant l'invention dans le cadre de la description.
C'est pourquoi, on aura la notion d'autres objectifs et une compréhension plus complète de l'invention en se référant à la fois à la présentation résumée de l'invention et à sa
description détaillae-, données ci-après, qui décrivent les
formes de réalisation préférées de la présente invention en référence aux dessins annexés, qui représentent des formes de réalisation spécifiques d'un multiplicateur de commande
MOSFET selon la présente invention.
Pour résumer, on peut dire que la présente inven-
tion concerne un multiplicateur MOSFET commandé, qui com-
pend des moyens MOSFET linéaires permettant de modifier li-
néairement le courant de sortie délivré par un noeud du circuit, c'est-àdire un point de connexion particulier,
conformément à une tension d'entrée délivrée par une pre-
mière source de tension et une tension d'entrée symétrique
délivrée par des deuxième et troisième sources de tension.
La tension d'entrée de la première source de tension est
associée de façon opérationnelle à la tension d'entrée sy-
métrique délivrée par les seconde et troisième sources de
tension, en fonctionnement Un élément d'impédance, qui dé-
livre une tension, est raccordé au noeud du circuit, qui est le point de connexion entre les moyens MOSFET linéaires
et à la masse.
Les moyens MOSFET linéaires comprennent de préfé-
rence un premier élément résistif raccordé de façon opéra-
tionnelle à une première source de tension, et à une élec-
trode de drain d'un premier transistor MOSFET (L'ex-
pression "racccordé de façon opérationnelle" signifie que l'élément particulier est raccordé dans le circuit conforme
à la présente invention de manière à ce que le rôle du cir-
cuit soit atteint, c'est-à-dire que les moyens MOSFET li-
néaires délivrent un courant à variation linéaire et que l'élément d'impédance délivre une tension) Une électrode de grille du premier transistor MOSFET est raccordée à une première source de tension Un second élément résistif est
raccordé à une troisième source de tension et à une élec-
trode de source du premier transistor MOSFET La première source de courant, qui fonctionne en tant que source de courant pour la commande de décalage, est raccordée à la deuxième source de tension et au noeud Une seconde source de courant pour le circuit formant miroir de courant est
raccordée de façon opérationnelle au noeud et à la troi-
sième source de tension.
Le premier élément résistif est de préférence un quatrième transistor MOSFET dont l'électrode de grille et l'électrode de drain sont connectées de façon opérationnelle l'une à l'autre et sont raccordées à la deuxième source de tension, tandis que l'électrode de source de ce transistor est raccordée à l'électrode de drain du premier transistor
MOSFET.
Le second élément résistif est de préférence un cinquième transistor MOSFET, dont l'électrode de drain et l'électrode de grille sont conrectées defaçon opérationnelle et raccordées à l'électrode de source du premier transistor MOSFET et dont l'électrode de source est raccordée à la troisième source de tension. La première source de courant est de préférence formée par un troisième transistor MOSFET dont l'électrode de drain est raccordée de façon opérationnelle à la deuxième source de tension et au premier élément résistif
et dont l'électrode de source est raccordée de façon opéra-
tionnelle au noeud et à une électrode de grille raccordée à
une tension de référence d'une autre source de tension.
La seconde source de courant est de préférence un deuxième transistor MOSFET, dont l'électrode de drain est raccordée de façon opérationnelle au noeud et dont
l'électrode de source et l'électrode de grille sont raccor-
dées de façon opérationnelle au second élément résistif et
à la troisième source de tension.
Un huitième transistor MOSFET peut être branché
de façon opérationnelle entre le noeud et l'élément d'impé-
dance L'électrode de grille du huitième transistor MOSFET
reçoit un signal d'état neural, qui permet un fonctionne-
ment en tant que réseau de synapse neurale.
Un sixième transistor MOSFET peut être intercalé de façon opérationnelle entre la deuxième source de tension
et les moyens MOSFET linéaires pour recevoir la tension dé-
livrée par la deuxième source de tension Un septième tran-
sistor MOSFET peut être intercalé de façon opérationnelle entre la troisième source de tension et les moyens MOSFET linéaires de manière à recevoir une tension de la part de
la troisième source de tension, chacun des sixième et sep-
tième transistors MOSFET comprenant en outre des électrodes
de grille qui sont raccordées entre elles de manière à re-
cevoir un signal d'état neural afin de fonctionner de ce
fait à la manière d'un réseau de synapse neurale.
Le circuit multiplicateur MOSFET préféré comprend un certain nombre de transistors MOSFET et un élément
d'impédance De façon plus précise, le multiplicateur MOS-
FET préféré comprend un premier transistor MOSFET possédant une électrode de source, une électrode de drain et une électrode de grille, qui est raccordée à une première source de tension Il est prévu un quatrième transistor MOSFET dont l'électrode de grille et l'électrode de drain sont reliées de façon opérationnelle l'une à l'autre et sont raccordées à une deuxième source de tension, tandis que l'électrode de source de ce transistor est raccordée à l'électrode de drain du premier transistor MOSFET Il est prévu un cinquième transistor MOSFET dont l'électrode de
drain et l'électrode de grille sont reliées de façon opéra-
tionnelle l'une à l'autre et sont raccordées à l'électrode de source du premier transistor MOSFET, et dont l'électrode
de source est raccordée à une troisième source de tension.
Il est prévu un troisième transistor MOSFET, dont l'électrode de drain est raccordée à la deuxième source de tension et dont l'électrode de source est raccordée au
noeud et dont l'électrode de grille est raccordée de ma-
nière à recevoir une tension de référence d'une autre
source de tension Un deuxième transistor MOSFET, qui pos-
sède une électrode de source, une électrode de grille et
une électrode de drain, est utilisé dans le multiplicateur.
L'électrode de drain du deuxième transistor MOSFET est rac-
cordée de façon opérationnelle au noeud, l'électrode de
source du deuxième transistor MOSFET est racccordée de fa-
çon opérationnelle à l'électrode de source du cinquième transistor MOSFET et à la troisième source de tension, et l'électrode de grille du deuxième transistor MOSFET est raccordée de façon opérationnelle à l'électrode de grille du troisième transistor MOSFET et à l'électrode de source du premier transistor MOSFET L'élément d'impédance, qui
est raccordé au noeud et à la masse, est utilisé pour déli-
vrer une tension.
De préférence, le multiplicateur MOSFET comporte en outre un huitième transistor MOSFET raccordé de façon opérationnelle entre le noeud et l'élément d'impédance, et dont l'électrode de grille reçoit un signal d'état neural, Permettent un fonctionnement en tant que réseau de synapse neurale. Le multiplicateur MOSFET comprend des premier,
second, troisième, quatrième et cinquième transistors MOS-
FET raccordés de façon opérationnelle, qui définissent des moyens MOSFET linéaires Le multiplicateur MOSFET comprend
de préférence un sixième transistor MOSFET intercalé de fa-
çon opérationnelle entre la deuxième source de tension et les moyens MOSFET linéaires de manière à interconnecter
cette deuxième source de tension et les moyens MOSFET li-
néaires Un septième transistor MOSFET est intercalé de fa-
çon opérationnelle entre la troisième source de tension et les moyens MOSFET linéaires de manière à interconnecter
cette troisième source de tension et les moyens MOSFET li-
néaires Les sixième et septième transistors MOSFET com-
prennent des électrodes de grille qui sont raccordées l'une
à l'autre et reçoivent un signal d'état neural, ce qui per-
met un f o N c t i o N N e m e N t en t a N t q u-e r é-
seau de synapse neurale C'est-à-dire que les sixième et septième transistors MOSFET sont raccordés électriquement entre les deuxième et troisième sources de tension et les moyens MOSFET linéaires et que leurs électrodes de grille sont réunies de manière à recevoir un signal d'état neural,
c e q u i p e r m e t u N ionctionnement entant que ré-
seau de synapse neurale Un élément d'impédance, qui est
raccordé au noeud et à la masse, délivre une tension.
Dans la forme de réalisation préférée, le sixième transistor MOSFET est raccordé de façon opérationnelle à la deuxième source de tension et aux quatrième et troisième transistors MOSFET des moyens MOSFET linéaires Le septième transistor MOSFET est raccordé de façon opérationnelle à la troisième source de tension et aux deuxième et cinquième transistors MOSFET des moyens MOSFET linéaires, les sixième et septième transistors MOSFET comprenant en outre des électrodes de grille raccordées entre elles de manière à
recevoir un signal d'état neural, ce qui permet un fonction-
nement en tant que réseau de synapse neurale.
Dans ce qui précède, on a souligné les caracté-
ristiques les plus pertinentes et importantes de la pré-
sente invention de manière que l'on puisse mieux comprendre
la description détaillée de l'invention, qui va suivre, et
que l'on puisse apprécier complètement la présente contri-
bution à la technique.
Les spécialistes de la technique noteront que la
conception et la forme de réalisation spécifiques ici dé-
crites peuvent être aisément utilisées en tant que base pour modifier ou concevoir d'autres structures destinées à assumer les mêmes buts que la présente invention En outre les spécialistes de la technique constateront que de telles
réalisations équivalentes entrent dans le cadre de la pré-
sente invention.
D'autres caractéristiques et avantages de la pré-
sente invention ressortiront de la description donnée ci-
après prise en référence aux dessins annexés, sur lesquels:
la figure l A représente le symbole d'un tran-
sistor MOSFET; la figure 1 B représente un circuit équivalent dans une zone de non saturation du transistor MOSFET; la figure 2 représente un circuit schématique simplifié conforme à la présente invention;
la figure 3 représente un circuit du multipli-
cateur MOSFET de commande conforme à la présente invention; la figure 4 représente une première forme de réalisation de la présente invention; et la figure 5 représente une seconde forme de
réalisation de la présente invention.
Des références identiques désignent des éléments
identiques sur les différentes vues des dessins.
La figure l A représente le symbole d'un transis-
tor MOSFET possédant une électrode de grille, une électrode
de source et une électrode de drain.
La figure 1 B représente un circuit équivalent d'un transistor MOSFET dans la zone de non saturation, dans laquelle la caractéristique du courant de drain dans la zone de résistance peut être exprimée par les relations suivantes: Cox WP W 2 I=à ds) ( 1)
2 L
1 (Cox W p) àà (Vgs Vt) ( 2)
R L
avec p: mobilité des porteurs majoritaires Cox: capacité de grille par surface unité L: longueur du canal
W: largeur du canal (direction perpendiculaire à L).
Vds: tension entre l'électrode de drain et l'électrode de source Vgs: tension entre l'électrode de grille et l'électrode de source,
Vt: tension de seuil.
La figure 2 montre une représentation schématique
de la présente invention, dans laquelle une source de ten-
sion Vx est raccordée, par l'intermédiaire d'un premier
élément résistif 10, d'un transistor MOSFET Ml et d'un se-
cond élément résistif 20, à une source de tension -Vx En outre, la source de tension Vx est également raccordée, par l'intermédiaire d'une première source de courant 30, d'un noeud A et d'une seconde source de courant 40, à la source de tension -Vx En outre, le niveau de potentiel Vxp de l'électrode de drain du transistor MOSFET Ml est symétrique par rapport au niveau de potentiel -Vxp de l'électrode de source du transistor MOSFET Ml Une source de tension Vg est raccordée à l'électrode de grille du transistor MOSFET Ml,
dont la description du fonctionnement sera indiquée plus
loin On notera que, comme cela est tout à fait visible sur
le dessin, les sources de tension Vx et -Vx appliquent si-
multanément des tensions d'entrée symétriques au circuit.
En se référant au dessin, le courant Il traver-
sant le transistor MOSFET résistif Ml peut être exprimé par la relation suivante: Il = (Cox W u)/L l(Vgs Vt) Vds V 2 ds/2 l = a l(Vg + Vxp Vt) 2 Vxp 4 Vxp 2/2 l = a (Vg Vt) 2 Vxp
= a Vg Vds -
avec a= (Cox W p)/L Vd= Vxp, Vs = -Vxp
Vds= 2 vxp et 6 est un terme de décalage.
C'est pourquoi, à partir de la relation ( 3), si on décale le terme g en utilisant une source de courant (comme par exemple un circuit formant miroir de courant) délivrant un courant possédant la même amplitude que celle que fournit la source de courant I pour supprimer le terme
de décalage, le terme quadratique est éliminé de la rela-
tion ( 1), de sorte que le courant résultant I prend une va-
leur qui est proportionnelle au produit des tensions d'entrée délivrées par les sources de tension Vg et Vds, ce
qui permet l'application d'un tel circuit en tant que mul-
tiplicateur.
La figure 3 représente un circuit d'un multipli-
cateur MOSFET conforme à la présente invention, dans lequel
la source de tension Vx est raccordée à la source de ten-
sion -Vx par l'intermédiaire d'un transistor MOSFET M 4 dont l'électrode de grille est raccordée à l'électrode de drain, du transistor MOSFET Ml à l'électrode de grille duquel est appliquée la tension de la source de tension Vg, et d'un transistor M 5 dont l'électrode de grille est raccordée à l'électrode de drain En outre, la source de tension Vx est également raccordée à la source de tension -Vx par l'intermédiaire d'un transistor MOSFET M 3 qui fonctionne en tant que source de courant pour la commande du décalage, d'un noeud A, c'est- à-dire d'un point particulier de connexion, et d'un transistor MOSFET M 2 pour le circuit formant miroir de courant et dont l'électrode de grille est raccordée à l'électrode de grille du transistor MOSFET M 5,
ce qui permet de former des moyens MOSFET linéaires 1 pos-
sédant des bornes d'entrée qui sont raccordées respective-
ment aux sources de tension Vx et -Vx Le noeud A est rac-
cordé de manière à délivrer une tension de sortie Vo et est connecté à la masse par l'intermédiaire d'un élément
d'impédance Z, dont on décrira plus loin le fonctionnement.
En se référant au dessin, étant donné que le cou-
rant de sortie I présente une variation linéaire due à la
fois au courant Il, qui est équivalent au courant traver-
sant le transistor MOSFET Ml et traverse le transistor MOS-
FET M 2 qui fonctionne en tant que circuit formant miroir de courant, et au courant I 2, qui fonctionne en tant que source de courant pour la commande de décalage et traverse
le transistor MOSFET M 3, la tension de sortie Vo est déli-
vrée par l'élément d'impédance et possède une valeur donnée qui est proportionnelle au produit des tensions d'entrée délivrées par les sources de tension Vx et Vg Une telle
fonction de produit opérationnel peut être obtenue en uti-
lisant un circuit conforme à l'invention représenté sur la figure 3, dans lequel la relation linéaire primaire dans la
zone de non saturation des transistors MOSFET est rehaus-
sée On notera qu'une tension de référence Vr est appliquée
à l'électrode de grille du transistor MOSFET M 3 pour com-
mander le courant circulant dans le transistor MOSFET M 2 de il manière que ce courant soit réglé égal au courant circulant
dans le transistor MOSFET Ml.
La figure 4 représente une première forme de réa-
lisation de la présente invention, dans laquelle, en réf é-
rence à la figure 4, un transistor MOSFET MS était branché entre le noeud A et un élément d'impédance Z de manière à recevoir un signal d'état neural par l'intermédiaire de son électrode de grille, ce qui p e r m e t un fonctionnement e N t a N t que réseau de synapse neurale Conformément à la forme de réalisation décrite précédemment, si la tension délivrée par la source de tension Vx est réglée à un niveau prédéterminé, la tension délivrée par la source de tension Vg agit en tant que poids de synapse du réseau neural, et le signal impulsionnel de l'état neural est appliqué à
l'électrode de grille du transistor MOSFET M 8, on peut ob-
tenir un circuit permettant de former la structure de base du réseau de synapse neurale et qui mémorise électriquement l'état neural en utilisant un condensateur d'intégration
non représenté On peut également réaliser un nouveau cir-
cuit hybride de synapse neurale qui, bien qu'utilisant un petit nombre de transistors MOSFET, permet cependant d'obtenir un fonctionnement totalement asynchrone qui a une
grande vitesse de traitement.
La figure 5 représente une seconde forme de réa-
lisation de la présente invention dans laquelle, en rapport avec la figure 5, des transistors MOSFET M 6 et M 7 peuvent
être prévus sur les bornes d'entrée, c'est-à-dire respecti-
vement à la fois entre la source de tension Vx et le tran-
sistor MOSFET M 4, et entre la source de tension -Vx et le
transistor MOSFET M 5 Les électrodes de grille des transis-
tors MOSFET M 6 et M 7 sont raccordées entre elles, ce qui permet d'introduire, au niveau de ces électrodes, le signal d'entrée d'état neural C'est pourquoi, si aucun signal d'entrée n'est appliqué à ces électrodes, le courant consommé, qui est présent dans les transistors Ml et M 2,
peut être supprimé.
Dans le cas de la seconde forme de réalisation de
la présente invention, on a représenté un autre nouveau ré-
seau de synapse neurale, qui réduit la consommation en éner-
gie requise pour avoir une haute intégrité du système.
Comme décrit précédemment, conformément à l'in-
vention, on peut obtenir non seulement des résultats de
fonctionnement simples et précis en utilisant la caracté-
ristique linéaire primaire d'un transistor MOSFET, mais on peut également obtenir un type analogique-numérique mixte de réseau artificiel de synapse neurale, qui est disponible pour la formation du réseau neural de sorte que l'on peut
avantageusement appliquer le principe technique conformé-
ment à la présente invention à des systèmes d'ordinateurs
de la nouvelle génération.
Bien que l'invention ait été décrite sous la forme préférée avec un certain degré de particularisme, les
spécialistes de la technique noteront que la description de
la forme de réalisation préférée a été faite uniquement à titre d'exemple et que l'on peut y apporter de nombreux
changements quant aux détails de construction, de combinai-
son et d'agencement sans sortir du cadre de l'invention.
Claims (13)
1 Multiplicateur MOSFET de commande, caractérisé en ce qu'il comporte
des moyens MOSFET linéaires permettant de modi-
fier linéairement le courant de sortie (I) envoyé à un noeud (A) en fonction d'une tension d'entrée délivrée par une source de tension d'entrée (Vg) et d'une tension d'entrée symétrique délivrée par des sources de tension (Vx et -Vx), ladite tension d'entrée délivrée par ladite source
de tension d'entrée (Vg) étant associée de façon opération-
nelle à ladite tension d'entrée symétrique délivrée par les sources de tension (Vx et -Vx); et
un élément d'impédance (Z) pour délivrer une ten-
sion (Vo), ledit élément d'impédance (Z) étant raccordé au-
dit noeud (A) desdits moyens MOSFET linéaires et à la masse. 2 Multiplicateur MOSFET selon la revendication 1, caractérisé en ce que lesdits moyens MOSFET linéaires comprennent: un premier élément résistif raccordé de façon opérationnelle à une source de tension (Vx); un transistor MOSFET (Ml) possédant une électrode
de grille raccordée à une source de tension (Vg), une élec-
trode de drain raccordée de façon opérationnelle audit pre-
mier élément réeistif et une électrode de source; un second-élément résistif raccordé à une source de tension (-Vx) et à ladite électrode de source dudit transistor MOSFET (Ml); une première source de courant qui fonctionne en tant que source de courant pour la commande du décalage, raccordée à ladite source de tension (Vx) et audit noeud (A); et une seconde source de courant pour un circuit
formant miroir de courant, raccordée de façon opération-
nelle audit noeud (A) et à ladite source de tension (-Vx).
3 Multiplicateur MOSFET selon la revendication 2, caractérisé en ce que ledit premier élément résistif est un transistor MOSFET (M 4) qui possède une électrode de
grille et une électrode de drain raccordées de façon opéra-
tionnelle entre elles et à ladite source de tension (Vx), et une électrode de source raccordée à ladite électrode de
drain dudit transistor MOSFET (Ml).
4 Multiplicateur MOSFET selon la revendication 2, caractérisé en ce que ledit second élément résistif est un transistor MOSFET ( 15) comportant une électrode de drain
et une électrode de source raccordées de façon opération-
nelle entre elles et à ladite électrode de source dudit
transistor MOSFET (Ml), et une électrode de source raccor-
dée à ladite source de tension (-Vx).
5 Multiplicateur MOSFET selon la revendication 2, caractérisé en ce que ladite première source de courant est un transistor MOSFET (M 3) comportant une électrode de drain raccordée à ladite source de tension (Vx) et audit premier élément résistif, et comportant une électrode de source raccordée audit noeud (A) et une électrode de grille raccordée de manière à recevoir une tension de référence en
provenance d'une source de tension (Vr).
6 Multiplicateur MOSFET selon la revendication 2, caractérisé en ce que ladite seconde source de courant est un transistor MOSFET (M 2) comportant une électrode de drain raccordée de façon opérationnelle audit noeud (A) et une électrode de source raccordée de façon opérationnelle audit second élément résistif et à ladite source de tension (-Vx). 7 Multiplicateur MOSFET selon la revendication 2, caractérisé en ce que ladite seconde source de courant
est un transistor MOSFET (M 2) raccordé de façon opération-
nelle audit noeud (A) et raccordé de façon opérationnelle à ladite source de tension (-Vx), et que ledit second élément
résistif est un transistor MOSFET (M 5) possédant une élec-
trode de drain et une électrode de grille raccordées entre
elles et à ladite électrode de source dudit transistor MOS-
FET (Ml), une électrode de source raccordée à ladite source de tension (Vx) et une électrode de grille raccordée à une électrode de grille dudit transistor MOSFET (M 2) et à la-
dite électrode de source dudit transistor MOSFET (Ml).
8 Multiplicateur MOSFET selon la revendication 2, caractérisé en ce que ledit second élément résistif est un transistor MOSFET (M 5) et que ladite seconde source de courant est un transistor MOSFET (M 2), que ledit second élément résistif est un transistor MOSFET (M 5) comportant une électrode de drain raccordée à ladite électrode de source dudit transistor MOSFET (Ml) et une électrode de source raccordée à ladite source de tension (-Vx) et une
électrode de grille raccordée à une électrode de grille du-
dit transistor MOSFET (M 2) et à ladite électrode de source dudit transistor MOSFET (Ml), et que ladite seconde source de courant est un transistor MOSFET (M 2) raccordé de façon opérationnelle audit noeud (A) et iomportent une-électrode de source raccordée de façon opérationnelle à ladite électrode de source dudit transistor MOSFET (M 5) et à ladite source de
tension (-Vx).
9 Multiplicateur MOSFET selon la revendication 1, caractérisé en ce qu'il comporte en outre un transistor MOSFET (M 8) raccordé de façon opérationnelle entre ledit noeud (A) desdits moyens MOSFET linéaires et ledit élément
d'impédance (Z) et possédant une électrode de grille ser-
vant à recevoir un signal d'état neural, ce qui permet un fonctionnement e N t a N t q u e r é S e a u d e synapse
neurale.
Multiplicateur MOSFET selon la revendication 1, caractérisé en ce qu'il comporte en outre un transistor MOSFET (M 6) intercalé de façon opérationnelle entre ladite source de tension (Vx) et lesdits moyens MOSFET linéaires pour recevoir une tension de la part de ladite source de
tension (Vx), et un transistor MOSFET (M 7) intercalé de fa-
çon opérationnelle entre ladite source de tension (-Vx) et lesdits moyens MOSFET linéaires pour recevoir une tension
de la part de ladite source de tension (-Vx), chacun des-
dits transistors MOSFET (M 6 et M 7) coxryenant en outwe-des Uec-
trodes de grille raccordées entre elles de manière à rece-
voir un signal d'état neural, ce qui permet un fonctionne-
ment en tant que réseau de synapse neurale.
11 Multiplicateur MOSFET, caractérisé en ce qu'il comprend: un transistor MOSFET (Ml) possédant une électrode de source, une électrode de drain et une électrode de grille, qui est raccordée à une source de tension (Vg); un transistor MOSFET (M 4) possédant une électrode de grille et une électrode de drain raccordées de façon opérationnelle entre elles et à une source de tension (Vx), et une électrode de source raccordée à ladite électrode de drain dudit transistor MOSFET (Ml); un transistor MOSFET (M 5) possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant raccordées de façon opérationnelle entre elles et à ladite électrode de source dudit transistor MOSFET (Ml), et ladite électrode de source étant raccordée à une source de tension (-Vx); un transistor MOSFET (M 3) possédant une électrode de drain raccordée à ladite électrode de drain et à ladite
électrode de grille dudit transistor MOSFET (M 4) et à la-
dite source de tension (Vx), et une électrode de source
raccordée à un noeud (A) et une électrode de grille raccor-
dée de manière à recevoir une tension de référence délivrée par une source de tension (Vr), un transistor MOSFET (M 2) possédant une électrode de source, une électrode de grille et une électrode de
dtain, l'électrode de drain étant raccordée de façon opéra-
tionnelle audit noeud (A), et ladite électrode de source étant raccordée de façon opérationnelle à ladite électrode de source dudit transistor MOSFET (M 5) et & ladite source de tension (-Vx); et un élément d'impédance (Z) servant à délivrer un tension (Vo), ledit élément d'impédance (Z) étant raccordé
audit noeud (A) et à la masse.
12 Multiplicateur MOSFET selon la revendication 11, caractérisé en ce qu'il comporte en outre un transistor MOSFET (M 8) raccordé de façon opérationnelle entre ledit noeud (A)e t l e d i t é 1 é m e N t d'i m p é d a N c e
() e t p o S S é d a-n t u N e électrode de grille ser-
vant à recevoir un signal d'état neural, ce qui permet un fonctionnement e N t a N t q u e r é S e-a u d e synapse
neurale.
13 Multiplicateur MOSFET selon la revendication 11, caractérisé en ce que lesdits transistors MOSFET
(M 1,M 2,M 3,M 4 et M 5) connectés de façon opérationnelle défi-
nissent des moyens MOSFET linéaires et que ledit multipli-
cateur MOSFET comprend en outre un transistor MOSFET (M 6),
intercalé de façon opérationnelle entre ladite source de ten-
sion (Vx) et lesdits moyens MOSFET linéaires pour recevoir une tension de la part de ladite source de tension (Vx), et un transistor MOSFET (M 7) intercalé de façon opérationnelle
entre ladite source de tension (-Vx) et lesdits moyens MOS-
FET linéaires pour recevoir une tension de la part de la-
dite source de tension (-Vx), chacun desdits transistors MOSFET (M 6 et M 7) comprenant en outre des électrodes de
grille raccordées entre elles de manière à recevoir un si-
gnal d'état neural, ce qui permet un fonctionnement en
tant que réseau de synapse neurale.
14 Multiplicateur MOSFET selon la revendication 13, caractérisé en ce que ledit transistor MOSFET (M 6) est raccordé de façon opérationnelle à ladite source de tension (Vx) et auxdits transistors MOSFET (M 4 et M 3) desdits moyens MOSFET linéaires, pour recevoir une tension de la
part de ladite source de tension (Vx), et que ledit tran-
sistor MOSFET (M 7) est raccordé de façon opérationnelle à
ladite source de tension (-Vx) et auxdits transistors MOS-
FET (M 2 et M 5) desdits moyens MOSFET linéaires pour rece-
voir une tension de la part de ladite source de tension (-
Vx), lesdits transistors MOSFET (M 6 et M 7) comprenant en outre des électrodes de g r i 1 1 e raccordées a 'u N e à l'autre de manière à recevoir un signal d'état neural, ce qui permet un fonctionnement en tant que réseau de synapse neurale. Multiplicateur MOSFET, caractérisé en ce qu'il comprend: un transistor MOSFET (Ml) possédant une électrode de source, une électrode -de drain et une électrode de grille, qui est raccordée à une source de tension (Vg); un transistor MOSFET (M 4) possédant une électrode de grille et une électrode de drain raccordées de façon opérationnelle entre elles et à une source de tension (Vx), et une électrode de source raccordée à ladite électrode de drain dudit transistor MOSFET (Ml); un transistor MOSFET (M 5) possédant une électrode de source, une électrode de grille et une électrode de drain, ladite électrode de drain et ladite électrode de grille étant raccordées de façon opérationnelle entre elles et à ladite électrode de source dudit transistor MOSFET (Ml), et ladite électrode de source étant raccordée à une source de tension (-Vx); un transistor MOSFET (M 3) possédant une électrode de drain raccordée à ladite électrode de drain et à ladite
électrode de grille dudit transistor MOSFET (M 4) et à la-
dite source de tension (Vx), et une électrode de source
raccordée à un noeud (A) et une électrode de grille raccor-
dée de manière à recevoir une tension de référence délivrée par une source de tension (Vr);
un transistor MOSFET (M 2) comprenant une élec-
trode de source, une électrode de grille et une électrode de drain connectée de façon opérationnelle audit noeud
(A) et ladite électrode de source étant connectée de fa-
çon opérationnelle à ladite électrode de source du tran- sistor MOSFET (M 5) et à ladite source de tension (-Vx), un élément d'impédance (Z) servent à délivrer une tension (Vo), connecté audit noeud (A) et à la masse; et un transistor MOSFET (M 8) raccordé de façon opérationnelle entre ledit noeud (A) et ledit élément d'impédance (Z) et possédant une électrode de grille servant à recevoir un signal d'état neural, ce qui permet
un fonctionnement en tant que réseau de synapse neurale.
16 Multiplicateur MOSFET caractérisé en ce qu'il comporte:
un transistor MOSFET (Ml) possédant une élec-
trode de source, une électrode de drain et une électrode de grille, qui est raccordée à une source de tension (Vg);l
un transistor MOSFET (M 4) possédant une élec-
trode de grille et une électrode de drain raccordées de
façon opérationnelle entre elles et à une source de ten-
sion (Vx), et une électrode de source raccordée à ladite électrode de drain dudit transistor MOSFET (Ml);
un transistor MOSFET (M 5) possédant une élec-
trode de source, une électrode de grille et une électro-
de de drain, ladite électrode de drain et ladite électro-
de de grille étant raccordées de façon opérationnelle en-
tre elles et à ladite électrode de source dudit transis-
tor MOSFET (Mi), et ladite électrode de source étant raccordée à une source de tension (-Vx);
un transistor MOSFET (M 3) possédant une élec-
trode de drain raccordée à ladite électrode de drain et à ladite électrode de grille dudit transistor MOSFET (M 4) et à ladite source de tension (Vx), et une électrode de source raccordée à un noeud (A) et une électrode de grille raccordée de manière à recevoir une tension de référence délivrée par une source de tension (Vr);
un transistor MOSFET (M 2) possédant une élec-
trode de source, une électrode de grille et une électro-
de de drain, l'électrode de drain étant raccordée de fa-
çon opérationnelle audit noeud (A), et ladite électrode
de source étant raccordée de façon opérationnelle à la-
dite électrode de source dudit transistor MOSFET (M 5) et à ladite source de tension (-Vx); un élément d'impédance (Z) servant à délivrer une tension (Vo), ledit élément d'impédance (Z) étant raccordé audit noeud (A) et à la masse; lesdits transistors MOSFET (Mi, M 2, M 3, M 4 et M 5) raccordés de façon opérationnelle définissant des moyens MOSFET linéaires; un transistor MOSFET (M 6) intercalé de façon opérationnelle entre ladite source de tension (Vx) et
lesdits moyens MOSFET linéaires pour recevoir une ten-
sion de la part de ladite source de tension (Vx); et un transistor MOSFET (M 7) intercalé de façon opérationnelle entre ladite source de tension (-Vx) et
lesdits moyens MOSFET linéaires pour recevoir une ten-
sion de la part de ladite source de tension (-Vx), cha-
cun desdits transistors MOSFET (M 6 et M 7) comprenant en outre des électrodes de grille raccordées entre elles de manière à recevoir un signal d'état neural, ce qui permet un fonctionnement en tant que réseau de synapse neurale.
17 Multiplicateur MOSFET selon la revendica-
tion 16, caractérisé en ce que ledit transistor 4 MOSFET
(M 6) est raccordé de façon opérationnelle à ladite sour-
ce de tension (Vx) et auxdits transistors MOSFET (M 4 et M 3) desdits moyens MOSFET linéaires pour recevoir une tension de la part de ladite source de tension (Vx); et ledit transistor MOSFET (M 7) est raccordé de façon opérationnelle à ladite source de tension (-Vx) et auxdits transistors MOSFET (M 2 et M 5) desdits moyens MOSFET linéaires pour recevoir une tension de la part de ladite source de tension (- Vx), chacun desdits tran-
sistors MOSFET (M 6 et M 7) comprenant en outre des élec-
trodes de grille raccordées l'une à l'autre de manière à recevoir un signal d'état neural, ce qui permet un
fonctionnement en tant que réseau de synapse neurale.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019374A KR940004429B1 (ko) | 1991-11-01 | 1991-11-01 | 가변저항형 mosfet 아날로그 곱셈기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2683354A1 true FR2683354A1 (fr) | 1993-05-07 |
| FR2683354B1 FR2683354B1 (fr) | 1997-02-14 |
Family
ID=19322147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9208505A Granted FR2683354A1 (fr) | 1991-11-01 | 1992-07-09 | Multiplicateur mosfet de commande. |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US5254889A (fr) |
| JP (1) | JPH0693248B2 (fr) |
| KR (1) | KR940004429B1 (fr) |
| AT (1) | AT397443B (fr) |
| BE (1) | BE1005226A5 (fr) |
| CH (1) | CH684855A5 (fr) |
| DE (1) | DE4222844C2 (fr) |
| DK (1) | DK81692A (fr) |
| ES (1) | ES2040660B1 (fr) |
| FR (1) | FR2683354A1 (fr) |
| GB (1) | GB2261092B (fr) |
| GR (1) | GR1002179B (fr) |
| IT (1) | IT1255430B (fr) |
| LU (1) | LU88147A1 (fr) |
| MC (1) | MC2321A1 (fr) |
| NL (1) | NL9201212A (fr) |
| PT (1) | PT100692B (fr) |
| SE (1) | SE515267C2 (fr) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666080A (en) * | 1993-06-17 | 1997-09-09 | Yozan, Inc. | Computational circuit |
| US5442583A (en) * | 1993-05-14 | 1995-08-15 | California Institute Of Technology | Compensated analog multipliers |
| US5617053A (en) * | 1993-06-17 | 1997-04-01 | Yozan, Inc. | Computational circuit |
| KR970007006B1 (ko) * | 1993-08-31 | 1997-05-01 | 한국전자통신연구원 | 인공 신경 회로와 패턴 분리 및 인식용 발진 신경 망의 구조 |
| CN1109404C (zh) * | 1993-09-20 | 2003-05-21 | 株式会社鹰山 | 计算电路 |
| GB2325341A (en) * | 1997-03-28 | 1998-11-18 | Nec Corp | A composite transistor for a current squarer and analog multiplier |
| US6829598B2 (en) | 2000-10-02 | 2004-12-07 | Texas Instruments Incorporated | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET |
| US10700695B1 (en) | 2018-04-17 | 2020-06-30 | Ali Tasdighi Far | Mixed-mode quarter square multipliers for machine learning |
| US10832014B1 (en) | 2018-04-17 | 2020-11-10 | Ali Tasdighi Far | Multi-quadrant analog current-mode multipliers for artificial intelligence |
| US10594334B1 (en) | 2018-04-17 | 2020-03-17 | Ali Tasdighi Far | Mixed-mode multipliers for artificial intelligence |
| US11275909B1 (en) | 2019-06-04 | 2022-03-15 | Ali Tasdighi Far | Current-mode analog multiply-accumulate circuits for artificial intelligence |
| US11416218B1 (en) | 2020-07-10 | 2022-08-16 | Ali Tasdighi Far | Digital approximate squarer for machine learning |
| US11467805B1 (en) | 2020-07-10 | 2022-10-11 | Ali Tasdighi Far | Digital approximate multipliers for machine learning and artificial intelligence applications |
| KR102480434B1 (ko) * | 2020-02-13 | 2022-12-23 | 광운대학교 산학협력단 | 선형 전류-전압 특성의 시냅스 소자 및 신경망 회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD103746A1 (fr) * | 1973-05-23 | 1974-02-05 | ||
| DE2643659A1 (de) * | 1976-09-28 | 1978-03-30 | Hitachi Ltd | Multiplizierschaltung mit einem feldeffekttransistor |
| US4156923A (en) * | 1977-10-17 | 1979-05-29 | Westinghouse Electric Corp. | Method and apparatus for performing matrix multiplication or analog signal correlation |
| US4837527A (en) * | 1987-12-23 | 1989-06-06 | Rca Licensing Corporation | Switched capacitor arrangement |
| JP2760543B2 (ja) * | 1989-02-10 | 1998-06-04 | 株式会社東芝 | 多重帰還回路 |
| JPH02287670A (ja) * | 1989-04-27 | 1990-11-27 | Mitsubishi Electric Corp | 半導体神経回路網 |
| JPH02311972A (ja) * | 1989-05-29 | 1990-12-27 | Matsushita Electric Ind Co Ltd | ニューロン素子回路 |
-
1991
- 1991-11-01 KR KR1019910019374A patent/KR940004429B1/ko not_active IP Right Cessation
-
1992
- 1992-06-12 MC MC922229A patent/MC2321A1/fr unknown
- 1992-06-18 US US07/900,331 patent/US5254889A/en not_active Expired - Lifetime
- 1992-06-18 SE SE9201882A patent/SE515267C2/sv not_active IP Right Cessation
- 1992-06-19 DK DK081692A patent/DK81692A/da not_active Application Discontinuation
- 1992-06-24 GB GB9213381A patent/GB2261092B/en not_active Expired - Fee Related
- 1992-07-07 NL NL9201212A patent/NL9201212A/nl active Search and Examination
- 1992-07-08 BE BE9200636A patent/BE1005226A5/fr not_active IP Right Cessation
- 1992-07-09 FR FR9208505A patent/FR2683354A1/fr active Granted
- 1992-07-11 DE DE4222844A patent/DE4222844C2/de not_active Expired - Fee Related
- 1992-07-15 PT PT100692A patent/PT100692B/pt not_active IP Right Cessation
- 1992-07-15 AT AT0144592A patent/AT397443B/de not_active IP Right Cessation
- 1992-07-15 LU LU88147A patent/LU88147A1/fr unknown
- 1992-07-16 ES ES09201485A patent/ES2040660B1/es not_active Expired - Lifetime
- 1992-07-16 IT ITMI921726A patent/IT1255430B/it active IP Right Grant
- 1992-07-16 CH CH2240/92A patent/CH684855A5/de not_active IP Right Cessation
- 1992-09-23 GR GR920100398A patent/GR1002179B/el not_active IP Right Cessation
- 1992-10-30 JP JP4292339A patent/JPH0693248B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061866A (en) * | 1990-08-06 | 1991-10-29 | The Ohio State University Research Foundation | Analog, continuous time vector scalar multiplier circuits and programmable feedback neural network using them |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 15, no. 103 (P-1178)12 Mars 1991 & JP-A-23 11 972 ( MATSUSHITA ) * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004429B1 (ko) | 1994-05-25 |
| MC2321A1 (fr) | 1993-10-25 |
| ES2040660A2 (es) | 1993-10-16 |
| JPH0693248B2 (ja) | 1994-11-16 |
| DE4222844A1 (de) | 1993-05-06 |
| ES2040660B1 (es) | 1996-09-01 |
| LU88147A1 (fr) | 1993-02-15 |
| ATA144592A (de) | 1993-08-15 |
| ITMI921726A0 (it) | 1992-07-16 |
| NL9201212A (nl) | 1993-06-01 |
| BE1005226A5 (fr) | 1993-06-01 |
| KR930011428A (ko) | 1993-06-24 |
| DK81692D0 (da) | 1992-06-19 |
| DE4222844C2 (de) | 1999-05-27 |
| PT100692A (pt) | 1994-05-31 |
| AT397443B (de) | 1994-04-25 |
| SE9201882D0 (sv) | 1992-06-18 |
| PT100692B (pt) | 1999-06-30 |
| FR2683354B1 (fr) | 1997-02-14 |
| JPH05225364A (ja) | 1993-09-03 |
| ES2040660R (fr) | 1996-01-16 |
| CH684855A5 (de) | 1995-01-13 |
| GB2261092A (en) | 1993-05-05 |
| DK81692A (da) | 1993-05-02 |
| GR1002179B (en) | 1996-03-11 |
| SE9201882L (sv) | 1993-05-02 |
| SE515267C2 (sv) | 2001-07-09 |
| ITMI921726A1 (it) | 1994-01-16 |
| IT1255430B (it) | 1995-10-31 |
| GB9213381D0 (en) | 1992-08-05 |
| US5254889A (en) | 1993-10-19 |
| GB2261092B (en) | 1995-06-14 |
| GR920100398A (el) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2683354A1 (fr) | Multiplicateur mosfet de commande. | |
| FR2478342A1 (fr) | Stabilisateur de courant realise a l'aide de transistors a effet de champs fonctionnant selon le mode d'enrichissement | |
| FR2509931A1 (fr) | ||
| US11062204B2 (en) | Voltage controlled highly linear resistive elements | |
| CH697322B1 (fr) | Procédé de génération d'un courant sensiblement indépendent de la température et dispositif permettant de mettre en oeuvre ce procédé. | |
| FR2518849A1 (fr) | Amplificateur a gain commande | |
| US4156818A (en) | Operating circuitry for semiconductor charge coupled devices | |
| EP0424264B1 (fr) | Source de courant à faible coefficient de température | |
| FR2717918A1 (fr) | Circuit pour contrôler les tensions entre caisson et sources des transistors mos et système d'asservissement du rapport entre les courants dynamique et statique d'un circuit logique mos. | |
| FR2485829A1 (fr) | ||
| FR2800938A1 (fr) | Circuit d'excitation de commutation, circuit de commutation utilisant un tel circuit d'excitation, et circuit convertisseur numerique-analogique utilisant ce circuit de commutation | |
| EP0756223A1 (fr) | Générateur de référence de tension et/ou de courant en circuit intégré | |
| EP2434364B1 (fr) | Générateur de courant, notamment de l'ordre des nano-ampères et régulateur de tension utilisant un tel générateur | |
| EP0014149B1 (fr) | Générateur de tension de référence et circuit de mesure de la tension de seuil de transistor MOS, applicable à ce générateur de tension de référence | |
| EP1647091B1 (fr) | Amplificateur de tension a faible consommation | |
| FR3071116A1 (fr) | Dispositif modifiant la valeur d'impedance d'une resistance de reference | |
| FR2683353A1 (fr) | Multiplicateur analogique mosfet. | |
| FR2814253A1 (fr) | Generateur de tension regulee pour circuit integre | |
| FR2538193A1 (fr) | Interface de sortie pour circuit logique a trois etats dans un circuit integre a transistors mos | |
| EP1566717A1 (fr) | Dispositif de génération d'une tension électrique de référence de précision améliorée et circuit intégré électronique correspondant | |
| FR2499788A1 (fr) | Circuit generateur d'impulsions utilisant une source de courant et ensemble de memorisation utilisant un tel circuit | |
| FR3104751A1 (fr) | Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant | |
| FR2781621A1 (fr) | Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors | |
| FR2620541A1 (fr) | Circuit regulateur de tension | |
| EP0050583B1 (fr) | Convertisseur d'une tension alternative en un courant continu et circuit d'oscillateur comportant ce convertisseur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110331 |