[go: up one dir, main page]

FR2614724A1 - Circuit de generation de tension de polarisation de substrat - Google Patents

Circuit de generation de tension de polarisation de substrat Download PDF

Info

Publication number
FR2614724A1
FR2614724A1 FR8805669A FR8805669A FR2614724A1 FR 2614724 A1 FR2614724 A1 FR 2614724A1 FR 8805669 A FR8805669 A FR 8805669A FR 8805669 A FR8805669 A FR 8805669A FR 2614724 A1 FR2614724 A1 FR 2614724A1
Authority
FR
France
Prior art keywords
voltage
substrate
circuit
oscillator
substrate bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8805669A
Other languages
English (en)
Other versions
FR2614724B1 (fr
Inventor
Su-In Cho
Dong-Sun Min
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor and Telecomunications Co Ltd
Original Assignee
Samsung Semiconductor and Telecomunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor and Telecomunications Co Ltd filed Critical Samsung Semiconductor and Telecomunications Co Ltd
Publication of FR2614724A1 publication Critical patent/FR2614724A1/fr
Application granted granted Critical
Publication of FR2614724B1 publication Critical patent/FR2614724B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMICONDUCTEURS. UN CIRCUIT DE GENERATION DE TENSION DE POLARISATION DE SUBSTRAT POUR UN DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS COMPREND UN OSCILLATEUR 10 QUI GENERE UN SIGNAL CARRE DE FREQUENCE SPECIFIEE, UN AMPLIFICATEUR-SEPARATEUR 20 ET UN CIRCUIT DE POMPE DE CHARGE 30 QUI PRODUISENT UNE TENSION DE POLARISATION DE SUBSTRAT, ET UN CIRCUIT DE LIMITATION 40 QUI EST BRANCHE ENTRE LA SORTIE DU CIRCUIT DE POMPE DE CHARGE ET LA MASSE, DE FACON A LIMITER A UNE PLAGE SPECIFIEE LA TENSION DE POLARISATION DE SUBSTRAT QUE FOURNIT LE CIRCUIT, MALGRE LES VARIATIONS DE LA TENSION D'ALIMENTATION. APPLICATIONS AUX MEMOIRES MOS.

Description

La présente invention concerne un circuit d'un dis-
positif de mémoire à semiconducteurs, et elle porte plus Dar-
ticulièrement sur un circuit perfectionné pour produire une tension de polarisation de substrat, pour l'utilisation dans un dispositif de mémoire à semiconducteurs. Un dispositif de mémoire à semiconducteurs récent comporte un générateur de polarisation de substrat incorporé dans la puce, dans le but d'améliorer ses performances et de
réduire le nombre de ses broches extérieures. On peut amélio-
rer les performances d'un dispositif de mémoire à semiconduc-
teurs formé dans un substrat semiconducteur de type P, par
l'application au substrat semiconducteur d'une tension néga-
tive (habituellement inférieure à -2 volts), ce qui permet de stabiliser la tension de seuil d'un transistor MOS à canal N qui est formé dans le substrat, et permet non seulement d'augmenter la vitesse de fonctionnement, mais également de réduire le courant de fuite, du fait de la diminution de la
capacité de jonction.
L'amélioration de performances mentionnée ci-des-
sus ne peut cependant être obtenue que dans le cas o, malgré
la variation de la tension d'alimentation, la tension de po-
larisation de substrat est régulée dans une plage désirée. En
fait, la tension d'alimentation qui est fournie par le cir-
cuit d'alimentation extérieur du dispositif de mémoire à se-
miconducteurs, varie de façon instantanée à cause de son fonctionnement instable et de l'introduction de bruit. De ce
fait, sous l'effet de la variation de cette tension d'alimen-
tation, le générateur de polarisation de substrat a une in-
fluence considérable sur le circuit à semiconducteurs qui se
trouve sur la puce. En effet, lorsque la tension de polarisa-
tion de substrat prend une valeur négative élevée du fait de
la variation de la tension d'alimentation, la tension de po-
larisation inverse dans des régions de jonctions N+/P dans le substrat augmente et peut ainsi aisément provoquer un
claquage en inverse. De plus, lorsque la tension de polarisa-
tion de substrat s'élève au-dessus de la tension du niveau de masse, ces régions de jonctions sont polarisées en direct, ce qui fait que le dispositif de mémoire à semiconducteurs, dans
son ensemble, fonctionne de façon défectueuse.
L'invention a donc pour but de procurer un généra- teur de polarisation de substrat perfectionné qui permette de limiter la tension de polarisation de substrat pour la
maintenir dans une plage de niveau de tension désirée.
Pour atteindre ce but, le circuit de l'invention
comprend un oscillateur destiné à générer une séquence de si-
gnaux carrés ayant une fréquence spécifiée, un amplificateur-
séparateur connecté à la sortie de l'oscillateur pour trans-
former le signal de sortie de l'oscillateur en signaux carrés
ayant un niveau correspondant à une tension de source d'ali-
mentation, un circuit de pompe de charge destiné à produire une tension de polarisation de substrat à partir du signal de
sortie de l'amplificateur-séparateur, et un circuit de limi-
tation qui est connecté en parallèle entre la sortie du cir-
cuit de pompe de charge et le niveau de masse, et qui limite à une plage spécifiée la tension de polarisation de substrat
que produit le circuit de pompe de charge, malgré les varia-
tions de la tension de source d'alimentation.
L'invention sera mieux comprise à la lecture de la
description qui-va suivre d'un mode de réalisation, donné à
titre d'exemple non limitatif. La suite de la description se
réfère aux dessins annexes dans lesquels:
La figure 1 est un schéma de circuit d'un généra-
teur de tension de polarisation de substrat conforme à l'in-
vention; et Les figures 2A à 2C sont des diagrammes de signaux
qui apparaissent dans des parties essentielles du circuit re-
présenté sur la figure 1.
Un générateur de tension de polarisation de subs-
trat conforme à l'invention, représenté sur la figure 1, comprend un oscillateur 10, constitué par un oscillateur en anneau formé par des inverseurs classiques, ou par un circuit de bascule de Schmitt et des portes, pour produire un signal carré, un circuit amplificateurséparateur 20 qui reçoit le
signal de sortie de l'oscillateur et qui est destiné à trans-
former le signal de sortie carré de l'oscillateur 10 en un signal carré ayant une amplitude comprise entre une tension de source d'alimentation Vcc et une tension de masse Vss, un circuit de pompe de charge 30 comportant un condensateur 1 et
des transistors MOS 2 et 3, pour fournir une tension de pola-
risation de substrat, à partir du signal de sortie du circuit amplificateur-séparateur, et un circuit de limitation 40,
comportant des transistors MOS (4a, 4b,... et 5a...), des-
tiné à recevoir le signal de sortie du circuit de pompe de charge et à éliminer par limitation les valeurs de la tension
de polarisation de substrat qui se trouvent au-dessus ou au-
dessous de la plage admissible, à cause de la variation de la
tension de source d'alimentation Vcc.
La fréquence du signal de sortie carré de l'oscil-
lateur 10 précité est généralement de 3 à 12 MHz, et son rap-
port cyclique est habituellement égal à 1. On utilise égale-
ment habituellement pour le circuit de pompe de charge 30 un
condensateur MOS 1 ayant une capacité élevée, dont une élec-
trode est connectée à la sortie du circuit amplificateur-
séparateur 20, et dont l'autre électrode est connectée à un noeud 14. Le drain et la grille d'un transistor MOS de type
N, 2, sont connectés au noeud 14, et la source de ce transis-
tor est connectée à la tension de masse Vss (par exemple zéro volt). Un noeud 15 est connecté à la grille d'un transistor MOS de type N 3, et le circuit drain-source de ce transistor
est connecté en série entre les noeuds 14 et 15. Les tran-
sistors MOS 4a, 4b,..., dont les grilles et les sources sont respectivement connectées, sont branchés en série entre le noeud 15 et la tension de masse Vss, et les transistors MOS a,..., dont les drains et les grilles sont respectivement connectés, sont également branchés en parallèle avec les
transistors 4a, 4b....
On va maintenant décrire en détail le fonctionnement du générateur de tension de polarisation de substrat de la figure 1. Le circuit amplificateur-séparateur 20 transforme le signal de sortie carré de l'oscillateur 10 pour donner le si-
gnal carré ayant pour niveaux la tension de source d'alimenta-
tion Vcc et la tension de masse Vss. Le condensateur MOS 1 reçoit ce signal carré par une ligne de sortie 12. La borne
d'entrée de ce condensateur MOS 1 peut correspondre à la sour-
ce et au drain connectés en commun, auquel cas la borne de sortie de ce condensateur MOS 1 est l'électrode de grille et
est connectée au noeud 14. En supposant maintenant que le si-
gnal carré qui est appliqué à la borne d'entrée du condensa-
teur 1 présente un front montant, la tension Vcc charge le
condensateur 1 et le transistor 2 est à l'état conducteur.
Ensuite, si le front descendant du signal carré est appliaué à l'entrée du condensateur 1 par la ligne 12, la tension qui est appliquée au noeud 14 par l'intermédiaire de la ligne de
sortie du condensateur 1 prend un niveau négatif, et le tran-
sistor 2 passe à l'état bloqué. A ce moment, si la tension sur le noeud 15, connecté à la grille du transistor 3, devient supérieure à la tension négative du noeud 14, avec un écart égal à la tension de seuil du transistor 3, ce dernier devient conducteur. La charge négative est donc transférée du noeud 14 vers le noeud 15 par l'intermédiaire du transistor 3, et une tension de polarisation de substrat VBB prend un niveau
négatif. Cependant, si la tension du noeud 14 devient infé-
rieure à celle du noeud 15, avec un écart égal à la tension de seuil, le transistor 3 se bloque. La tension de sortie de polarisation de substrat du noeud 15 prend donc une valeur égale à la tension de polarisation de substrat d'origine, ce qui a pour effet d'appliquer une tension de polarisation de
substrat stable à un substrat semiconducteur.
En considérant la figure 2A, on note que lorsque la tension de source d'alimeitation Vcc tombe brusquement à une tension inférieure Vcc',- la tension sur le noeud 14 au moment du front descendant 41 descend plus bas, jusqu'à un
niveau négatif et le transistor 3 devient alors conducteur.
La tension de polarisation de substrat du noeud 15 descend alors plus bas, jusqu'à un niveau négatif, avec une forme semblable à une pointe négative 42 représentée sur la figure 2B. Lorsque la tension de source d'alimentation se stabilise
à la tension Vcc, comme représenté sur la figure 2A, la ten-
sion de polarisation de substrat se stabilise également à la tension VBB, comme représenté dans une partie de signal 48
de la figure 2B. Ainsi, la tension de polarisation de subs-
trat s'élève d'une quantité égale à la chute de la tension
de source d'alimentation, et se stabilise à ce niveau. En-
suite, lorsque la tension de source d'alimentation retourne au niveau de tension Vcc, la tension de polarisation de substrat s'élève temporairement, comme le montre la pointe
44 de la figure 2B, et retourne à nouveau au niveau de ten-
sion VBB. On applique donc une limitation à la tension au noeud 15, représentée sur la figure 2B, pour obtenir une forme semblable à la partie de signal 45 de la figure 2C, au moyen d'une série de transistors 4a, 4b,..., entre le noeud 15 et la tension de masse Vss. Si on suppose que la tension de seuil de ces transistors 4a, 4b,... est égale à VT, et que le nombre de transistors connectés en série est égal à K, la tension de limitation s'élève à une valeur KVT. D'autre part, on utilise les transistors Sa,..., connectés en série entre le noeud 15 et la tension de masse Vss, pour empêcher que le niveau de tension VBB ne s'élève
au-dessus d'une plage fixée, comme représenté dans une par-
tie de signal 46 de la figure 2C. Par conséquent, bien que
la tension de source d'alimentation varie, la tension de po-
larisation de substrat est toujours limitée à une plage fixée. Du fait que le générateur de tension de polarisation de substrat conforme à l'invention empêche le claquage en inverse sous l'effet d'un signal de pointe de tension négative 42, et le claquage en direct sous l'effet d'un signal de pointe de tension positive 44, dans une région de jonction d'un dispositif de mémoire à semiconducteurs, ce dernier peut fonctionner de manière stable. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir
du cadre de l'invention.

Claims (1)

  1. REVENDICATION-
    Circuit de génération d'une tension de polarisation de substrat, prévu pour être incorporé dans un dispositif de mémoire à semiconducteurs, et pour appliquer cette tension de polarisation de substrat au substrat semiconducteur du dispo- sitif, caractérisé en ce qu'il comprend: un oscillateur (10) destiné à produire une suite de signaux carrés ayant une fréquence spécifiée; un amplificateur-séparateur (20) conçu pour être connecté à la sortie de l'oscillateur (10) et pour transformer le signal de sortie.de l'oscillateur en signaux carrés ayant un niveau correspondant à une tension de source d'alimentation; un circuit de pompe de charge (30) destiné à produire une tension de polarisation de substrat à partir du signal de sortie de l'amplificateur-séparateur (20); et un
    circuit de limitation (40), conçu pour être connecté en pa-
    rallèle entre la sortie du circuit de pompe de charge (30) et un niveau de masse, et pour limiter à une plage spécifiée la tension de polarisation de substrat que fournit le circuit de pompe de charge (30), malgré les variations de la tension
    de source d'alimentation.
FR8805669A 1987-04-30 1988-04-28 Circuit de generation de tension de polarisation de substrat Expired - Lifetime FR2614724B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870004241A KR890005159B1 (ko) 1987-04-30 1987-04-30 백 바이어스 전압 발생기

Publications (2)

Publication Number Publication Date
FR2614724A1 true FR2614724A1 (fr) 1988-11-04
FR2614724B1 FR2614724B1 (fr) 1992-12-31

Family

ID=19261097

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8805669A Expired - Lifetime FR2614724B1 (fr) 1987-04-30 1988-04-28 Circuit de generation de tension de polarisation de substrat

Country Status (7)

Country Link
US (1) US4920280A (fr)
JP (1) JPH01165090A (fr)
KR (1) KR890005159B1 (fr)
DE (1) DE3814667A1 (fr)
FR (1) FR2614724B1 (fr)
GB (1) GB2204456B (fr)
NL (1) NL194688C (fr)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289357A (ja) * 1988-09-27 1990-03-29 Nec Corp 半導体回路
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM
GB9007790D0 (en) 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
DE59107793D1 (de) * 1991-02-21 1996-06-13 Siemens Ag Regelschaltung für einen Substratvorspannungsgenerator
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
EP0954102A1 (fr) * 1991-12-09 1999-11-03 Fujitsu Limited Porte OU/NON-OU exclusif
US5260646A (en) * 1991-12-23 1993-11-09 Micron Technology, Inc. Low power regulator for a voltage generator circuit
JP2632112B2 (ja) * 1992-07-27 1997-07-23 三菱電機株式会社 電圧発生回路
EP0582125B1 (fr) * 1992-08-04 1998-01-28 Siemens Aktiengesellschaft Circuit de commande pour un MOSFET de puissance ayant une charge connectée à la source
US5355028A (en) * 1992-10-23 1994-10-11 Micron Technology, Inc. Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators
US5629843A (en) * 1993-10-15 1997-05-13 Micron Technology, Inc. Self compensating clamp circuit and method for limiting a potential at a pump circuit node
US5811990A (en) * 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
DE69328623T2 (de) * 1993-11-30 2001-02-08 Stmicroelectronics S.R.L., Agrate Brianza Stabile Referenzspannungsgeneratorschaltung
KR100307514B1 (ko) * 1994-07-30 2001-12-01 김영환 차지펌프회로
JP3102833B2 (ja) * 1994-09-06 2000-10-23 株式会社 沖マイクロデザイン 昇圧回路
US5627458A (en) * 1995-07-14 1997-05-06 Nevin; Larry J. Integrated negative D-C bias circuit
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
EP1028363B1 (fr) * 1996-07-29 2003-02-12 Townsend and Townsend and Crew LLP Pompage de charges pour un substrat semi-conducteur
KR100560665B1 (ko) 2003-07-02 2006-03-16 삼성전자주식회사 독출 방지 기능을 갖는 반도체 메모리 장치
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
US10678287B2 (en) 2018-10-15 2020-06-09 Globalfoundries Inc. Positive and negative full-range back-bias generator circuit structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259729A (en) * 1978-04-24 1981-03-31 Nippon Electric Co., Ltd. Dynamic memory
GB2068639A (en) * 1980-02-05 1981-08-12 Nippon Telegraph & Telephone Semiconductor memory device
US4471290A (en) * 1981-06-02 1984-09-11 Tokyo Shibaura Denki Kabushiki Kaisha Substrate bias generating circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307307A (en) * 1979-08-09 1981-12-22 Parekh Rajesh H Bias control for transistor circuits incorporating substrate bias generators
US4438346A (en) * 1981-10-15 1984-03-20 Advanced Micro Devices, Inc. Regulated substrate bias generator for random access memory
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4433253A (en) * 1981-12-10 1984-02-21 Standard Microsystems Corporation Three-phase regulated high-voltage charge pump
JPS60261099A (ja) * 1984-06-07 1985-12-24 Mitsubishi Electric Corp 半導体記憶装置
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
JPS61217991A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体メモリ
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259729A (en) * 1978-04-24 1981-03-31 Nippon Electric Co., Ltd. Dynamic memory
GB2068639A (en) * 1980-02-05 1981-08-12 Nippon Telegraph & Telephone Semiconductor memory device
US4471290A (en) * 1981-06-02 1984-09-11 Tokyo Shibaura Denki Kabushiki Kaisha Substrate bias generating circuit

Also Published As

Publication number Publication date
JPH01165090A (ja) 1989-06-29
NL194688C (nl) 2002-11-04
DE3814667A1 (de) 1988-11-17
NL8801058A (nl) 1988-11-16
KR880013166A (ko) 1988-11-30
NL194688B (nl) 2002-07-01
FR2614724B1 (fr) 1992-12-31
GB2204456B (en) 1991-08-14
KR890005159B1 (ko) 1989-12-14
GB8810391D0 (en) 1988-06-08
DE3814667C2 (fr) 1993-09-16
GB2204456A (en) 1988-11-09
US4920280A (en) 1990-04-24

Similar Documents

Publication Publication Date Title
FR2614724A1 (fr) Circuit de generation de tension de polarisation de substrat
FR2536607A1 (fr) Circuit d'interface
FR2668668A1 (fr) Generateur de tension de substrat pour un dispositif a semiconducteurs.
JP2797844B2 (ja) 半導体集積回路
JP2805991B2 (ja) 基板バイアス発生回路
FR2524714A1 (fr) Transistor a couche mince
FR2758422A1 (fr) Oscillateur en anneau en technologie cmos
FR2693327A1 (fr) Circuit de commutation de haute tension.
FR2719135A1 (fr) Circuit de limitation de tension avec comparateur à hystérésis.
FR2587567A1 (fr) Circuit de conversion d'une entree differentielle en niveaux logiques cmos
US4413237A (en) Sawtooth wave oscillator
FR2735922A1 (fr) Circuit generateur de tension negative du type pompe de charge
EP0323367B1 (fr) Circuit de remise sous tension pour circuit intégré en technologie MOS
FR3072481B1 (fr) Dispositif de generation d'un signal aleatoire
US6586981B2 (en) Dynamic flip flop
FR2538193A1 (fr) Interface de sortie pour circuit logique a trois etats dans un circuit integre a transistors mos
FR2657476A1 (fr)
US11381225B1 (en) Single ended receiver
EP0678868A1 (fr) Circuit multiplicateur de tension
US4182963A (en) Pulse shaping circuit
JPH03283182A (ja) 半導体昇圧回路
FR2542526A1 (fr) Oscillateur a quartz
FR3075407A1 (fr) Circuit de commande pour la polarisation de transistors
EP0055320A1 (fr) Comparateur de tension ayant une large gamme de tension d'entrée de mode commun
EP0187584B1 (fr) Porte logique à coîncidence, et circuits logiques séquentiels mettant en oeuvre cette porte à coîncidence

Legal Events

Date Code Title Description
TP Transmission of property