ES2132371T5

ES2132371T5 - Circuito de productos por puntos para receptores de multiples vias.

Info

Publication number: ES2132371T5
Application number: ES94902317T
Authority: ES
Inventors: Lindsay A. Weaver, Jr.
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1992-11-24
Filing date: 1993-11-18
Publication date: 2006-05-16
Anticipated expiration: 2013-11-18
Also published as: MY110762A; IL107710A0; CA2150015A1; WO1994013066A1; KR950704863A; CN1091879A; AU5672594A; MX9307373A; JP2868901B2; RU2202154C2; FI112755B; EP0671082A1; EP0671082B2; CN1078026C; DE69325105T2; ZA938324B; DK0671082T3; DK0671082T4; CA2150015C; HK1011126A1

Abstract

SE PRESENTA UN METODO Y APARATO PARA CALCULAR LA PROYECCION ESCALAR DE UN VECTOR SOBRE OTRO. EL APARATO COMPRENDE UN CIRCUITO MULTIPLICADOR (94) Y UN CIRCUITO SUMADOR (96). EL PRIMER CIRCUITO (94) MULTIPLICA UN VALOR REPRESENTATIVO DE UN PRIMER COMPONENTE DE UN PRIMER VECTOR POR UN VALOR REPRESENTATIVO DE UN PRIMER COMPONENTE DE UN SEGUNDO VECTOR PARA PROPORCIONAR UN PRIMER VALOR INTERMEDIO, Y MULTIPLICA UN VALOR REPRESENTATIVO DE UN SEGUNDO COMPONENTE DE UN PRIMER VECTOR POR UN VALOR REPRESENTATIVO DE UN SEGUNDO COMPONENTE DE UN SEGUNDO VECTOR PARA PROPORCIONAR UN SEGUNDO VALOR INTERMEDIO. EL CIRCUITO ADICIONADOR (96) SUMA LOS VALORES INTERMEDIOS PRIMERO Y SEGUNDO PARA PROPORCIONAR UN VALOR RESULTANTE REPRESENTATIVO DE LA PROYECCION ESCALAR DEL PRIMER VECTOR SOBRE EL SEGUNDO VECTOR. EL APARATO PUEDE ADEMAS COMPRENDER UN PRIMER CIRCUITO DE ALMACENAMIENTO (80,82), UN PRIMER CIRCUITO DE SELECCION (88), UN SEGUNDO CIRCUITO DE ALMACENAMIENTO (84,86) Y UN SEGUNDO CIRCUITO DE SELECCION (90). EL PRIMER CIRCUITO DE ALMACENAMIENTO (80,82) ALMACENA LOS VALORES REPRESENTATIVOS DE LOS COMPONENTES PRIMERO Y SEGUNDO DEL PRIMER VECTOR Y EL SEGUNDO (84,86) ALMACENA LOS VALORES REPRESENTATIVOS DE LOS COMPONENTES PRIMERO Y SEGUNDO DEL SEGUNDO VECTOR. LOS CIRCUITOS DE SELECCION (88,90) PROPORCIONAN UN SUMINISTRO ORDENADO DE ESTOS VALORES AL CIRCUITO MULTIPLICADOR (94).

Description

Circuito de productos por puntos para receptores de múltiples vías.

Antecedentes de la invención I. Campo de la invención

La presente invención se refiere a sistemas de comunicaciones. Más particularmente, la presente invención se refiere a un método y a un aparato novedosos y mejorados para demodular una señal de comunicación determinando una magnitud para la parte correspondiente de una señal de datos que está en fase con una señal de referencia para el sistema de comunicaciones. La invención se refiere además a la generación de producto por puntos entre una señal piloto y una señal de datos incluidas dentro de la señal de comunicación.

II. Descripción de la técnica relacionada

En los sistemas de comunicaciones en los cuales se transmiten señales digitales, existen varios modelos de demodulación para la extracción de datos de señales recibidas. En particular, los sistemas que utilizan técnicas de modulación codificada por desplazamiento de fase en cuadratura (QPSK) no permiten, al demodular la señal recibida, extraer fácilmente la información necesaria para conseguir la ponderación de la señal para la combinación de señales de múltiples vías.

Por esta razón, un objetivo de la presente invención es obtener los medios, en la demodulación de una señal modulada, para un proceso de ponderación de la señal con respecto a una referencia recibida.

Sumario de la invención

La presente invención consiste en un método y un aparato novedosos y mejorados para demodular, en un sistema de comunicaciones en el cual se transmiten y modulan digitalmente datos digitales, señales transmitidas de manera que se extraigan los datos digitales transmitidos. Más específicamente, la presente invención se utiliza en un sistema de comunicaciones digital en el cual una señal de datos junto con una señal piloto se modulan tanto por codificación mediante desplazamiento de fase bifásica como por codificación mediante desplazamiento de fase en cuadratura (QPSK) sobre una portadora. En el receptor, se extraen los datos de la señal recibida generando un producto por puntos entre los vectores de fase de la señal piloto y de datos. La magnitud de la componente del vector de fase de la señal de datos que está en fase con el vector de fase de la señal piloto, una referencia de fase para los datos, se determina mediante un producto por puntos de dichas proyecciones de fase o vectores de señal. En particular, el producto por puntos de dichos vectores de señal es el producto de la multiplicación de una componente en fase piloto (P_{I}) y una componente en fase de datos (D_{I}) sumado con el producto de la multiplicación de una componente en fase de cuadratura piloto (P_{Q}) y una componente en fase de cuadratura de datos (D_{Q}).

En una implementación ilustrativa, la presente invención toma forma en un receptor de un sistema de comunicaciones que recibe una señal piloto y una señal de datos definiendo cada una los vectores de fase respectivos. Cada vector de señal recibido está representado mediante sus componentes I y Q. A partir de las componentes del vector de señal el circuito de la presente invención determina la magnitud del vector de la señal de datos que está en fase con el vector de la señal piloto.

El circuito de determinación comprende un circuito multiplicador para recibir una muestra de la componente I de la señal de datos y una muestra de la componente I de la señal piloto, multiplicar la muestra de la componente I de la señal de datos recibida por la muestra de la componente I de la señal piloto, y obtener una primera muestra del producto. El circuito multiplicador también actúa de manera que recibe una muestra de la componente Q de la señal de datos y una muestra de la componente Q de la señal piloto, multiplica la muestra de la componente Q de la señal de datos recibida por la muestra de la componente Q de la señal piloto, y obtiene una segunda muestra del producto. El circuito de determinación comprende asimismo un circuito sumador para recibir la primera y la segunda muestras del producto, sumar la primera y la segunda muestras del producto recibidas, y obtener una muestra resultante de un valor representativo de la magnitud del vector de la señal de datos que está en fase con el vector de la señal
piloto.

El circuito de determinación puede incluir asimismo un circuito de almacenamiento y un circuito de selección. El circuito de almacenamiento funciona de manera que almacena la muestra de la componente I de la señal de datos, la muestra de la componente Q de la señal de datos, la muestra de la componente I de la señal piloto y la muestra de la componente Q de la señal piloto. El circuito de selección funciona de manera que recibe las muestras almacenadas de las componentes I y Q de la señal de datos, las muestras de las componentes I y Q de la señal piloto, y una señal de selección. El circuito de selección responde a un primer estado de la señal de selección, de manera que proporciona una salida de las muestras de las componentes I de la señal de datos e I de la señal piloto hacia el circuito multiplicador, y responde a un segundo estado de la señal de selección de manera que proporciona una salida de las muestras de las componentes Q de la señal de datos y Q de la señal piloto hacia el circuito multiplicador.

Breve descripción de los dibujos

Las características, objetivos y ventajas de la presente invención se pondrán más claramente de manifiesto a partir de la descripción detallada que se expone a continuación, tomada conjuntamente con los dibujos, en los cuales los caracteres de referencia iguales identifican los mismos elementos en toda la memoria y en los que:

la Figura 1 es un diagrama de bloques ilustrativo de un receptor que ejecuta el método de procesado de producto por puntos de la presente invención;

la Figura 2 es una representación vectorial ilustrativa de las señales piloto y de datos recibidas;

la Figura 3 es un diagrama de bloques ilustrativo de un receptor digital y el conjunto de circuitos asociado para extraer los datos de información y piloto de las componentes de señal I y Q recibidas;

la Figura 4 es un diagrama ilustrativo del espacio de señal QPSK;

la Figura 5 es un diagrama de bloques funcional de circuitos de producto por puntos útiles en el receptor de la Figura 3;

la Figura 6 es un diagrama de bloques que muestra una ejecución ilustrativa de los circuitos de producto por puntos de la Figura 3.

Descripción detallada de las formas de realización preferidas

El documento US-A-4.087.752 describe un sistema en el cual se codifican datos digitales de forma correlativa en múltiples estados discretos y se transmiten modulando una señal portadora. La fase de la señal portadora en cada intervalo de baudio es una función de los datos y se detecta a través de una técnica de búsqueda en árbol, que determina de forma recursiva el parámetro máximo para cada uno de los estados durante cada intervalo de baudio y a partir del mismo genera un flujo de bits de datos. Durante la obtención de un parámetro de transmisión, se puede comparar una señal de banda base con una señal de referencia obtenida a partir de la señal de banda base, por ejemplo a través de las componentes en fase y en cuadratura, y se puede evaluar una medida de la proximidad relativa de la señal de banda base respecto a la señal de referencia realizando un análisis de producto por puntos de las señales de referencia de banda base, es decir el producto de las magnitudes multiplicadas por el signo de código del ángulo entre ellas. El proceso de producto por puntos descrito en dicha memoria de patente forma parte de la generación de una serie de parámetros de señal, que se procesan posteriormente para obtener una detección de la señal. La presente invención se refiere a la determinación de una magnitud de fase de señal para aquella parte de una señal de datos recibida que está en fase con una señal de referencia recibida, tal como una señal piloto.

El documento US-A-4.866.395 describe un demodulador universal programable para cualquier señal portadora modulada digitalmente que presente un formato de constelación conocido capaz de ser caracterizado por un modelo exclusivo de constelación de estados de amplitud de fase. El demodulador divide una señal portadora modulada digitalmente que se haya recibido en una componente en fase y una componente en fase de cuadratura. Cada componente en fase y en fase de cuadratura de la señal portadora se representa en una zona unidimensional correspondiente, teniendo cada zona un valor central obtenido mediante la conversión de la correspondiente componente en fase o en cuadratura de la señal portadora utilizando tablas almacenadas en medios de memoria. A continuación se pueden generar errores de fase o de ganancia utilizando productos por puntos y vectoriales. Como en el caso del documento US-A-4.087.752, la exposición de esta memoria de patente es diferente respecto al campo de la presente invención, donde se utiliza un proceso de producto por puntos para determinar una magnitud de fase de señal para aquella parte de una señal de datos recibida que está en fase con una señal de referencia recibida, tal como una señal piloto.

En la patente U.S. nº 5.103.459, WO-A-9200639, titulada "SYSTEM AND METHOD FOR FORMING SIGNAL WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM" (SISTEMA Y MÉTODO PARA OBTENER FORMAS DE ONDA DE SEÑAL EN UN SISTEMA DE TELEFONÍA CELULAR CDMA), transferida al cesionario de la presente solicitud, se da a conocer un esquema de modulación para la transmisión de señales moduladas digitalmente. Dicho esquema de modulación utiliza, en el enlace célula a móvil, una señal piloto que se transmite junto con señales de datos para ser utilizada como una referencia de fase por un demodulador de recepción. La utilización de una señal piloto para este propósito es bien conocida y se da a conocer adicionalmente en la patente U.S. nº 4.901.307 titulada "SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS" (SISTEMA DE COMUNICACIÓN DE ACCESO MÚLTIPLE DE ESPECTRO ENSANCHADO QUE UTILIZA REPETIDORES TERRESTRES O SATÉLITE), transferida también al cesionario de la presente solicitud.

En la citada patente U.S. nº 5.103.459 se da a conocer un receptor para demodular señales transmitidas de datos y piloto moduladas en QPSK. Dicho receptor posee una capacidad de recepción de múltiples vías tal como se da a conocer adicionalmente en la patente U.S. nº 5.109.390, WO-A-9107036, titulada "DIVERSITY RECEIVER IN A CDMA CELLULAR TELEPHONE SYSTEM" (RECEPTOR POR DIVERSIDAD EN UN SISTEMA DE TELEFONÍA CELULAR CDMA), transferida también al cesionario de la presente solicitud.

La Figura 1 ilustra, en forma de diagrama de bloques, una ejecución básica de un receptor para recibir y demodular una forma de onda transmitida por una estación base tal como se da a conocer en la patente U.S. nº 5.103.459. En la Figura 1, la señal transmitida por la estación base es recibida por una antena 10 y es llevada hacia un receptor RAKE de diversidad que comprende un receptor analógico 12 y un receptor digital 14. La señal tal como es recibida por la antena 10 y suministrada al receptor analógico 12 puede comprender propagaciones de múltiples vías de la misma señal transmitida por la estación base, que comprende señales piloto y de datos destinadas para receptores individuales o para múltiples receptores remotos. El receptor analógico 12, que en la forma de realización ilustrativa está configurado como un módem QPSK, convierte la frecuencia a valor de sentido descendente y convierte a formato digital la señal recibida para obtener las componentes I y Q compuestas. Las componentes I y Q compuestas se suministran al receptor digital 14 para la demodulación. Los datos demodulados se suministran a continuación a un conjunto de circuitos digitales 16 para realizar la combinación, el proceso inverso al entrelazado, y la descodificación. El controlador 18 utiliza ciertos datos para fijar, en el receptor digital 14, ciertos parámetros de demodulación según se expone a continuación más detalladamente.

Cada salida de componente I y Q del receptor analógico 12 puede comprender propagaciones de múltiples vías de una misma señal piloto y la señal de datos correspondiente. En el receptor digital 14, mediante un receptor diferente de entre múltiples demoduladores o receptores de datos 14b-14d, a los que se hace referencia también como "dedos", se procesan cada una de entre ciertas propagaciones de múltiples vías de la señal transmitida, tal como son seleccionadas por un receptor buscador 14a en combinación con el controlador 18. Aunque en el presente ejemplo se muestran únicamente tres "dedos" de demodulación de datos (demoduladores 14b-14d), se debería entender que se puede utilizar un número mayor o menor de "dedos". A partir de las componentes I y Q compuestas, cada "dedo" extrae, mediante demodulación, para una vía seleccionada, las componentes I y Q correspondientes a cada una de la señal piloto y la señal de datos.

Las componentes I y Q de la señal piloto para cada "dedo" forman un vector de señal piloto (P_{I}, P_{Q}). De modo similar, las componentes I y Q de la señal de datos para cada "dedo" forman un vector de señal de datos (D_{I}, D_{Q}). A partir de dichas componentes I y Q tanto para cada una de la señales pilotos como para las señales de datos correspondientes a la vía, se determina la magnitud de la componente del vector de la señal de datos que está en fase con el vector de la señal piloto.

La Figura 2 muestra una representación vectorial ilustrativa de una señal piloto y una señal de datos. En la Figura 2, las componentes I y Q demoduladas de la señal piloto y la señal de datos correspondientes a un "dedo" del receptor RAKE de diversidad definen respectivamente el vector de señal piloto 20 y el vector de señal de datos 22 en una constelación IQ. La señal piloto se transmite típicamente con una potencia de señal mayor que las señales de datos, y de este modo, la magnitud del vector de señal piloto 20 es mayor que un vector de señal de datos 22 recibido. Además, debido a que la señal piloto tiene mucha más potencia que la señal de datos, se puede utilizar como una referencia de fase precisa para el procesado de la señal.

En el proceso de transmisión, las señales piloto y de datos que están siendo transmitidas viajan por la misma vía hacia el receptor. En ausencia de ruido, los vectores de señal piloto y de datos coinciden y presentan un ángulo de fase relativo entre ellos de un valor de \pip/4, -\pi/4, 3\pi/4 ó -3\pi/4. No obstante, debido al ruido de canal, la señal recibida puede quedar desplazada respecto al ángulo de fase transmitido. En la forma de realización ilustrativa de la presente invención, la señal piloto se hace pasar adicionalmente a través de un filtro paso bajo para eliminar el ruido y los datos, mientras que la señal de datos permanece no filtrada. De este modo, cuando exista ruido, entre los vectores de señal piloto y de datos se producirá una diferencia de fase \theta, actuando la señal piloto como una referencia de fase precisa. Se debería observar que para los vectores de señal tal como se ilustra en la Figura 2, se muestra la existencia de una diferencia de fase entre los vectores piloto y de datos.

La formulación del producto por puntos, también conocido como producto escalar del vector de señal piloto 20 y el vector de señal de datos 22, resulta particularmente ventajosa en la extracción de los datos a partir de la señal recibida en un demodulador múltiple o receptor de diversidad de múltiples "dedos". En dicho tipo de receptor, se asignan los diversos "dedos" de manera que demodulen las señales de diversos caminos o fuentes diferentes. Dentro de cada "dedo", se utiliza el producto escalar para hallar la magnitud de la componente del vector de la señal de datos que está en fase con el vector de la señal piloto proyectando los vectores de datos sobre el vector piloto. En la formación de un producto por puntos entre los vectores piloto y de datos, se elimina el ruido ortogonal en los datos.

En el receptor de diversidad de múltiples "dedos", el producto por puntos para los datos producido por cada "dedo" se utiliza también para ponderar los datos de manera que se obtenga una combinación eficiente. De este modo, el producto escalar sirve para por puntos los datos según la magnitud de la señal piloto antes de realizar la combinación. Si ninguna de las señales de entrada es ortogonal a los datos, y la potencia de entrada total se mantiene en un punto fijo, la magnitud de la señal piloto es proporcional a la raíz cuadrada de la relación señal-ruido (SNR) del "dedo". De este modo, se obtiene la combinación óptima según se describe en el texto "Maximal Ratio Combining" ("Combinación de Relación Máxima"), Microwave Mobile Communications (Comunicaciones móviles por microondas), John Wiley & Sons, New York, 1974, páginas 313-319.

El producto por puntos entre un vector de señal piloto P y un vector de señal de datos D en el espacio de coordenadas IQ se puede representar mediante la ecuación:

(1)P \cdot D = |P| \ |D| \ cos\theta

donde \theta es el ángulo entre los vectores P y D.

Tal como muestra la Figura 2, el producto por puntos entre los vectores 20 y 22, calculado según la Ecuación 1, produce la componente vectorial 24 que se superpone sobre el vector 20.

Se debería entender que la relación de la Ecuación (1) se puede expresar en forma de componentes vectoriales como:

(2)P \cdot D = P_{I}D_{I} + P_{Q}D_{Q}.

donde P_{I} y P_{Q} son, respectivamente, las componentes I y Q del vector piloto P; y D_{I} y D_{Q} son, respectivamente, las componentes I y Q del vector de datos D.

Considerando el producto por puntos tal como se representa mediante la Ecuación (1) en el procesado de las componentes I y Q de la señal piloto y de datos, se consigue tanto la proyección como el escalado. Considerando la relación de la Ecuación (2), el producto por puntos se implementa fácilmente en aplicaciones digitales. Una única unidad de multiplicación y acumulación puede realizar dicha operación en tres etapas de manera que se reduce la complejidad del "hardware".

La Figura 3 ilustra, con mayor detalle, los elementos del receptor digital 14 y el conjunto de circuito digitales 16 de la Figura 1. En la Figura 3, las muestras de señal I y Q compuestas del receptor analógico 12 se suministran a cada uno de los "dedos" 14b-14d de demodulación de datos. Únicamente a título explicativo, se dan a conocer detalles sobre uno de los "dedos" de demodulación de datos, "dedo" 14b, presentando los "dedos" restantes una construcción y una función idénticas. Se asigna cada uno de los "dedos" 14b-14c de manera que demodule la señal transmitida que viaja sobre una vía diferente hacia el receptor del usuario y de este modo utiliza una sincronización de tiempo ligeramente diferente, correspondiente al menos a una separación de un segmento PN, en el proceso de demodulación.

Las muestras de señal de componentes I y Q compuestas, cada una de las cuales tiene un valor de múltiples bits, se introducen en el demodulador QPSK 30. El demodulador QPSK 30 recibe también, desde el generador 30 de secuencias PN piloto, las secuencias PN piloto PN_{I} y PN_{Q}. El generador 32 de secuencias PN piloto genera las secuencias PN_{I} y PN_{Q} idénticas a las correspondientes utilizadas en el transmisor según la sincronización de secuencias y la entrada de estados (no mostrada) suministradas desde el controlador 18 (Figura 1). El controlador 18 se implementa típicamente como un microprocesador e incluye las instrucciones de programa y la memoria adecuadas.

En la forma de realización ilustrativa, se suministran muestras de señal de componentes I y Q al demodulador QPSK 30 a una velocidad de transmisión, muestras que se corresponde con ocho veces la velocidad de transmisión de segmentos de las secuencias PN. No obstante, se debería entender que las muestras se pueden suministrar a cualquier otra velocidad a o mayor que la velocidad de transmisión de segmentos de secuencias PN. En la forma de realización ilustrativa, la velocidad de transmisión de segmentos PN es 1,2288 Mcps que es mucho mayor que la velocidad de transmisión de símbolos de datos de 19,2 ksps.

El demodulador QPSK 30 deshace la modulación PN sobre las muestras de señal de componentes I y Q compuestas de manera que extrae de dicho proceso las muestras de las componentes I y Q compuestas. Para entender el funcionamiento del demodulador 30, es necesario entender el efecto que tiene sobre las señales piloto y de datos el esquema de modulación de transmisión ilustrativo, modulación QPSK y modulación BPSK. La Figura 4 ilustra la constelación de modulación para las señales moduladas I y Q. Una señal BPSK se transmite normalmente sin utilizar ningún desplazamiento de fase o utilizando un desplazamiento de fase de 180º en la portadora para representar los dos estados de datos, es decir, "0" ó un "1". Al proporcionar dos versiones del mismo bit de datos para la modulación QPSK
en el esquema de modulación BPSK donde no hay entrada de señal de modulación I o Q, la señal de salida I/Q posee las coordenadas de espacio de señal (0, 0) ó (1, 1). Con la contribución de las secuencias PN I y Q en la modulación QPSK, la señal resultante presenta una de entre las cuatro fases según se muestra en la Figura 4. La Tabla I que sigue a continuación ilustra la correspondencia entre los datos que se producen en las coordenadas (0, 0) ó (1, 1) y la rotación de fase en sentido contrario al de las agujas del reloj que se produce como resultado de la modulación de I y Q.

TABLA I

PN I	PN Q	Ángulo de rotación
0	0	0º
0	1	270º
1	0	90º
1	1	180º

Se debería entender adicionalmente que en el esquema de modulación ilustrativo, se utiliza un filtrado FIR de la señal en el esquema de modulación de transmisión. Los valores de señal piloto y de datos PN de I y Q codificados de "0" y "1" se convierten respectivamente en valores "+1" y "-1" para el filtrado FIR. Después del filtrado, las muestras se convierten de formato digital a analógico para la modulación de portadora.

Al recibir y demodular la portadora modulada, las muestras de señal I y Q compuestas se suministran al demodulador 30. Aunque los segmentos PN del generador 32 de secuencias PN piloto suministrados al demodulador 30 son valores "0" y "1", dichos valores son interpretados por el demodulador 30 como valores "+1" y "-1". Como resultado de dicha interpretación, se debe cambiar el signo de las muestras de señal de componentes I y Q según los valores PN tal como se muestra en la Tabla II. Para cambiar adecuadamente el signo de los valores I y Q, se considera el ángulo de fase de la forma de onda QPSK. La Tabla II que sigue a continuación muestra la correspondiente rotación en el sentido de las agujas del reloj (CW) o en sentido contrario al de las agujas del reloj (CCW) de la coordenada de la señal recibida provocada por los bits PN. Como resultado, las salidas I y Q se determinan con respecto a las entradas I y Q según la Tabla II.

TABLA II

PN I	PN Q	Ángulo de rotación	I_{OUT}	Q_{OUT}
0	0	0º	I_{IN}	Q_{IN}
0	1	90º CCW	-Q_{IN}	I_{IN}
1	0	90º CW	Q_{IN}	-I_{IN}
1	1	180º	-I_{IN}	-Q_{IN}

Como ejemplo, se puede considerar la secuencia formada totalmente por ceros ("0") para los datos de entrada. Tal como se muestra en la Figura 4 los datos no modulados poseen las coordenadas de señal (0, 0). Utilizando las relaciones de la Tabla I, los datos se modulan para obtener uno de los cuatro vectores IQ mostrado en la Figura 4. Al aplicar la rotación tal como se muestra en la Tabla II al demodular la secuencia de datos, se hace girar a cada vector de señal IQ hacia atrás hacia el primer cuadrante correspondiente a un cero, es decir la coordenada (0, 0).

A las muestras de las componentes I y Q se les da salida respectivamente desde el demodulador QPSK 30 hacia los filtros digitales 34 y 36 donde las señales son filtradas digitalmente. Cada uno de los filtros 34 y 36 se configuran típicamente como un filtro de primer orden sencillo con un coeficiente de realimentación de (N-1)/N, siendo en la forma de realización ilustrativa N=64. Las muestras de señal I y Q filtradas obtenidas a la salida de los filtros 34 y 36 son muestras de las componentes I y Q de la señal piloto y se las denomina como muestras Piloto I (P_{I}) y Piloto Q (P_{Q}). Las muestras Piloto I y Piloto Q se suministran hacia un circuito de producto por puntos 38 que forma parte del conjunto de circuitos digitales 16 (Figura 1).

Se debería entender que en el modelo de modulación considerado para el presente ejemplo, la señal piloto transmitida utiliza el código de Walsh formado en su totalidad por ceros como señal piloto que se modula en PN mediante las secuencias de modulación PN I y Q. Al utilizar el código de Walsh formado en su totalidad por ceros, la señal piloto modulada en PN es la misma que las propias secuencias de modulación PN I y Q. Por esta razón, eliminando la modulación PN en la señal de componentes I y Q compuesta, y filtrando, se recupera la señal piloto formada en su totalidad por ceros. Debería entenderse que como señal piloto se puede utilizar cualquier otro de entre los códigos Walsh. Debería entenderse además que para ser utilizada como señal piloto, se puede cubrir una entrada predeterminada mediante una secuencia de Walsh para la transmisión. Al producirse la recepción, se elimina la cobertura de Walsh de la señal demodulada, tal como se describe a continuación con relación a la recuperación de datos, de manera que se recupere la entrada original.

Para recuperar los datos, se extraen también respectivamente las componentes I y Q a la salida del demodulador QPSK 30 hacia los mezcladores digitales 40 y 42 que se pueden configurar como sumadores módulo dos o puertas OR exclusivas. Los mezcladores digitales 40 y 42 reciben también una secuencia Walsh del generador de secuencias Walsh 44. Dicha secuencia Walsh es idéntica a la secuencia Walsh asignada a dicho canal en el transmisor y se selecciona según una entrada de asignación de secuencias (no mostrada) del controlador 18. En la forma de realización ilustrativa, la velocidad de transmisión de los segmentos de secuencias Walsh es también de 1,2288 Mcps. Los mezcladores digitales 40 y 42 realizan una suma módulo 2 entre la secuencia de segmentos Walsh y las muestras de componentes I y Q respectivamente introducidas. A las muestras de las componentes I y Q demoduladas y descubiertas en estos momentos se les da salida desde los mezcladores digitales 40 y 42, donde se suministran respectivamente a los acumuladores 46 y 48. Los acumuladores 46 y 48 acumulan respectivamente las muestras de componentes I y Q sobre un periodo de tiempo de símbolos, que en la forma de realización ilustrativa se corresponde con 64 muestras ó 1/19200 segundos. La salida de los acumuladores 46 y 48 se produce a la velocidad de transmisión de símbolos de 19200 símbolos/segundo y constituyen las respectivas componentes I y Q de datos de símbolos, a las que se hace referencia en la presente memoria como muestras I de Datos (D_{I}) y Q de Datos (D_{Q}). Las muestras I de Datos y Q de Datos se suministran también al circuito 38 de producto por puntos. A continuación los acumuladores 46 y 48 se borran o se ponen en condiciones iniciales tras la salida de datos para acumular el siguiente conjunto de muestras.

Cada uno de los otros "dedos" de demodulación 14c-14d proporciona también las muestras I y Q de Datos, e I y Q Piloto de la vía respectiva hacia un correspondiente circuito 50 y 52 de producto por puntos. Los circuitos 38, 50 y 52 de producto por puntos realizan cada uno una operación de producto por puntos sobre las muestras I y Q Piloto, e I y Q de Datos recibidas de manera que se obtiene un correspondiente valor por puntos indicativo de la magnitud de la señal de datos sobre un periodo de símbolos que está en fase con el valor piloto para esa vía. A los datos de muestra de símbolos se les da salida desde cada uno de los circuitos 38, 50 y 52 de producto por puntos hacia el combinador de símbolos 54. La salida de cada uno de los circuitos 38, 50 y 52 de producto por puntos puede tener los bits inferiores del valor de la muestra de símbolos truncados mediante un truncador de bits (no mostrado) para reducir los requisitos de manipulación de bits. El combinador 54 suma las muestras de símbolos de entrada y proporciona una muestra de símbolos de salida. La salida del combinador 54 también puede tener los bits inferiores del valor de la muestra de símbolos truncados mediante un truncador de bits (no mostrado) para reducir los requisitos de manipulación de bits.

La salida del combinador 54 se lleva a un mezclador digital 56. Cuando se requiera, se suministra también una secuencia PN de usuario como una entrada hacia el mezclador digital, por ejemplo cuando se utilizó la secuencia PN de usuario para codificar de forma aleatoria el flujo de símbolos transmitido. El generador 58 de secuencias PN de usuario, bajo el control del controlador 18 (cuya entrada no se muestra), genera la misma secuencia PN de usuario utilizada para codificar mediante aleatoriedad el flujo de símbolos transmitido. El mezclador digital 56 se puede configurar sencillamente como un conjunto de puertas lógicas OR exclusivas tal como se ha mencionado anteriormente. Típicamente, la secuencia PN de usuario se transfiere o controla mediante reloj a la velocidad de transmisión de los símbolos.

Las muestras de símbolos de secuencias PN de usuario descodificadas en su aleatoriedad se suministran hacia el dispositivo 60 que realiza el proceso inverso al entrelazado donde se revierte dicho entrelazado en una trama de símbolos entrelazada. A continuación, los símbolos a los que se ha aplicado el proceso inverso al entrelazado se suministran al descodificador 62 para descodificar los símbolos que representan los datos codificados de corrección de errores directa (FEC). Típicamente, el descodificador 62 se configura como un descodificador Viterbi.

La Figura 5 ilustra, en forma de diagrama de bloques funcional, los elementos que comprenden los circuitos 38, 50 y 52 de producto por puntos de la Figura 3. En la Figura 5, una muestra I de Datos y la correspondiente muestra I Piloto se suministran como entradas al multiplicador digital 70, y una muestra Q de Datos y la correspondiente muestra Q Piloto se suministran como entradas al multiplicador digital 72. El producto de la multiplicación que se produce en el multiplicador 70 entre la muestra I de Datos y la muestra I Piloto se suministra como entrada al sumador digital 74. De modo similar, el producto de la multiplicación en el multiplicador 72 entre la muestra Q de Datos y la muestra Q Piloto se suministra a continuación como otra entrada hacia el sumador digital 74. El sumador 74 suma los dos valores de entrada, de manera que se obtiene una muestra de símbolos de salida para combinar con los símbolos demodulados de otras vías. El valor de esta muestra de símbolos representa el valor del vector de datos en fase con el vector piloto, convertido a escala según la potencia de la señal piloto.

La Figura 6 proporciona una ejecución ilustrativa del circuito 38 de producto por puntos de la Figura 3, presentando los circuitos 50 y 52 de producto por puntos una construcción idéntica. El circuito de la Figura 6 ejecuta un circuito digital que utiliza las relaciones expresadas en las ecuaciones (1) y (2) expuestas anteriormente. En la Figura 6, las muestras I de Datos y Q de Datos, y las correspondientes muestras I Piloto y Q Piloto, se suministran respectivamente a los circuitos de retención 80, 82, 84 y 86, donde son almacenadas en respuesta a una señal de habilitación del circuito de retención suministrada a la velocidad de transmisión de los símbolos. Debido a que cada una de dichas muestras son muestras de múltiples bits, cada uno de los circuitos de retención 80-86 se construye como una serie de elementos de circuito de retención (no mostrados), almacenando cada uno un bit diferente de la muestra.

Los valores I, Q almacenados en cada uno de los circuitos de retención 80 y 82 se suministran respectivamente hacia una entrada I y a una entrada Q de un multiplexor 88 de entrada de múltiples bits de relación dos a uno (2:1). De forma similar, la salida de cada uno de los circuitos de retención 84 y 86 se suministra respectivamente hacia una entrada I y una entrada Q de un multiplexor 90 de entrada de múltiples bits de relación dos a uno (2:1). También se suministra una señal de selección I/Q hacia los multiplexores 88 y 90. Los multiplexores 88 y 90 responden a la señal de selección I/Q proporcionando, durante la mitad del periodo de símbolos, una salida de una de las entradas, por ejemplo, la entrada I, y durante la otra mitad del periodo de símbolos, una salida de la otra entrada, por ejemplo, la entrada Q.

Las muestras de datos y piloto seleccionadas obtenidas a la salida de los multiplexores 88 y 90 se suministran a un elemento 92 de multiplicación y acumulación en serie que comprende un multiplicador digital 94 y un acumulador 96. El elemento 92, durante cada periodo de símbolos, multiplica secuencialmente en el multiplicador 94 la muestra I de Datos con la muestra I Piloto, multiplica en el multiplicador 94 la muestra Q de Datos con la muestra Q Piloto, y suma los productos de estas multiplicaciones en el acumulador 96, de manera que se obtiene un valor de muestra de símbolos representativo de la magnitud del símbolo en fase con la señal piloto. El valor generado en el elemento 92 se borra cada periodo de símbolos en respuesta a una entrada de reloj de símbolos.

Debería entenderse que se pueden idear otras diversas implementaciones digitales del circuito de producto por puntos. Por ejemplo, en lugar de realizar el multiplexado de los valores que van a ser multiplicados juntos, I de Datos con I Piloto y Q de Datos con Q Piloto, en un único multiplicador, se pueden utilizar multiplicadores indepen-
dientes.

La descripción anterior de las formas de realización preferidas se proporciona para hacer posible que cualquier persona experta en la materia pueda realizar o utilizar la presente invención. Las diversas modificaciones que se pueden aplicar a dichas formas de realización quedarán puestas claramente de manifiesto para expertos en la materia, y los principios genéricos definidos en la presente memoria se pueden aplicar a otras formas de realización sin hacer uso de la actividad inventiva. De este modo, la presente invención no pretende quedar limitada a las formas de realización mostradas en la presente memoria, sino que queda definida por el alcance de las reivindicaciones.

Claims

1. Aparato para determinar una magnitud relativa para una parte de una señal de datos en un sistema de comunicaciones, estando una parte de una señal de datos en fase con una señal de referencia para dicho sistema de comunicaciones, siendo recibidas dicha señal de datos y dicha señal piloto sobre una vía de señales común, que
comprende:

: unos medios (12) para extraer componentes de la señal piloto en fase (I) y en cuadratura (Q) ; y

: unos medios (12) para extraer componentes de la señal de datos en fase (I) y en cuadratura (Q);

: caracterizado porque dicho aparato comprende además:

: unos medios (38, 50, 52) para generar un producto de dichas componentes en fase (I) de dichas señales de datos y piloto para obtener un primer valor resultante, y para generar un producto de dichas componentes en cuadratura (Q) de dichas señales de datos y piloto para obtener un segundo valor resultante; y

: unos medios (54) para sumar dichos primeros y segundos valores resultantes.

2. Aparato según la reivindicación 1, que comprende además:

: unos medios (80, 82; 84, 86) para almacenar dichas componentes de señal de dicha señal de datos en fase (I de DATOS) y en cuadratura (Q PILOTO), y dichas componentes de dicha señal piloto en fase (I PILOTO) y en cuadratura (Q PILOTO); y

: unos medios (88, 90) que responden a una señal de selección (I/Q), para proporcionar dichas componentes en fase (I de DATOS, I PILOTO) de dichas señales de datos y piloto hacia dichos medios (94) para generar un producto cuando dicha señal de selección (I/Q) presenta un primer estado (I), y para proporcionar dichas componentes en cuadratura (Q de DATOS, Q PILOTO) de dichas señales de datos y piloto hacia dichos medios (94) para generar un producto cuando dicha señal de selección (I/Q) presenta un segundo estado (Q).

3. Aparato según la reivindicación 2, en el que los medios (80, 82; 84, 86) para almacenar dichas componentes de señal de dicha señal de datos en fase (I de DATOS) y en cuadratura (Q de DATOS) comprenden:

: un primer par de circuitos de retención (80, 82), conectado cada uno para recibir una de dichas componentes de dicha señal de datos en fase (I de DATOS) y en cuadratura (Q de DATOS) y presentando cada uno una salida; y

: un segundo par de circuitos de retención (84, 86), conectado cada uno para recibir una de dichas componentes de dicha señal piloto en fase (I PILOTO) y en cuadratura (Q PILOTO), y presentando cada uno una salida.

4. Aparato según la reivindicación 3, en el que dichos medios que responden a una señal de selección comprenden:

: un primer multiplexor (88) que presenta una entrada (I, Q) de señal de selección, un par de entradas, acoplada cada una a una salida de dicho primer par de circuitos de retención (80, 82), y una salida acoplada a una entrada de dichos medios (94) para generar un producto; y

: un segundo multiplexor (90) que presenta una entrada (I, Q) de señal de selección, un par de entradas, acoplada cada una a una salida de dicho segundo par de circuitos de retención (84, 86), y una salida acoplada a una segunda entrada de dichos medios (94) para generar un producto.

5. Aparato según la reivindicación 1, en el que los medios para generar productos de dichas componentes en fase y en cuadratura comprenden:

: un primer multiplicador (70) conectado para recibir dicha componente de la señal de datos en fase (I de DATOS) y dicha componente de la señal piloto en fase (I PILOTO) y que presenta una salida de producto acoplada a dichos medios (74) para realizar la suma; y

: un segundo multiplicador (72) conectado para recibir dicha componente de la señal de datos en cuadratura (Q de DATOS) y dicha componente de la señal piloto en cuadratura (Q PILOTO) y que tiene una salida de producto acoplada a dichos medios (74) para realizar la suma.

6. Aparato según la reivindicación 5, en el que dichos medios (74) para realizar la suma comprenden un sumador que presenta un par de entradas, acoplada cada una a dichas primera (70) y segunda (72) salidas de multiplicador.

7. Aparato según la reivindicación 1, en el que dicho sistema de comunicaciones comprende un sistema de comunicaciones de datos/teléfono inalámbrico en el que los usuarios remotos están situados dentro de una pluralidad de células y comunican las señales de información hacia por lo menos un dispositivo de pasarela, utilizando señales de comunicación de tipo espectro ensanchado de acceso múltiple por división de código (CDMA).

8. Aparato según la reivindicación 1, en el que

(a): dicha señal de datos está en fase con dicha señal piloto;

(b): dicho sistema de comunicaciones es un sistema de comunicaciones de espectro ensanchado;

(c): las señales de datos y piloto se reciben sobre una vía de señal común;

(d): cada señal presenta una componente en fase (I) y en fase de cuadratura (Q);

(e): dichos medios de generación de producto comprenden un multiplicador (70, 72) conectado para recibir y multiplicar conjuntamente una muestra de componente (I) de señal de datos y una muestra de componente (I) de señal piloto, para producir una primera muestra de producto, y para recibir y multiplicar conjuntamente una muestra de componente (Q) de señal de datos y una muestra de componente (Q) de señal piloto para producir una segunda muestra de producto; y

(f): dichos medios sumadores comprenden un sumador (74) conectado para recibir y sumar dichas primera y segunda muestras de producto para producir un valor representativo de la magnitud de dicha señal de datos en fase con dicha señal piloto.

9. Aparato según la reivindicación 8, que comprende además:

: unos medios de almacenamiento (80, 82, 84, 86) para almacenar dichas muestras de componentes I de señal de datos, Q de señal de datos, I de señal piloto, y Q de señal piloto; y

: unos medios de selección (88, 90) para recibir dichas muestras de componentes I y Q de señal de datos almacenadas, dichas muestras de componentes I y Q de señal piloto y una señal de selección, respondiendo dichos medios de selección (88, 90) a un primer estado de dicha señal de selección para proporcionar dichas muestras de componentes I de señal de datos e I de señal piloto hacia dicho multiplicador (94), y respondiendo a un segundo estado de dicha señal de selección para proporcionar dichas muestras de componentes Q de señal de datos y Q de señal piloto hacia dicho multiplicador (94).

10. Aparato según la reivindicación 8 ó 9, en el que dichas señales de datos y piloto se transmiten sobre dicha vía de transferencia de señal común sincronizadas entre ellas.

11. Aparato según cualquiera de las reivindicaciones 1 a 7, en el que:

: dichos medios (38, 50, 52) para generar productos comprenden por lo menos un multiplicador digital (70, 72) que tiene dos entradas de señal y una salida; y

: dichos medios sumadores (54) comprenden un acumulador digital (92) que tiene una primera y una segunda entrada y una salida.

12. Método para determinar, en un receptor de un sistema de comunicaciones que recibe una señal piloto como señal de referencia y una señal de datos, teniendo cada una componentes en fase (I) y en cuadratura (Q), una magnitud de dicha señal de datos que está en fase con dicha señal piloto en un espacio de fase preseleccionado correspondiente a dicha fase de señal piloto, estando dicho método caracterizado porque comprende las etapas
siguientes:

: formación (70) de un producto de una muestra de componente I de la señal de datos recibida y una muestra de componente I de la señal piloto para obtener una primera muestra de producto resultante;

: formación (72) de un producto de una muestra de componente Q de la señal de datos recibida y una muestra de componente Q de la señal piloto para obtener una segunda muestra de producto resultante; y

: suma (74) de dichas primera y segunda muestras de producto para obtener un valor resultante representativo de una magnitud de dicha señal de datos que está en fase con dicha señal piloto.

13. Método según la reivindicación 12, que comprende además las etapas siguientes:

: almacenar (80, 82, 84, 86) cada una de dichas muestras de componentes I de señal de datos, Q de señal de datos, I de señal piloto, y Q de señal piloto;

: proporcionar (88) dichas muestras de componentes I de señal de datos e I de señal piloto almacenadas para realizar la multiplicación (94) en sincronización entre ellas; y

: proporcionar (90) dichas muestras de componentes Q de señal de datos y Q de señal piloto almacenadas para realizar la multiplicación (94) en sincronización entre ellas.

14. Método según la reivindicación 12, en el que dicho sistema de comunicaciones comprende un sistema de comunicación de datos/teléfono inalámbrico en el cual los usuarios remotos están situados dentro de una serie de células y comunican las señales de información hacia por lo menos un dispositivo de pasarela, utilizando señales de comunicación de tipo espectro ensanchado de acceso múltiple por división de código (CDMA).