[go: up one dir, main page]

EP0417547A2 - Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt - Google Patents

Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt Download PDF

Info

Publication number
EP0417547A2
EP0417547A2 EP90116588A EP90116588A EP0417547A2 EP 0417547 A2 EP0417547 A2 EP 0417547A2 EP 90116588 A EP90116588 A EP 90116588A EP 90116588 A EP90116588 A EP 90116588A EP 0417547 A2 EP0417547 A2 EP 0417547A2
Authority
EP
European Patent Office
Prior art keywords
current
clock
comparator
latch
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP90116588A
Other languages
English (en)
French (fr)
Other versions
EP0417547A3 (en
EP0417547B1 (de
Inventor
Waldemar Dr. Dr.-Ing. Frühauf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to AT90116588T priority Critical patent/ATE88027T1/de
Publication of EP0417547A2 publication Critical patent/EP0417547A2/de
Publication of EP0417547A3 publication Critical patent/EP0417547A3/de
Application granted granted Critical
Publication of EP0417547B1 publication Critical patent/EP0417547B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC

Definitions

  • Integrating digital-to-analog converters are widespread (e.g. in digital voltmeters).
  • a capacitor is first charged for a constant time with a current proportional to the analog value to be measured. Then it is discharged again with a constant current to the initial value. The time required for this is the measure for the analog value.
  • Another example is the measurement of the transit time that an ultrasound pulse takes to get from the emission level of the transmitter to the receiving level of the receiver.
  • metastable flip-flop states are possible. These must be prevented using suitable aids. Metastable conditions and their causes as well as measures to reduce the probability of their occurrence in the construction of an edge-controlled flip-flop are described in the German patent application P 37 31 294.4.
  • a low-pass filter 5 and a Schmitt trigger 6 are therefore arranged between the AND gate 1 and the frequency divider 4. This solves the problem, but the clock frequency must inevitably be much lower than that theoretically possible by the AND gates 1 and flip-flops CL1 to CL4 used.
  • the circuit according to FIG. 3 shows a digital alternative in which the signal for the time interval before the AND gate is synchronized with the inverted clock by means of an auxiliary flip-flop 7.
  • the clock frequency is to be chosen so low that possible metastable states of the auxiliary flip-flop 7 have decayed in the inactive clock phase.
  • the circuit according to FIG. 4 can bring about a possible improvement.
  • a current-state-controlled bistable multivibrator instead of the AND gate, a current-state-controlled bistable multivibrator, a so-called transparent current latch 9, serves as a switch for the clock.
  • This is followed by low pass 5 and Schmitt trigger 6 again in order to screen out possible metastable vibrations of the latch 9.
  • the state of the clock (“0" or "1") is also recorded and the time resolution of the measurement is approximately doubled.
  • the usable clock frequency must be significantly lower than that which the latch 9 could switch.
  • the object of the invention is: - capture the end of the time interval (and possibly also the start of it) as precisely as possible, - to make the theoretically possible clock frequency fully usable despite the necessary consideration of excluding the influence of metastable states, - After the end of the time interval to save a measure of the current phase situation of the clock and not only a digital ("0" or "1"), but also the analog component of the time interval in a "0" or "1" period to capture.
  • Current-voltage converters 12, 13, 14 generate the voltage levels necessary for the logical further processing.
  • a clock driver generates the clock signals in phase opposition.
  • the necessary data manipulations are carried out without going through voltage levels, the generation of which takes up valuable time because of the stray capacities that are always present.
  • the current cycle state is frozen in the current range with the aid of minimal voltage levels.
  • the mixer monitors the correspondence of the clock phases at the outputs of the current latch 9 already in the current range with the clock phases at the input.
  • the circuit principle of the comparator 8 is shown in FIG. 6. It consists of a conventional PNP transistor differential stage T1, T2 with the signal input “Event” and the reference input “U ref ", the outputs of which are loaded by NPN multiple current mirrors. These, in turn, provide the required current outputs.
  • a complementary pair T5, T11 together with the current mirror T12, T13 form a current-voltage converter and provide a voltage output signal "KOMP".
  • T4 supplies the currents I clock and I latch for supplying the current latch 9
  • a single output T3 supplies the analog fine evaluation with the current I ramp
  • a further pair of transistors T6, T9 effect a positive feedback, which is in the switching range of Comparator 8 provides an infinitely large gain (especially without hysteresis) and ensures that each output current starts immediately with 50% of its end value or switches off immediately below 50%.
  • Fig. 7 shows the basic circuit structure of the current latch 9.
  • the latch function is similar to that in a circuit shown in the book “Semiconductor Circuit Technology” by Tietze and Schenk, 1989, page 776, with complementary voltage outputs, but with transistors connected as diodes instead of the load resistors that form the voltage outputs in the known example, control several current outputs.
  • the clock is at the inputs of a first transistor differential stage T14 and T15 in the form of the components CL1 and CL2 in phase opposition and, as long as I clock flows and I latch does not, causes the current outputs I mix 1 at T19 and I mix 2 at T20. Further current outputs of the transistors T18 and T21 following the clock generate a single-phase voltage output via the current-voltage conversion with the current mirror from the transistors T23 and T24, which, for example, can directly drive a frequency divider. The latch is therefore switched to pass (transparent).
  • the second transistor differential stage T16 and T17 becomes active, introduces it (still) existing clock phase position by comparing the minimum voltage difference across the transistors connected as diodes and reinforces this tendency through the positive feedback caused by their cross-coupled outputs.
  • the current clock phase state is thus "frozen", the latch is closed.
  • the current latch therefore functions in the current range and the result is initially flowing or frozen currents. Only very small voltage changes occur and extremely small delays in the logical operation due to parasitic capacitances.
  • the current state corresponding to the input clock or recorded is made evaluable by a current-voltage conversion, the switching delays due to technical reasons becoming fully effective again. This is not a disadvantage, because data manipulation has followed long before.
  • the low-pass function described in FIG. 4 is advantageously realized.
  • a Schmitt trigger is not necessary because the slope steepness already corresponds to the usual in the chosen technique.
  • the criterion is the first change of clock phase after freezing the clock in the latch, ie the deviation of the clock manipulated in the latch from the original clock.
  • the first clock phase change is determined with the aid of a mixer (FIG. 8); the fact of freezing is known to the comparator 8.
  • the AND combination of the signals KOMP and MIX thus provides the above criterion.
  • the capacitor voltage is expediently evaluated by back-integration with a constant current and measuring the time with a similar arrangement and a frequency divider or the same arrangement together with a multiplexer.
  • the previous considerations essentially relate to the determination of the end of a time interval. With similar means, it is also possible to store and evaluate the instantaneous phase situation of the clock at the beginning when the interval is not synchronized, but the circuitry effort can double.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electric Clocks (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft eine Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt, wobei Beginn und Ende des Intervalls jeweils durch ein Ereignis bestimm- bzw. meßbar sind. Zur Ermittlung der genauen Grenzen des Zeitintervalls ist ein Komparator (8) vorhanden, dessen Stromausgänge direkt einem außerdem noch vom Referenztakt angesteuerten Stromlatch (9) zugeführt werden, bei dem das Durchlassen oder das Einfrieren des augenblicklichen Takt zustandes im Strombereich unter Zuhilfenahme minimaler Spannungspegel erfolgt.

Description

  • Während der Entwicklung eines elektronischen Gerätes, z.B. für dle Meßtechnik, tritt häufig das Problem auf, ein Zeitintervall zu messen. Weit verbreitet sind (z.B. in Digitalvoltmetern) integrierende Digital-Analog-Umsetzer. Dabei wird zunächst eine konstante Zeit lang mit einem dem zu messen den Analogwert pro­portionalen Strom ein Kondensator aufgeladen. Danach wird er mit einem konstanten Strom wieder bis zum Anfangswert entladen. Die dafür benötigte Zeit ist das Maß für den Analogwert. Ein weiteres Beispiel ist das Messen der Laufzeit, die ein Ultra­schallimpuls braucht, um von der Abstrahlebene des Senders zur Empfangsebene des Empfängers zu gelangen.
  • In beiden Fällen braucht man eine elektronische Stoppuhr zur genauen Messung der Laufzeit. Diese funktioniert im Prinzip wie eine mechanische und besteht aus
    - einem Oszillator (Taktgeber),
    - einem Frequenzteiler (Untersetzungsgetriebe) und
    - einer Start-Stop-Einrichtung dazwischen
    zur zeitlichen Ermittlung der Grenzen des die Laufzeit charak­terisierenden Zeitintervalls, die durch ein elektrisches Signal oder mehrere solcher Signale, beispielsweise über einen Kompa­rator oder mehrere Komparatoren, möglich sind.
  • Die Möglichkeit, den Oszillator selbst zu starten und anzuhal­ten, wird hier nicht betrachtet, da genaue Zeitmessungen nur mit eingeschwungenen Oszillatoren möglich sind.
  • Bei der praktischen Realisierung einer elektronischen Start-­ Stop-Einrichtung am Eingang eines Frequenzteilers sind meta­stabile Flip-Flop-Zustände möglich. Diese müssen durch geeig­nete Hilfsmittel verhindert werden. Metastabile Zustände und ihre Ursachen sowie Maßnahmen zur Verringerung der Wahrschein­lichkeit ihres Auftretens bei der Konstruktion eines flanken­gesteuerten Flip-Flops werden in der deutschen Patentanmeldung P 37 31 294.4 beschrieben.
  • Bei der Schaltung nach Fig. 1, mit einem einfachen UND-Gatter 1 zwischen einem Komparator 2 für die Erzeugung des Zeitivinter­valls aus den Ereignisimpulsen in bezug auf eine Referenzspan­nung einerseits und einem Oszillator 3 für die Erzeugung der Taktimpulse andererseits sowie einem Frequenzteiler, kann ein zu kurz geratener Taktimpuls den als Teiler-Flip-Flop 4 ausge­bildeten Zählstufen CL1 bis CL4 mit den Ausgängen D0 bis D3 in einen metastabilen Zustand bringen. In der Folge geraten dann eine unbekannte Zahl von Schwingungen auf die Zählstufen und verfälschen das Meßergebnis.
  • In der Schaltung nach Fig. 2 sind deshalb zwischen UND-Gatter 1 und Frequenzteiler 4 ein Tiefpaß 5 und ein Schmitt-Trigger 6 angeordnet. Damit ist das Problem lösbar, aber die Taktfrequenz muß zwangsläufig viel niedriger sein als die durch die verwen­deten UND-Gatter 1 und Flip-Flops CL1 bis CL4 theoretisch mög­liche.
  • Eine digitale Alternative zeigt die Schaltung nach Fig. 3, bei der das Signal für das Zeitintervall vor dem UND-Gatter mit dem invertierten Takt mittels eines Hilfs-Flip-Flops 7 synchroni­siert wird. Dabei ist die Taktfrequenz so niedrig zu wählen, daß mögliche metastabile Zustände des Hilfs-Flip-Flops 7 noch in der nicht aktiven Taktphase abgeklungen sind.
  • Aus dem Bisherigen ergibt sich auch, daß die erzielbare Ge­nauigkeit bei der Zeitintervallmessung nicht nur durch die not­wendigen Maßnahmen zum Ausschluß metastabiler Zustände, sondern auch durch die Periodendauer des Taktes begrenzt ist. Eine hohe Taktfrequenz ist zwar vorteilhaft, stößt aber, wie die ge­nannten Beispiele zeigen, in der Praxis auf Schwierigkeiten. Das trifft besonders für Geräte zu, die mit geringer Strom­aufnahme und deshalb mit möglichst niedriger Arbeitsfrequenz arbeiten müssen.
  • Zwar ist es in vielen Fällen möglich, den Start des Intervalls mit dem Takt zu synchronisieren. Dies ist hilfreich, aber am Ende bleibt doch noch der Fehleranteil einer Taktperiode.
  • Eine mögliche Verbesserung kann die Schaltung nach Fig. 4 brin­gen. Anstatt des UND-Gatters dient eine stromzustandsgesteuerte bistabile Kippstufe, ein sogenanntes transparentes Stromlatch 9 als Schalter für den Takt. Danach folgen wieder Tiefpaß 5 und Schmitt-Trigger 6, um mögliche metastabile Schwingungen des Latches 9 auszusieben. Damit wird am Ende des Zeitintervalls auch der Zustand des Taktes ("0" oder "1") festgehalten und die Zeitauflösung der Messung etwa verdoppelt. Demgegenüber steht wieder der Nachteil, daß die nutzbare Taktfrequenz erheblich kleiner sein muß als die, die das Latch 9 schalten könnte.
  • Aufgabe der Erfindung ist es:
    - das Ende des Zeitintervalls (und eventuell auch dessen Be­Beginn) so genau wie möglich zu erfassen,
    - die theoretisch mögliche Taktfrequenz trotz der gebotenen Rücksicht auf das Ausschließen des Einflusses metastabiler Zustände voll ausnutzbar zu machen,
    - nach dem Ende des Zeitintervalls ein Maß für die augenblick­liche Phasensituatuion des Taktes zu speichern und dabei nicht nur eine digitale ("0" oder "1"), sondern auch die analoge Komponente des Zeitintervalls in einer "0" oder "1" Periode zu erfassen.
  • Diese Aufgabe ist durch die im Patentanspruch 1 angegebene Er­findung gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung gemäß Patentan­spruch 1 sind in den Unteransprüchen und im nachfolgenden Ausführungsbeispiel beschrieben.
  • Eine Prinzipdarstellung der erfindungsgemäßen Anordnung zeigt Fig. 5. Zur Ermittlung der genauen Grenzen des Zeitintervalls dient ein Komparator 8 mit Stromausgängen, die direkt dem Stromlatch 9 zugeführt werden. Weitere parallel reagierende Stromausgänge des Komparators sind vorgesehen, um eine analoge Feinauswertungsstufe 10 und einen Mischer 11 anzusteuern. Strom-Spannungs-Umsetzer 12, 13, 14 erzeugen für die logische Weiterverarbeitung notwendige Spannungspegel. Ein Takttreiber erzeugt die benötigen gegenphasigen Taktsignale.
  • Zur Lösung der gestellten Aufgaben werden die notwendigen Datenmanipulationen ohne den Umweg über Spannungspegel, deren Erzeugung wegen der immer vorhandenen Streukapazitäten wert­volle Zeit kostet, durchgeführt. Das Einfrieren des augenblick­lichen Taktzustandes erfolgt im Strombereich unter Zuhilfenahme minimaler Spannungspegel. Das Zeitmaß bis zur nächsten Takt­flanke entsteht als analoge Ladespannung mit einem stets exakt im gleichen Augenblick starten den Strom in einem Kondensator. Der Mischer überwacht die Übereinstimmung der Taktphasen an den Ausgängen des Stromlatch 9 bereits im Strombereich mit den Taktphasen am Eingang.
  • Nachdem die Anordnung vorwiegend zur Integration innerhalb einer integrierten Schaltung in Bipolar- oder auch MOS-Techno­logie vorgesehen ist, werden im folgenden ihre Schaltungsteile auf Transistorebene erläutert. In den Schaltungsbeispielen wer­den die bei Analogschaltungen üblicheren Bipolartransistoren verwendet. Sie erlauben aber jedem Fachmann eine einfache Um­setzung, beispielsweise in C-MOS. Wegen der besseren Übersicht ist außerdem die gesamte Anordnung in kleine Funktionsblöcke zerlegt, die zum Teil vereinfacht dargestellt sind. Es versteht sich von selbst, daß bei Strom-Spannungs-Übergängen zusätzliche Maßnahmen, z.B. zur Kompensation des Miller-Effektes, notwendig sein können.
  • Das Schaltungsprinzip des Komparators 8 ist in Fig. 6 darge­stellt. Er besteht aus einer konventionellen PNP-Transistor-­Differenzstufe T1, T2 mit dem Signaleingang "Event" und dem Referenzeingang "Uref", dessen Ausgänge durch NPN-Mehrfach­stromspiegel belastet sind. Diese liefern wiederum die benötig­en Stromausgänge. Ein komplementäres Paar T5, T11 bildet zusam­men mit dem Stromspiegel T12, T13 einen Strom-Spannungs-Umset­zer und stellt ein Spannungsausgangssignal "KOMP" zur Ver­fügung. Ein weiteres Paar T4, T10 liefert die Ströme Iclock und Ilatch zur Versorgung des Stromlatchs 9, ein Einzelausgang T3 versorgt die analoge Feinauswertung mit dem Strom Iramp und ein weiteres Transistor-Paar T6, T9 bewirkt eine positive Rückkopp­lung, die im Umschaltbereich des Komparators 8 eine unendlich große Verstärkung (gerade ohne Hysterese) liefert und dafür sorgt, daß jeder Ausgangsstrom beim Umschalten sofort mit 50% seines Endwertes startet bzw. unterhalb 50% sofort abschaltet.
  • Die Fig. 7 zeigt den prinzipiellen Schaltungsaufbau des Strom­latch 9. Die Latchfunktion ist ähnlich wie die bei einer in dem Buch" Halbleiterschaltungstechnik" von Tietze und Schenk, 1989, Seite 776, gezeigten Schaltung mit komplementären Spannungsaus­gängen, allerdings mit als Dioden geschalteten Transistoren, die anstelle der Lastwiderstände, die in dem bekannten Beispiel die Spannungsausgänge formen, mehrere Stromausgänge ansteuern.
  • Der Takt liegt an den Eingängen einer ersten Transistor-Diffe­renzstufe T14 und T15 in Form der gegenphasigen Komponenten CL1 und CL2 und bewirkt, solange Iclock fließt und Ilatch nicht, die Stromausgänge Imix1 an T19 und Imix2 an T20. Weitere, dem Takt folgende Stromausgänge der Transistoren T18 und T21 er­zeugen über die Strom-Spannungs-Umsetzung mit dem Stromspiegel aus den Transistoren T23 und T24 einen einphasigen Spannungs­ausgang, der z.B. direkt einen Frequenzteiler ansteuern kann. Das Latch ist also auf Durchgang (transparent) geschaltet. Kehren sich die Stromverhältnisse um (Ilatch beginnt zu fließen und Iclock wird abgeschaltet), wird die zweite Transistor-Dif­ferenzstufe T16 und T17 aktiv, stellt die gerade (noch) vor­ handene Taktphasenlage durch Vergleich der minimalen Spannungs­differenz an den als Diode geschalteten Transistoren fest und verstärkt diese Tendenz durch die über ihre kreuzgekoppelten Ausgänge bewirkte positive Rückkopplung. Der augenblickliche Taktphasenzustand wird also "eingefroren", das Latch ist ge­schlossen.
  • Die Funktion des Stromlatchs erfolgt also im Strombereich und auch das Ergebnis sind zunächst fließende oder eingefrorene Ströme. Dabei treten nur sehr kleine Spannungsänderungen auf und extrem geringe Verzögerungen der logischen Operation durch parasitäre Kapazitäten. Für die logische weitere Verarbeitung beispielsweise in einem Frequenzteiler wird der dem Eingangs­takt entsprechende oder festgehaltene Stromzustand durch eine Strom-spannungs-Umsetzung auswertbar gemacht, wobei die tech­nisch bedingten Schaltverzögerungen wieder voll wirksam werden. Das ist kein Nachteil, weil die Datenmanipulation ja schon lan­ge zuvor er folgt ist. Ganz nebenbei und vorteilhaft wird damit die in Fig. 4 beschriebene Tiefpaßfunktion realisiert. Ein Schmitt-Trigger ist nicht nötig, weil die Flankensteilheiten bereits den in der gewählten Technik üblichen entsprechen.
  • Nun soll die Lösung der letzten gestellten Aufgabe der Erfin­dung, nämlich die Speicherung eines analogen Maßes für den augenblicklichen Zeitpunkt innerhalb einer Taktphase, erläutert werden. Beim Umschalten des Komparators startet auch der Strom Iramp. Damit wird in der analogen Feinauswertung (Fig. 9), ge­steuert von den gegenphasigen Taktkomponenten, einer der Kon­densatoren C1 oder C2 aufgeladen. Beim nächsten Wechsel der Taktphasen springt der Ladestrom zum anderen Kondensator. Jetzt allerdings und unbedingt vor dem nächsten Wechsel der Taktpha­sen muß etwas geschehen, denn das Maß für die Phasensituation des Taktes steht im ersten Kondensator und würde nach einem weiteren Sprung des Ladestromes verfälscht werden.
  • Es gilt nun, ein eindeitiges Ansteuerungssignal für einen nicht weiter erklärten Schalter zu gewinnen, womit der Ladestrom total abschaltbar ist. Das Kriterium ist der erste Taktphasen­wechsel nach dem Einfrieren des Taktes im Latch, d.h. das Ab­weichen des im Latch manipulierten Taktes vom Originaltakt. Der erste Taktphasenwechsel wird mit Hilfe eines Mischers (Fig. 8) festgestellt, die Tatsache des Einfrierens ist dem Komparator 8 bekannt. Die UND-Verknüpfung der Signale KOMP und MIX liefert also obiges Kriterium.
  • Zur weiteren Klarstellung wird auf die Zeitdiagramme in Fig. 10 verwiesen. Die Auswertung der in dem ersten Kondensator (wel­cher es ist, zeigt die eingefrorene Taktphase) stehenden Span­nung bringt dann eine vielfache Steigerung der Auflösung der Zeitmeßeinrichtung. Die Verbesserung wird nur dadurch begrenzt, daß der Rampenstrom Iramp nur mit 50% seines Endwertes startet. Damit wird die Rampe zu Beginn nichtlinear und diese Nichtline­arität ist eine Funktion der Steilheit des Intervallendesignals am Komparator. Somit sind auch die Kompensationsmöglichkeiten der Nichtlinearität begrenzt.
  • Die Auswertung der Kondensatorspannung erfolgt zweckmäßig durch Zurückintegration mit einem Konstantstrom und Messen der Zeit mit einer gleichartigen Anordnung und einem Frequenzteiler oder der gleichen Anordnung zusammen mit einem Multiplexer Die bisherigen Betrachtungen beziehen sich im wesentlichen auf das Feststellen des Endes eines Zeitintervalls. Mit ähnlichen Mitteln ist es auch möglich, bei nicht synchronem Start des Intervalls, die augenblickliche Phasensituation des Taktes am Beginn zu speichern und auszuwerten, wobei sich aber der Schaltungsaufwand verdoppeln kann.

Claims (6)

1. Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt, wobei Beginn und Ende des Intervalls jeweils durch ein Ereignis be­stimm- bzw. meßbar sind, dadurch gekenn­zeichnet, daß sie zur Ermittlung der genauen Grenzen des Zeitintervalls einen Komparator (8) enthält, dessen Strom­ausgänge (Iclock und Ilatch) direkt einem außerdem noch vom Referenztakt angesteuerten Stromlatch (9) zugeführt werden, dessen Funktion das Ergebnis fließender oder eingefrorener Ströme ist und bei dem das Durchlassen oder das Einfrieren des augenblicklichen Taktzustandes im Strombereich unter Zuhilfe­nahme minimaler Spannungspegel erfolgt, daß der Stromzustand durch einen Strom-Spannungs-Umsetzer (10) für einen angeschlos­senen Frequenzteiler (4) auswertbar gemacht wird, indem die verzögernd wirksam werdenden technisch bedingten Schaltverzöge­rungen zum Abklingen eventueller metastabiler Zustände genutzt werden, und daß der Komparator (8) einen weiteren Stromausgang (Iramp) hat, der im Augenblick des Umschaltens des Komparators (8) beginnt Strom zu führen, und damit durch Ansteuerung einer analogen Feinauswertungsstufe (10) ein analoges Maß der Zeit bis zur nächsten Taktflanke erzeugt.
2. Anordnung nach Anspruch 1, dadurch gekenn­zeichnet, daß der Komparator (8) eine positive Rück­kopplung hat, die im Umschaltbereich des Komparators eine unendlich große Verstärkung (gerade ohne Hysterese) liefert und dafür sorgt, daß jeder Ausgangsstrom beim Umschalten sofort mit 50% seines Endwertes startet bzw. unterhalb 50% sofort ab­schaltet.
3. Anordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die analoge Feinauswer­tungsstufe (10) von Komponenten des Originaltaktes so gesteuert wird, daß einer von zwei Kondensatoren (C₁, C₂) aufgeladen wird und beim nächsten Wechsel der Taktphasen der Ladestrom zum je­weils anderen Kondensator springt.
4. Anordnung nach den bisherigen Ansprüchen, dadurch gekennzeichnet, daß auch das Stromlatch (9) weitere Stromausgänge hat, die dem manipulierten Stromzustand folgen.
5. Anordnung nach den bisherigen Ansprüchen, dadurch gekennzeichnet, daß ein Stromausgang oder ein komplementäres Paar der Stromausgänge des Stromlatchs (9) einen Mischer (11) ansteuert, dessen anderer Eingang vom Originaltakt gesteuert wird, so daß am Ausgang des Mischers (11) dann ein Signal entsteht, wenn manipulierter und originaler Takt vonein­ander abweichen.
6. Anordnung nach den bisherigen Ansprüchen, dadurch gekennzeichnet, daß das Ausgangssignal des Mischers (11) auch in den Spannungsbereich umgesetzt wird und allein oder zusammen mit dem Ausgangssignal des Komparators (8) ein Signal an die logische Schaltungsumgebung der Anordnung abgibt und/oder den Rampenstrom unterbricht.
EP90116588A 1989-09-11 1990-08-29 Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt Expired - Lifetime EP0417547B1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT90116588T ATE88027T1 (de) 1989-09-11 1990-08-29 Anordnung zur genauen elektronischen erfassung der grenzen eines zeitintervalls in bezug auf einen referenztakt.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3930333 1989-09-11
DE3930333 1989-09-11

Publications (3)

Publication Number Publication Date
EP0417547A2 true EP0417547A2 (de) 1991-03-20
EP0417547A3 EP0417547A3 (en) 1991-05-29
EP0417547B1 EP0417547B1 (de) 1993-04-07

Family

ID=6389189

Family Applications (1)

Application Number Title Priority Date Filing Date
EP90116588A Expired - Lifetime EP0417547B1 (de) 1989-09-11 1990-08-29 Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt

Country Status (5)

Country Link
EP (1) EP0417547B1 (de)
JP (1) JPH03100488A (de)
AT (1) ATE88027T1 (de)
CA (1) CA2024878A1 (de)
DE (1) DE59001166D1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553582A (en) * 1967-01-24 1971-01-05 Onera (Off Nat Aerospatiale) Method and apparatus for measuring a time interval
US4598375A (en) * 1983-04-22 1986-07-01 Hagiwara Denki Kabushiki Kaisha Time measuring circuit
DE3612686A1 (de) * 1986-04-15 1987-10-22 Nukem Gmbh Verfahren und vorrichtung zur messung von zeitintervallen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3553582A (en) * 1967-01-24 1971-01-05 Onera (Off Nat Aerospatiale) Method and apparatus for measuring a time interval
US4598375A (en) * 1983-04-22 1986-07-01 Hagiwara Denki Kabushiki Kaisha Time measuring circuit
DE3612686A1 (de) * 1986-04-15 1987-10-22 Nukem Gmbh Verfahren und vorrichtung zur messung von zeitintervallen

Also Published As

Publication number Publication date
CA2024878A1 (en) 1991-03-12
JPH03100488A (ja) 1991-04-25
DE59001166D1 (de) 1993-05-13
EP0417547A3 (en) 1991-05-29
ATE88027T1 (de) 1993-04-15
EP0417547B1 (de) 1993-04-07

Similar Documents

Publication Publication Date Title
DE10149929B4 (de) A/D-Wandler
EP0316616B1 (de) Analog-Digital-Umsetzer
DE2616678B2 (de) Oszillatorschaltung
DE2548746A1 (de) Analog/digital-umsetzer
EP0137948A1 (de) Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen
DE2923026A1 (de) Verfahren und anordnung zur analog/digital-umsetzung
DE2952156C2 (de)
EP0356438B1 (de) Verfahren und anordnung zur auswertung einer analogen elektrischen messgrösse
DE19524387C1 (de) Schaltungsanordnung und Verfahren zum Messen eines Kapazitätsunterschiedes zwischen einer ersten Kapazität C1 und einer zweiten Kapazität C2
DE4237196C1 (de) Verfahren und Anordnung zur Messung zumindest einer Kapazität
EP0417547B1 (de) Anordnung zur genauen elektronischen Erfassung der Grenzen eines Zeitintervalls in bezug auf einen Referenztakt
CH700376A2 (de) Kapazitiver Sensor und Verfahren zur kapazitiven Erfassung eines Objektabstandes.
DE3539556A1 (de) Schaltungsanordnung zur erzeugung eines der frequenz eines wechselstromsignals zugeordneten gleichspannungsnutzsignals, insbesondere fuer die gleichlaufregelung eines elektromotors
DE69204214T2 (de) Vorrichtung zur Messung einer Drehgeschwindigkeit.
DE102008042765A1 (de) Vorrichtung und Verfahren zum Messen eines Widerstandswerts
DE3814813C1 (en) Method and circuit arrangement for analog/digital conversion
EP0360885A1 (de) Verfahren zur Verbesserung des Störsignalverhaltens von Annäherungssensoren und Anordnung zur Durchführung des Verfahrens
DE3524530A1 (de) Auswerteelektronik fuer differenzialwiderstaende zur verwendung in sensoren
EP0018349B1 (de) Schaltungsanordnung zum Umwandeln eines Stromes in Impulse einer der Stromstärke entsprechenden Einschaltdauer, Periodendauer oder Frequenz
EP0141122B1 (de) Schaltungsanordnung zur Messung Kurzer Zeit
DE2521019A1 (de) Analog/digitalkonverter
DE4204101C1 (de) Phasendetektor zur Messung der Phasenverschiebung zwischen periodischen elektrischen Signalen
DE112021004794T5 (de) Oszillatorschaltungsanordnung
DE2352049A1 (de) Anordnung zur selbsttaetigen nullpunktkorrektur von analog-digital-umsetzern
DE3033405A1 (de) Verfahren zur analog-digitalen messwertwandlung und zum vergleich mit waehlbaren digitalen grenzwerten

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19901205

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH DE DK ES FR GB GR IT LI NL SE

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE CH DE DK ES FR GB GR IT LI NL SE

17Q First examination report despatched

Effective date: 19920806

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LI NL SE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRE;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.SCRIBED TIME-LIMIT

Effective date: 19930407

Ref country code: SE

Effective date: 19930407

Ref country code: BE

Effective date: 19930407

Ref country code: NL

Effective date: 19930407

Ref country code: DK

Effective date: 19930407

Ref country code: ES

Free format text: THE PATENT HAS BEEN ANNULLED BY A DECISION OF A NATIONAL AUTHORITY

Effective date: 19930407

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19930407

Ref country code: FR

Effective date: 19930407

Ref country code: GB

Effective date: 19930407

REF Corresponds to:

Ref document number: 88027

Country of ref document: AT

Date of ref document: 19930415

Kind code of ref document: T

REF Corresponds to:

Ref document number: 59001166

Country of ref document: DE

Date of ref document: 19930513

EN Fr: translation not filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Effective date: 19930829

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19930831

Ref country code: CH

Effective date: 19930831

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
GBV Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed]

Effective date: 19930407

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19940503