DE69900676T2

DE69900676T2 - Kompensation der schleifenverzögerungseffekte in automatischen prüfeinrichtungen

Info

Publication number: DE69900676T2
Application number: DE69900676T
Authority: DE
Inventors: J. Bowhers
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1998-03-26
Filing date: 1999-03-25
Publication date: 2002-09-05
Anticipated expiration: 2019-03-26
Also published as: JP2002507754A; DE69900676D1; JP4489291B2; TW429320B; EP1064560A1; WO1999049330A1; EP1064560B1; US6133725A

Description

Diese Erfindung betrifft allgemein automatische Testgeräte und insbesondere die Kompensation der Effekte einer Umlaufverzögerung von Signalen, die zwischen dem automatischen Testgerät und einer Einrichtung, die getestet wird, übertragen werden.
Das Verständnis dieser Erfindung lässt sich unter Bezugnahme auf den folgenden relevanten Hintergrund, der in dem Internationalen Recherchenbericht: WO 97/25622A (Yoshiba Kazumichi; Advantest Corp., Japan, 10. Juli 1997) ausgewiesen wird, besser verstehen.
Ein automatisches Testgerät, welches auch als ein Tester bekannt ist, wird gewöhnlicher Weise in der Elektronikindustrie verwendet, um zu bestimmen, ob integrierte Schaltungen und andere Halbleitereinrichtungen Defekte enthalten.
Fig. 1A zeigt ein Teilblockdiagramm eines typischen Testers 100. Insbesondere ist eine Computer- Arbeitsstation 102 gezeigt, die mit einem Frequenzgenerator 101 und einem Sequenzer 103 gekoppelt ist. Ein Testingenieur verwendet die Computer-Arbeitsstation 102 typischer Weise zum Eingeben von Befehlen zum Steuern des Testers 100, um bestimmte Betriebsparameter zu spezifizieren und Testmuster zu entwickeln, die allgemein eine Serie von Testvektoren umfassen können. Zum Beispiel kann der Testingenieur die Frequenz eines Takts spezifizieren, der von dem Frequenzgenerator 101 erzeugt wird, wodurch die Länge oder die Periode eines Testzyklus spezifiziert wird. Ferner kann der Testingenieur Befehle zum Laden eines Testmusters in einen Speicher (nicht gezeigt), der in dem Sequenzer 103 enthalten ist, und zum Starten und Stoppen eines Tests eingeben. Infolgedessen liest während jedes Testzyklus ein Prozessor (nicht gezeigt) in dem Sequenzer 103 einen der Testvektoren aus dem Speicher und sendet dann die davon abgeleitete Information an einen Steuerzeitgenerator 106, der die Information verwendet, um Flanken zu genau spezifizierten Zeiten zu erzeugen. Diese Zeitsteuerungsflanken werden dann an einer Stiftelektronik 104 bereitgestellt.
Der Tester 100 umfasst typischer Weise eine Vielzahl von Stiftelektronik-Aufbauten, die jeweils mit einem der Knoten einer Einrichtung (DUT) 105, die getestet wird, gekoppelt sind. Zur Vereinfachung ist lediglich die Stiftelektronik 104 gezeigt. Ferner verbindet ein Teststift (nicht gezeigt) typischer Weise die Stiftelektronik 104 mit einem jeweiligen Knoten der DUT 105 über eine Übertragungsleitung 109.
In einer herkömmlichen Testkonfiguration legt die Stiftelektronik 104 Testsignale an Knoten der DUT 105 an, erfasst Ausgangssignale, die von der DUT 105 als Reaktion auf die angelegten Testsignale erzeugt werden, und vergleicht die erfassten Ausgangssignale mit erwarteten Werten an Zeiten, die von den Zeitsteuerungsflanken diktiert werden, die von dem Zeitsteuerungsgenerator 106 bereitgestellt werden. Wenn die erfassten Ausgangssignale nicht mit den erwarteten Werten übereinstimmen, dann zeigt der Tester 100 allgemein an, dass die DUT 105 defekt ist.
Fig. 1B zeigt eine schematische Teildarstellung der Stiftelektronik 104, der DUT 105 und der Übertragungsleitung 109, die diese verbindet. Die Zeitsteuerungsflanken, die von dem Zeitsteuerungsgenerator 106 bereitgestellt werden, werden typischer Weise verwendet, um einen Treiber 110 zum Erzeugen eines Testsignals zu steuern. Dieses Testsignal läuft typischer Weise durch einen Rückanpassungswiderstand 113 und die Übertragungsleitung 109, bis es die DUT 105 erreicht. Das Testsignal kann dann auch durch einen bidirektionalen Anschlussflecken 112 zu einer Leitung 124 in der DUT 105 gehen.
Ferner kann die DUT 105 ein Ausgangssignal an eine Leitung 122 anlegen. Dieses Ausgangssignal läuft typischer Weise durch den bidirektionalen Anschlussflecken 112 und die Übertragungsleitung 109, bevor es die Stiftelektronik 104 erreicht. Andere Zeitsteuerungsflanken steuern dann typischer Weise einen Vergleicher 111, der das Ausgangssignal mit spezifizierten Spannungsschwellwerten vergleicht.
Der Schaltkreis, der die Stiftelektronik 104 und die DUT 105 untereinander verbindet, führt im allgemeinen einen bestimmten Betrag einer Verzögerungszeit sowohl für das Testsignal als auch das Ausgangssignal ein. Diese Verzögerungszeit ist in dem Zeitsteuerungsdiagramm der Fig. 1C gezeigt. Zum Beispiel umfasst die LINE 126 (Leitung 126) einen Impuls 130, der ein Ausgangssignal darstellt, das von der DUT 105 erzeugt wird. Ferner umfasst die LINE 120 (Leitung 120) einen Impuls 132, der das Ausgangssignal anzeigt, nachdem es durch die Übertragungsleitung 109 gelaufen ist. Es ist dargestellt, dass der Impuls 132 um die Zeit TD verzögert ist, die der Zeitbetrag zwischen den Zeiten T1 und T2 ist.
In ähnlicher Weise zeigt Fig. 1D eine LINE 120 (Leitung 120) mit einem Testsignal 136, was ein Testsignal darstellen soll, nachdem es durch den Rückanpassungswiderstand 113 gelaufen und mit einer reflektieren Version des Testsignals 136 kombiniert worden ist, welches von der DUT 105 reflektiert wurde. Dies ist eine herkömmliche Darstellung eines Testsignals, das von einem rückangepassten Treiber wie dem Treiber 110 erzeugt wird. Ferner umfasst die LINE 126 (Leitung 126) einen Impuls 134, der das Testsignal 136 darstellt, nachdem es durch die Übertragungsleitung 109 gelaufen ist. Dieser Impuls 134 ist ebenfalls so dargestellt, dass er um die Zeit TD verzögert ist, was der Zeitbetrag zwischen den Zeiten T2 und T3 ist.
Demzufolge zeigen die Fig. 1C im Zusammenhang mit der Fig. 1D, dass das erzeugte Ausgangssignal 130 und das verzögerte Testsignal 134 zeitlich um das doppelte der Verzögerung 1D oder 2TD getrennt sind, was der Zeitbetrag zwischen den Zeiten T1 und T3 ist. Dies ist gewöhnlicher Weise als die Umlaufverzögerung zwischen der Stiftelektronik 104 und der DUT 105 bekannt.
Es ergibt sich daraus, dass dann, wenn das erzeugte Ausgangssignal 130 und das verzögerte Impuls 134 zeitlich um weniger als die Umlaufverzögerung getrennt wären, dann sich das verzögerte Ausgangssignal 132 und das Testsignal 136 auf der LINE 120 (Leitung 120) während des Zeitintervalls von T1 bis T3 überlappen oder "kollidieren" würden, was es für den Tester 100 sehr schwierig macht, das Ausgangssignal 132 zu erfassen.
Dies beschränkt stark die Programmierflexibilität eines Testers, insbesondere dann, wenn ein Hochgeschwindigkeits-Elektronikschaltkreis getestet wird. Zum Beispiel muss der Testingenieur die Umlaufverzögerung im Zusammenhang mit jedem Knoten der DUT beim Programmieren des Testers berücksichtigen, um zu verhindern, dass irgendwelche angelegten Testsignale möglicherweise erfasste Ausgangssignale stören. Dies beeinträchtigt die Geschwindigkeit, mit der der bidirektionale Anschlussflecken 112 von einem Sendemode auf einen Empfangsmode umschaltet; die Geschwindigkeit, mit der der Tester ein neues Testsignal nach Empfangen eines Ausgangssignals auf der gleichen Übertragungsleitung 109 erzeugen kann; und die Nähe von Flanken, die den Vergleicher 111 und den Treiber 110 in sukzessiven Testzyklen steuern.
Eine Vorgehensweise zum Kompensieren der Effekte einer Umlaufverzögerung in Testern ist als die "fly-by"-Konfiguration (Vorbeiflug-Konfiguration) bekannt. Wie in Fig. 1B gezeigt, ist der Treiber 110 mit einem bidirektionalen Anschlussflecken 112 über die Übertragungsleitung 109 wie zuvor verbunden. Jedoch ist der bidirektionale Anschlussflecken 112 nun mit dem Vergleicher 111 durch eine zweite Übertragungsleitung 110 verbunden. Infolgedessen legt die Stiftelektronik 104 Testsignale an die DUT 105 unter Verwendung der Übertragungsleitung 109 an und erfasst Ausgangssignale von der DUT 105 unter Verwendung der Übertragungsleitung 110. Weil die Testsignale und die Ausgangssignale angelegt bzw. erfasst werden, unter Verwendung von verschiedenen Übertragungsleitungen, werden Signalkollisionen an der Stiftelektronik 104 vermieden.
Jedoch weist dieser Ansatz ebenfalls mehrere Nachteile auf. Zum Beispiel erhöht eine Bereitstellung von zwei Übertragungsleitungen an jedem Knoten der DUT nicht nur stark die Testkosten, sondern verdoppelt auch im wesentlichen die Last an jedem Knoten. Weil die jeweiligen Verzögerungszeiten, die an die Testsignale und die Ausgangssignale eingeführt werden, nun verschiedene Werte aufweisen können, wird ferner die Zeitsteuerungskalibrierung des Testers allgemein viel komplexer.
Es würde deshalb wünschenswert sein, ein Verfahren zum Kompensieren der Effekte einer Umlaufverzögerung in Testern zur Verfügung zu stellen, das diese Nachteile umgeht.

HINTERGRUND DER ERFINDUNG

Angesichts des voranstehenden Hintergrunds ist es eine Aufgabe der Erfindung einen Tester bereitzustellen, der Hochgeschwindigkeits-Elektronikschaltungen testen kann.
Eine andere Aufgabe der Erfindung ist es, einen Tester bereitzustellen, der die Effekte einer Umlaufverzögerung kostengünstig kompensiert.
Noch eine andere Aufgabe der Erfindung besteht darin, einen Tester bereitzustellen, der einen hohen Programmierflexibilitätsgrad aufweist.
Die voranstehenden und anderen Aufgaben werden in einem Tester gelöst, der eine Stiftelektronik mit einem Treiber-Schaltkreis zum Erzeugen von Testsignalen und einem Vergleicher-Schaltkreis zum Erfassen von entsprechenden Ausgangssignalen, die von einer Schaltung, die gerade getestet wird, erzeugt werden, aufweist. In einer Ausführungsform umfasst der Vergleicher-Schaltkreis einen Schaltkreis zum Subtrahieren einer skalierten Version der Testsignale von den entsprechenden Ausgangssignalen.
In einer anderen Ausführungsform umfasst der Vergleicher-Schaltkreis einen Schaltkreis zum Addieren einer skalierten Version der Testsignale zu den Vergleicher-Schwellenspannungen.
Noch weitere Aufgaben und Vorteile ergeben sich näher aus einer Berücksichtigung der folgenden Beschreibung und der Zeichnungen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Unter Bezugnahme auf die folgende ausführliche Beschreibung und die beiliegenden Zeichnungen lässt sich die Erfindung besser verstehen. In den Zeichnungen zeigen:
Fig. 1A ein Teilblockdiagramm eines herkömmlichen Testers;
Fig. 1B ein Teilschemadiagramm der Stiftelektronik, die mit Fig. 1A und einer Einrichtung, die getestet wird, verwendet wird;
Fig. 1C und 1D Zeitsteuerungsdiagramme, die Testsignale darstellen, die von der Vorrichtung der Fig. 1A erzeugt werden, und Ausgangssignale, die von der Einrichtung, die gerade getestet wird, erzeugt werden;
Fig. 1E ein Teilschemadiagramm einer anderen Ausführungsform der Vorrichtung der Fig. 1B;
Fig. 2A ein Teilschemadiagramm der Stiftelektronik, die einen Kompensations-Schaltkreis in Übereinstimmung mit der vorliegenden Erfindung beinhaltet;
Fig. 2B ein Zeitsteuerungsdiagramm, das eine Kompensation der Effekte einer Umlaufverzögerung unter Verwendung der Vorrichtung der Fig. 2A beschreibt,
Fig. 3A ein Teilschemadiagramm einer anderen Ausführungsform der Vorrichtung in Fig. 2; und
Fig. 3B ein Zeitsteuerungsdiagramm, das eine Kompensation der Effekte einer Umlaufverzögerung unter Verwendung der Vorrichtung der Fig. 3A zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Fig. 2A zeigt ein Teilschema einer Stiftelektronik 204 gemäß der vorliegenden Erfindung. Die Stiftelektronik 204 ist eine Verbesserung der Stiftelektronik 104, die in Fig. 1A gezeigt ist. Demzufolge kann die Stiftelektronik 204 anstelle der Stiftelektronik 104 zum Testen von Hochgeschwindigkeits- Halbleitereinrichtungen verwendet werden.
Die bevorzugte Testkonfiguration umfasst eine Vielzahl von Stiftelektroniken 204, die jeweils mit einem der Knoten der DUT 105 gekoppelt werden können. Zum Beispiel ist die Stiftelektronik 204 mit einem Knoten der DUT 105 in einer herkömmlichen Weise über eine Übertragungsleitung 109 gekoppelt, die ein Koaxialkabel sein kann.
Ein Zeitsteuerungsgenerator, wie der Zeitsteuerungsgenerator 106 (Fig. 1A), umfasst einen Generator und einen Interpolater-Schaltkreis (nicht gezeigt), die Zeitsteuerungsflanken (nicht gezeigt) zum Steuern eines Treibers 110 und eines Vergleichers 211 erzeugen. Die Zeitsteuerungsflanken werden in einer herkömmlichen Weise unter Verwendung von Information, die von Testvektoren abgeleitet wird, die von einem Sequenzer wie dem Sequenzer 103 (Fig. 1A) erzeugt werden, bereitgestellt. Die Verwendung von Testvektoren zum Erzeugen von Zeitsteuerungsflanken in einem Tester ist Durchschnittsfachleuten in dem technischen Gebiet altbekannt.
Der Treiber 110 erzeugt Testsignale zu Zeiten, die genau von den Zeitsteuerungsflanken spezifiziert sind. Jedes Testsignal geht durch einen Rückanpassungswiderstand 113 und die Übertragungsleitung 109 zu der 105. Jedes Testsignal kann dann durch einen Anschlussflecken, wie den bidirektionalen Anschlussflecken 112, zu einer Leitung 124 der DUT 105 laufen.
Demzufolge ist der Zustand des STEUEREINGANGS des bidirektionalen Anschlussfleckens 112 derart, dass der bidirektionale Anschlussflecken 112 in einem Empfangsmodus ist. In diesem Fall ist ein Puffer 125, der zwischen die Leitungen 124 und 126 gekoppelt ist, aktiv und ein Puffer 123, der zwischen die Leitungen 122 und 126 gekoppelt ist, ist nicht aktiv. Zu anderen Zeiten kann der Zustand des Steuereingangs den bidirektionalen Anschlussflecken 112 in einen Sendemodus bringen. In diesem Fall ist der Puffer 123 aktiv und der Puffer 125 ist nicht aktiv.
In einer typischen Testerkonfiguration können andere Stiftelektroniken (nicht gezeigt) mit anderen Knoten (nicht gezeigt) der DUT 105 zum Steuern des Betriebs der DUT 105 gekoppelt werden. Diese anderen Stiftelektroniken können verwendet werden, um den Zustand des STEUEREINGANGS des bidirektionalen Anschlussfleckens 112 zu steuern, wodurch bestimmt wird, ob der bidirektionale Anschlussflecken 112 in dem Empfangs- oder dem Sendemodus arbeitet.
Die DUT 105 stellt Ausgangssignale auf der Leitung 122 bereit. Die Ausgangssignale können von der DUT 105 im Ansprechen auf die Testsignale, die von dem Treiber 110 erzeugt werden, oder irgendwelchen anderen Test- oder Steuersignalen, die von den anderen Stiftelektroniken erzeugt werden, bereitgestellt werden.
Jedes Ausgangssignal geht durch den Puffer 123. Demzufolge bringt der Zustand des STEUEREINGANGS den bidirektionalen Anschlussflecken 112 in einen Sendemodus. Ferner läuft das Ausgangssignal durch die Übertragungsleitung 109, bis es die Stiftelektronik 204 erreicht.
Wie voranstehend erwähnt, umfasst die Stiftelektronik 204 den Rückanpassungswiderstand 113, der die Eingangsimpedanz der Stiftelektronik 204 an die charakteristische Impedanz der Übertragungsleitung 109 anpasst. Dies bedeutet, dass irgendwelche Signale, die durch die Übertragungsleitung 109 zu der Stiftelektronik 204 gehen, nicht durch die Übertragungsleitung 109 zu der DUT 105 zurückreflektiert werden. Die Übertragungsleitung 109 weist typischer Weise eine charakteristische Impedanz auf, die gleich 500 ist. Demzufolge weist der Rückanpassungswiderstand 113 typischer Weise einen Wert von 500 auf.
Jedoch passt die Eingangsimpedanz der DUT 105 typischer Weise nicht mit der charakteristischen Impedanz der Übertragungsleitung 109 zusammen. Dies bedeutet, dass irgendwelche Signale, die durch die Übertragungsleitung 109 zu der DUT 105 gehen, an die Stiftelektronik 204 an dem Tester zurückreflektiert werden können.
Effekte dieses Phänomens sind in Fig. 1D gezeigt. Zum Beispiel umfasst die LINE 120 (Leitung 120) ein Signal 136, das eine Kombination eines Testsignals, das von dem Treiber 110 erzeugt wird, und einer reflektierten Version des Testsignals ist, das von der DUT 105 zurückreflektiert wird. Das erzeugte Testsignal tritt zwischen den Zeiten T2 und T5 auf und das reflektierte Testsignal tritt zwischen den Zeiten T4 und T7 auf. Ferner sind die führende Flanke des erzeugten Testsignals zur Zeit T2 und die führende Flanke des reflektierten Testsignals zur Zeit T4 durch die Umlaufverzögerung getrennt, d. h. um 2TD. Dies ist die Zeit, die benötigt wird, dass das Testsignal sich von der (Leitung 120 (Fig. 2A) an dem Tester zu der Leitung 126 (Fig. 2A) an der DUT 105 und zurück zu der Leitung 120 ausbreitet.
Demzufolge überlappt sich das erzeugte Testsignal und das reflektierte Testsignal während des Zeitintervalls zwischen T4 und T5 oder sie "kollidieren" während dieses Zeitintervalls. Die Effekte dieser Kollision werden mit der Form des Signals 136 von T4 nach T5 gezeigt. Es sei darauf hingewiesen, dass der Rückanpassungswiderstand 113 die Amplitude des Signals 136 um ungefähr eine Hälfte in diesem illustrativen Beispiel dämpft.
Im Gegensatz dazu zeigt Fig. 1C eine LINE 126 (Leitung 126), die ein Ausgangssignal 130 zeigt, das von der DUT 105 erzeugt wird. Dieses Signal 130 wird nicht mit einer reflektierten Version des Ausgangssignals 130 kombiniert, weil der Rückanpassungswiderstand 113 in der Stiftelektronik 204 verhindert, dass irgendwelche Signale an die DUT 105 zurückreflektiert werden.
Die Stiftelektronik 204 umfasst auch einen Skalierungs-Schaltkreis 206 und einen Vergleicher- Schaltkreis 211, die im Zusammenhang mit dem Zeitsteuerungsdiagramm, das in Fig. 2B gezeigt ist, beschrieben werden. Insbesondere zeigt die LINE 126 (Leitung 126) sowohl das Ausgangssignal 130, das von der DUT 105 erzeugt wird, als auch ein verzögertes Testsignal 134 an der Verbindung zwischen der Übertragungsleitung 109 und der DUT 105. Wie voranstehend erwähnt, kann das Ausgangssignal 130 durch die DUT 105 im Ansprechen auf Test- oder Steuersignale, die von der Stiftelektronik 204 erzeugt werden, bereitgestellt werden. Ferner ist das verzögerte Testsignal 134 das Testsignal 134 verzögert um den Zeitbetrag, der benötigt wird, dass sich ein Testsignal von der Leitung 120 an dem Tester durch die Übertragungsleitung 109 und zu der Leitung 126 an der DUT 105 ausbreitet. Diese Verzögerungszeit ist gleich zu der Hälfte der Umlaufverzögerung, d. h. ID.
Ferner umfasst die LINE 120 (Leitung 120) ein Signal 250, das eine Kombination des Ausgangssignals 130 verzögert um eine Hälfte der Umlaufverzögerung (TD) und des Testsignals 134 an der Verbindung zwischen der Stiftelektronik 204 und der Übertragungsleitung 109 ist. Das verzögerte Ausgangssignal 130 tritt zwischen den Zeiten T1 und T5 auf und das Testsignal 134 an der Stiftelektronik 204 tritt zwischen den Zeiten T3 und T7 auf. Es sei darauf hingewiesen, dass das Testsignal 134 an der Stiftelektronik 204 ebenfalls mit einer Version des Testsignals 134, das von der DUT 105 zurückreflektiert wird, kombiniert wird.
Demzufolge überlappen oder kollidieren das verzögerte Ausgangssignal 130 und das Testsignal 134 an der Stiftelektronik 204 während des Zeitintervalls zwischen T3 und T5, was es sehr schwierig für die Stiftelektronik 204 macht, das verzögerte Ausgangssignal 130 zu erfassen. Dies liegt daran, weil das Ausgangssignal 130 und das verzögerte Testsignal 134 an der DUT 105 zeitlich um weniger als die Umlaufverzögerung getrennt sind. In diesem illustrativen Beispiel sind das Ausgangssignal 130 und das verzögerte Testsignal 134 zeitlich um die Hälfte der Umlaufverzögerung, d. h. TD getrennt.
Ein wichtiger Vorteil der vorliegenden Erfindung wird aus dem Skalierungs-Schaltkreis 206 und dem Vergleicher-Schaltkreis 21 I abgeleitet. Wie in Fig. 2B gezeigt, umfasst eine LINE 214 (Leitung 214) ein Signal 252, das eine skalierte Version des Testsignals ist, das von dem Treiber 110 erzeugt wird. Dieses Signal ist vorzugsweise identisch zu dem Testsignal, das als das verzögerte Testsignal 134 auf der LINE 126 (Leitung 126) an der DUT 105 auftritt. Dieses Signal ist auch vorzugsweise identisch zu dem Testsignal, das mit dem verzögerten Ausgangssignal und dem reflektierten Testsignal auf der LINE 120 an der Stiftelektronik 204 kombiniert wird. Weil der Rückanpassungswiderstand 113 das Testsignal um eine Hälfte in diesem illustrativen Beispiel dämpft, skaliert der Skalierungs-Schaltkreis 206 das Testsignal um eine Hälfte, um das Signal 252 zu erzeugen.
Das Signal 250 auf der LINE 120 (Leitung 120) und das Signal 252 auf der LINE 214 (Leitung 214) werden an dem Vergleicher-Schaltkreis 211 bereitgestellt und durch einen Summier-Schaltkreis 208 kombiniert, dessen Ausgang auf der LINE 215 (Linie oder Leitung 215) der Fig. 2B gezeigt ist. Der Summier-Schaltkreis 208 invertiert zunächst das Signal 252 und addiert dann das invertierte Signal 252 zu dem kombinierten Signal 250. Im Grunde genommen subtrahiert der Summier-Schaltkreis 208 das skalierte Testsignal 252 von dem kombinierten Signal 250.
Demzufolge zeigt die LINE 215 (Leitung 215), dass der Ausgang des Summier-Schaltkreises 208 Signale 254 und 256 erfasst. Das Signal 254 ist das verzögerte Ausgangssignal 130, das aus dem kombinierten Signal 250 wiederhergestellt wird. Ferner ist das Signal 256 das reflektierte Testsignal, welches ebenfalls aus dem kombinierten Signal 250 wiederhergestellt wird. Diese Signale 254 und 256 werden dann an Vergleichern 216 und 217 bereitgestellt, die eines oder beide Signale 254 und 256 mit einem gewählten hohen Schwellenpegel Vth bzw. einem gewählten niedrigen Schwellenpegel Vtl vergleichen können.
Zum Beispiel zeigen die LINE 240 und LINE 242 typische Ausgänge, die von den Vergleichern 216 bzw. 217 erzeugt werden. Für dieses illustrative Beispiel werden die Schwellenpegel Vth und Vtl so gewählt, dass sie die gleichen sind. Demzufolge zeigt die LINE 240 einen Vergleicherausgang 264, der hochgeht, wenn die führende Flanke des Signals 254 Vta zu ungefähr der Zeit T2 durchquert, und niedrig wird, wenn die abfallende Flanke Vth zu ungefähr der Zeit T4 durchquert. Ferner zeigt die LINE 242 einen Vergleicherausgang 266, der niedrig wird, wenn die führende Flanke des Signals 254 Vtl zu ungefähr der Zeit T2 durchquert, und hochgeht, wenn die abfallende Flanke Vtl zu ungefähr der Zeit T4 durchkreuzt.
Der wichtige Vorteil der vorliegenden Erfindung besteht darin, dass ein Ausgangssignal, das von der DUT erzeugt wird, an dem Tester selbst dann erfasst werden kann, wenn das Ausgangssignal und ein Testsignal, welches danach von dem Tester entlang der gleichen Übertragungsleitung übertragen wird, zeitlich an der DUT um weniger als die gesamte Umlaufverzögerung getrennt sind. Wie in Fig. 2B gezeigt, sind das Ausgangssignal 130 und das Testsignal 134 zeitlich auf der LINE 126 um nur eine Hälfte der Umlaufverzögerung getrennt. Dies diktiert, dass das verzögerte Ausgangssignal und das Testsignal auf der LINE 120 an dem Tester überlappen oder kollidieren werden. Trotzdem wird das nicht verzerrte Signal 254, das das Ausgangssignal 130 an dem Tester darstellt, an den Vergleichern 216 und 217 auf der LINE 215 für eine nachfolgende Erfassung und einen Vergleich bereitgestellt.
Dies verbessert die Programmierflexibilität des Testers. Zum Beispiel muss der Testingenieur nicht mehr die Umlaufverzögerung im Zusammenhang mit einer bestimmten Übertragungsleitung beim Bereitstellen eines Testsignals an der Leitung nach Empfangen eines Ausgangssignals von der DUT auf der gleichen Leitung berücksichtigen. Dies liegt daran, weil sogar dann, wenn das Testsignal mit dem empfangenen Ausgangssignal überlappt oder kollidiert, die verbesserte Stiftelektronik erfolgreich das empfangene Ausgangssignal noch erfassen kann.
Ferner kann ein bidirektionaler Anschlussflecken in der DUT veranlasst werden, zwischen Sende- und Empfangsmoden einer schnelleren Rate umzuschalten. Dies liegt daran, weil ein Ausgangssignal, welches von einem Testsignal auf der gleichen Leitung an der DUT gefolgt wird, nicht mehr um wenigstens die Umlaufverzögerung für diese Leitung getrennt sein muss.
Ferner können Zeitsteuerungsflanken zum Steuern eines Treibers und eines Vergleicher- Schaltkreises in der Stiftelektronik näher aneinander in sukzessiven Testzyklen angeordnet werden. Zum Beispiel kann eine erste Zeitsteuerungsflanke den Vergleicher-Schaltkreis veranlassen, das Vergleichen eines Ausgangssignals während eines Testzyklus zu starten, während eine zweite Zeitsteuerungsflanke den Treiber-Schaltkreis veranlassen kann, das Anlegen eines Testsignals an die gleiche Leitung während eines nächsten Testzyklus zu starten. Mit der vorliegenden Erfindung können die ersten und zweiten Zeitsteuerungsflanken ohne Berücksichtigung dahingehend spezifiziert werden, ob das Ausgangssignal und das Testsignal an dem Tester der Leitung überlappen.
Nachdem eine Ausführungsform beschrieben worden ist, können zahlreiche alternative Ausführungsformen oder Variationen durchgeführt werden. Zum Beispiel wurde beschrieben, dass die Stiftelektronik gemäß der Erfindung anstelle der Stiftelektronik 104 (Fig. 1A) zum Testen von Hochgeschwindigkeits-Halbleitereinrichtungen angeordnet werden kann. Jedoch ist dies lediglich eine Illustration. Die Stiftelektronik der Erfindung kann mit irgendeiner geeigneten Testerkonfiguration verwendet werden.
Ferner wurde beschrieben, dass der Rückanpassungswiderstand 113 (Fig. 2A) das Testsignal um eine Hälfte dämpft und deshalb der Skalierungs-Schaltkreis 206 (Fig. 2A) das Testsignal um eine Hälfte skaliert. Jedoch ist dies ebenfalls nur eine Illustration. Der Rückanpassungswiderstand und der Skalierungs- Schaltkreis können das Testsignal um irgendeinen geeigneten Betrag skalieren.
Ferner wurde beschrieben, dass der Summier-Schaltkreis in der Stiftelektronik das skalierte Testsignal invertiert, bevor ein Summierbetrieb ausgeführt wird. Jedoch ist dies lediglich eine Illustration. Der Skalier-Schaltkreis oder irgendein anderer Schaltkreis können anstelle davon das skalierte Testsignal invertieren und dann das invertierte und skalierte Testsignal an dem Summier-Schaltkreis bereitstellen.
Ferner wurde beschrieben, dass der Vergleicher-Schaltkreis das wiederhergestellte Ausgangssignal und/oder das reflektierte Testsignal mit gewählten hohen und niedrigen Schwellenspannungen vergleichen. Jedoch ist dies ebenfalls lediglich eine Illustration. Während typischer Testsessions wird das reflektierte Testsignal, das von dem Vergleicher-Schaltkreis wiederhergestellt wird, ignoriert.
Ferner ist eine alternative Ausführungsform der verbesserten Stiftelektronik in Fig. 3A gezeigt.
Insbesondere ist die Stiftelektronik 304 mit der DUT 105 über die Übertragungsleitung 109 in der herkömmlichen Weise gekoppelt. Ferner umfasst die Stiftelektronik 304 den Treiber 110, den Skalier- Schaltkreis 206, den Rückanpassungswiderstand 113 und den Vergleicher-Schaltkreis 311, die in einer Weise zusammenarbeiten, die ähnlich zu den entsprechenden Elementen in der Stiftelektronik 204 ist.
Während der Vergleicher-Schaltkreis 211, der in der Stiftelektronik 204 verwendet wird, effektiv ein skaliertes Testsignal von einem kombinierten Signal subtrahiert, um ein Ausgangssignal von der DUT wiederherzustellen, verwendet der Vergleicher-Schaltkreis 311 das skalierte Testsignal jedoch zum Einstellen der gewählten hohen und niedrigen Schwellenspannungen, um erfolgreiche Vergleiche eines verzerrten Ausgangssignals auszuführen.
Zum Beispiel zeigt Fig. 3B eine LINE 120 (Leitung 120) mit einem Signal 250, das eine Kombination des DUT Ausgangssignals, des skalierten Testsignals und des skalierten Testsignals, das von der DUT reflektiert wird, darstellt. Ferner werden das skalierte Testsignal auf der Leitung 314 und der hohe Schwellenpegel Vth an dem Vergleicher-Schaltkreis 311 bereitgestellt und durch den Summier-Schaltkreis 308 kombiniert, dessen Ausgang auf der Leitung 318 (LINE 318) der Fig. 3B gezeigt ist. Der niedrige Schwellenpegel Vtl wird ebenfalls an dem Vergleicher-Schaltkreis 311 bereitgestellt und mit dem skalierten Testsignal von dem Summier-Schaltkreis 310 kombiniert, dessen Ausgang auf der Leitung 319 der Fig. 3B gezeigt ist.
Demzufolge wird das skalierte Testsignal zu den konstanten Schwellenspannungen Vth und Vtl während des Zeitintervalls von T10 bis T12 addiert. Die Summierschaltungen 308 und 310 platzieren dies modifizierten Schwellenpegel 360 und 362 auf den Leitungen 318 bzw. 319 für eine nachfolgende Verwendung von den Vergleichern 316 und 317. Die Werte der Schwellenspannungen Vth und Vtl sind die gleichen für dieses illustrative Beispiel.
Das kombinierte Signal 250 wird ebenfalls an dem Vergleicher-Schaltkreis 311 bereitgestellt. Ferner vergleicht der Vergleicher 316 das kombinierte Signal 250 mit dem modifizierten hohen Schwellenpegel 360 auf der Leitung 318. Infolgedessen zeigt Fig. 3B, dass die Leitung bzw. Linie 340 (LINE 340), die der Ausgang des Vergleichers 316 ist, hochgeht, wenn die führende Flanke des verzerrten Ausgangssignals den hohen Schwellenpegel 360 durchquert. Dies tritt zur Zeit T9 auf. Ferner geht die LINIE 340 (Linie- bzw. Leitung 340) auf niedrig, wenn die fallende Flanke des verzerrten Ausgangssignals den hohen Schwellenpegel 360 durchquert. Dies tritt zur Zeit T11 auf.
In ähnlicher Weise vergleicht der Vergleicher 310 das kombinierte Signal 250 mit dem modifizierten niedrigen Schwellenpegel 362 auf der Leitung 319. Infolgedessen zeigt Fig. 3B, dass die LINE 342 (Leitung bzw. Linie 342), die der Ausgang des Vergleichers 317 ist, auf niedrig geht, wenn die führende Flanke des verzerrten Ausgangssignals den niedrigen Schwellenpegel 362 zur Zeit T9 durchquert. Ferner geht die LINE 342 (Leitung bzw. Linie 342) auf hoch, wenn die fallende Flanke des verzerrten Ausgangssignals den niedrigen Schwellenpegel 362 zur Zeit T11 durchquert.
Obwohl die abfallende Flanke des DUT Ausgangssignals aufgrund der Überlappung des Ausgangssignals und des skalierten Testsignals verzerrt wird, kann der Vergleicher-Schaltkreis 311 noch erfolgreich diese Flanke erfassen. Dies liegt daran, weil der Vergleicher-Schaltkreis 311 die Schwellenpegel modifiziert, um die Verzerrung zu berücksichtigen.
Deshalb sollte die Erfindung nur durch den Umfang der beigefügten Ansprüche eingeschränkt werden.

Claims

1. Tester (100) mit einer Vielzahl von Teststiften (104), die mit einer Vielzahl von Knoten einer Schaltung (105), die getestet wird, verbunden sind, wobei der Tester verwendet wird, um zu bestimmen, ob die Schaltung, die getestet wird, defekt ist, umfassend:

eine Einrichtung zum Anlegen von Signalen (z. B. 110) an einen gewählten Teststift; und

eine Einrichtung zum Erfassen von Signalen (z. B. 211 oder 311) auf dem gewählten Teststift,

wobei die erfassten Signale wenigstens ein Signal erzeugt von der Schaltung, die getestet wird, kombiniert mit einem der angelegten Signale umfassen, und

wobei die Erfassungseinrichtung eine Einrichtung zum Entfernen des angelegten Signals aus dem kombinierten Signal umfasst.

2. Tester nach Anspruch 1, ferner umfassend eine Übertragungsleitung (109), die jeden Teststift mit einem entsprechenden Knoten der Schaltung (105), die getestet wird, verbindet.

3. Tester nach Anspruch 2, wobei die Übertragungsleitung ein Koaxialkabel ist.

4. Tester nach Anspruch 2, wobei wenigstens ein Signal, welches von der Schaltung erzeugt wird, die getestet wird, und das angelegte Testsignal zeitlich an der Schaltung, die getestet wird, um weniger als die Umlaufverzögerung durch die Übertragungsleitung getrennt sind.

5. Tester nach Anspruch 1, wobei die Einrichtung zum Anlegen einen rückwärts angepassten Treiber (z. B. 110, 113) umfasst.

6. Tester nach Anspruch 5, wobei der rückwärts angepasste Treiber die angelegten Signale um einen vorgegebenen Betrag dämpft.

7. Tester nach Anspruch 6, ferner umfassend eine Einrichtung zum Skalieren (z. B. 206) der angelegten Signale um den vorgegebenen Betrag, die zwischen die Einrichtung zum Anlegen und die Einrichtung zum Erfassen gekoppelt ist.

8. Tester nach Anspruch 1, wobei die Einrichtung zum Entfernen einen Schaltkreis (z.B 208) zum Subtrahieren des angelegten Signals von dem kombinierten Signal umfasst.

9. Tester nach Anspruch 1, wobei die Einrichtung zum Entfernen verwendet wird, um das Signal, welches von der Schaltung erzeugt wird, die getestet wird, aus dem kombinierten Signal wiederherzustellen und wobei die Einrichtung zum Erfassen ferner wenigstens einen Vergleicher (z. B. 216, 217, oder 316, 317) umfasst, der mit der Einrichtung zum Entfernen gekoppelt ist, wobei der Vergleicher verwendet wird, um das wiederhergestellte Signal mit erwarteten Werten zu vergleichen.

10. Tester (100) mit einer Vielzahl von Teststiften, die mit einer Vielzahl von Knoten einer Schaltung (105), die getestet wird, verbunden sind, wobei der Tester verwendet wird, um zu bestimmen, ob die Schaltung, die getestet wird, defekt ist, umfassend:

eine Einrichtung zum Erfassen von Signalen (z. B. 311) auf dem gewählten Teststift, wobei die erfassende Einrichtung wenigstens einen Vergleicher (z. B. 316, 317) zum Vergleichen der erfassten Signale mit erwarteten Werten umfasst,

wobei die erfassten Signale wenigstens ein Signal, das von der Schaltung erzeugt wird, die getestet wird, kombiniert mit einem der angelegten Signale umfassen, und

wobei die erfassende Einrichtung ferner eine Einrichtung zum Versetzen (z. B. 308, 310) der erwarteten Werte zum Kompensieren des einen der angelegten Signale umfasst.

11. Tester nach Anspruch 10, wobei die Einrichtung zum Anlegen einen rückwärts angepassten Treiber (z. B. 110, 113) umfasst.

12. Tester nach Anspruch 11, wobei der rückwärts angepasste Treiber die angelegten Signale um einen vorgegebenen Betrag dämpft.

13. Tester nach Anspruch 12, wobei der rückwärts angepasste Treiber die angelegten Signale um einen vorgegebenen Betrag dämpft, und ferner umfassend eine Einrichtung zum Skalieren (z. B. 206) der angelegten Signale um den vorgegebenen Betrag, die zwischen die Einrichtung zum Anlegen und die Einrichtung zum Erfassen gekoppelt ist.

14. Tester nach Anspruch 10, wobei die Einrichtung zum Versetzen einen Schaltkreis zum Addieren des einen der angelegten Signale zu wenigstens einem der erwarteten Werte umfasst.

15. Stiftelektronik (z. B. 204), die mit einem Knoten einer Schaltung (105), die getestet wird, gekoppelt ist, verwendet in einem Tester zum Bestimmen, ob die Schaltung, die getestet wird, defekt ist, umfassend:

einen rückwärts angepassten Treiber, der mit dem Knoten verbunden ist, wobei der Treiber einen Ausgang und einen Rückanpassungswiderstand (z. B. 113), der zwischen den Ausgang und den Knoten geschaltet ist, umfasst; und

einen Vergleicher-Schaltkreis (z. B. 211) mit

einem Schaltkreis zum Subtrahieren (z. B. 208) eines Treibersignal von einem Signal an dem Knoten, der mit dem Treiberausgang und dem Knoten gekoppelt ist, und

wenigstens einem Vergleicher (z. B. 216, 217), der mit einem Ausgang des Subtrahier- Schaltkreises gekoppelt ist, um ein Signal an dem Ausgang mit erwarteten Werten zu vergleichen.

16. Stiftelektronik nach Anspruch 15, ferner umfassend einen Schaltkreis zum Skalieren (z. B. 206), wobei das Treibersignal über den Schaltkreis zum Skalieren (z. B. 206) mit dem Subtrahier-Schaltkreis gekoppelt ist.

17. Stiftelektronik (204), die mit einem Knoten einer Schaltung (105), die getestet wird, gekoppelt ist, verwendet in einem Tester zum Bestimmen, ob die Schaltung, die getestet wird, defekt ist, umfassend:

einen rückwärts angepassten Treiber, der mit dem Knoten verbunden ist, wobei der Treiber einen Ausgang und einen Rückwärtsanpassungswiderstand (113), der zwischen den Ausgang und den Knoten geschaltet ist, umfasst; und

ein Vergleicher-Schaltkreis (z. B. 311) mit

einem Schaltkreis zum Addieren (z. B. 308, 310) eines Treibersignals zu erwartenden Pegeln, der mit dem Treiberausgang gekoppelt ist, und

wenigstens einem Vergleicher (z. B. 316, 317), der mit einem Ausgang des Addier-Schaltkreises und dem Knoten gekoppelt ist, um ein Signal an dem Knoten mit Pegeln an dem Addier-Schaltkreis- Ausgang zu vergleichen.

18. Stiftelektronik nach Anspruch 17, ferner umfassend einen Schaltkreis zum Skalieren (z. B. 206) des Treibersignals, der zwischen den Treiberausgang und den Addier-Schaltkreis gekoppelt ist.

19. Verfahren zum Betreiben eines Testers (100), wobei der Tester mit einer Schaltung (105), die getestet wird, über eine Übertragungsleitung (109) verbunden ist, verwendet zum Kompensieren der Effekt einer Umlaufverzögerung in dem Tester, umfassend die folgenden Schritte:

(a) Erfassen eines Signals an der Verbindung zwischen dem Tester und der Übertragungsleitung, wobei das erfasste Signal eine Kombination eines Treibersignals, erzeugt von dem Tester, und eines Ausgangssignals, erzeugt von der Schaltung, die getestet wird, ist;

(b) Subtrahieren des Treibersignals von dem erfassten Signal, wodurch das Ausgangssignal wiederhergestellt wird; und

(c) Vergleichen des wiederhergestellten Ausgangssignals mit erwarteten Werten, wodurch bestimmt wird, ob die Schaltung, die getestet wird, defekt ist.

20. Verfahren zum Betreiben eines Testers (100), wobei der Tester mit einer Schaltung (105), die getestet wird, über eine Übertragungsleitung (109) verbunden, ist, verwendet zum Kompensieren der Effekte einer Umlaufverzögerung in dem Tester, umfassend die folgenden Schritte:

(b) Addieren des Treibersignals zu wenigstens einem erwarteten Pegel, wodurch wenigstens ein modifizierter erwarteter Pegel erzeugt wird; und

(c) Vergleichen des erfassten Signals mit dem wenigstens einen modifizierten erwarteten Pegel, wodurch bestimmt wird, ob die Schaltung, die getestet wird, defekt ist.