[go: up one dir, main page]

DE69722661T2 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE69722661T2
DE69722661T2 DE69722661T DE69722661T DE69722661T2 DE 69722661 T2 DE69722661 T2 DE 69722661T2 DE 69722661 T DE69722661 T DE 69722661T DE 69722661 T DE69722661 T DE 69722661T DE 69722661 T2 DE69722661 T2 DE 69722661T2
Authority
DE
Germany
Prior art keywords
electrode
semiconductor device
semiconductor element
circuit substrate
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69722661T
Other languages
English (en)
Other versions
DE69722661D1 (de
Inventor
Tsukasa Takatsuki-shi SHIRAISHI
Yoshihiro Higashiosaka-shi Bessho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69722661D1 publication Critical patent/DE69722661D1/de
Publication of DE69722661T2 publication Critical patent/DE69722661T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements. Insbesondere betrifft die vorliegende Erfindung ein Halbleiterbauelement, bei dem eine Flip-Chip-Packungstechnik verwendet wird, und ein Verfahren zu seiner Herstellung.
  • Stand der Technik
  • In US-A-5,336,547 wird ein Elektronikkomponentenmontage-/-verbindungsgehäuse und sein Herstellungsverfahren beschrieben. Das Gehäuse ist durch Höckerelektroden gekennzeichnet, die Harzteilchen umfassen, die mit einer hohen Dichte in den metallischen Höckerelektroden verteilt sind, damit man eine gewisse Elastizität erhält und eine Verschlechterung der Verbindungszuverlässigkeit aufgrund der Verformung von Halbleitern und Leiterplatten verhindert wird. Die Höckerelektroden stehen in direktem Kontakt mit Strukturierungselektroden der Leiterplatte.
  • Aus den Patent Abstracts of Japan Band 1996, Nr. 6, 28. Juni 1996 und JP 8055874A ist ein Bondverfahren für einen Halbleiterchip bekannt, bei dem mehrere Höcker eines Halbleiterchips gegen eine flache Oberfläche gedrückt werden, um alle Höcker jeweils gleich zu machen. Dann wird auf die mehreren Höcker eine Schicht aus einer wärmehärtenden leitenden Paste gedruckt.
  • Aus den Patent Abstracts of Japan & JP 6209028 ist ein Montageverfahren für einen Halbleiterchip bekannt, das bereitgestellt wird, um einen Kontaktdefekt wegen unterschiedlich hohen Höckern zu reduzieren. Gemäß dieser Erfindung wird die Höhe jedes Höckers gleichförmig gemacht, indem eine obere Oberfläche des Höckers über ein Presserwerkzeug mit einer flachen Druckober fläche gepreßt wird. Danach wird der Halbleiterchip mit den gleichförmig hohen Höckern an einem Substrat montiert.
  • In jüngster Zeit ist das Halbleiterelement immer mehr integriert worden, die Größe des Halbleiters wurde miniaturisiert und der Rasterabstand zwischen den verbindenden Anschlüssen wurde schmaler. Unter diesen Umständen ist das Halbleiterbauelement, in dem die Flip-Chip-Packungstechnik verwendet wird, immer weiter entwickelt worden. Im folgenden wird unter Bezugnahme auf die Figuren ein Beispiel für ein Halbleiterbauelement erläutert, bei dem die Flip-Chip-Packungstechnik verwendet wird.
  • 9 ist eine Schnittansicht, die einen Halbleiter zeigt, bei dem die Flip-Chip-Packungstechnik verwendet wird. Ein Aluminiumelektrodenanschluß 102 ist auf dem Halbleiterelement 101 ausgebildet. Mit Ausnahme der Stelle, wo der Aluminiumelektrodenanschluß 102 ausgebildet ist, ist die Fläche des Halbleiterelements mit einem isolierenden Film 103 bedeckt, der aus einem Si-Oxid-Film, einem Si-Stickstoff-Film und dergleichen besteht. Auf dem Aluminiumelektrodenanschluß 102 ist eine vorstehende Elektrode 104 ausgebildet, die aus einem leitenden metallischen Material wie etwa Au oder Cu und dergleichen besteht. Andererseits sind auf der Hauptfläche des Schaltungssubstrats 105, das aus einem isolierenden Material wie etwa Harz, Keramik oder Glas und dergleichen besteht, eine gewünschte Schaltungsstruktur 106 und ein Elektrodenanschluß 107 ausgebildet. Der Elektrodenanschluß 107 ist mit der Schaltungsstruktur 106 verbunden. Bei dem Flip-Chip-Packen wird der Elektrodenanschluß 107 elektrisch mit dem Halbleiterelement 101 verbunden. Eine vorstehende Elektrode 104 wird durch den leitenden Kleber 108 elektrisch mit dem Elektrodenanschluß 107 verbunden. Der leitende Kleber 108 enthält ein Pulver aus einem leitenden metallischen Material wie etwa Ag, Cu oder Ni und dergleichen im Harz. Das isolierende Harz 109 wird in den Raum zwischen dem Halbleiterelement 101 und dem Schaltungssubstrat 105 eingefüllt. Wenn das isolierende Harz 109 härtet, werden das Halbleiterelement 101 und das Schaltungssubstrat 105 durch die Härtungsschrumpfkraft des isolierenden Harzes 109 gebondet und stark und fest angezogen. Folglich ist die mechanische Verbindungsfestigkeit des Halbleiterelements 101 und des Schaltungssubstrats 105 des Halbleiterbauelements verbessert, und eine stabile Fixierung kann beibehalten werden.
  • Ein Verfahren zum Herstellen des herkömmlichen Halbleiterbauelements wie oben erwähnt wird unter Bezugnahme auf 10 erläutert, die ein Flußdiagramm ist, das den Prozeß des Herstellens des Halbleiterbauelements zeigt. Zuerst wird ein Halbleiterbauelement 101 hergestellt, auf dem ein gewünschtes Element, eine Verdrahtung und ein isolierender Film 103 durch den normalen Prozeß des Herstellens des Halbleiters ausgebildet sind. Dann wird der Halbleiterwafer, auf dem die zahlreichen Stücke des Halbleiterelements 101 ausgebildet sind, hergestellt. Dann wird die Qualität des Halbleiterelements 101 durch elektrische Untersuchung geprüft, das heißt durch Kontaktieren der Sonde, und die vorstehende Elektrode 104 wird ausgebildet. Danach wird der Halbleiterwafer in einzelne Halbleiterelemente 101 zerschnitten. Andererseits werden im voraus, eine gewünschte Schaltungsstruktur 106 und ein Elektrodenanschluß 107 unter Verwendung eines leitenden Materials wie etwa eines leitenden Metalls, zum Beispiel Au oder Cu und dergleichen auf dem Schaltungssubstrat 105 ausgebildet, das aus dem isolierenden Material besteht. Dann wird das Halbleiterelement 101 mit seiner Oberseite nach unten über einen leitenden Kleber 108 auf dem Schaltungssubstrat 105 positioniert, so daß der vorbestimmte Elektrodenanschluß 107 elektrisch mit der vorstehenden Elektrode 104 verbunden werden kann.
  • Danach wird der leitende Kleber 108 durch Wärmebehandlung gehärtet, und eine elektrische Untersuchung wird vorgenommen, um den wirkenden Zustand zu bestätigen. Nach der Bestätigung des normalen wirkenden Zustands wird das flüssige isolierende Harz wie etwa ein Harz auf Epoxidbasis durch Kapillarwirkung in dem Raum zwischen dem Halbleiterelement 101 und dem Schaltungssubstrat 106 eingefüllt. Nach dem Einfüllen des isolierenden Harzes in dem Raum wird das isolierende Harz 109 durch Wärmehandlung und dergleichen gehärtet, und dementsprechend ist die Flip-Chip-Packung fertiggestellt.
  • Das Halbleiterbauelement, bei dem die Flip-Chip-Packungstechnik verwendet wird, wurde entsprechend den obenerwähnten Herstellungsprozessen hergestellt.
  • Gemäß dem obenerwähnten herkömmlichen Halbleiterbauelement und dem Verfahren zum Herstellen des herkömmlichen Halbleiterbauelements wie in 11 gezeigt wird jedoch eine Unregelmäßigkeit bei der Flachheitsgenauigkeit der Oberfläche des Schaltungssubstrats 105 durch das Verwerfen, das Anschwellen und dergleichen in einigen Teilen des Schaltungssubstrats 105 verursacht. Weiterhin existiert auch eine Unregelmäßigkeit bei der Filmdickengenauigkeit des Elektrodenanschlusses 107. Folglich ist die vorstehende Oberfläche des Elektrodenanschlusses 107 auf der Seite des Schaltungssubstrats im Gebiet eines Halbleiterbauelements nicht an der jeweiligen horizontalen Oberfläche positioniert, wodurch eine Unregelmäßigkeit bei der Position der vorstehenden Oberfläche des Elektrodenanschlusses 107 auf der Seite des Schaltungssubstrats in Richtung der Höhe der vorstehenden Oberfläche verursacht wird.
  • Beim Montieren des Halbleiterelements 101 mit der Oberseite nach unten ist infolgedessen der Raum zwischen dem Halbleiterelement 101 und dem Schaltungs substrat 105 im konkaven Teil des Schaltungssubstrats 105 größer als der von anderen Teilen des Schaltungssubstrats 105. Dadurch kann der leitende Kleber 108 nicht bis zur vorstehenden Oberfläche des Elektrodenanschlusses 107 reichen, der im konkaven Teil des Schaltungssubstrats positioniert ist. Folglich wird ein Ausfall der elektrischen Verbindung verursacht.
  • Offenbarung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zum Herstellen eines Halbleiterbauelements, das eine stabile Qualität und eine gute Produzierbarkeit aufweist, wie in Anspruch 1 beansprucht, durch zuverlässigeres elektrisches Verbinden des Halbleiterelements und des Schaltungssubstrats. Um die obenerwähnten Aufgaben zu erzielen, umfaßt das Halbleiterbauelement, das keinen Teil der beanspruchten Erfindung bildet, ein Halbleiterelement; ein Schaltungssubstrat; auf der Oberfläche des Halbleiterelements ausgebildete Elektrodenanschlüsse, wo das Element ausgebildet ist, auf dem Schaltungssubstrat ausgebildete Elektrodenanschlüsse, aus leitendem metallischem Material bestehende vorstehende Elektroden, ausgebildet auf den Elektrodenanschlüssen des Schaltungssubstrats oder auf den Elektrodenanschlüssen des Halbleiterelements, ein leitender Kleber verbindet vorstehende Elektroden elektrisch mit den Elektrodenanschlüssen des Schaltungssubstrats oder den Elektrodenanschlüssen des Halbleiterelements. Gemäß dem Halbleiterbauelement, das keinen Teil der beanspruchten Erfindung bildet, ist die Entfernung zwischen den Elektrodenanschlüssen des Schaltungssubstrats und den Elektrodenanschlüssen des Halbleiterelements wegen einer Unregelmäßigkeit bei der Flachheitsgenauigkeit der Oberfläche des Schaltungssubstrats nicht gleichförmig, die einzelne vorstehende Elektrode wird plastisch verformt, damit die Entfernung zwischen den Enden der einzelnen vorstehenden Elektrode und der gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses vereinheitlicht wird.
  • Gemäß dem Halbleiterbauelement, das keinen Teil der beanspruchten Erfindung bildet, wird die Höhe der vorstehenden Elektrode entsprechend bearbeitet, so daß die Entfernung zwischen der vorstehenden Oberfläche der einzelnen vorstehenden Elektrode und der gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses über den leitenden Kleber gleichförmig wird. Folglich kann das Halbleiterelement zuverlässig elektrisch mit dem Schaltungssubstrat verbunden werden.
  • Es wird bevorzugt, daß bei dem Halbleiterbauelement das Material der vorstehenden Elektrode mindestens ein metallisches Material ist, ausgewählt aus der Gruppe bestehend aus Au und Cu.
  • Weiterhin wird bevorzugt, daß die Entfernung zwischen der vorstehenden Oberfläche der einzelnen vorstehenden Elektrode und der gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses über den leitenden Kleber in einem Bereich von 1 μm bis 10 μm liegt.
  • Als nächstes: bei einem zweiten Aspekt des Halbleiterbauelements, das keinen Teil der beanspruchten Erfindung bildet, wird die Flip-Chip-Packungstechnik dazu verwendet, ein Halbleiterelement und ein Schaltungssubstrat über einen Elektrodenanschluß elektrisch zu verbinden, der auf der Oberfläche des Halbleiterelements ausgebildet ist, wo das Element ausgebildet ist, einen leitenden Kleber und eine vorstehende Elektrode, die aus leitendem metallischem Material besteht, ausgebildet auf einem Elektrodenanschluß auf dem Schaltungssubstrat. Gemäß dem Halbleiterbauelement wird die einzelne vorstehende Elektrode in Richtung der Höhe gemäß der Höhe einer gegenüberliegenden Oberfläche des Elektrodenanschlusses bearbeitet, der auf der Schaltungsoberfläche jeweils im Teil des Schaltungssubstrats ausgebildet ist, wo die Höhe der Oberfläche des auf dem Schaltungssubstrat ausgebildeten Elektrodenanschlusses unterschiedlich ist, so daß die Entfernung zwischen einer vorstehenden Oberfläche der einzelnen vorstehenden Elektrode und einer gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses, der auf der Oberfläche des Halbleiterelements ausgebildet ist, wo das Element ausgebildet ist, über den. leitenden Kleber vereinheitlicht wird. Bei dem zweiten Aspekt des Halbleiterbauelements wird bevorzugt, daß eine Barrierenschicht bestehend aus einem leitenden metallischen laminierten Film auf dem Elektrodenanschluß auf der Oberfläche des Halbleiterelements ausgebildet ist, wo das Element ausgebildet ist.
  • Gemäß dem bevorzugten Halbleiterbauelement, auf dem die Barrierenschicht ausgebildet ist, kann die Korrosion des Elektrodenanschlusses, der auf dem Halbleiterelement ausgebildet ist, wo das Element ausgebildet ist, verhindert werden.
  • Bei dem Halbleiterbauelement wird bevorzugt, daß die Höhe des Vorstehens der vorstehenden Elektrode im wesentlichen gleichförmig ist.
  • Bei dem Halbleiterbauelement, dessen Höhe des Vorstehens der vorstehenden Elektrode im wesentlichen gleichförmig ist, wird bevorzugt, daß die Höhe der vorragenden Oberfläche der einzelnen vorstehenden Elektrode vereinheitlicht wird, indem die vorstehende Elektrode auf eine flache Oberfläche eines harten Materials gedrückt wird, bevor die vorstehende Elektrode mit leitendem Kleber geklebt wird, wobei dies keinen Teil der beanspruchten Erfindung darstellt.
  • Bei dem Halbleiterbauelement, bei dem die Höhe der vorragenden Oberfläche der einzelnen vorstehenden Elektrode vereinheitlicht wird, indem die vorstehende Elektrode auf eine flache Oberfläche des harten Materials gedrückt wird, wird bevorzugt, daß der Druck auf die vorragende Oberfläche der vorstehenden Elektrode, der bewirkt wird durch das Drücken auf die flache Oberfläche des harten Materials, in einem Bereich von 1, 5 × 108 bis 5, 0 × 108 N/m2 liegt.
  • Weiterhin wird bevorzugt, daß die Flachheitsvariation des harten Materials über eine Entfernung von 20 mm 4 μm oder weniger beträgt. Weiter wird bevorzugt, daß das Material der vorstehenden Elektrode mindestens ein metallisches Material ist, ausgewählt aus einer Gruppe bestehend aus Au und Cu. Weiterhin wird bevorzugt, daß die Entfernung zwischen der vorragenden Oberfläche der einzelnen vorstehenden Elektrode und der gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses über den leitenden Kleber in einem Bereich von 1 μm bis 10 μm liegt. Gemäß einem ersten Aspekt des Verfahrens zum Herstellen des Halbleiterbauelements wird eine vorstehende Elektrode auf dem Halbleiterelement ausgebildet, wo das Element ausgebildet ist, ein leitender Kleber wird auf die Spitze der vorstehenden Elektrode übertragen und auf das Halbleiterelement wird von hinten gedrückt, wenn das Halbleiterelement mit seiner Oberseite nach unten auf einem Schaltungssubstrat montiert wird. Dementsprechend wird in dem Teil des Schaltungssubstrats, wo die Höhe der Oberfläche des Elektrodenanschlusses unterschiedlich ist, die auf dem Halbleiterelement ausgebildete einzelne vorstehende Elektrode plastisch in Richtung der Höhe gemäß der Höhe der gegenüberliegenden Oberfläche des jeweils auf dem Schaltungssubstrat ausgebildeten Elektrodenanschlusses verformt, so daß die Entfernung zwischen der vorstehenden Oberfläche der auf dem Halbleiterelement ausgebildeten einzelnen vorstehenden Elektrode und der gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses auf der Seite des Schaltungssubstrats vereinheitlicht wird.
  • Gemäß dem ersten Aspekt des Verfahrens zum Herstellen des Halbleiterbauelements kann die Höhe der vorstehenden Elektrode entsprechend bearbeitet werden, so daß die Entfernung zwischen der vorragenden Oberfläche der einzelnen vorstehenden Elektrode und der gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses über den leitenden Kleber vereinheitlicht werden kann. Dadurch kann das Halbleiterbauelement mit hoher Zuverlässigkeit leicht und zu geringen Kosten hergestellt werden.
  • Im ersten Aspekt des Verfahrens zum Herstellen des Halbleiterbauelements wird bevorzugt, daß der Druck auf die vorragende Oberfläche der vorstehenden Elektrode, der durch Drücken des Halbleiterelements von hinten bewirkt wird, in einem Bereich von 1,5 × 108 bis 5, 0 × 108 N/m2 liegt.
  • Weiterhin wird bevorzugt, daß der leitende Kleber nach dem plastischen Verformen der auf dem Halbleiterelement ausgebildeten vorstehenden Elektrode auf die Spitze der auf dem Halbleiterelement ausgebildeten einzelnen vorstehenden Elektrode übertragen wird und das Halbleiterelement mit der Oberseite nach unten wieder auf dem Schaltungssubstrat montiert wird.
  • Bei dem Verfahren zum Herstellen des bevorzugten Halbleiterbauelements, bei dem die vorstehende Elektrode plastisch verformt wird und dann das Halbleiterelement wieder auf dem Schaltungssubstrat montiert wird, wird auf das Halbleiterelement kein wesentlicher Druck ausgeübt, wenn das Halbleiterelement mit seiner Oberseite nach unten auf dem Schaltungssubstrat montiert wird. Dadurch kann eine Verschiebung der Position des Halbleiterelements und des Schaltungssubstrats verhindert werden.
  • Gemäß einem zweiten Aspekt des Verfahrens zum Herstellen des Halbleiterbauelements wird nach dem Aus bilden einer vorstehenden Elektrode auf einem an einem Schaltungssubstrat ausgebildeten Elektrodenanschluß die einzelne vorstehende Elektrode in Richtung der Höhe bearbeitet, so daß die Entfernung zwischen der vorragenden Oberfläche der auf dem Schaltungssubstrat ausgebildeten einzelnen vorstehenden Elektrode und einer gegenüberliegenden Oberfläche des auf einem Halbleiterelement ausgebildeten Elektrodenanschlusses vereinheitlicht wird, und zwar in dem Teil des Schaltungssubstrats, wo die Höhe der Oberfläche des Elektrodenanschlusses unterschiedlich ist, ein leitender Klebstoff wird auf die Spitze der einzelnen vorstehenden Elektrode übertragen, und dann wird das Halbleiterelement mit seiner Oberseite nach unten auf dem Schaltungssubstrat montiert. Gemäß dem zweiten Aspekt des Verfahrens zum Herstellen des Halbleiterbauelements liegt kein Schritt zum Unterdrucksetzen des Halbleiterelements vor. Dadurch kann die Beschädigung, die das Halbleiterelement erfährt, verringert werden. Weiterhin wird bevorzugt, daß die Höhe der vorragenden Oberfläche der einzelnen vorstehenden Elektrode vereinheitlicht wird, indem die vorstehende Elektrode auf eine flache Oberfläche eines harten Materials gedrückt wird, bevor die vorstehende Elektrode mit Kleber festgeklebt wird. Weiterhin wird bevorzugt, daß der Druck, der durch das Drücken der vorstehenden Elektrode an die flache Oberfläche des harten Materials verursacht wird, in einem Bereich von 1,5 × 108 bis 5,0 × 108 N/m2 liegt.
  • Weiterhin wird bevorzugt, daß die Flachheit des harten Materials über eine Entfernung von 20 mm 4 μm oder weniger beträgt.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Schnittansicht, die ein Halbleiterbauelement in Beispiel 1 der vorliegenden Erfindung zeigt.
  • 2 ist ein Flußdiagramm, das den Prozeß des Herstellens des Halbleiterbauelements in Beispiel 1 zeigt.
  • 3A ist eine Schnittansicht, die ein Halbleiterbauelement beim Schritt des Übertragens eines leitenden Klebers im Prozeß des Herstellens eines in 2 gezeigten Halbleiterbauelements zeigt.
  • 3B ist eine Schnittansicht, die ein Halbleiterbauelement beim Schritt des Montierens und dem des Unterdrucksetzens des Halbleiterelements zeigt.
  • 4 ist ein Flußdiagramm, das einen Prozeß des Herstellens des Halbleiterbauelements im Beispiel 2 zeigt.
  • 5A ist eine Schnittansicht, die ein Halbleiterbauelement beim Schritt des Montierens und beim Schritt des Unterdrucksetzens des Halbleiterelements beim Prozeß des Herstellens eines in 4 gezeigten Halbleiterbauelements zeigt.
  • 5B ist eine Schnittansicht, die ein Halbleiterbauelement beim Schritt des Übertragens des leitenden Klebers zeigt.
  • 6 ist eine Schnittansicht, die ein Halbleiterbauelement in Beispiel 3 zeigt.
  • 7 ist ein Flußdiagramm, das den Prozeß des Herstellens des Halbleiterbauelements in Beispiel 3 zeigt.
  • 8A ist eine Schnittansicht, die ein Halbleiterbauelement vor dem Unterdrucksetzen des Schaltungssubstrats beim Schritt des Unterdrucksetzens des in 7 gezeigten Schaltungssubstrats zeigt.
  • 8B ist eine Schnittansicht, die einen Halbleiter nach dem Unterdrucksetzen des Schaltungssubstrats zeigt.
  • 9 ist eine Schnittansicht, die ein Beispiel des Halbleiterbauelements zeigt, bei dem die herkömmliche Flip-Chip-Packungstechnik verwendet wird.
  • 10 ist ein Flußdiagramm, das einen Prozeß des Herstellens eines Halbleiterbauelements zeigt, bei dem die herkömmliche Flip-Chip-Packungstechnik verwendet wird.
  • 11 ist eine Schnittansicht, die ein Beispiel des herkömmlichen Halbleiterbauelements zeigt.
  • Bester Weg zur Ausführung der Erfindung
  • Im folgenden wird unter Bezugnahme auf die Figuren ein Beispiel eines Halbleiterbauelements, das keinen Teil der beanspruchten Erfindung bildet, und ein Verfahren zu seiner Herstellung erläutert.
  • (Beispiel 1)
  • 1 ist eine Schnittansicht eines nach dem Verfahren der vorliegenden Erfindung hergestellten Halbleiterbauelements von Beispiel 1. Wie in 1 gezeigt, ist ein Aluminiumelektrodenanschluß 2 auf der Oberfläche des Halbleiterelements 1 ausgebildet, wo das Element ausgebildet ist. Mit Ausnahme der Stelle, wo der Aluminiumelektrodenanschluß 2 ausgebildet ist, ist die Fläche des Halbleiterelements 1 mit einem isolierenden Film 3 bedeckt, der aus einem Si-Oxid-Film, einem Si-Stickstoff-Film und dergleichen besteht.
  • Auf dem Aluminiumelektrodenanschluß 2 ist eine vorstehende Elektrode 4 ausgebildet, die aus einem leitenden metallischen Material wie etwa Au oder Cu besteht. Andererseits sind auf einem Schaltungssubstrat 5, das aus einem isolierenden Material wie etwa Harz, Keramik oder Glas und dergleichen besteht, eine gewünschte Schaltungsstruktur 6 und ein Elektrodenanschluß 7 ausgebildet. Der Elektrodenanschluß 7 ist mit der Schaltungsstruktur 6 verbunden. Bei dem Flip-Chip-Packen wird der Elektrodenanschluß 7 elektrisch mit dem Halbleiterelement 1 verbunden. Ein leitender Kleber 8 enthält das Pulver aus einem leitenden metallischen Material wie etwa Ag, Cu oder Ni und dergleichen im Harz. Das isolierende Harz 9 wird in den Raum zwischen dem Halbleiterelement 1 und dem Schaltungssubstrat 5 eingefüllt.
  • Wenn das isolierende Harz 9 härtet, werden das Halbleiterelement 1 und das Schaltungssubstrat 5 durch die Härtungsschrumpfkraft des isolierenden Harzes 9 gebondet und stark und fest angezogen.
  • Folglich ist die mechanische Verbindungsfestigkeit des Halbleiterelements 1 und des Schaltungssubstrats 5 des Halbleiterbauelements verbessert, und eine stabile Fixierung kann beibehalten werden.
  • Wie in 1 gezeigt, wird die Höhe der vorstehenden Elektrode 4 gemäß der Höhe der auf dem Schaltungssubstrat 5 ausgebildeten jeweiligen Elektrodenanschlüsse 7 bearbeitet. Das heißt, dort existiert die Unregelmäßigkeit der Flachheitsgenauigkeit der Hauptfläche des Schaltungssubstrats 5 und der Filmdickengenauigkeit des Elektrodenanschlusses 7. Folglich wird bei der Position des Elektrodenanschlusses 7 in Richtung der Höhe der vorragenden Oberfläche die Unregelmäßigkeit bewirkt. Die Höhe der vorstehenden Elektrode 4 wird durch eine plastische Verformung gemäß der Unregelmäßigkeit jeweils reduziert. In diesem Fall ist die Unregelmäßigkeit der Höhe der vorstehenden Elektrode 4, die plastisch im voraus verformt ist, kleiner als die der Position des Elektrodenanschlusses 7 in Richtung der Höhe der vorragenden Oberfläche, und die Höhe ist im wesentlichen konstant. Folglich ist das Ausmaß der Änderung der Höhe der vorstehenden Elektrode 4, das durch die plastische Verformung verursacht wird, auf der Grundlage der Position des Elektrodenanschlusses 7 in Richtung der Höhe der vorragenden Oberfläche unterschiedlich. Konkret gesagt, wenn die Entfernung zwischen der vorragenden Oberfläche des Elektrodenanschlusses 7 und dem Halbleiterelement 1 kürzer ist, wird das Ausmaß der Höhenänderung der vorstehenden Elektrode 4 größer.
  • Dadurch wird die Entfernung zwischen der vorragenden Oberfläche der vorstehenden Elektrode 4, die auf der Seite des Halbleiterelements 1 ausgebildet ist, und der Oberfläche des Elektrodenanschlusses 7, der auf der Seite des Schaltungssubstrats 5 ausgebildet ist, gleichförmig. Bevorzugt liegt die Entfernung in einem Bereich von 1 μm bis 10 μm. Es wird besonders bevorzugt, wenn die Entfernung etwa 5 μm beträgt. Folglich erreicht die Grenzschicht, die aus leitendem Kleber 8 besteht, der auf die Spitze der vorstehenden Elektrode 4 übertragen wird, zuverlässig die Oberfläche des Elektrodenanschlusses 7 auf der Seite des Schaltungssubstrats 5, wodurch ein Ausfall der elektrischen Verbindung verhindert werden kann.
  • Als nächstes wird unter Bezugnahme auf die 2 und 3 ein Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 1 erläutert. 2 ist ein Flußdiagramm, das den Prozeß des Herstellens des Halbleiterbauelements in Beispiel 1 zeigt. Wie in 2 gezeigt, wird ein Halbleiterelement 1 auf die gleiche Weise wie die des herkömmlichen Prozesses auf der Oberfläche ausgebildet, wo das Element ausgebildet ist. Dann wird eine vorstehende Elektrode 4 aus Au durch eine Ball-Bonding-Technik auf der Oberfläche des Aluminiumelektrodenanschlusses 2 ausgebildet, und der Halbleiterwafer wird in einzelne Halbleiterelemente 1 zerschnitten. Danach wird die erforderliche Menge leitenden Klebers 8 nur auf die Spitze der vorstehenden Elektrode 4 übertragen, und die vorstehende Elektrode 4 wird auf dem vorbestimmten Teil des Schaltungssubstrats 5 positioniert, auf dem eine gewünschte Schaltungsstruktur 6 und ein Elektrodenanschluß 7 im voraus ausgebildet sind, wird von der Rückseite des Halbleiterelements 1 aus unter Druck gesetzt, um die plastische Verformung der vorstehenden Elektrode 4 zu bewirken, und der Prozeß zur entsprechenden Ausgestaltung der Höhe der vorstehenden Elektrode 4 wird durchgeführt. Nach dem Härten des leitenden Klebers 8 durch Wärmebehandlung wird schließlich die normale Tätigkeit durch die elektrische Untersuchung bestätigt, das flüssige isolierende Harz 9 auf Epoxidbasis wird in den Raum zwischen dem Halbleiterelement 1 und dem Schaltungssubstrat 6 eingefüllt und gehärtet. Dadurch wird ein Halbleiterbauelement hergestellt.
  • 3 ist eine Figur, die einen Schritt des Übertragens eines leitenden Klebers und den des Unterdrucksetzens des Halbleiterelements beim Prozeß des Herstellens eines Halbleiterbauelements (wie in 2 gezeigt) zeigt. Die in 3 verwendete Bezugszahl ist die gleiche wie die in 1 verwendete. 3A ist eine Schnittansicht, die ein Halbleiterbauelement beim Schritt des Übertragens eines leitenden Klebers während des Prozesses des Herstellens eines Halbleiterbauelements zeigt. 3B ist eine Schnittansicht, die ein Halbleiterbauelement während des Schritts des Montierens und des des Unterdrucksetzens des Halbleiterelements zeigt. Wie in 3A gezeigt, wird die erforderliche Menge an leitendem Kleber 8 nur auf die Spitze der vorstehenden Elektrode 4 übertragen. Wie in 3B gezeigt, wird das Halbleiterelement 1 mit seiner Oberseite nach unten am vorbestimmten Teil des Schaltungssubstrats 5 positioniert und der Druck P wird von der Rückseite des Halbleiterelements 1 aus ausgeübt, um eine plastische Verformung der vorstehenden Elektrode 4 zu bewirken. Der Prozeß wird fortgesetzt, um die Höhe der vorstehenden Elektrode 4 entsprechend auszugestalten. Dementsprechend ist der Schritt des Montierens mit der Oberseite nach unten beendet. Es wird bevorzugt, wenn der von der Rückseite des Halbleiterelements 1 aus ausgeübte Druck in einem Bereich von 1,5 × 108 bis 5,0 × 108 N/m2 liegt. Wenn ein Druck im obenerwähnten Bereich ausgeübt wird, kann die Entfernung zwischen der vorragenden Oberfläche der vorstehenden Elektrode 4 und der Oberfläche des Elektrodenanschlusses 7 in einem Bereich von 1 μm bis 10 μm vereinheitlicht werden.
  • Weiterhin kann eine vorstehende Elektrode 4 durch die Höckerübertragungstechnik ausgebildet werden, bei der die Oberfläche des Aluminiumelektrodenanschlusses 2 durch den Block aus dem leitenden metallischen Material wie etwa Au oder Cu und dergleichen, der im voraus hergestellt wird, geschoben wird und dann Druck, Wärme oder Ultraschallschwingungen einwirken, um den Block aus dem leitenden metallischen Material an der Oberfläche des Aluminiumelektrodenanschlusses 2 anzubringen.
  • Zudem kann eine vorstehende Elektrode 4 ausgebildet werden, indem das leitende metallische Material durch stromloses Plattieren oder elektrolytisches Plattieren auf dem Aluminiumelektrodenanschluß 2 abgeschieden wird.
  • Wie oben erwähnt können gemäß dem Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 1 der Schritt des Unterdrucksetzens der vorstehenden Elektrode und der des Montierens des Halbleiterelements gleichzeitig durchgeführt werden. Dadurch kann im Vergleich zum herkömmlichen Prozeß des Herstellens des Halbleiterbauelements der Schritt auch vereinfacht werden.
  • (Beispiel 2)
  • Unter Bezugnahme auf die 4 und 5 wird ein Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 2 erläutert. 4 ist ein Flußdiagramm, das einen Prozeß zum Herstellen des Halbleiterbauelements in Beispiel 2 zeigt. Bei einem Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 1 wird das Halbleiterelement, auf das der leitende Kleber im voraus übertragen wird, mit seiner Oberseite nach unten auf dem Schaltungssubstrat positioniert. Danach wurden der Schritt des plastischen Verformens der vorstehenden Elektrode und der des Montierens durch Ausüben des Drucks gleichzeitig ausgeführt.
  • Gemäß einem Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 2 wird jedoch ein Halbleiterelement, das mit der Oberfläche nach unten im voraus auf dem Schaltungssubstrat positioniert wird, unter Druck gesetzt, um die plastische Verformung der vorstehenden Elektrode zu bewirken. Dann wird das Halbleiterelement einmal vom Schaltungssubstrat abgenommen, der leitende Kleber wird übertragen und das Halbleiterelement wird wieder mit seiner Oberseite nach unten montiert.
  • 5 ist eine Figur, die von einem Schritt des Montierens mit der Oberseite nach unten (1) ausgehend bis zu einem Schritt des Übertragens des leitenden Klebers im Herstellungsprozeß, wie in 4 gezeigt, erläutert. Die in 5 verwendete Bezugszahl ist die gleiche, wie sie in 1 verwendet wird. 5A ist eine Schnittansicht, die ein Halbleiterbauelement während des Schritts des Montierens und des des Unterdrucksetzens des Halbleiterelements beim Prozeß des Herstellens eines Halbleiterbauelements, wie in 4 gezeigt, zeigt. 5B ist eine Schnittansicht, die ein Halbleiterbauelement beim Schritt des Übertragens des leitenden Klebers zeigt.
  • Wie in 5A gezeigt, ist das Halbleiterelement 1 mit seiner Oberseite nach unten an dem vorbestimmten Teil des Schaltungssubstrats 5 positioniert und der Druck P wird auf die Rückseite des Halbleiterelements 1 ausgeübt. Folglich wird die entsprechende plastische Verformung der vorstehenden Elektrode 4 durchgeführt.
  • Als nächstes wird das Halbleiterelement 1 einmal vom Schaltungssubstrat 5 abgenommen, wie in 5B gezeigt, und die erforderliche Menge des leitenden Klebers wird nur auf die Spitze der vorstehenden Elektrode 4 übertragen. Danach wird das Halbleiterelement 1 wieder mit seiner Oberseite nach unten am vorbestimmten Teil des Schaltungssubstrats 5 montiert. Wie oben erwähnt, kann das Halbleiterbauelement mit dem Zustand, der im wesentlichen gleichförmig ist, wie der in 1 gezeigte, hergestellt werden.
  • Gemäß dem Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 1 wird der Druck ausgeübt, wenn das Halbleiterelement montiert wird. Dadurch kann die Position des Halbleiterelements und des Schaltungssubstrats gegenüber der vorbestimmten Position des Halbleiterelements und des Schaltungssubstrats verschoben sein. Andererseits wird gemäß dem Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 2, wenn das Halbleiterelement montiert wird, überhaupt kein Druck auf das Halbleiterelement ausgeübt. Dadurch ist die Möglichkeit gering, daß die Position des Halbleiterelements und des Schaltungssubstrats gegenüber der vorbestimmten Position des Halbleiterelements und des Schaltungssubstrats verschoben wird. Infolgedessen eignet sich das Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 2 zum Herstellen des Halbleiterbauelements und erfordert eine Montagegenauigkeit wie etwa eine Verbindungskonstruktion mit kleinstem Rasterabstand.
  • (Beispiel 3)
  • Unter Bezugnahme auf die 6, 7 und 8 wird ein Verfahren zum Herstellen des Halbleiterbauelements im Beispiel 3 erläutert. 6 ist eine Schnittansicht, die ein Halbleiterbauelement in Beispiel 3 zeigt. In 6 gibt 12 eine Barrierenschicht an, die aus Cr oder Au besteht und auf der Oberfläche der Aluminiumelektrode ausgebildet ist, und 14 gibt eine am Elektrodenanschluß auf der Seite des Schaltungssubstrats ausgebildete vorstehende Elektrode an. Die anderen Elemente sind die gleichen wie die in 1 gezeigten.
  • Im Gegensatz zum Halbleiterbauelement von Beispiel 1, das in 1 gezeigt ist, ist im Halbleiterbauelement von Beispiel 3 eine Barrierenschicht 12 ausgebildet, da das Aluminium korrodieren kann, wenn ein leitender Kleber direkt die Oberfläche des Aluminiumelektrodenanschlusses 2 kontaktiert. Zudem ist beim Halbleiterbauelement von Beispiel 3 eine aus einem leitenden metallischen Material wie etwa Au oder Cu und dergleichen bestehende vorstehende Elektrode 14 auf der Oberfläche des Elektrodenanschlusses 7 auf der Seite des Schaltungssubstrats 5 ausgebildet.
  • Wie in 6 gezeigt, wird die Höhe der vorstehenden Elektrode 14 entsprechend der Position der Höhe des am Schaltungssubstrat 5 ausgebildeten Elektrodenanschlusses 7 jeweils auf die gleiche Weise bearbeitet, wie das Halbleiterbauelement von Beispiel 1 hergestellt wurde. Das heißt, es existiert eine Unregelmäßigkeit bei der Flachheitsgenauigkeit der Hauptfläche des Schaltungssubstrats 5 und der Filmdickengenauigkeit des Elektrodenanschlusses 7. Folglich wird bei der Position des Elektrodenanschlusses 7 in Richtung der Höhe der vorragenden Oberfläche die Unregelmäßigkeit bewirkt. Die Höhe der vorstehenden Elektrode 14 wird durch eine plastische Verformung gemäß der Unregelmäßigkeit jeweils reduziert. In diesem Fall ist die Unregel mäßigkeit der Höhe der vorstehenden Elektrode 14, die plastisch im voraus verformt ist, kleiner als die der Position des Elektrodenanschlusses 7 in Richtung der Höhe der vorragenden Oberfläche, und die Höhe ist im wesentlichen konstant. Folglich ist das Ausmaß der Änderung der Höhe der vorstehenden Elektrode 14, das durch die plastische Verformung verursacht wird, auf der Grundlage der Position der Höhe des Elektrodenanschlusses 7 in Richtung der vorragenden Oberfläche unterschiedlich. Konkret gesagt, wenn die Entfernung zwischen der vorragenden Oberfläche des Elektrodenanschlusses 7 und dem Halbleiterelement 1 kürzer ist, wird das Ausmaß der Höhenänderung der vorstehenden Elektrode 14 größer.
  • Dadurch wird die Entfernung zwischen der Oberfläche der Barrierenschicht 12 auf der Seite des Halbleiterelements 1 und der vorragenden Oberfläche der vorstehenden Elektrode 14 gleichförmig. Es wird bevorzugt, daß die Entfernung auf die gleiche Weise wie Beispiel 1 in einem Bereich von 1 μm bis 10 μm liegt. Es wird besonders bevorzugt, wenn die Entfernung etwa 5 μm beträgt. Folglich erreicht die Grenzschicht, die aus leitendem Kleber 8 besteht, der auf die Spitze der vorstehenden Elektrode 14 übertragen wird, zuverlässig die Oberfläche der Barrierenschicht 12 auf der Seite des Halbleiterelements 11, wodurch ein Ausfall der elektrischen Verbindung verhindert werden kann.
  • Als nächstes wird ein Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 3 unter Bezugnahme auf die 7 und 8 erläutert, das keinen Teil der beanspruchten Erfindung bildet. 7 ist ein Flußdiagramm, das den Prozeß des Erzeugens des Halbleiterbauelements in Beispiel 3 zeigt. Wie in 7 gezeigt, wird ein Element auf der Oberfläche des Halbleiterelements 1 ausgebildet, und danach wird eine Barrierenschicht 12 durch Schichten von Cr und Au auf der Oberfläche des Aluminiumelektrodenanschlusses 2 mit einer Plattierungstechnik ausgebildet. Dann wird die Untersuchung vorgenommen, und der Halbleiterwafer wird in einzelne Halbleiterelemente 1 zerschnitten.
  • Andererseits werden eine gewünschte Schaltungsstruktur 6 und ein Elektrodenanschluß 7 auf der Hauptfläche des Schaltungssubstrats 5 ausgebildet, und danach wird eine aus Au bestehende vorstehende Elektrode 14 mit einer Ball-Bonding-Technik auf der Oberfläche des Elektrodenanschlusses 7 ausgebildet.
  • Dann wird die vorstehende Elektrode 14 auf die flache Platte geschoben, die eine gewünschte Flachheitsgenauigkeit aufweist und aus einem harten Material besteht. Folglich wird die entsprechende plastische Verformung der vorstehenden Elektroden 14 vorgenommen und die Höhe der vorragenden Oberfläche der vorstehenden Elektrode 14 wird entsprechend gleichförmig. Danach wird die erforderliche Menge der leitenden Klebepaste 8 nur auf die Spitze der vorstehenden Elektrode 14 übertragen, das Halbleiterelement 1 wird mit seiner Oberseite nach unten auf dem vorbestimmten Teil des Schaltungssubstrats 5 montiert, eine Wärmebehandlung wird auf den leitenden Kleber 8 zum Härten angewendet, eine elektrische Untersuchung wird vorgenommen, um die normale Wirkung zu bestätigen, und schließlich wird der Raum zwischen dem Halbleiterelement 1 und dem Schaltungssubstrat 6 mit einem isolierenden Harz 9, wie etwa einem flüssigen Harz auf Epoxidbasis gefüllt. Gemäß den obenerwähnten Schritten wird das Halbleiterbauelement hergestellt.
  • 8 ist eine Figur, die den Schritt des Unterdrucksetzens des Schaltungssubstrats und den des Übertragens des leitenden Klebers im Prozeß des Herstellens eines Halbleiterbauelements, wie in 7 gezeigt, erläutert, das keinen Teil der beanspruchten Erfindung bildet. Die in 7 verwendete Bezugszahl ist die gleiche wie die, die in 6 verwendet wird. 8A ist eine Schnittansicht, die ein Halbleiterbauelement vor dem Unterdrucksetzen des Schaltungssubstrats zeigt. 8B ist eine Schnittansicht, die einen Halbleiter nach dem Unterdrucksetzen des Schaltungssubstrats zeigt. Wie in 8A gezeigt, wird die vorstehende Elektrode 14, die auf der Hauptfläche des Schaltungssubstrats 5 ausgebildet ist, zu der flachen Platte geschoben, die eine gewünschte Flachheitsgenauigkeit aufweist und aus einem harten Material besteht. Infolgedessen wird die entsprechende plastische Verformung der vorstehenden Elektrode 14 durchgeführt, und die Höhe der vorragenden Oberfläche der vorstehenden Elektrode 14 wird vereinheitlicht. Es wird bevorzugt, daß die Variation bei der Flachheit des obenerwähnten harten Materials über eine Entfernung von 20 mm 4 μm oder weniger beträgt. Es wird bevorzugt, wenn der Druck, der auf die flache, aus einem harten Material bestehende Platte ausgeübt wird, an der vorragenden Oberfläche der vorstehenden Elektrode 4 in einem Bereich von 1,5 × 108 bis 5,0 × 108 N/m2 liegt. Dann wird wie in 8B gezeigt, die leitende Kleberpaste 8 nur auf die Spitze der vorstehenden Elektrode 14 übertragen, und das Halbleiterelement 1 wird montiert.
  • Weiterhin kann eine vorstehende Elektrode 14 durch die Höckerübertragungstechnik ausgebildet werden, bei der die Oberfläche des Elektrodenanschlusses 7 durch den Block aus dem leitenden metallischen Material wie etwa Au oder Cu und dergleichen, der im voraus hergestellt wird, geschoben wird und dann Druck, Wärme oder Ultraschallschwingungen einwirken, um den Block aus dem leitenden metallischen Material an der Oberfläche des Elektrodenanschlusses 7 anzubringen.
  • Zudem kann eine vorstehende Elektrode 14 ausgebildet werden, indem das leitende metallische Material durch stromloses Plattieren oder elektrolytisches Plattieren auf dem Elektrodenanschluß 7 abgeschieden wird.
  • Weiterhin kann eine Technik des Ausbildens eines dicken Films unter Verwendung von Paste verwendet werden. Hinsichtlich der Barrierenschicht 12 kann ein anderes Material als ein Cr-Au-Film verwendet werden.
  • Zudem muß in einem Fall, wenn ein Aluminiumelektrodenanschluß 2 aus einem Material außer Aluminium besteht, das nicht leicht korrodiert, wie etwa Au oder Pt und dergleichen, die Barrierenschicht nicht ausgebildet werden.
  • Wie oben erwähnt kann entsprechend dem Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 3 der Schritt des Unterdrucksetzens des Halbleiterelements entfallen, wodurch die Schäden am Halbleiterelement reduziert werden. Wenn insbesondere das Halbleiterelement hergestellt wird, indem brüchiges Material wie etwa ein Verbundhalbleiter Ga-As verwendet wird, ist das Verfahren zum Herstellen des Halbleiterbauelements in Beispiel 3 sehr effektiv.
  • Wie oben erwähnt wird gemäß dem Halbleiterbauelement der vorliegenden Erfindung die Höhe der vorstehenden Elektrode entsprechend bearbeitet, um die Entfernung zwischen der vorragenden Oberfläche der vorstehenden Elektrode und der gegenüberliegenden Oberfläche der einzelnen Elektrode jeweils über den obenerwähnten leitenden Kleber zu vereinheitlichen. Folglich kann die elektrische Verbindung zwischen dem Halbleiterelement und dem Schaltungssubstrat zuverlässig gemacht werden.
  • Weiterhin kann gemäß dem Verfahren zum Herstellen des Halbleiterbauelements die Höhe der vorstehenden Elektrode entsprechend bearbeitet werden, um die Entfernung zwischen der vorragenden Oberfläche der vorstehenden Elektrode und der gegenüberliegenden Oberfläche des einzelnen Elektrodenanschlusses jeweils über leitenden Kleber durch Ausüben von Druck auf die Rückseite des Halbleiterelements zu vereinheitlichen. Infolgedessen kann ein Halbleiterbauelement, bei dem das Halbleiterelement und das Schaltungssubstrat zuverlässig elektrisch verbunden sind, leicht und mit geringen Kosten hergestellt werden.
  • Industrielle Anwendbarkeit
  • Wie oben erwähnt, werden das Halbleiterelement und das Schaltungssubstrat im Halbleiterbauelement der vorliegenden Erfindung zuverlässig elektrisch verbunden, das Halbleiterbauelement kann als ein Halbleiterbauelement verwendet werden, bei dem das Halbleiterelement und das Schaltungssubstrat elektrisch verbunden sind.
  • Weiterhin kann gemäß einem Verfahren zum Herstellen des Halbleiterbauelements der vorliegenden Erfindung jede vorstehende Elektrode plastisch verformt werden und das Halbleiterelement und das Schaltungssubstrat können zuverlässig elektrisch verbunden werden. Infolgedessen kann das Verfahren zum Herstellen des Halbleiterbauelements als ein Verfahren zum Herstellen eines Halbleiterbauelements verwendet werden, bei dem eine Flip-Chip-Packungstechnik verwendet wird.

Claims (5)

  1. Verfahren zum Herstellen eines Halbleiterbauelements durch Anwenden der Flip-Chip-Packungstechnik; mit den folgenden Schritten: Ausbilden von vorstehenden Elektroden (4) an ersten Elektrodenanschlüssen auf einer Oberfläche eines Halbleiterelements (1), wo das Element ausgebildet ist, Übertragen eines leitenden Klebers (8) auf die Spitze der vorstehenden Elektroden (4), nachfolgendes Montieren des Halbleiterelements (1) auf einem Schaltungssubstrat (5), wodurch die Entfernung zwischen zweiten Elektrodenanschlüssen (7) eines Schaltungssubstrats (5) und ersten Elektrodenanschlüssen (2) nicht gleichförmig ist, und Drücken auf das Halbleiterelement (1), so daß die einzelne vorstehende Elektrode (4) plastisch verformt wird, damit die Entfernung zwischen den Enden der einzelnen vorstehenden Elektroden (4) und der gegenüberliegenden Oberfläche der zweiten Elektrodenanschlüsse (7) vereinheitlicht wird.
  2. Verfahren zum Herstellen eines Halbleiterbauelements durch Anwenden der Flip-Chip-Packungstechnik; mit den folgenden Schritten: Ausbilden von vorstehenden Elektroden (4) an ersten Elektrodenanschlüssen auf einer Oberfläche eines Halbleiterelements (1), wo das Element ausgebildet ist, nachfolgendes Montieren des Halbleiterelements (1) auf einem Schaltungssubstrat (5), wodurch die Entfernung zwischen zweiten Elektrodenanschlüssen (7) des Schaltungssubstrats (5) und ersten Elektrodenanschlüssen (2) nicht gleichförmig ist, Drücken auf das Halbleiterelement (1), so daß die einzelne vorstehende Elektrode (4) plastisch verformt wird, damit die Entfernung zwischen den Enden der einzelnen vorstehenden Elektroden (4) und der gegenüberliegenden Oberfläche der zweiten Elektrodenanschlüsse (7) vereinheitlicht wird, Übertragen eines leitenden Klebers (8) auf die Spitze der vorstehenden Elektroden (4) und wieder Montieren des Halbleiterelements (1) auf dem Schaltungssubstrat (5).
  3. Verfahren zum Herstellen des Halbleiterbauelements nach einem der vorhergehenden Ansprüche 1 oder 2, wobei der Druck auf die vorstehenden Elektroden (4 oder 14) in einem Bereich von 1,5 × 108 bis 5,0 × 108 N/m2 liegt.
  4. Verfahren zum Herstellen eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 1–3, wobei das Material der vorstehenden Elektrode (4 oder 14) mindestens ein metallisches Material ist, ausgewählt aus einer Gruppe bestehend aus Au und Cu.
  5. Verfahren zum Herstellen eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 1–4, wobei die Entfernung zwischen dem Ende der einzelnen vorstehenden Elektrode (4 oder 14) und der gegenüberliegenden Oberfläche des ersten und zweiten Elektrodenanschlusses (2 oder 7) in einem Bereich von 1 μm bis 10 μm liegt, wobei der Zwischenraum mit dem leitenden Kleber gefüllt ist.
DE69722661T 1996-03-06 1997-03-05 Verfahren zur herstellung einer halbleitervorrichtung Expired - Fee Related DE69722661T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4906596 1996-03-06
JP8049065A JP2951882B2 (ja) 1996-03-06 1996-03-06 半導体装置の製造方法及びこれを用いて製造した半導体装置
PCT/JP1997/000672 WO1997033313A1 (fr) 1996-03-06 1997-03-05 Dispositif a semi-conducteur et son procede de production

Publications (2)

Publication Number Publication Date
DE69722661D1 DE69722661D1 (de) 2003-07-10
DE69722661T2 true DE69722661T2 (de) 2004-05-13

Family

ID=12820690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69722661T Expired - Fee Related DE69722661T2 (de) 1996-03-06 1997-03-05 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (7)

Country Link
US (1) US6452280B1 (de)
EP (2) EP1191578A3 (de)
JP (1) JP2951882B2 (de)
KR (1) KR100300758B1 (de)
CN (1) CN1175480C (de)
DE (1) DE69722661T2 (de)
WO (1) WO1997033313A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
TWI245395B (en) * 2001-11-20 2005-12-11 Advanced Semiconductor Eng Multi-chip module package device
CN100356559C (zh) * 2003-09-24 2007-12-19 财团法人工业技术研究院 倒装芯片封装结构及其制造方法
TWI273664B (en) * 2004-03-26 2007-02-11 Advanced Semiconductor Eng Bumping process, bump structure, packaging process and package structure
KR100696190B1 (ko) * 2004-12-14 2007-03-20 한국전자통신연구원 플립 칩 본딩방법
JP4325571B2 (ja) * 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
TWI253697B (en) * 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
JP4765804B2 (ja) * 2006-07-14 2011-09-07 株式会社デンソー 半導体装置の製造方法
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP5028291B2 (ja) * 2008-01-31 2012-09-19 三洋電機株式会社 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
JP5385004B2 (ja) * 2009-05-22 2014-01-08 富士通テン株式会社 回路部品
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
KR102248876B1 (ko) * 2014-12-24 2021-05-07 엘지디스플레이 주식회사 표시장치 어레이 기판 및 표시장치

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE296385C (de)
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4740657A (en) 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPS6360540A (ja) 1986-09-01 1988-03-16 Seiko Epson Corp 接続端子の製造方法
JPS63152135A (ja) 1986-12-17 1988-06-24 Hitachi Ltd 半導体装置の製造方法
JPS63289824A (ja) 1987-05-21 1988-11-28 Fuji Electric Co Ltd 集積回路装置の実装方法
JPS647542A (en) 1987-06-30 1989-01-11 Toshiba Corp Formation of bump
JPH0793306B2 (ja) 1987-08-05 1995-10-09 日本電装株式会社 半導体集積回路装置
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JP2541284B2 (ja) * 1988-06-09 1996-10-09 富士通株式会社 半導体チップの実装方法
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02177546A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体集積回路の製造方法
JPH03209831A (ja) 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置
JP2764632B2 (ja) 1990-04-09 1998-06-11 イビデン株式会社 電子回路基板とその製造方法
JPH046841A (ja) 1990-04-24 1992-01-10 Matsushita Electric Works Ltd 半導体装置の実装構造
JPH0433348A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体装置
JP2881999B2 (ja) 1990-08-06 1999-04-12 松下電器産業株式会社 半導体素子の実装方法および実装基板
JPH04137541A (ja) 1990-09-27 1992-05-12 Sharp Corp 突起電極の形成方法
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JPH04144145A (ja) 1990-10-04 1992-05-18 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH05283414A (ja) * 1991-04-16 1993-10-29 Nippon Steel Corp 半導体装置用金属配線のバンプ高さ制御装置
JPH05144821A (ja) 1991-04-30 1993-06-11 Toshiba Corp 半導体装置
JPH0562977A (ja) 1991-09-02 1993-03-12 Fuji Electric Co Ltd 集積回路装置用バンプ電極
JP2730357B2 (ja) 1991-11-18 1998-03-25 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05144888A (ja) * 1991-11-19 1993-06-11 Fujitsu Ltd 半導体チツプの実装方法
JPH05166879A (ja) 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd Ｉｃ実装方法
US5436503A (en) 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3259393B2 (ja) * 1993-01-08 2002-02-25 ソニー株式会社 半導体チップの実装方法
JPH06302649A (ja) 1993-04-13 1994-10-28 Citizen Watch Co Ltd 半導体装置の接続方法
KR0171438B1 (ko) * 1993-09-29 1999-10-15 모리시따 요오이찌 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
US5640051A (en) * 1993-12-13 1997-06-17 Matsushita Electric Industrial Co., Ltd. Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex
JP2793766B2 (ja) * 1993-12-27 1998-09-03 株式会社ピーエフユー 導電ペースト転写方法
JP3255796B2 (ja) 1994-05-26 2002-02-12 松下電器産業株式会社 半導体装置の実装方法
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
JP3400125B2 (ja) 1994-07-18 2003-04-28 ソニー株式会社 部品実装方法
JPH0855874A (ja) * 1994-08-11 1996-02-27 Matsushita Electric Ind Co Ltd 半導体チップの接着方法
US5686353A (en) 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
EP0732107A3 (de) * 1995-03-16 1997-05-07 Toshiba Kk Abschirmvorrichtung für ein Schaltungssubstrat
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5796591A (en) 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US5578527A (en) 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
DE69634597T2 (de) * 1995-11-17 2006-02-09 Kabushiki Kaisha Toshiba, Kawasaki Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
US5611884A (en) 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP3409957B2 (ja) 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US5808319A (en) * 1996-10-10 1998-09-15 Advanced Micro Devices, Inc. Localized semiconductor substrate for multilevel transistors

Also Published As

Publication number Publication date
CN1175480C (zh) 2004-11-10
KR100300758B1 (ko) 2001-11-02
EP1191578A3 (de) 2002-05-08
WO1997033313A1 (fr) 1997-09-12
EP0951063B1 (de) 2003-06-04
EP0951063A1 (de) 1999-10-20
EP0951063A4 (de) 1999-10-20
CN1212786A (zh) 1999-03-31
JP2951882B2 (ja) 1999-09-20
JPH09246320A (ja) 1997-09-19
KR19990087563A (ko) 1999-12-27
DE69722661D1 (de) 2003-07-10
EP1191578A2 (de) 2002-03-27
US6452280B1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0965103B1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE69530037T2 (de) Automatische Bandmontage für Halbleiteranordnung
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69312983T2 (de) Höckerförmige Anschlusselektrode auf einem Substrat für Flipchip-Verbindung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10059176C2 (de) Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
WO2021219538A1 (de) Anordnung mit einem auf einer leiterplatte angeordneten elektronischen bauteil und verfahren zum herstellen einer solchen anordnung
EP3381052A1 (de) Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: STIPPL PATENTANWAELTE, 90482 NUERNBERG

8339 Ceased/non-payment of the annual fee