[go: up one dir, main page]

JPH09134934A - 半導体パッケージ及び半導体装置 - Google Patents

半導体パッケージ及び半導体装置

Info

Publication number
JPH09134934A
JPH09134934A JP7288507A JP28850795A JPH09134934A JP H09134934 A JPH09134934 A JP H09134934A JP 7288507 A JP7288507 A JP 7288507A JP 28850795 A JP28850795 A JP 28850795A JP H09134934 A JPH09134934 A JP H09134934A
Authority
JP
Japan
Prior art keywords
metal
solder
semiconductor package
connection
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7288507A
Other languages
English (en)
Inventor
Takuji Ito
拓二 伊東
Toshihiko Kubo
敏彦 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Nippon Steel Corp
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc, Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP7288507A priority Critical patent/JPH09134934A/ja
Priority to US08/743,160 priority patent/US5912505A/en
Publication of JPH09134934A publication Critical patent/JPH09134934A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 温度変化に対する耐疲労性が高い半導体パッ
ケージ及び半導体装置を提供すること。 【解決手段】 パッケージ本体１の端子部分に設けられ
た金属パッド３表面には90Pb/10Sn(wt％) からなる金属
バンプ４が設けられている。この半導体パッケージと、
その端子部分に金属パッド７が設けられたプリント基板
２との間は、90Pb/10Sn(wt％) からなる金属ボール５及
び接続用の63Sn/37Pb(wt％) の接続用半田６，９により
接続されている。金属バンプ４の形状は、半球形状，裁
頭円錐状，カルデラ状の窪みを有する裁頭円錐状等とす
ることができる。金属バンプ４及び金属ボール５は、そ
のの融点が接続用半田６，９より高く、半導体パッケー
ジと基板との接続時に溶融しない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを搭
載する半導体パッケージ、及び半導体パッケージが基板
に実装されたＬＳＩ等の半導体装置に関し、詳しくはそ
の接続端子構造に関する。
【０００２】
【従来の技術】従来の半導体パッケージは、ピン電極が
形成されているＰＧＡ（Ｐin ＧridＡllay) 型が主流
である。ＰＧＡ型パッケージは、ピン径をあまり細くす
ることができず、ピン強度保持のためにパッド径が大き
い。従ってピンピッチが大きく、プリント基板との実装
密度が低いために、ＬＳＩの高性能化に伴うＩ／Ｏ数の
増加に対応困難であるという欠点を有する。
【０００３】そこで近年注目されつつあるのが、ＢＧＡ
（Ｂall Ｇrid Ａllay) 型パッケージである。ＢＧＡ型
パッケージは、パッケージに金属パッドを形成し、この
金属パッドとプリント基板表層パッドとを位置合わせ
し、ＰＧＡ型パッケージのピンに代えて金属ボールを用
い電極を形成して溶融接続を行う。ＢＧＡ型パッケージ
では金属ボールを使用するため、金属パッドを小さくす
ることができる。従ってＰＧＡ型パッケージに比べると
接続端子数を増加させることが可能であり、プリント基
板との実装密度を高めることができる。
【０００４】
【発明が解決しようとする課題】通常、ＢＧＡ型パッケ
ージは、特開昭63−104397号公報に記載されているよう
に、フラックスの粘着力を利用してボールを金属パッド
に付着させ、ボールをリフロー溶融させて端子同士を接
続する。またU.S.Pat.No.5147084では高融点半田ボール
を低融点半田で接続する。しかしながらこれらの構造で
は接続端子の高さが低い。そうするとＢＧＡ型パッケー
ジをプリント基板に実装した場合、ＬＳＩの発熱によっ
て、パッケージとプリント基板との熱膨張係数差に起因
する熱疲労により接続端子部が次第に破壊することがあ
る。ここで接続端子の高さは、接続端子部に生じる歪み
量に大きく影響し、接続端子が低いほど歪み量が大きく
なる傾向にあり、これは半導体装置の信頼性低下の要因
となっている。
【０００５】また図５に示す如き多段半田バンプ接続に
てＬＳＩチップを基板に実装する半導体装置が提案され
ている（月刊Semiconductor World VOL.6,No.12 pp.166
-170,1987)。この例では、配線板11，チップ15間に、バ
ンプ（Ｃｕ）14及び２段のバンプ（Ｃｕ）付きポリイミ
ドフィルム12を介在させて接続している。バンプ（Ｃ
ｕ）14とバンプ付きポリイミドフィルム12との間、及び
バンプ付きポリイミドフィルム12間には、Ｔｉ膜13を設
けてある。しかしながらこの例は、バンプ付きポリイミ
ドフィルムの作製にコストがかかり、且つ接続に要する
工程数が多いという問題を有する。
【０００６】本発明は、斯かる事情に鑑みてなされたも
のであり、金属パッドと接続用半田との間に金属バンプ
を設けることにより、温度変化に対する耐疲労性が高
く、接続部信頼性の向上が図れる半導体パッケージ及び
半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
金属パッドが設けられた端子同士を、金属ボール及び接
続用半田を介して接続することにより、基板に実装され
るべき半導体パッケージにおいて、金属パッドの表面に
金属バンプが設けられており、金属バンプの融点は接続
用半田の融点より高いことを特徴とする。
【０００８】請求項２記載の発明は、金属パッドが設け
られた端子同士を、金属ボール及び接続用半田を介して
接続することにより、基板に実装されるべき半導体パッ
ケージにおいて、金属パッドの表面に金属バンプが設け
られており、更に金属ボールが接続用半田を介して金属
バンプに接続されており、金属バンプ及び金属ボールの
融点は接続用半田の融点より高いことを特徴とする。
【０００９】請求項３記載の発明は、金属パッドが設け
られた端子同士を、金属ボール及び接続用半田を介した
接続により半導体パッケージが基板に実装された半導体
装置において、半導体パッケージ側の金属パッドと接続
用半田との間に金属バンプが設けられており、金属バン
プ及び金属ボールの融点は接続用半田の融点より高いこ
とを特徴とする。
【００１０】金属パッドと接続用半田との間に金属バン
プを設けることにより、接続端子の高さが高くなる。こ
れにより上述した接続端子部の歪み量を小さくすること
ができ、耐疲労性が向上する。
【００１１】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づき具体的に説明する。図１は、本発明に
係る半導体パッケージの要部を示す模式的断面図であ
る。パッケージ本体１表面に設けられた金属パッド３の
下側に金属バンプ４が形成されている。金属バンプ４の
形状は、半球形状，裁頭円錐状，カルデラ状の窪みを有
する裁頭円錐状等が考えられる。金属バンプ４の下側に
は、接続用半田６を介したリフローにより金属ボール５
が接続されている。金属ボールの接続までの工程は、後
述するように、図１とは上下逆の状態で行われる。本発
明における接続端子材料である、金属パッド３，金属バ
ンプ４及び金属ボール５の例として５種の半田の組み合
わせを表１に示す。
【００１２】
【表１】
【００１３】このＢＧＡ型の半導体パッケージをプリン
ト基板へ実装する際には、63Sn/37Pb(wt％) の半田を使
用して接続するのが一般的である。本発明では、接続高
さを高くするために、プリント基板へ実装する際に金属
バンプ及び金属ボールが溶融してしまわないことが必要
である。
【００１４】図２は図１に示す半導体パッケージがプリ
ント基板に実装された半導体装置の要部を示す模式的断
面図である。プリント基板２表面に設けられた金属パッ
ド７と金属ボール５との間は、63Sn/37Pb(wt％) の接続
用半田９を介したリフローにより接続されている。
【００１５】
【実施例】表１のCase１に相当する実施例について述べ
る。パッケージ本体１には、外径25.4mm□，厚み25mm，
ピン数361 ，ピンピッチ1.27mmのものを用いた。そして
直径0.6 mmのNi/Au めっきを施されたＷパッド（金属パ
ッド３）上に、開口径0.7 mm，開口深さ0.2 mmのメタル
マスクを使用して、90Pb/10Sn(wt％) の半田ペーストを
印刷し、約330 ℃にてリフロー処理する。これにより高
さ約150 μm の金属バンプ４が得られた。この金属バン
プ４上に、開口径0.7 mm，開口深さ0.2 mmのメタルマス
クを使用して、63Sn/37Pb(wt％) の半田ペースト（６）
を印刷する。さらに直径750 μm の90Pb/10Sn(wt％) の
金属ボール５を配置し、約210 ℃にてリフロー処理す
る。これを裏返すと図１に示す如き半導体パッケージが
得られ、接続端子の高さｈは約950 μm である。
【００１６】次にプリント基板２上に設けられた直径0.
7 mmの金属パッド７上に、開口径0.7 mm，開口深さ0.2
mmのメタルマスクを使用して、63Sn/37Pb(wt％) の半田
ペースト（９）を印刷する。そしてこのプリント基板２
と図１に示す半導体パッケージとの接続端子同士を位置
合わせしてリフロー処理する。その結果、図２に示す如
く、パッケージ本体１面とプリント基板２面との距離ｄ
が約１mmで接続された半導体装置が得られる。
【００１７】同様にして１０個のサンプルを試作し、耐
疲労性のテストを行った。テストは、−４０／＋１２５
℃の温度サイクルを、１時間当たり１回のペースで５０
０回繰り返して行う。この結果、接続不良の発生は見ら
れなかった。
【００１８】比較例．また比較例を試作し、同様のテス
トを行った。比較例は、実施例と同様、パッケージ本体
１として、外径25.4mm□，厚み25mm，ピン数361 ，ピン
ピッチ1.27mmのものを用い、以下のようにして試作し
た。即ち直径0.6 mmのNi/Au めっきを施されたＷパッド
（金属パッド３）上に、開口径0.7 mm，開口深さ0.2 mm
のメタルマスクを使用して、63Sn/37Pb(wt％) の半田ペ
ースト（８）を印刷し、さらに直径750 μm の90Pb/10S
n(wt％) の金属ボール５を配置し、約210 ℃にてリフロ
ー処理する。これを裏返すと図３に示す如き半導体パッ
ケージが得られ、接続端子の高さｈは約800 μm であ
る。
【００１９】次にプリント基板２上に設けられた直径0.
7 mmの金属パッド７上に、開口径0.7 mm，開口深さ0.2
mmのメタルマスクを使用して、63Sn/37Pb(wt％) の半田
ペースト（９）を印刷する。そしてこのプリント基板２
と図３に示す半導体パッケージとの接続端子同士を位置
合わせしてリフロー処理する。その結果、図４に示す如
く、パッケージ本体１面とプリント基板２面との距離ｄ
が約800 μm で接続された半導体装置が得られる。
【００２０】比較例として１０個のサンプルを試作し、
耐疲労性のテストを行った。−４０／＋１２５℃の温度
サイクルを、１時間当たり１回のペースで繰り返したと
ころ、３００回で全て接続不良となった。
【００２１】
【発明の効果】以上のように本発明では、金属パッドと
接続用半田との間に金属バンプを設けることにより、接
続端子の高さが高くなり、半導体パッケージと基板との
熱膨張係数差に起因する歪みの影響が低減される。これ
により温度変化に対する耐疲労性が高く、接続部信頼性
の向上が図れる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの要部を示す模
式的断面図である。
【図２】本発明に係る半導体装置の要部を示す模式的断
面図である。
【図３】比較例の半導体パッケージの要部を示す模式的
断面図である。
【図４】比較例の半導体装置の要部を示す模式的断面図
である。
【図５】従来のＢＧＡ型パッケージの接続端子を示す模
式的断面図である。
【符号の説明】
１ パッケージ本体 ２ プリント基板 ３，７ 金属パッド ４ 金属バンプ ５ 金属ボール ６，９ 接続用半田

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 金属パッドが設けられた端子同士を、金
    属ボール及び接続用半田を介して接続することにより、
    基板に実装されるべき半導体パッケージにおいて、金属
    パッドの表面に金属バンプが設けられており、金属バン
    プの融点は接続用半田の融点より高いことを特徴とする
    半導体パッケージ。
  2. 【請求項２】 金属パッドが設けられた端子同士を、金
    属ボール及び接続用半田を介して接続することにより、
    基板に実装されるべき半導体パッケージにおいて、金属
    パッドの表面に金属バンプが設けられており、更に金属
    ボールが接続用半田を介して金属バンプに接続されてお
    り、金属バンプ及び金属ボールの融点は接続用半田の融
    点より高いことを特徴とする半導体パッケージ。
  3. 【請求項３】 金属パッドが設けられた端子同士を、金
    属ボール及び接続用半田を介して接続することにより、
    半導体パッケージが基板に実装された半導体装置におい
    て、半導体パッケージ側の金属パッドと接続用半田との
    間に金属バンプが設けられており、金属バンプ及び金属
    ボールの融点は接続用半田の融点より高いことを特徴と
    する半導体装置。
JP7288507A 1995-11-07 1995-11-07 半導体パッケージ及び半導体装置 Pending JPH09134934A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7288507A JPH09134934A (ja) 1995-11-07 1995-11-07 半導体パッケージ及び半導体装置
US08/743,160 US5912505A (en) 1995-11-07 1996-11-04 Semiconductor package and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7288507A JPH09134934A (ja) 1995-11-07 1995-11-07 半導体パッケージ及び半導体装置

Publications (1)

Publication Number Publication Date
JPH09134934A true JPH09134934A (ja) 1997-05-20

Family

ID=17731126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7288507A Pending JPH09134934A (ja) 1995-11-07 1995-11-07 半導体パッケージ及び半導体装置

Country Status (2)

Country Link
US (1) US5912505A (ja)
JP (1) JPH09134934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278180B1 (en) 1997-06-04 2001-08-21 Nikko Company Ball-grid-array-type semiconductor device and its fabrication method and electronic device
JP2007287712A (ja) * 2006-04-12 2007-11-01 Oki Electric Ind Co Ltd 半導体装置、半導体装置の実装構造、及びそれらの製造方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5540890A (en) 1992-03-27 1996-07-30 Abbott Laboratories Capped-closure for a container
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6230400B1 (en) * 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6621168B2 (en) * 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
WO2006052616A1 (en) * 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US20090111299A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation Surface Mount Array Connector Leads Planarization Using Solder Reflow Method
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8647974B2 (en) * 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9842819B2 (en) 2015-08-21 2017-12-12 Invensas Corporation Tall and fine pitch interconnects
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9780060B2 (en) * 2015-12-03 2017-10-03 Texas Instruments Incorporated Packaged IC with solderable sidewalls
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0263221A1 (en) * 1986-10-08 1988-04-13 International Business Machines Corporation Method of forming solder bumps on metal contact pads of a substrate
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278180B1 (en) 1997-06-04 2001-08-21 Nikko Company Ball-grid-array-type semiconductor device and its fabrication method and electronic device
JP2007287712A (ja) * 2006-04-12 2007-11-01 Oki Electric Ind Co Ltd 半導体装置、半導体装置の実装構造、及びそれらの製造方法

Also Published As

Publication number Publication date
US5912505A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH09134934A (ja) 半導体パッケージ及び半導体装置
US6281581B1 (en) Substrate structure for improving attachment reliability of semiconductor chips and modules
JP2010541244A (ja) 二重ポスト付きフリップチップ相互接続
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
JP2005512335A (ja) ボールグリッドアレイパッケージ
US6229207B1 (en) Organic pin grid array flip chip carrier package
JP2001085470A (ja) 半導体装置及びその製造方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2002164369A (ja) 半導体装置およびその製造方法
JP3715438B2 (ja) 電子装置およびその製造方法
JP3180041B2 (ja) 接続端子及びその形成方法
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP4364991B2 (ja) リードピン付き配線基板
JP3585806B2 (ja) ピン付き配線基板
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2007027701A (ja) 配線基板
JP2001156207A (ja) バンプ接合体及び電子部品
JP2007027700A (ja) 配線基板および配線基板の製造方法
JP3780088B2 (ja) 電子部品の面実装用接合部材
JPH05136216A (ja) 半導体取付装置
JP2008218483A (ja) 半導体装置及びその製造方法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JP2002076599A (ja) 電子機器
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置