[go: up one dir, main page]

JP3450236B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3450236B2
JP3450236B2 JP26847299A JP26847299A JP3450236B2 JP 3450236 B2 JP3450236 B2 JP 3450236B2 JP 26847299 A JP26847299 A JP 26847299A JP 26847299 A JP26847299 A JP 26847299A JP 3450236 B2 JP3450236 B2 JP 3450236B2
Authority
JP
Japan
Prior art keywords
temporary substrate
semiconductor device
protective layer
manufacturing
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26847299A
Other languages
English (en)
Other versions
JP2001094003A (ja
Inventor
健 中三川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP26847299A priority Critical patent/JP3450236B2/ja
Priority to US09/667,124 priority patent/US6518093B1/en
Priority to EP00120686A priority patent/EP1087434A2/en
Priority to KR1020000055730A priority patent/KR20010070094A/ko
Priority to TW089119633A priority patent/TW473953B/zh
Publication of JP2001094003A publication Critical patent/JP2001094003A/ja
Application granted granted Critical
Publication of JP3450236B2 publication Critical patent/JP3450236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、パッケージサイズの小型化等
を図った半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置では、電子機器の高性
能化、小型軽量化及び高速化の要請に応えるために新形
態のパッケージが次々に開発されており、搭載する半導
体チップ（以下、ＬＳＩチップとも呼ぶ）の高集積化に
より、装置の小型化や薄型化が実現され、電子機器の更
なる高性能化や高速化が図られている。ＬＳＩチップの
高性能化を実現するため、高密度実装を可能としたＦＣ
ＢＧＡ（flip chip ballgrid array）方式によるパッケ
ージも知られている。
【０００３】図１１は、ＦＣＢＧＡ方式による従来型の
パッケージ構造を備えた半導体装置を示す断面図であ
る。この半導体装置は、ＬＳＩチップ１１と、ＬＳＩチ
ップ１１に備えた配線パターンに対応する複数のはんだ
バンプ１２と、複数の電極パッド３３を備えた多層構造
の再配線基板（又はインタポーザ）２４とを有する。再
配線基板２４は、ハンドリング等の取扱い性を向上さ
せ、標準化された回路基板の接続部に対応したはんだボ
ール２５の配置を得、更には、ＬＳＩチップ１１の性能
テスト時にＬＳＩチップ１１表面をプローブから保護す
る等の機能を有する。
【０００４】再配線基板２４は、表面の電極パッド３３
以外の部分にソルダーレジスト３４が形成され、電極パ
ッド３３と反対の面にはんだボール２５が形成されてい
る。はんだバンプ１２と電極パッド３３とが電気的且つ
機械的に結合された状態で、各はんだバンプ１２及び電
極パッド３３の間の隙間にアンダーフィル樹脂１４が注
入・硬化されている。
【０００５】上記従来の半導体装置を製造する際には、
まず、再配線基板２４にＬＳＩチップ１１を位置合わせ
し、リフローすることによって双方を結合させる。更
に、必要に応じて洗浄等を行った後に、ＬＳＩチップ１
１と再配線基板２４との間の隙間にアンダーフィル樹脂
１４を注入し、アンダーフィル樹脂１４をキュアリング
して硬化させる。この後、必要に応じて、再配線基板２
４の裏面に、はんだボール１５等の接続端子を形成す
る。
【０００６】
【発明が解決しようとする課題】上記従来の半導体装置
では、ＬＳＩチップ１１を再配線基板２４から剥離する
ことが困難なので、性能テストで不良と判定されたＬＳ
Ｉチップ１１は再配線基板２４ごと廃棄される。このた
め、再配線基板２４は、できるだけ廉価に製造されなけ
ればならず、ＬＳＩステッパを使用せずに露光機（アラ
イナー）を用いた基板製造方法で製造されることにな
る。この基板製造方法によると、コストダウンは図れる
ものの、ＬＳＩステッパを用いた場合のような微細化が
困難になるので、再配線基板２４がＬＳＩチップ１１に
比して大型化し、パッケージそのものが大型化すること
になる。
【０００７】ここで、パッケージの小型／簡素化のため
にベアチップ方式を採用することも考えられるが、この
方式によると、全体が薄くてＬＳＩチップの表面に保護
層がない構造になるので、ハンドリング等での取扱いに
十分な注意を払わなければならず、作業が煩雑になる。
ベアチップ方式では更に、電極パッドのテストによるプ
ロービング痕や傷等のダメージを受け易く、性能テスト
の実施が困難になる。
【０００８】本発明は、上記に鑑み、コストダウンを実
現しながらも、再配線基板を用いないことによりパッケ
ージの小型化を図ると共に、ハンドリング等の取り扱い
や性能テストを簡便化できる半導体装置及びその製造方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、配線基板の複数
の電極に各電極に対応する電極が接続される半導体チッ
プを備えた半導体装置を製造する製造方法において、半
導体チップ及び該半導体チップに対応する大きさを有す
る仮基板の少なくとも一方に、前記半導体チップの電極
のパターンに対応する複数の細線状配線から成る金属接
続部材を形成し、前記金属接続部材を介して前記半導体
チップと仮基板とを相互に固定し、前記半導体チップと
仮基板との間、及び、前記金属接続部材の相互間に樹脂
を充填し硬化させて保護層を形成し、前記保護層及び金
属接続部材から前記仮基板を除去することを特徴とす
る。
【００１０】本発明の半導体装置の製造方法では、半導
体チップを仮基板に固定し、このとき形成される隙間に
樹脂を注入して硬化させ、仮基板を除去することでパッ
ケージを製造するので、パッケージサイズを半導体チッ
プと同程度にして半導体装置全体を小型化できる。ま
た、半導体チップの各電極に接続した、金型成型によっ
て形成できる細線状配線から成る金属接続部材を保護層
から露出させる簡素で信頼性が高いパッケージ構造が得
られ、生産性を向上させてコストダウンを図ることがで
きる。更に、半導体チップの電極に接続され周囲を樹脂
で覆われた金属接続部材に対してプロービングを実施す
るので、半導体チップ本来の電極パッドを傷や接触によ
る損傷等から保護することができる。これにより、ハン
ドリング等の取扱いや性能テストが簡便になる。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】また、前記仮基板の除去工程に後続して、
前記保護層から露出した前記接続端子パターンを保護す
る別の保護層の形成工程を有することが好ましい。これ
により、形成した別の保護層によって接続端子パターン
を保護できるので、ハンドリング時の取扱いや性能テス
トの実施が一層簡便になる。
【００１８】更に、前記仮基板の除去工程に後続して、
前記金属接続部材の前記保護層からの露出部分にはんだ
バンプを形成することも好ましい態様である。これによ
り、金属接続部材及びはんだバンプを介して半導体チッ
プの電極を配線基板の電極に確実に接続できる。
【００１９】更に、前記仮基板の除去工程では、前記保
護層及び金属接続部材から前記仮基板を機械的に剥離又
はエッチングで除去することが好ましい。この場合、保
護層及び金属接続部材に対する仮基板の密着強度が小さ
いときは機械的に剥離し、密着強度が大きいときはエッ
チング除去するように、状況に応じて工程を選択するこ
とができる。
【００２０】好ましくは、前記仮基板を、テフロンコー
ト又はテフロン含浸によって表面処理した板部材で構成
する。この場合、仮基板の除去工程が簡便になる。
【００２１】また、前記半導体チップと仮基板とを相互
に固定する際に、前記金属接続部材を加熱しつつ前記仮
基板と半導体チップとを所定の荷重で相互に押しつける
処理を行うことが好ましい。これにより、金属接続部材
から仮基板を剥離した完成状態で、保護層から露出する
金属接続部材の先端部を平坦状に形成でき、端子として
の金属接続部材の接触性及び導通性を良好にできる。
【００２２】更に、前記仮基板を金属製板部材で構成す
ることも好ましい態様である。これにより、例えば、金
属接続部材がはんだバンプから成りはんだバンプに仮基
板を押しつけつつリフローする際に、後の工程で保護層
から露出するはんだバンプの先端形状を、良好な平坦面
として形成することができる。
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて本発明を更に詳細に説明する。図１
は、本発明の第１実施形態例における半導体装置（パッ
ケージ）の製造工程を示す断面図であり、(ａ)〜(ｆ)は
各製造工程を段階的に示す。
【００３３】まず、図１(ａ)に示すように、ＬＳＩチッ
プ１１の電極形成面に、スズ（Ｓｎ）及び鉛（Ｐｂ）か
ら成るはんだを用いて金属バンプ１２を形成する。金属
バンプ１２は、外部接続端子として使用できればよいた
め、材質がはんだに限定されることはなく、金（Ａｕ）
等他の材料を用いることもできる。
【００３４】金属バンプ１２の形成後、図１(ｂ)に示す
ように、製作用の仮基板１３上に金属バンプ１２を位置
合わせしつつＬＳＩチップ１１を載せる。仮基板１３
は、表面に凹凸が無い平坦面状に形成され、ＬＳＩチッ
プ１１に対応する大きさを有する。例えば、銅、ステン
レス又はアルミニウム等の金属製板部材の表面にテフロ
ンコートを施し、又は、テフロンを含浸させることによ
って仮基板１３を得ることができる。
【００３５】次いで、図１(ｃ)に示すように、ＬＳＩチ
ップ１１と仮基板１３との間に所定の荷重を加えて、金
属バンプ１２を仮基板１３の表面に密着させる。例え
ば、ＬＳＩチップ１１が１０００個の金属バンプ１２を
有する場合には、１００〜１５０℃の温度下で、ＬＳＩ
チップ１１及び仮基板１３を１０〜５０ｋｇの荷重で相
互に押しつける。なお、仮基板１３又は金属バンプ１２
には、はんだ接続性向上のためにフラックスが塗布され
ていてもよい。
【００３６】１００〜１５０℃の温度下で、ＬＳＩチッ
プ１１と仮基板１３とを１０〜５０ｋｇという比較的軽
い荷重で加圧するのは、ＬＳＩチップ１１への負荷を軽
減し、且つ、金属バンプ１２及び仮基板１３の双方の密
着力を向上させる目的からであるが、ＬＳＩチップ１１
及び仮基板１３の密着条件は、上記に限定されるもので
はない。また、ＬＳＩチップ１１と仮基板１３との密着
を保持するために専用の治工具等を利用することもでき
る。
【００３７】更に、図１(ｄ)に示すように、ＬＳＩチッ
プ１１と仮基板１３との間の隙間（ギャップ）にアンダ
ーフィル樹脂１４を注入し、所定の条件下で硬化させ
て、ＬＳＩチップ１１及び金属バンプ１２を保護する保
護層とする。上記条件としては、例えば、アンダーフィ
ル樹脂１４として、二酸化珪素を主成分とするフィラー
を含有する半導体封止用エポキシ系ペーストを用い、こ
のアンダーフィル樹脂１４をシリンジ、ニードル及びデ
ィスペンサを使用してギャップに注入し、１５０℃で１
時間キュアリングして硬化させることが挙げられる。
【００３８】次いで、図１(ｅ)に示すように、図１(ｄ)
の状態の金属バンプ１２及びアンダーフィル樹脂１４か
ら仮基板１３を剥離する。ここで、仮基板１３にはテフ
ロンコート等の処理が施されているので、剥離工程が容
易に行われる。更に、図１(ｆ)に示すように、アンダー
フィル樹脂１４から露出する各金属バンプ１２に対し、
外部接続用のはんだボール１５を形成する。
【００３９】以上のように、第１実施形態例では、仮基
板１３を金属バンプ１２に所定の圧力で押しつけること
によって、硬化した金属バンプ１２の各先端部が、球状
ではなく平坦状に形成されるので、例えば、図１（ｅ）
で仮基板１３をＬＳＩチップ１１から剥離した際に、先
端部が平坦状の端子を得ることができる。
【００４０】例えば、金属バンプ１２の先端部にバンプ
１５を形成する場合に、金属バンプ１２の先端が球形状
であれば、保護層（１４）の表面とこの表面から後退し
た球形状の金属バンプ１２との間に、図２（ａ）に示す
ようにアンダーフィル樹脂１４が入り込んで、良好な接
触性や電気導通性を損なうことになる。しかし、本実施
形態例では、図２（ｂ）に示すように、保護層（１４）
から確実に露出する先端平坦状の金属バンプ１２が得ら
れるので、アンダーフィル樹脂１４の進入を防止し、良
好な接触性及び電気導通性を得ることができる。図２
（ａ）には、先端球形状の金属バンプに対する樹脂充填
状態を、図２（ｂ）には、先端平坦状の金属バンプに対
する樹脂充填状態を夫々示した。
【００４１】次に、本発明の第２実施形態例について説
明する。図３は、本実施形態例における半導体装置の製
造工程を示す断面図であり、(ａ)〜(ｆ)は各製造工程を
段階的に示す。図３では仮基板上のパッドパターンを省
略している。
【００４２】まず、図３(ａ)に示すように、ＬＳＩチッ
プ１１の電極形成面に、第１実施形態例と同様のはんだ
を用いて金属バンプ１２を形成する。更に、図３(ｂ)に
示すように、所定のパターンが形成された銅（Ｃｕ）や
アルミニウム（Ａｌ）等から成る仮基板１３上に、金属
バンプ１２を有するＬＳＩチップ１１を疑似パターンに
精密に位置合わせして載せる。なお、仮基板１３又は金
属バンプ１２には、はんだ接続性の向上のためにフラッ
クスが塗布されていてもよい。
【００４３】仮基板１３の一例を示す図４のように、仮
基板１３がＣｕから成る場合には、光沢面における金属
バンプ１２と接触しない部分１３ａに黒色酸化銅処理
（黒化処理）を施して、電極パッドの疑似パターン３１
を形成することができる。これにより、仮基板１３に金
属バンプ１２をリフローする際に、溶融したはんだが疑
似パターン３１の周囲に流れ込む不具合を阻止すること
ができる。
【００４４】また、仮基板１３としては、金属バンプ１
２が接触する部分にＣｕの疑似パターンを形成したＡｌ
基板、或いは、金属バンプ１２が接触する部分に、図４
と同様のＣｕ製疑似パターンを形成したステンレス製基
板を使用することもできる。
【００４５】疑似パターンは、Ｃｕ以外に、ニッケル
（Ｎｉ）とＡｕとの積層構造、或いは、ＣｕとＮｉとＡ
ｕとの積層構造等で形成することもできる。
【００４６】次いで、図３(ｃ)に示すように、ＬＳＩチ
ップ１１に形成された複数の金属バンプ１２のはんだを
リフローして、ＬＳＩチップ１１と仮基板１３とを接続
する。この接続状態で洗浄を行ってもよい。
【００４７】更に、図３(ｄ)に示すように、ＬＳＩチッ
プ１１と仮基板１３との間の隙間にアンダーフィル樹脂
１４を注入し、所定の条件下で硬化させて保護層とす
る。この条件は、第１実施形態例の場合と同様である。
【００４８】次いで、図３(ｅ)に示すように、図３(ｄ)
の状態の金属バンプ１２及びアンダーフィル樹脂１４か
らウエットエッチングによって仮基板１３を除去する。
前述した各構成の仮基板１３を用いる場合、ウエットエ
ッチングには塩化第２鉄エッチング液等を用いることが
できる。ここで、仮基板１３上の疑似パターンをＮｉと
Ａｕとの積層構造等で構成すれば、金属バンプ１２のは
んだ部分が僅かにエッチングされて窪みができるような
不具合を回避することができる。
【００４９】更に、図３(ｆ)に示すように、アンダーフ
ィル樹脂１４から露出する各金属バンプ１２に対し、外
部接続用のはんだボール１５を形成する。
【００５０】以上のように、第２実施形態例では、金属
バンプ１２及びアンダーフィル樹脂１４に密着した仮基
板１３をエッチングで剥離するので、仮基板１３が強く
密着している場合でも、容易に除去することができる。
【００５１】また、第１及び第２実施形態例では、半導
体装置が、アンダーフィル樹脂１４から成る保護層を１
層のみ備えるが、図１又は図３の（ａ）〜（ｆ）の工程
を繰り返し行うことで、夫々が金属バンプ１２を内包す
る保護層（１４）を多層化することができる。この多層
化では、保護層（１４）を１層形成した後に、この保護
層（１４）上に別の保護層（１４）を形成すると共に、
対応する金属バンプ１２を相互に接続する。この工程を
繰り返し行うことにより、多層構造の保護層（１４）が
得られる。
【００５２】例えば、半導体装置（パッケージ）と配線
基板とをリフロー装置に収容してはんだボール１５を溶
融させ、配線基板にパッケージを実装する際に、加えら
れる熱やその後の熱履歴により、双方の熱膨張率の差に
起因した変形応力がはんだボール１５に作用する。この
ため、著しい場合には、はんだボール１５にクラックが
発生することがある。しかし、上記のように、保護層
（１４）を多層化し、パッケージと配線基板との間隔を
適宜調整することで、変形応力を解消することが可能と
なる。
【００５３】次に、本発明の第３実施形態例について説
明する。図５は、本実施形態例における半導体装置の製
造工程を示す断面図であり、(ａ)〜(ｆ)は各製造工程を
段階的に示す。
【００５４】まず、図５(ａ)に示すＬＳＩチップ１１
を、ＬＳＩチップ１１の各電極に対応する疑似パターン
上に金属バンプ１２が形成された図５(ｂ)の仮基板１３
に、精密に位置合わせしつつ載せる。仮基板１３又はＬ
ＳＩチップ１１には、はんだ接続性の向上のためにフラ
ックスが塗布されていてもよい。
【００５５】金属バンプ１２は、はんだ、はんだとＣｕ
との積層構造、或いは、はんだとＡｕとＮｉとの積層構
造等で構成できる。仮基板１３は、ステンレス基板、Ａ
ｌ基板、或いは、疑似パターン部分を除いて黒化処理を
行ったＣｕ基板等を使用することができる。
【００５６】次いで、図５(ｃ)に示すように、仮基板１
３に形成された複数の金属バンプ１２をリフローして、
仮基板１３とＬＳＩチップ１１とを接続する。この接続
状態で洗浄を行ってもよい。
【００５７】更に、図５(ｄ)に示すように、ＬＳＩチッ
プ１１と仮基板１３との間の隙間にアンダーフィル樹脂
１４を注入し、所定の条件で硬化させて保護層とする。
この条件は、第１実施形態例の場合と同様である。
【００５８】次いで、図５(ｅ)に示すように、ウエット
エッチングによって、図５(ｄ)の状態の金属バンプ１２
及びアンダーフィル樹脂１４から仮基板１３を除去す
る。上述したステンレス等の仮基板１３では、塩化第２
鉄エッチング液等を用いて容易に除去することができ
る。ここで、仮基板１３上の疑似パターンをはんだとＮ
ｉとＡｕとの積層構造等で構成すれば、金属バンプ１２
のはんだ部分が僅かにエッチングされて窪みができるよ
うな不具合を回避することができる。
【００５９】更に、図５(ｆ)に示すように、アンダーフ
ィル樹脂１４から露出する各金属バンプ１２に対し、外
部接続用のはんだボール１５を形成する。
【００６０】第２及び第３実施形態例では、平坦な仮基
板１３上でリフローすることによって、硬化した金属バ
ンプ１２の各先端部が球状でなく平坦状に形成される。
このため、例えば、図３（ｅ）又は図５（ｅ）において
仮基板１３をＬＳＩチップ１１から除去した際に、保護
層（１４）から確実に露出した先端平坦状の端子が得ら
れる。これにより、第１実施形態例と同様に、アンダー
フィル樹脂１４の進入を防止し、良好な接触性及び電気
導通性を得ることができる。
【００６１】また、第１、第２及び第３実施形態例で
は、従来の再配線基板２４（図１１）が有していた、標
準化された回路基板の配線パターンに応じたはんだボー
ル２５の配置を得るという再配線機能を、ＬＳＩチップ
１１側又は回路基板の接続部側にもたせている。
【００６２】次に、本発明の第４実施形態例について説
明する。図６は、本実施形態例における半導体装置の製
造工程を示す断面図であり、(ａ)〜(ｅ)は各製造工程を
段階的に示す。
【００６３】まず、図６(ａ)に示すＬＳＩチップ１１
を、疑似パターンに従って一端が植設された複数のリー
ド２１を有する図６(ｂ)の仮基板１３に精密に位置合わ
せし、リード２１の他端のはんだをリフローすることで
接続する。この接続状態で洗浄を行ってもよい。仮基板
１３は、ステンレス、Ａｌ、又はＣｕ等で構成されてお
り、ＬＳＩチップ１１との対向面には、上記リード２１
が金型成型で形成されている。
【００６４】各リード２１は、ＬＳＩチップ１１と仮基
板１３とに接続される部分のみがはんだから成り、他の
部分ははんだ以外の金属材料から成るが、これに代え
て、全体をステンレス、Ｃｕ、又は、はんだ等で形成す
ることもできる。はんだリードを用いる場合、ＬＳＩチ
ップ１１と接続する側のはんだ組成が低融点となるよう
に変更すると、接続工程がより簡便になる。はんだ接続
性を良くするために、仮基板１３又はＬＳＩチップ１１
側にフラックスを塗布してもよい。リード２１は比較的
堅固な部材であるが、これに代えて、はんだ又は金から
成り、リードより柔らかいワイヤを用いることができ
る。
【００６５】次いで、図６(ｃ)に示すように、ＬＳＩチ
ップ１１と仮基板１３との間の隙間にアンダーフィル樹
脂１４を注入し、所定の条件下で硬化させて保護層とす
る。この条件は、第１実施形態例の場合と同様である。
【００６６】次いで、図６(ｄ)に示すように、図６(ｃ)
の状態のリード２１及びアンダーフィル樹脂１４から仮
基板１３をウエットエッチングによって除去する。前述
した各構成の仮基板１３を用いた場合、塩化第２鉄エッ
チング液等を用いて除去することができる。更に、図６
(ｅ)に示すように、アンダーフィル樹脂１４から露出す
る各リード２１に対し、外部接続用のはんだボール１５
を形成する。
【００６７】ここで、リード２１の形成工程の一例を説
明する。図７は、図６（ｂ）の場合とは逆にＬＳＩチッ
プ１１側にリード２１が形成された状態を示す平面図、
図８（ａ）〜（ｃ）は、リード２１の作製過程を順に示
す側面断面図である。
【００６８】図７に示すように、矩形枠体状のフレーム
３２の開口３２ａの中央部分に向けて四方から複数のリ
ード２１が延設されており、各リード２１の先端部には
ＬＳＩチップ１１がボンディングで電気的且つ機械的に
結合されている。
【００６９】図８（ａ）では、ＬＳＩチップ１１の下方
にリード２１を位置させた状態で図７のフレーム３２を
セットし、図８（ｂ）に示すように、所定構造の成型金
型を用いてリード２１を切断すると共に所定の形状に屈
曲させることで、図８（ｃ）に示す複数のリード２１を
備えたＬＳＩチップ１１を作製する。
【００７０】第４実施形態例では、保護層（１４）内
に、配線パターンを変更できるリード２１を備えるの
で、リード２１の保護層（１４）からの露出状態を変更
することで、実装先の配線基板の配線パターンに応じて
配線のピッチや配列を適合させることができる。
【００７１】次に、本発明の第５実施形態例について説
明する。図９は、本実施形態例における半導体装置の製
造工程を示す断面図であり、(ａ)〜(ｇ)は各製造工程を
段階的に示す。
【００７２】図９(ａ)に示すように、ＬＳＩチップ１１
は、電極形成面に、表面にＡｕ鍍金（めっき）が施され
た複数の金属バンプ１２を有する。この構造のＬＳＩチ
ップ１１を、後に所定の接続端子パターン２２とされる
凸状パターン（２２）を有する図９(ｂ)の仮基板１３上
に、精密に位置合わせして載せる。
【００７３】仮基板１３には、ステンレス、Ａｌ又はＣ
ｕから成る基板に感光性レジストを塗布し、フォトリソ
グラフィ技術を用いて配線パターンを形成した後に、こ
の配線パターンにＡｕ鍍金、或いは、ＣｕとＡｕとの積
層構造による鍍金を施してから、感光性レジストを剥離
することによって凸状パターン（２２）を形成してお
く。
【００７４】仮基板１３の凸状パターン（２２）は、上
記構成に限定されることはなく、アディティブ法、クラ
ッド材のフォトグラフィ技術を用いたエッチング法、或
いは、プレス加工法等の方法で形成することもできる。
【００７５】次いで、図９(ｃ)に示すように、ＬＳＩチ
ップ１１上の金属バンプ１２を、仮基板１３の凸状パタ
ーン（２２）上に位置決めして載せた後に、ＬＳＩチッ
プ１１と仮基板１３とを加圧しつつ、金属バンプ１２表
面の金と、凸状パターン（２２）側の金とを圧着しつつ
ボンディングを施し、金属バンプ１２とその対応する凸
状パターン（２２）とを接続する。
【００７６】更に、図９(ｄ)に示すように、ＬＳＩチッ
プ１１と仮基板１３との間の隙間にアンダーフィル樹脂
１４を注入し、所定の条件下で硬化させて保護層とす
る。この条件は、第１実施形態例と同様である。
【００７７】次いで、図９(ｅ)に示すように、アンダー
フィル樹脂１４及び凸状パターン（２２）から仮基板１
３をウエットエッチングで除去する。このため、図９
(ｄ)では仮基板１３に覆われていた凸状パターン（２
２）が、アンダーフィル樹脂１４から露出して接続端子
パターン２２となる。前述した各構成の仮基板１３を用
いる場合、塩化第２鉄エッチング液等で除去することが
できる。
【００７８】更に、図９(ｆ)に示すように、外部接続用
のパッド部分を除いた箇所にソルダーレジスト２３を印
刷法で塗布し、ソルダーレジスト２３を所定条件下で硬
化させることによって、配線パターン２２の保護層を形
成する。
【００７９】次いで、図９(ｇ)に示すように、アンダー
フィル樹脂１４及びソルダーレジスト２３から露出する
各接続端子パターン２２のパッド部分に対し、外部接続
用のはんだボール１５を形成する。
【００８０】次に、本発明の第６実施形態例について説
明する。図１０は、本実施形態例における半導体装置の
製造工程を示す断面図であり、(ａ)〜(ｇ)は各製造工程
を段階的に示す。
【００８１】図１０(ａ)に示すように、ＬＳＩチップ１
１は、電極形成面に、表面にＡｕ鍍金が施された複数の
金属バンプ１２を有する。この構造のＬＳＩチップ１１
を、後の工程で所定の接続端子パターン２２とされる凸
状パターン（２２）を有する図１０(ｂ)の仮基板１３上
に、精密に位置合わせして載せる。
【００８２】仮基板１３には、次のような処理で凸状パ
ターン（２２）が形成されている。まず、ステンレス、
Ａｌ、又は、Ｃｕから成る基板に感光性レジストを塗布
し、フォトリソグラフィ技術を用いて配線パターンを形
成した後、配線パターンにＡｕ鍍金を施す。更に、感光
性レジストを剥離し、金鍍金をマスクとして仮基板１３
をハーフエッチングする。なお、仮基板１３の凸状パタ
ーン（２２）は、上記構成に限定されることはなく、第
５実施形態例と同様に、アディティブ法等で形成するこ
とができる。
【００８３】次いで、図１０(ｃ)に示すように、ＬＳＩ
チップ１１上の金属バンプ１２を仮基板１３の凸状パタ
ーン（２２）上に位置決めして載せた後に、ＬＳＩチッ
プ１１と仮基板１３とを加圧しつつ金−金圧着のボンデ
ィングを施して、金属バンプ１２とその対応する凸状パ
ターン（２２）とを接続する。
【００８４】更に、図１０(ｄ)に示すように、ＬＳＩチ
ップ１１と仮基板１３との間の隙間にアンダーフィル樹
脂１４を注入し、所定の条件下で硬化させて保護層とす
る。この条件は、第１実施形態例の場合と同様である。
【００８５】次いで、図１０(ｅ)に示すように、アンダ
ーフィル樹脂１４側に凸状パターン（２２）を残して、
他の部分の仮基板１３をウエットエッチングで除去す
る。このため、図１０(ｄ)では仮基板１３の下面に覆わ
れていた凸状パターン（２２）が、アンダーフィル樹脂
１４から露出して接続端子パターン２２となる。前述し
た各構成の仮基板１３を用いる場合、塩化第２鉄エッチ
ング液等で除去することができる。このように、仮基板
１３が凸状パターン（２２）を有する１枚の金属製板部
材で構成されるので、エッチング後の金属製板部材がそ
のまま配線として用いられる。
【００８６】更に、図１０(ｆ)に示すように、外部接続
用のパッド部分を除いた箇所にソルダーレジスト２３を
印刷法で塗布し、ソルダーレジスト２３を所定条件下で
硬化させることによって、配線パターン２２の保護層を
形成する。
【００８７】次いで、図１０(ｇ)に示すように、アンダ
ーフィル樹脂１４及びソルダーレジスト２３から露出す
る各接続端子パターン２２のパッド部分に対し、外部接
続用のはんだボール１５を形成する。
【００８８】第５及び第６実施形態例では、半導体装置
が、ＬＳＩチップ１１の表面が樹脂製の保護層（１４）
に加えて保護層（２３）で被覆されるので、ハンドリン
グ時の取扱いや性能テストの実施がより簡便になる。ま
た、保護層（１４）内に、配線パターンを変更できる接
続端子パターン２２を備えるので、接続端子パターン２
２の保護層（２３）からの露出状態を変更することで、
実装先の配線基板の配線パターンに応じて配線のピッチ
や配列を適合させることができる。
【００８９】また、第４、第５及び第６実施形態例で
は、保護層（１４）又は保護層（２３）内に再配線機能
を有するので、第１〜第３実施形態例のようにＬＳＩチ
ップ１１側或いは回路基板の接続部側に再配線機能をも
たせる必要がなく、従って、従来のＬＳＩチップの設計
条件や回路基板をそのまま利用できる。
【００９０】以上のように、第１〜第６実施形態例で
は、ＬＳＩチップ１１を仮基板１３に固定し、アンダー
フィル樹脂１４を注入して硬化させ、仮基板１３の全部
又は一部を剥離又は除去することでパッケージを製造す
るので、従来のような再配線基板２４（図１１）が要ら
ず、パッケージサイズをＬＳＩチップ１１と同程度にし
て装置全体を小型化できる。また、簡素化された構造に
より、生産性が高くて低コストのパッケージが得られ
る。
【００９１】また、第１〜第６実施形態例では、ＬＳＩ
チップ１１の電極パッド上に形成された金属バンプ１２
の先端と同じ高さの保護層（１４）が、各金属バンプ１
２の周囲を覆いつつＬＳＩチップ１１の表面を保護して
いるので、金属バンプ１２に対するプロービング時に、
ＬＳＩチップ１１の本来の電極パッドを、性能テスト時
の傷や接触による損傷等から保護できる。更に、ＬＳＩ
チップ１１がアンダーフィル樹脂１４で保護されること
により、ハンドリング時の取扱いや性能テストの実施が
簡便になる。
【００９２】第１〜第６実施形態例では、アンダーフィ
ル樹脂１４及びその注入方法が、前記条件に限定される
ものではない。例えば、アンダーフィル樹脂１４とし
て、エポキシ／フェノール樹脂系、フェノール樹脂系、
アクリル樹脂系、及びシリコン系樹脂等の各種の樹脂が
使用可能であり、使用する樹脂に応じて、ポッティング
法、トランスファーモールド法、印刷法等による注入を
行うことができる。アンダーフィル樹脂の硬化方法につ
いても、樹脂の種類や特性によるものであり、前記条件
に限定されない。
【００９３】ポッティング法では、注射器状の注入器を
使用し、ＬＳＩチップ１１の周囲にアンダーフィル樹脂
１４を流入させ、ＬＳＩチップ１１と仮基板１３との間
の隙間に毛細管現象で樹脂１４を進入させる。トランス
ファーモールド法では、例えば図６（ｂ）に示したＬＳ
Ｉチップ１１及び仮基板１３の上下を金型で覆い、この
金型内に、アンダーフィル樹脂１４を強制的に注入す
る。これにより、モールド形状がより向上する。印刷法
では、ポッティング法と同様に、アンダーフィル樹脂１
４をＬＳＩチップ１１の周囲に滴下させ、毛細管現象に
よって隙間に進入させる。この場合、アンダーフィル樹
脂１４を狭い箇所に良好に注入することができる。
【００９４】ここで、例えば仮基板１３がフィルム状部
材で形成されていると、必要な強度が得られず、アンダ
ーフィル樹脂１４から仮基板１３を良好に剥離すること
ができないが、第１〜第６実施形態例では、仮基板１３
が金属製板部材から成るので、次のような利点〜が
得られる。
【００９５】仮基板１３自体が必要な強度を有するの
で、はんだバンプ１２及び保護層（１４）から仮基板１
３を容易に剥離することができる。 仮基板１３の剥離後に、有機成分がはんだバンプ１２
表面に残存するようなことがないので、良好な電気導通
性や接続性が損なわれることがない。 仮基板１３が所要の強度をもつ平坦面を有するので、
所定の圧力下ではんだバンプ１２をリフローする際に、
はんだバンプ１２の先端部及び保護層（１４）の表面が
一平面状になる。
【００９６】利点に関して、図１１で説明した従来の
半導体装置では、信頼性向上の目的から再配線基板２４
とはんだバンプ１２との密着性が高くされているので、
たとえＬＳＩチップ１１から再配線基板２４を剥離した
としても、剥離後の表面が凹凸状になり、本実施形態例
のように保護層（１４）とはんだバンプ１２の先端部と
が一平面状になることはない。また、例えば仮基板１３
に代えて、フィルム状の部材を用いた場合、このフィル
ム状部材の可撓性により、はんだバンプ１２と保護層
（１４）とを一平面状に形成することはできない。
【００９７】なお、第１〜第６実施形態例では、仮基板
１３は、前記構成に限定されることはなく、はんだ接続
工程と仮基板１３の除去工程とが容易に実施できる構成
を備えていればよい。また、各実施形態例の最終工程に
おける外部接続用のはんだボール１５の形成処理は必須
ではなく、各実施形態例における構成材料及び各種の数
値は、前記に限定されるものではない。
【００９８】第１〜第６の実施形態例では、ＬＳＩチッ
プ１１に保護層（１４）及びはんだバンプ１２を結合さ
せたものをパッケージと称したが、本発明ではこれに限
らず、例えばＬＳＩチップ１１の裏面（例えば図１にお
ける上面）にヒートスプレッタ（ヒートシンク）を装着
したものもパッケージと呼ぶ。
【００９９】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置及びその製造方
法は、上記実施形態例の構成にのみ限定されるものでは
なく、上記実施形態例の構成から種々の修正及び変更を
施した半導体装置及びその製造方法も、本発明の範囲に
含まれる。
【０１００】
【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法によると、コストダウンを実現しな
がらも、再配線基板を用いないことによりパッケージの
小型化を図ると共に、ハンドリング等の取り扱いや性能
テストを簡便化させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例における半導体装置の
製造工程を示し、(ａ)〜(ｆ)は各製造工程を段階的に示
す断面図である。
【図２】外部接続用のはんだボールの形成前の半導体装
置の一部を拡大した断面図であり、（ａ）は、先端球形
状の金属バンプが形成された際の樹脂充填状態、（ｂ）
は、先端平坦状の金属バンプが形成された際の樹脂充填
状態を夫々示す。
【図３】本発明の第２実施形態例における半導体装置の
製造工程を示し、(ａ)〜(ｆ)は各製造工程を段階的に示
す断面図である。
【図４】黒色酸化銅処理を施した仮基板の表面状態を示
す斜視図である。
【図５】本発明の第３実施形態例における半導体装置の
製造工程を示し、(ａ)〜(ｆ)は各製造工程を段階的に示
す断面図である。
【図６】本発明の第４実施形態例における半導体装置の
製造工程を示し、(ａ)〜(ｅ)は各製造工程を段階的に示
す断面図である。
【図７】図６（ｂ）の場合とは逆にＬＳＩチップ側にリ
ードが形成された状態を示す平面図である。
【図８】第４実施形態例におけるリードの製造工程を示
し、（ａ）〜（ｃ）はリードの作製過程を順に示す側面
断面図である。
【図９】本発明の第５実施形態例における半導体装置の
製造工程を示し、(ａ)〜(ｇ)は各製造工程を段階的に示
す断面図である。
【図１０】本発明の第６実施形態例における半導体装置
の製造工程を示し、(ａ)〜(ｇ)は各製造工程を段階的に
示す断面図である。
【図１１】従来のＦＣＢＧＡ方式のパッケージ構造を備
えた半導体装置を示す断面図である。
【符号の説明】
１１：ＬＳＩチップ（半導体チップ） １２：金属バンプ １３：仮基板 １３ａ：黒化処理された部分 １４：アンダーフィル樹脂（保護層） １５：外部接続用のはんだボール ２１：リード ２２：接続端子パターン ２３：ソルダーレジスト（別の保護層） ３１：疑似パターン ３２：フレーム ３２ａ：開口
フロントページの続き (56)参考文献 特開 平６−302604（ＪＰ，Ａ) 特開 平７−142492（ＪＰ，Ａ) 特開 平８−45990（ＪＰ，Ａ) 特開 昭61−198738（ＪＰ，Ａ) 特開 平10−116930（ＪＰ，Ａ) 特開 平10−32224（ＪＰ，Ａ) 特開 平10−173001（ＪＰ，Ａ) 特開 平10−256427（ＪＰ，Ａ) 特開2000−68271（ＪＰ，Ａ) 特開2000−36552（ＪＰ，Ａ) 特開2000−228457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/447 H01L 21/449 H01L 21/60 H01L 21/603 H01L 21/607 H01L 23/12 - 23/15 H01L 23/28 - 23/31

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線基板の複数の電極に各電極に対応す
    る電極が接続される半導体チップを備えた半導体装置を
    製造する製造方法において、 半導体チップ及び該半導体チップに対応する大きさを有
    する仮基板の少なくとも一方に、前記半導体チップの電
    極のパターンに対応する複数の細線状配線から成る金属
    接続部材を形成し、 前記金属接続部材を介して前記半導体チップと仮基板と
    を相互に固定し、 前記半導体チップと仮基板との間、及び、前記金属接続
    部材の相互間に樹脂を充填し硬化させて保護層を形成
    し、 前記保護層及び金属接続部材から前記仮基板を除去する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記仮基板の除去工程に後続して、前記
    金属接続部材の前記保護層からの露出部分にはんだバン
    プを形成する、請求項１に記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記仮基板の除去工程では、前記保護層
    及び金属接続部材から前記仮基板を機械的に剥離又はエ
    ッチングで除去する、請求項１又は２に記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記仮基板が、テフロンコート又はテフ
    ロン含浸によって表面処理された板部材から成る、請求
    項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. 【請求項５】 前記半導体チップと仮基板とを相互に固
    定する際に、前記金属接続部材を加熱しつつ前記仮基板
    と半導体チップとを所定の荷重で相互に押しつける、請
    求項１〜４の何れか１項に記載の半導体装置の製造方
    法。
  6. 【請求項６】 前記仮基板が金属製板部材から成る、請
    求項１〜５の何れか１項に記載の半導体装置の製造方
    法。
JP26847299A 1999-09-22 1999-09-22 半導体装置及びその製造方法 Expired - Fee Related JP3450236B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26847299A JP3450236B2 (ja) 1999-09-22 1999-09-22 半導体装置及びその製造方法
US09/667,124 US6518093B1 (en) 1999-09-22 2000-09-21 Semiconductor device and method for manufacturing same
EP00120686A EP1087434A2 (en) 1999-09-22 2000-09-21 Semiconductor device of the flip-chip type and method for manufacturing same
KR1020000055730A KR20010070094A (ko) 1999-09-22 2000-09-22 반도체장치 및 그 제조방법
TW089119633A TW473953B (en) 1999-09-22 2000-09-22 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26847299A JP3450236B2 (ja) 1999-09-22 1999-09-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001094003A JP2001094003A (ja) 2001-04-06
JP3450236B2 true JP3450236B2 (ja) 2003-09-22

Family

ID=17458986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26847299A Expired - Fee Related JP3450236B2 (ja) 1999-09-22 1999-09-22 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6518093B1 (ja)
EP (1) EP1087434A2 (ja)
JP (1) JP3450236B2 (ja)
KR (1) KR20010070094A (ja)
TW (1) TW473953B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6573122B2 (en) * 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6960518B1 (en) * 2002-07-19 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buildup substrate pad pre-solder bump manufacturing
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
US7005321B2 (en) * 2004-03-31 2006-02-28 Intel Corporation Stress-compensation layers in contact arrays, and processes of making same
KR100650729B1 (ko) 2004-12-27 2006-11-27 주식회사 하이닉스반도체 3차원 스택 패키지의 제조방법
WO2006105586A1 (en) * 2005-04-04 2006-10-12 Commonwealth Scientific And Industrial Research Organisation A method for producing a multi component electronic module and a module produced by the method
KR100690247B1 (ko) * 2006-01-16 2007-03-12 삼성전자주식회사 이중 봉합된 반도체 패키지 및 그의 제조 방법
DE102006033701B4 (de) * 2006-07-20 2012-02-23 Infineon Technologies Ag Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
JP5024137B2 (ja) * 2008-03-18 2012-09-12 富士通株式会社 半導体装置の製造方法
JP2008205518A (ja) * 2008-06-02 2008-09-04 Sharp Corp 半導体装置の製造方法
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
JP5318222B2 (ja) * 2008-11-25 2013-10-16 ロード コーポレイション 光硬化性材料でダイ表面を保護する方法
JP2010010689A (ja) * 2009-06-30 2010-01-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2014518455A (ja) * 2011-07-03 2014-07-28 イオプレックス リミテッド 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
EP2761651B1 (en) * 2011-09-30 2019-05-29 Intel Corporation Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material
US9171804B2 (en) * 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
MY205321A (en) 2017-08-02 2024-10-12 Seoul Semiconductor Co Ltd Display device, substrate for display device and method for repairing display device
US10431575B2 (en) * 2017-12-19 2019-10-01 Nxp B.V. Multi-die array device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JPH09134934A (ja) * 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US5985043A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Polymerizable fluxing agents and fluxing adhesive compositions therefrom
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
US6117759A (en) * 1997-01-03 2000-09-12 Motorola Inc. Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package

Also Published As

Publication number Publication date
JP2001094003A (ja) 2001-04-06
TW473953B (en) 2002-01-21
EP1087434A2 (en) 2001-03-28
KR20010070094A (ko) 2001-07-25
US6518093B1 (en) 2003-02-11

Similar Documents

Publication Publication Date Title
JP3450236B2 (ja) 半導体装置及びその製造方法
US6791195B2 (en) Semiconductor device and manufacturing method of the same
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
JP3759689B2 (ja) 半導体パッケージの製造方法
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
US6265775B1 (en) Flip chip technique for chip assembly
KR100597993B1 (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US6722028B2 (en) Method of making electronic device
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US6841884B2 (en) Semiconductor device
JP3622435B2 (ja) 半導体装置とその製造方法
US6396155B1 (en) Semiconductor device and method of producing the same
JPWO2007096946A1 (ja) 実装体及びその製造方法
US20060076665A1 (en) Package stack and manufacturing method thereof
JP3836349B2 (ja) 半導体装置およびその製造方法
CN101770994A (zh) 具有金属突点的半导体封装基板
JP2001250876A (ja) 半導体装置及びその製造方法
JP3866777B2 (ja) 半導体装置及びその製造方法
JP3838530B2 (ja) 半導体装置の製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2002261192A (ja) ウエハレベルｃｓｐ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees