-
Die Erfindung betrifft allgemein Ansteuerungsschaltungen für
Halbleiterspeicher und insbesondere eine Zeilenansteuerungsschaltung für Niederspannungs-
Flash-EEPROM-Speicher.
-
Wie bekannt ist, entsteht beim Implementieren von Speicherschaltungen,
insbesondere bei Flash-EEPROM-Speichern, in Verbindung mit der gleichzeitigen
Existenz von Logik-Signalen sowie von innerhalb eines ausgedehnten
Spannungsbereichs variablen Signalen in der Schaltung und daher aufgrund der
Notwendigkeit, sie gleichzeitig zu verwalten, ein Problem. Derartige Signale, die in
einem ausgedehnten Spannungsbereich variabel sind, sind für eine Verwendung in
den verschiedenen Betriebsarten des Speichers, wie etwa bei Lese-, Programmier-
oder Löschoperationen, vorgesehen. Die logischen Signale sind andererseits
Steuersignale und sind zwischen der Massespannung, die durch GND angegeben wird,
und der Versorgungsspannung, die durch VDD angegeben wird, variabel. Die
normale Versorgungsspannung in diesen Schaltungen, die außerdem als
Niederspannungs- oder Niederleistungsschaltungen bezeichnet werden, beträgt
gegenwärtig etwa 3,3 Volt, während die Spannung, die zum Ausführen von
Operationen, wie etwa das interne Programmieren oder Löschoperationen, verwendet
wird, auch 12 Volt erreichen kann (z. B. 5 Volt für Leseoperationen).
-
Das schließt einerseits die Notwendigkeit ein, verschiedene Schaltungen auf
dem Chip zu implementieren, um solche höheren Spannungen, die bei der
niedrigen Versorgungsspannung von 3,3 Volt beginnen, zu erzeugen, andererseits
schließt es die Notwendigkeit ein, im Speicher selbst geeignete Schaltungen zu
implementieren, die so beschaffen sind, daß sie diese Spannungen, die höher als
die Versorgungsspannung sind, zu behandeln oder zu verarbeiten, ohne
Zeitverzögerungen einzuführen, die mit dem richtigen Betrieb des Speichers unvereinbar
sind, und demzufolge ohne dessen Zugriffszeit zu beeinträchtigen. Die
wesentliche Anforderung an diese Schaltungen betrifft deswegen ihre
Operationsgeschwindigkeit: Diese Schaltungen sind als Spannungsübersetzer definiert.
-
Diese Erfindung ist nicht auf die Erzeugung von Betriebsspannungen
gerichtet, die größer als die Versorgungsspannung sind, sondern es ist ihre Aufgabe,
diese Spannungen sehr schnell zu verarbeiten, während gleichzeitig bei der
Siliciumfläche eine Platzeinsparung erreicht wird.
-
Genauer ist es eine Aufgabe dieser Erfindung, eine
Spannungsübersetzungsschaltung zu schaffen, die so beschaffen ist, daß sie selbst dann, wenn
Logiksignale in einem Spannungsbereich von 0 bis 3,3 Volt an ihren Eingangsanschluß
angelegt werden, und wenn Spannungen im Bereich von -9 bis 12 Volt, die durch
andere geeignete Schaltungen erzeugt werden, für sie zur Verfügung stehen,
Ausgangsspannungen liefert, die im zuletzt genannten Bereich vollständig variabel
sind, und die außerdem so beschaffen ist, daß sie sehr schnell arbeitet, wobei eine
solche Schaltung gleichzeitig eine kleine Siliciumfläche zur Implementierung
benötigen sollte.
-
Da die Lesedauer eines Speichers sein wesentliches Merkmal ist und da alle
Leseoperationen eine Spannung benötigen, die größer als die
Versorgungsspannung ist, kann die hauptsächliche Anwendung dieser Erfindung, die jedoch
natürlich nicht die ausschließliche Anwendung darstellt, als eine
Zeilenansteuerungsschaltung für Flash-EEPROM-Speicher gekennzeichnet werden, die als eine
Spannungsübersetzungsschaltung betrieben wird und so beschaffen ist, daß sie die
obenerwähnten Lesespannungen an ausgewählte Zeilen oder Wortleitungen des
Speichers koppelt.
-
Um das Obengesagte zusammenzufassen, in der gegenwärtigen Technologie
der Flash-EEPROM-Speicher mit einer Versorgungsspannung von 3,3 Volt
werden die Leseoperationen ausgeführt, indem die ausgewählte Wortleitung auf
5 Volt gesteuert wird und alle nicht ausgewählten Wortleitungen auf Masse GND
gesteuert werden. Wenn andere Operationen ausgeführt werden sollen, wie etwa
Programmier- oder Löschoperationen, sollten die betreffenden Wortleitungen auf
andere Spannungen gesteuert werden, die typischerweise im Bereich von -9 bis
12 Volt liegen. Es sollten deshalb in den Zeilenansteuerungsschaltungen
Hochspannungstransistoren verwendet werden, um diese Spannungen, die merklich
größer als die Versorgungsspannung sind, zu bewältigen. In der Technologie der
P-Kanal- und N-Kanal-MOS-Transistoren besitzen solche
Hochspannungstransistoren häufig eine geringe Leistungsfähigkeit im Vergleich zu
Niederspannungstransistoren infolge der merklichen Dicke des erforderlichen Gate-Oxids, wie dies
einem Fachmann wohlbekannt ist. Das ist wirklich der Kern des Problems, da die
Zeilenansteuerungsschaltung die ausgewählten Wortleitungen in sehr schnellen
Anwendungen mit einer Zugriffszeit im Bereich von 10 bis 20 ns, wie etwa die
obenerwähnten Speicher, aufgrund der Tatsache, daß jede Verzögerung bei der
Kopplung der Wortleitungsansteuerungsspannung die Speicherzugriffszeit direkt
und nachteilig beeinflußt, sehr schnell ansteuern sollte, selbst wenn
Hochspannungstransistoren verwendet werden.
-
EP-A-0 356 650 offenbart eine Schaltung zum Anlegen von Lese-,
Programmier- und Löschspannungen an eine Wortleitung in einer EEPROM-Zellenmatrix
mit schwebendem Gate, die einen Schaltkreis für positive Spannung, wenigstens
einen ersten Trenntransistor und einen zweiten Trenntransistor umfaßt. Der
Schaltkreis für positive Spannung kann einen Inverter mit einem
Rückkopplungstransistor und einem dritten Trenntransistor enthalten.
-
Ausgehend von einer Situation, bei der ein Flash-EEPROM-Speicher
vorhanden ist, der logische Steuerspannungen im Bereich von 0 bis 3,3 Volt sowie
Betriebsspannungen (VX) zum Bewirken von Programmier- oder Löschoperationen
im Bereich von -9 bis 12 Volt aufweist und einen Decodierungsabschnitt umfaßt,
der schematisch als eine NOR-Gatter-Schaltung dargestellt wird, die die an einen
Eingangsknoten einer Inverterschaltung gekoppelten Auswahlsignale empfängt,
ist es eine spezielle Aufgabe dieser Erfindung, eine
Spannungsübersetzungsschaltung zu schaffen, um die Zeilen oder Wortleitungen eines Speichers
anzusteuern, wobei:
-
- der Ausgangsknoten mit Masse über einen ersten N-MOS-Schalttransistor
verbunden ist, dessen Gate durch ein über die Gate-Schaltung der
Inverterschaltung und die Inverterschaltung eingegebenes Auswahllogiksignal angesteuert wird
und mit der Betriebsspannung über einen zweiten P-MOS-Schalttransistor
verbunden ist,
-
- ein erster P-MOS-Rückkopplungstransistor ein Gate besitzt, das direkt
durch den Ausgangsknoten angesteuert wird, wobei der erste
Rückkopplungstransistor zwischen die Betriebsspannung und den Gate-Bereich des zweiten
Schalttransistors eingefügt ist,
-
- ein zweiter N-MOS-Rückkopplungstransistor ein Gate besitzt, das direkt
durch den Ausgangsknoten angesteuert wird, wobei der zweite
Rückkopplungstransistor zwischen den Verbindungsknoten zwischen dem ersten
Rückkopplungstransistor und dem Gate des zweiten Schalttransistors und den
Eingangsknoten des Gates des ersten Schalttransistors eingefügt ist, und
-
wobei der Verbindungsknoten zwischen dem ersten Rückkopplungstransistor
und dem Gate-Bereich des zweiten Schalttransistors mit Masse über einen
Entkopplungstransistor des N-MOS-Typs verbunden ist, wobei dessen Gate durch das
Auswahlsignal, das vom Verbindungsknoten zwischen dem
Decodierungsabschnitt und der Inverterschaltung empfangen wird, angesteuert wird, nachdem es
invertiert wurde.
-
Weitere Einzelheiten und Vorteile dieser Erfindung werden aus der folgenden
Beschreibung deutlich durch Bezugnahme auf die beigefügte Zeichnung, in der
die bevorzugte Ausführungsform erläuternd und nicht einschränkend gezeigt ist.
-
In der Zeichnung ist:
-
- Fig. 1 ein Schaltplan einer herkömmlichen Zeilenansteuerungsschaltung;
-
- Fig. 2 ein Signaldiagramm der wesentlichen Spannungen in der Schaltung
von Fig. 1;
-
- Fig. 3 ein Schaltplan einer Zeilenansteuerungsschaltung gemäß dieser
Erfindung;
-
- Fig. 4 ein Signaldiagramm der wesentlichen Spannungen in der Schaltung
von Fig. 3.
-
Die Funktionsweise einer herkömmlichen Schaltung wird nun unter
Bezugnahme auf die Fig. 1 und 2 beschrieben.
-
Es sollte im voraus betont werden, daß die Inverterschaltung BUFF und die
NAND-Gatter-Schaltung von Fig. 1 nicht als reelle und einzelne Komponenten
der nun beschriebenen Schaltung betrachtet werden sollten, sondern sie sind eher
symbolisch angegeben als Darstellung des bereits vorhandenen
Zeilendecodierungsabschnitts und sind lediglich für Zwecke der Klarheit der Erläuterung
gezeigt. Eine weitere Spezifikation betrifft die Tatsache, daß VX und VXGND
generell die Betriebspannung und die Massespannung bezeichnen, die für die
betreffende Wortleitung übersetzt werden sollen.
-
In der Schaltung, die untersucht wird, ist die Wortleitung über den Knoten 1
mittels eines P-Kanal-Transistors pull-up 3 und eines N-Kanal-Transistors pull-
down 2, die effektiv als Schalter arbeiten, an die Spannung VX bzw. an Masse
VXGND angeschlossen. Der Gate-Bereich des Transistors pull-down 2 ist mit
dem Eingangsknoten 16 verbunden, während der Gate-Bereich des Transistors
pull-up 3 mit dem Knoten 6 verbunden ist. Ein P-Kanal-Rückkopplungstransistor
TP4 ist zwischen der Betriebsspannung VX und dem Gate-Bereich des Transistors
pull-up 3 am Knoten 6 eingefügt. Der Gate-Bereich des Rückkopplungstransistor
TP4 wird durch die Wortleitung direkt angesteuert.
-
Die Wirkungsweise ist wie folgt: Wenn ein Auswahlsignal mit einem
Logikwert 1 am Eingangsanschluß zur Verfügung steht, wird es durch die
Inverterschaltung BUFF in einen Wert 0 umgesetzt und am Knoten 6 durch die NAND-
Gatter-Schaltung wieder in einen Wert 1 umgesetzt. Dieses Signal, das ein
Niederspannungssignal ist, da es ein Logiksignal ist, schaltet den Transistor pull-
down 2 ein, der beim Einschalten den Knoten 1 und folglich die betreffende
Wortleitung auf Masse VXGND legt. Diese abgesenkte Wortleitungsspannung
wird zum Gate-Bereich des Rückkopplungstransistors TP4 übertragen, der eingeschaltet
wird. Da der Transistor TP4 über den Knoten 6 zwischen die Spannung
VX und den Gate-Bereich des Transistors pull-up 3 eingefügt ist, hebt der
Transistor TP4 beim Einschalten die Spannung am Knoten 6 auf VX mit der sich daraus
ergebenden Konsequenz, daß der Transistor pull-up 3 vollständig ausgeschaltet
wird. Auf diese Weise ist die Wortleitung über den Transistor pull-down 2, der
eingeschaltet ist, mit VXGND perfekt verbunden und mittels des Transistors pull-
up 3, der ausgeschaltet ist, von der Spannung VX perfekt getrennt.
-
Um zu verhindern, daß die Hochspannung VX den Logikabschnitt der
Schaltung beeinflußt, die auf Niederspannung ist, ist zwischen dem Knoten 6 und dem
Knoten 16 ein Entkopplungstransistor TN1 eingefügt.
-
Alle obenerwähnten Transistoren sind von Hochspannungstyp, was in der
Zeichnung durch die Bezeichnung mit dem Buchstaben H angegeben ist.
-
Die Notwendigkeit der Verwendung des Transistors TP4 erwächst aus der
Tatsache, daß die Logikspannung, die am Knoten 6 und folglich am Gate-Bereich
des Transistors pull-up 3 zur Verfügung steht, nicht ausreichen würde, um den
Transistor pull-up 3 auszuschalten: es kann tatsächlich beobachtet werden, daß
dann, wenn der Transistor mit der Spannung VX verbunden ist, die in dieser
Anwendung 5 Volt beträgt, sein Gate-Bereich auf einer zu großen Spannung wäre,
um durch die Eingangslogikspannung angesteuert zu werden.
-
Nachdem eine Anfangsbedingung überprüft wurde, bei der die betreffende
Wortleitung von der Spannung VX auf Masse VXGND abgesenkt wurde, wird
nun die entgegensetzte Umschaltaktion analysiert.
-
Wenn das Auswahlsignal auf den logischen Zustand 0 schaltet, wird am
Ausgang der Inverterschaltung BUFF ein logischer Zustand 1 hergestellt und am
Ausgang der NAND-Gatter-Schaltung wird am Knoten 16 wieder ein logischer
Zustand 0 hergestellt. Eine Logikspannung 0 am Knoten 16 wird dann, wenn sie
an den Gate-Bereich des Transistors pull-down 2 angelegt wird, bewirken, daß
dieser abschaltet, woraus sich die Trennung und Entkopplung der Wortleitung von
Masse VXGND ergibt. Außerdem wird diese Logikspannung 0 über den Transistor
TN1 und den Knoten 6 an den Gate-Bereich des Transistors pull-up 3
angelegt und bewirkt, daß dieser einschaltet, wodurch die Wortleitungsspannung auf
VX angehoben wird. Da die betreffende Wortleitung mit dem Gate-Bereich des
Rückkopplungstransistors TP4 verbunden ist, wird die Leitfähigkeit des
Transistors TP4 dann, wenn die Wortleitungsspannung angehoben wird, bis zu dem
Punkt abgesenkt, an dem dieser Transistor abgeschaltet wird, was dann erfolgt,
wenn die Wortleitung gerade auf die Spannung VX angehoben wird. Wenn der
Transistor TP4 ausgeschaltet ist, ist der Transistor pull-up 3 eingeschaltet und die
Wortleitung ist direkt mit der Spannung VX verbunden und ist mittels des
Transistors pull-up 3, der im ausgeschalteten Zustand ist, vollständig isoliert.
-
Um die Leistungsfähigkeit dieser Schaltung insbesondere in bezug auf ihre
Betriebsgeschwindigkeit zu verbessern, schlägt diese Erfindung vor, die
Schaltungslösung von Fig. 3 anzunehmen.
-
Es sollte klar sein, daß die Decodierungsfunktionen, die durch die
Inverterschaltung BUFF und die nachfolgende NAND-Gatter-Schaltung ausgeführt
werden, durch die NOR-Gatter-Schaltung von Fig. 3 ausgeführt werden können.
-
Es kann in Fig. 3 erkannt werden, daß die betreffende Wortleitung wieder
mittels eines P-Kanal-Transistors pull-up 3 mit der Betriebsspannung VX und
mittels eines N-Kanal-Transistors pull-down 2 mit Masse VXGND verbunden ist.
Es kann außerdem erkannt werden, daß ein Rückkopplungstransistor TP4, dessen
Gate-Bereich direkt durch die Wortleitung angesteuert wird, so vorgesehen ist,
daß er über den Knoten 6 zwischen der Spannung VX und dem Gate-Bereich des
Transistors pull-up 3 eingefügt ist. Diese Schaltung unterscheidet sich in bezug
auf die bekannte Schaltung im wesentlichen durch einen weiteren
N-Kanal-Rückkopplungstransistor TN5, dessen Gate wieder direkt durch die Wortleitung
angesteuert wird, und der zwischen den Knoten 6, genauer den Gate-Bereich des
Transistors pull-up 3 und den Gate-Bereich des Transistors pull-down 2 eingefügt ist.
Es kann außerdem erkannt werden, daß ein N-Kanal-Transistor TN1 zwischen den
Knoten 6 und Masse eingefügt ist, wobei der Gate-Bereich dieses Transistors TN1
durch den Knoten 6 und folglich durch dasselbe Auswahlsignal nach einer
einfachen Invertierung angesteuert wird.
-
Die Funktionsweise ist wie folgt: Wenn das Auswahllogiksignal auf dem
Pegel 0 ist, ist der Knoten 5 auf dem Logikpegel 1, der der Versorgungsspannung
VDD entspricht. Der Transistor TN1, der durch das invertierte Auswahlsignal
angesteuert wird, wird eingeschaltet und zwingt den Knoten 6 auf den Logikpegel
0. Sobald der Knoten 6 auf den Logikpegel 0 gezwungen wird, wird der Transistor
pull-down 2 ausgeschaltet, da das Logikpegelsignal 1 am Knoten 5 wieder durch
die Inverterschaltung BUFF invertiert wird und am Knoten 0 und demzufolge am
Gate-Bereich des Transistors pull-down 2 ein Logikpegelsignal 0 wird, wodurch
der Transistor ausgeschaltet wird.
-
Bei Betrachtung des Transistors TN5 gilt, daß am Knoten 0 eine Spannung
von 0 Volt hergestellt wird und am Knoten 6 aufgrund des Zustands des
Transistors TN1 ebenfalls eine Spannung 0 Volt hergestellt wird.
-
Da der Knoten 6 auf dem Pegel 0 ist und der Transistor pull-down 2 im
ausgeschalteten Zustand ist, wird der Transistor pull-up 3 eingeschaltet und bewirkt,
daß die Wortleitung beginnt, auf eine Spannung VX anzusteigen. Durch das
Ansteigen auf die Spannung VX bewirkt die Wortleitung, daß der Transistor TP4
über den Knoten 18 ausgeschaltet wird. Andererseits hat eine höhere Spannung
am Knoten 18 eine höhere Spannung am Gate-Bereich des N-Kanal-Transistors
TN5 zur Folge, da jedoch sowohl am Knoten 6 als auch am Knoten 0, nämlich an
den Enden dieses Transistors, ein Logikpegel 0 vorhanden ist, hat der
eingeschaltete Zustand des Transistors TN5 keinen Einfluß. Als Endergebnis wird die
Wortleitung auf die Spannung VX angehoben und wird von der Spannung
VXGND vollständig abgekoppelt.
-
Wenn eine Umschaltoperation in der entgegengesetzten Richtung ausgeführt
werden soll, d. h. wenn das Auswahlsignal von einem Logikpegel 0 auf einen
Logikpegel 1 geschaltet wird, wird der Knoten 5 den invertierten Pegel 0 annehmen
und folglich wird der Transistor TN1 ausgeschaltet und den Knoten 6 löschen,
d. h.
er wird ihn von der Massespannung GND entkoppeln. Nach einer weiteren
Invertierung des Signals, die durch die Inverterschaltung BUFF ausgeführt wird,
wird der Knoten 0 auf den Pegel 1 umschalten und wird den Gate-Bereich des
Transistors pull-down 2 so ansteuern, daß der Transistor eingeschaltet wird,
während die Spannung am Knoten 0 über den zweiten Rückkopplungstransistor TN5
vollständig an den Knoten 6 übersetzt wird. Da die Spannung VX, die aus der
vorherigen Umschaltoperation resultiert, noch vom Knoten 18 und von der
betreffenden Wortleitung an dem Gate-Bereich des Transistors TN5 anliegt, ist der
Transistor TN5 noch eingeschaltet.
-
Die folgende Situation wird bei dieser Umschaltoperation verwendet: Die
Wortleitung ist noch auf der Spannung VX und der Transistor TN5 ist noch
eingeschaltet. Das Signal mit dem Logikpegel 0, das am Knoten 0 vorherrscht,
schaltet nicht nur den Transistor pull-down 2 ein, sondern - und das ist die
Hauptsache - überträgt eine Ladung in einer bestimmten Menge an den Knoten 6 und
erreicht auf diese Weise eine leichte Erhöhung der Spannung am Knoten 6.
Folglich steigt der Knoten 6 auf einen Pegel, der etwas größer ist als der Pegel, der
ohne den Transistor INS erreicht werden würde. Wenn die Spannung am Knoten
6 bei einer höheren Rate steigt, wird ein zweifacher Effekt erreicht, nämlich die
Unterstützung und die Beschleunigung des Ausschaltens des P-Kanal-Transistors
pull-up 3, da der Knoten 6 an seinen Gate-Bereich angeschlossen ist.
-
In diesem Betriebszustand wird das folgende Operationsmuster realisiert: Die
Spannung am Knoten 6 steigt, wobei der Transistor pull-down 2 ausgeschaltet ist,
wodurch er das Absenken der Wortleitungsspannung unterstützt. Wenn die
Spannung nahezu 0 ist, beginnt der Transistor TN5 auszuschalten, es sollte jedoch
erkannt werden, daß eine anfängliche Triggeraktion erfolgt, die ermöglicht, daß die
Umschaltaktion am Transistor pull-up 3 beginnt und demzufolge um einen
kleinen Betrag fortgesetzt wird, wodurch die Übergangszeit vermindert wird. Da die
Spannung am Knoten 6 ansteigt, wird der Transistor pull-up 3 ausgeschaltet und
deswegen wird die Spannung der Wortleitung auf 0 gesenkt: Wenn sie dem Wert
0 immer näher kommt, schaltet sie den zweiten N-Kanal-Rückkopplungstransistor
TN5 aus, schaltet jedoch außerdem den ersten Rückkopplungstransistor TN4 ein,
der wiederum den Transistor pull-up 3 ausschaltet. Da an diesem Punkt der
Transistor pull-up 3 ausgeschaltet und der Transistor pull-down 2 eingeschaltet ist, ist
die Wortleitung von der Spannung VX getrennt und mit der Spannung VXGND
verbunden.
-
Das wesentliche Merkmal dieser Erfindung besteht gerade in der Ausnutzung
des obenbeschriebenen zweiten Rückkopplungseffekts zwischen dem Knoten 0
und dem Knoten 6: Der Rückkopplungseffekt wird durch den Transistor TN5
sichergestellt, der beim Übergang von 0 auf 1 seinen zuvor vorhandenen leitenden
Zustand, der mit dem zuvor vorhandenen Zustand der Wortleitung verbunden ist,
ausnutzt.
-
Durch Bezugnahme auf die Fig. 2 und 4, in denen der Verlauf der
Auswahlspannung am Knoten 6 und an der Wortleitung gezeigt ist, wird offensichtlich,
daß die Spannung am Knoten 6 auf einen Pegel steigt, der etwas höher ist als der
Pegel, der in einer herkömmlichen Schaltung erreicht wird. Eine schnellere
Anstiegszeit der Spannung am Knoten 6 bedeutet, daß der Transistor pull-up 3
schneller ausgeschaltet wird und das bedeutet wiederum ein schnelleres Absinken
der Spannung der Wortleitung, die von der Spannung VX getrennt wird.
-
Um diese Beobachtungen abzuschließen, sollte folgendes angemerkt werden:
Während der erste Rückkopplungseffekt, der durch den Transistor TP4
sichergestellt wird, ein Rückkopplungseffekt zwischen den Ausgangs- und Eingangsenden
der Schaltung ist, wird der zweite Rückkopplungseffekt direkt vom Eingangsende
der Schaltung eingeführt und unterstützt, da ihr Ausgang lediglich dazu
vorgesehen ist, im voraus einen leitenden Zustand im Transistor TN5 herzustellen. Der
Transistor INS empfängt sein Steuersignal nicht vom Ausgangsende, sondern er
empfängt dieses Signal vom Eingangsende der Schaltung mit einer Vorlaufzeit,
wodurch der oben definierte Anfangseffekt unterstützt wird.
-
Das obige Ergebnis wurde auf Kosten der Tatsache erreicht, daß der Knoten
18 durch den Transistor TN5 geladen wurde, jedoch kann dieser Nachteil, der
außerdem zum großen Teil durch diesen Anfangseffekt ausgeglichen wird, vom
Standpunkt der Verarbeitung her im Hinblick auf die verminderten Abmessungen
dieses Transistors, die z. B. L = 1,4 und W = 6 betragen, im wesentlichen toleriert
werden.
-
Ein weiterer Vorteil der erfindungsgemäßen Lösung, der mit der Ersetzung des
NAND-Gatters durch ein NOR-Gatter verbunden ist, wird durch die
Verkleinerung der Siliciumfläche, die ihr dessen Implementierung erforderlich ist, erreicht.
-
Es ist tatsächlich bekannt, daß die Zeilenansteuerungsschaltungen in der
Speichertopologie dieselbe Y-Abmessung wie die Speichermatrix aufweisen sollten,
Das schließt ein, daß jede Verminderung der X-Abmessung der Schaltung eine
stärker relevante Verminderung ihres Flächeninhalts zur Folge haben wird, da sich
eine derartige Verminderung über die gesamte Y-Abmessung der Schaltung
erstreckt. Wenn Siliciumfläche eingespart werden soll, ist es daher im
wesentlichen wichtig, die betreffenden Ansteuerungsschaltungen so zu konstruieren, daß
ihre Breitenabmessungen möglichst kompakt sind. Der Unterschied zwischen der
herkömmlichen Lösung und der erfindungsgemäßen Lösung wurde ermittelt,
indem alle W-Werte addiert wurden, und es wurde herausgefunden, daß die
erfindungsgemäße Lösung eine kumulative W-Abmessung enthält, die kleiner als die
einer herkömmlichen Lösung ist: Das bedeutet einen zweifachen Vorteil durch
eine bessere Leistungsfähigkeit bei kleinerer Siliciumfläche.
-
Die bevorzugte Ausführungsform dieser Erfindung wurde oben erläutert, es
sollte jedoch selbstverständlich sein, daß von einem Fachmann Variationen und
Änderungen an den darin enthaltenen Komponenten ausgeführt werden können,
ohne vom Umfang dieser Erfindung abzuweichen.