DE69615550T2

DE69615550T2 - Architektur für das blockweise aufteilen eines nichtflüchtigen speichers

Info

Publication number: DE69615550T2
Application number: DE69615550T
Authority: DE
Inventors: L. Baltar; E. Bauer; W. Frary; D. Pudar; R. Sweha
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1995-04-28
Filing date: 1996-04-25
Publication date: 2002-07-11
Anticipated expiration: 2016-04-26
Also published as: CN1130725C; CN1183163A; KR100269443B1; EP0823117A1; WO1996034392A1; US5663923A; EP0823117B1; DE69615550D1; KR19990008133A; AU5574096A; EP0823117A4

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf Computerspeicher. Insbesondere bezieht diese Erfindung sich auf einen elektrisch lösch- und programmierbaren nicht-flüchtigen Speicher mit Blöcken und lokalen Decodierern für die Blöcke.

HINTERGRUND DER ERFINDUNG

Eine Art eines bekannten elektrisch lösch- und programmierbaren Nur-Lese-Flash-Speichers ("Flash-EPROM") ist aus Zeilen und Spalten aufgebaut. Die Speicherzellen sind an Schnittpunkten der Wortleitungen und der Bitleitungen angeordnet. Jede Wortleitung ist mit den Gates einer Mehrzahl von Speicherzellen in einer Zeile verbunden. Jede Bitleitung ist mit den Drains einer Mehrzahl von Speicherzellen in einer Spalte verbunden. Die Source-Elektroden aller Speicherzellen sind mit einer gemeinsamen Source-Leitung verbunden. Fig. 1 zeigt die oben beschriebene Arraykonfiguration eines bekannten Flash-EPROMs.
Der Flash-EPROM kann von einem Anwender programmiert werden, und sobald der Flash-EPROM programmiert worden ist, behält er seine Daten, bis sie gelöscht werden. Während der Programmierung wird der Flash-EPROM Byte für Byte oder Wort für Wort programmiert. Sobald der Flash-EPROM programmiert worden ist, kann der komplette Inhalt des Flash-EPROMs in einer relativ schnellen Operation durch elektrisches Löschen gelöscht werden. Eine hohe Löschspannung wird den Source- Elektroden aller Zellen gleichzeitig in dem Flash-EPROM bereitgestellt. Dies führt zur vollständigen Löschung des Arrays. Der Flash-EPROM kann daraufhin mit neuen Daten programmiert werden.
Ein Nachteil dieser bekannten Flash-EPROM-Struktur sind die Eigenschaften des Array-Löschens. Wenn Änderungen in einem in dem Array gespeicherten Programm gewünscht sind, muß das ganze Array gelöscht und das ganze Programm neu in das Array selbst dann geschrieben werden, wenn die Änderungen geringfügig sind.
Eine bekannte Art und Weise, dieses Problems zu lösen, ist das Umorganisieren des Arrays in Blöcke, so daß die hohe Löschspannung nur der Source-Elektrode jeder Zelle innerhalb eines zu löschenden Blocks zur Verfügung gestellt wird. Bei dieser Anordnung wird anstelle des kompletten Speicher-Arrays nur ein Block des Speicher-Arrays gelöscht.
Ein Nachteil bei dieser bekannten Lösung ist, daß eine störende Einflußnahme aus der Block-Array-Konfiguration des Flash-EPROMs hervorgehen kann. Es gibt zwei Arten solcher störenden Einflußnahmen. Die eine wird Drain-Störung genannt. Eine Drain-Störung entsteht, wenn die Drain-Elektroden von Zellen entlang einer. Spalte über eine Blockgrenze miteinander verbunden werden. Die andere Art störender Einflußnahme wird Gate-Störung genannt. Eine Gate-Störung entsteht, wenn die Gates von Zellen entlang einer Zeile über eine Blockgrenze miteinander verbunden werden.
Das Folgende ist ein Beispiel einer "Gate-Störung". Ein bekannter Flash-EPROIW wird in "Bitleitungsblöcke" geteilt, indem Bitleitungen in Gruppen organisiert werden. Während des Programmmierens des Flash-EPROMs wird über eine ausgewählte Wortleitung eine hohe Spannung VPP (typischerweise 12 V) an das Steuer-Gate einer ausgewählten Zelle in einem ausgewählten Block angelegt. Eine Programmierspannung VP (typischerweise 7 V), die niedriger als VPP ist, wird über eine ausgewählte Bitleitung an die Drain-Elektrode der ausgewählten Zelle angelegt. Die Source-Elektroden aller Zellen innerhalb des ausgewählten Blocks werden während der Operation auf Masse gelegt. Die Gates der nicht ausgewählten Zellen entlang der nichtausgewählten Wortleitungen sowohl in dem ausgewählten Block als auch in den nicht ausgewählten Blöcken werden auf Masse gelegt. Die Drain-Elektroden der nicht ausgewählten Zellen entlang der nicht ausgewählten Bitleitungen sowohl in dem ausgewählten Block als auch in den nicht ausgewählten Blöcken werden entweder auf schwebendem Potential belassen oder auf Masse gelegt.
In dieser Situation wird bei den nicht ausgewählten Zellen entlang der ausgewählten Wortleitung die hohe positive Spannung VPP (d. h. 12 V) mit ihren Floäting-Gates gekoppelt. Es gibt somit ein elektrisches Feld über jede nicht ausgewählte Zelle entlang der ausgewählten Wortleitung. Das Vorhandensein des elektrischen Feldes über jede nicht ausgewählte Zelle kann bewirken, daß die Elektronen sich hin zu den Floating-Gates bewegen. Dies erhöht den Schwellenwert dieser nicht ausgewählten Zellen, was dazu führt, daß diese nicht ausgewählten Zellen langsam programmiert werden. Dies nennt man langsames Programmieren. Die Gate-Störung kann somit zum ungewünschten langsamen Programmieren führen.
Das Folgende ist ein Beispiel einer "Drain-Störung". Ein bekannter Flash-EPROM wird in "Wortleitungsblöcke" geteilt, indem Wortleitungen in Gruppen organisiert werden. Während des Programmmierens des Flash-EPROMs wird über eine ausgewählte Wortleitung eine hohe Spannung VPP von 12 V an das Steuer-Gate einer ausgewählten Zelle in einem ausgewählten Block angelegt. Eine Programmierspannung V2 von 7 V wird über eine ausgewählte Bitleitung an die Drain-Elektrode der ausgewählten Zelle angelegt. Die Drain-Elektrode der nicht ausgewählten Zellen entlang der ausgewählten Bitleitung sowohl in dem ausgewählten Block als auch in den nicht ausgewählten Blöcken wird mit der Spannung VP von 7 V gekoppelt. Die Gates der nicht ausgewählten Zellen werden auf Masse gelegt. Dies erzeugt ein elektrisches Feld über jede nicht ausgewählte Zelle entlang der ausgewählten Bitleitung, was zur ungewünschten Bewegung der Elektronen von dem Floating- Gate hin zur Drain-Elektrode führt. Durch die ungewünschte Bewegung der Elektronen wird der Schwellenwert jeder nicht ausgewählten Zelle reduziert, was dazu führt, daß diese nicht ausgewählten Zellen langsam gelöscht werden. Dies nennt man langsames Löschen. Die Drain-Störung kann somit zum ungewünschten langsamen Löschen führen.
"Gate-Störung" und "Drain-Störung" sind besonders schädlich, weil sich ihre Wirkungen akkumulieren, wenn entweder das Programmieren oder das Löschen eines ausgewählten Blocks eines Flash-EPROMs wiederholt wird. Eine ungewünsehte Bewegung der Elektronen in bestimmten nicht ausgewählten Zellen geschieht während jeder Programmier- oder Löschoperation.
Bei der Gate-Störung erhöhen sich die Schwellenwerte der nicht ausgewählten Zellen weiter, und die nicht ausgewählten Zellen werden langsam programmiert. Bei der Drain-Störung vermindern sich die Schwellenwerte der nicht ausgewählten Zellen weiter, und die nicht ausgewählten Zellen werden langsam gelöscht. Falls die akkumulierten Gate- oder Drain- Störungen bei einer nicht ausgewählten Zelle einen bestimmten Grad erreichen, kann der Zustand der nicht ausgewählten Zelle vollständig verändert werden. Mit anderen Worten, eine nicht ausgewählte Zelle könnte über die Zeit versehentlich programmiert oder gelöscht werden.
Beispiele bekannter Halbleiter-Speicherbauelemente werden in EP-A-0477938 (Toshiba), US-A-5274597 (Mitsubishi Denki Kabushiki Kaisha) und EP-A-0745995 (SGS Thomson Microelectronics S. r. l.) offenbart.

ZUSAMMENFASSENDE DARSTELLUNG DER ERFINDUNG

Die vorliegende Erfindung wird in Anspruch 1 definiert. Sie stellt einen nicht-flüchtigen Speicher bereit, der aus Blöcken aufgebaut ist und eine Blocklöscheigenschaft sowie lokale Decodierer zum Beseitigen der störenden Einflußnahme zwischen den Blöcken aufweist.
Ein nicht-flüchtiger Speicher weist eine globale Leitung sowie einen ersten und einen zweiten Block auf. Der erste Block umfaßt eine Mehrzahl erster lokaler Leitungen sowie einen ersten lokalen Decodierer, der mit der globalen Leitung und den ersten lokalen Leitungen gekoppelt ist, um die globale Leitung mit einer der ersten lokalen Leitungen selektiv in Übereinstimmung mit einer Adresse zu koppeln, wenn der erste lokale Decodierer freigegeben ist, und um die ersten lokalen Leitungen gegenüber der globalen Leitung zu isolieren, wenn der erste lokale Decodierer gesperrt ist. Der zweite Block umfaßt eine Mehrzahl zweiter lokaler Leitungen sowie einen zweiten lokalen Decodierer, der mit der globalen Leitung und den zweiten lokalen Leitungen gekoppelt ist, um die globale Leitung mit einer der zweiten lokalen Leitungen selektiv in Übereinstimmung mit der Adresse zu koppeln, wenn der zweite lokale Decodierer freigegeben ist, und um die zweiten lokalen Leitungen gegenüber der globalen Leitung zu isolieren, wenn der zweite lokale Decodierer gesperrt ist, so daß eine Störung zwischen dem ersten und dem zweiten Block während Speicheroperationen beseitigt wird.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird beispielhaft und in nicht einschränkender Weise anhand der Figuren der beigefügten Zeichnungen veranschaulicht, in denen die gleichen Bezugszeichen ähnliche Elemente anzeigen und in denen:
Fig. 1 die Arraykonfiguration eines bekannten Flash- EPROMs zeigt.
Fig. 2 eine Blockdarstellung eines Flash-EPROMs ist, der ein Ausführungsbeispiel der vorliegenden Erfindung verwendet.
Fig. 3 eine Arraykonfiguration des Flash-EPROMs gemäß Fig. 2 veranschaulicht.
Fig. 4 eine Weitere Arraykonfiguration des Flash-EPROMs gemäß Fig. 2 veranschaulicht

DETAILLIERTE BESCHREIBUNG

Fig. 2 ist eine Blockdarstellung der Schaltung des Flash-EPROMs 30, der ein Ausführungsbeispiel der vorliegenden Erfindung implementiert. Der Flash-EPROM 30 weist ein Speicher-Array 31 auf, das aus Floating-Gate-Flash-EPROM- Zellen besteht, die Daten bei den Adressen speichern. Bei einem Ausführungsbeispiel speichert das Speicher-Array 31 16 Mbits ("Megabits") Daten. Bei alternativen Ausführungsbeispielen kann das Speicher-Array 31 kleiner oder größer als 16 Mbits sein.
Alternativ kann der Flash-EPROM 30 andere Arten von nicht-flüchtigen Speicherh sein. Der Flash-EPROM 30 kann z. B. einfach ein EPROM ("elektrisch programmierbarer Nur- Lese-Speicher") sein.
Wie es nachfolgend ausführlicher beschrieben wird, weist der Flash-EPROM 30 ein Speicher-Array auf, das aus einer Anzahl von Blöcken aufgebaut ist, wobei jeder Block einen lokalen Decodierer hat. Wenn ein lokaler Decodierer eines Blocks von einem Blockauswahlsignal freigegeben wird, wählt der lokale Decodierer eine lokale Leitung des Blocks aus, um mit einer ausgewählten globalen Leitung einer Anzahl von sich über alle Blöcke des Speicher-Arrays erstreckenden globalen Leitungen zu verbinden. Wenn der lokale Decodierer von dem Blockauswahlsignal gesperrt wird, isoliert der lokale Decodierer alle lokalen Leitungen des jeweiligen Blocks gegenüber den globalen Leitungen. Dadurch wird jeder Block gegenüber den anderen Blöcken isoliert. Dies beseitigt wiederum die störende Einflußnahme zwischen den Blöcken während Speicheroperationen. Darüberhinaus kann der Flash-EPROM 30 mit partieller Speicherkapazität umkonfiguriert werden, wenn ein oder mehrere Blöcke des Speicher-Arrays defekt sind. Ferner kann die Blockredundanz auch beim Flash-EPROM 30 verwendet werden.
Der Flash-EPROM 30 kann bei jeder Art eines Computer- oder Datenverarbeitungssystems verwendet werden. Das Computersystem, in dem der Flash-EPROM 30 verwendet wird, kann ein Personalcomputer, ein Notebook, ein Laptop, ein persönlicher Assistent/-kommunikator, ein Minicomputer, eine Workstation, ein Großrechner, ein Mehr-Prozessor-Computer oder irgendein anderes Computersystem sein. Darüber hinaus kann das System, in dem der Flash-EPROM 30 verwendet wird, ein Druckersystem, ein Funktelefonsystem, ein digitales Antwortsystem oder irgendein anderes Datenspeichersystem sein.
Bei einem Ausführungsbeispiel verwendet der Flash-EPROM 30 eine MOS-Schaltung, und die komplette Schaltung des Flash-EPROMs 30 hält sich auf einem einzigen Halbleitersubstrat auf.
Bei einem Ausführungsbeispiel kann jede Speicherzelle des Speicher-Arrays 31 gleichzeitig ein Datenbit speichern. Bei einem weiteren Ausführungsbeispiel kann jede Speicherzelle des Speicher-Arrays 31 gleichzeitig mehrere Datenbits speichern.
Das Speicher-Array 31 ist in einer Anzahl von Blöcken, BLOCK0 bis BLOCKn, eingeteilt. Jeder der Blöcke BLOCK0 bis BLOCKn weist einen lokalen Decodierer auf. Der Block BLOCKO weist beispielsweise einen lokalen Decodierer 32 und der Block BLOCK1 einen lokalen Decodierer 33 auf. Jeder der Blöcke BLOCK0 bis BLOCKn weist eine Anzahl von (in Fig. 2 nicht gezeigten) Bitleitungen und lokalen Wortleitungen auf. Die Bitleitungen eines Blocks erstrecken sich nur innerhalb dieses bestimmten Blocks, und die lokalen Wortleitungen eines Blocks erstrecken sich nur innerhalb des Blocks. Die Bitleitungen 43 bis 43i erstrecken sich beispielsweise nur innerhalb des Blocks BLOCKO, und die Bitleitungen 45 bis 45i erstrecken sich nur innerhalb des Blocks BLOCKn. Die Speicherzellen sind an Schnittpunkten der lokalen Wortleitungen und der Bitleitungen angeordnet. Über eine Y-Torschaltung 42 sind alle Bitleitungen des Speicher-Arrays 31 mit einem Y- Decodierer 39 verbunden.
Die lokalen Wortleitungen innerhalb jedes der Blöcke BLOCK0 bis BLOCKn sind mit dem lokalen Decodierer des jeweiligen Blocks verbunden. Darüber hinaus weist das Speicher- Array 31 eine Anzahl von mit einem globalen X-Decodierer 38 verbundenen globalen Wortleitungen 48 bis 48n auf. Die globalen Wortleitungen 48 - 48n sind mit jedem der lokalen Decodierer 32 bis 32n verbunden. Die globalen Wortleitungen 48 48n estrecken sich über alle Blöcke BLOCK0 - BLOCKn. Die globalen Wortleitungen 48 - 48n sind jedoch nicht physikalisch mit den lokalen Wortleitungen jedes Blocks des Speicher-Arräys 31 verbunden, können aber über den jeweiligen lokalen Decodierer dieses Blocks elektrisch mit den lokalen Wortleitungen jedes Blocks verbunden werden. Der lokale Decodierer 32 erlaubt beispielsweise, daß jede der globalen Wortleitungen 48 - 48n mit einer der lokalen Wortleitungen des Blocks BLOCK0 verbunden wird. Bei einem Ausführungsbeispiel werden die lokalen Wortleitungen in jedem der Blöcke des Speicher-Arrays 31 über den jeweiligen lokalen Decodierer derart mit den globalen Wortleitungen verbunden, daß jede globale Wortleitung mehreren lokalen Wortleitungen in einem Block entspricht. Mit anderen Worten, der lokale Decodierer eines Blocks wählt eine lokale Wortleitung aus einer Anzahl lokaler Wortleitungen für eine der globalen Wortleitungen für jede empfangene Adreßinformation aus. Ob eine ausgewählte lokale Wortleitung tatsächlich eine ausgewählte Leitung ist, hängt davon ab, ob ihre entsprechende globale Wortleitung eine ausgewählte globale Leitung ist. Bei einem weiteren Ausführungsbeispiel haben die lokalen Wortleitungen in einem Block eine Eins-zu-Eins-Korrespondenz mit den globalen Wortleitungen 48-48n. Fig. 2 zeigt nicht die lokalen Wortleitungen innerhalb jedes der Blöcke des Speicher-Arrays 31. Fig. 3-4 zeigen die Arraykonfigurationen jedes Blocks des Speicher-Arrays 31, einschließlich der lokalen Decodierer und der lokalen Wortleitungen, die nachfolgend detaillierter beschrieben werden.
Alternativ kann das Array 31 derart angeordnet werden, daß jeder der Blöcke BLOCK0-BLOCKn eine Anzahl von Wortleitungen und lokalen Bitleitungen aufweist. Die Wortleitungen eines Blocks erstrecken sich nur innerhalb dieses bestimmten Blocks, und die lokalen Bitleitungen eines Blocks erstrecken sich nur innerhalb dieses Blocks. Die Wortleitungen aller Blöcke werden daraufhin mit dem X-Decodierer 38 verbunden. Die lokalen Bitleitungen in einem Block werden mit dem lokalen Decodierer dieses Blocks verbunden. In diesem Fall wird anstatt der globalen Wortleitungen eine Anzahl globaler Bitleitungen zum Verbinden aller lokalen Decodierer des Speicher-Arrays 31 vorgesehen. Die globalen Bitleitungen werden über die Y-Torschaltung 42 mit dem Y-Decodierer 39 verbunden. Die globalen Bitleitungen erstrecken sich ebenfalls über alle Blöcke BLOCK0-BLOCKn. Bei diesem Ausführungsbeispiel ist der Y-Decodierer 39 der globale Y-Decodierer, und der X-Decodierer 38 hat keine entsprechenden lokalen Decodierer.
Wieder gemäß Fig. 2 ist der X-Decodierer 38 der Zeilendecodierer des Speicher-Arräys 31 und empfängt einen Teil einer Zeilenadresse von einem Adreßbus 43, um eine der globalen Wortleitungen 48-48n auszuwählen. Der X-Decodierer 38 wählt jedoch keine lokale Wortleitung innerhalb jedes Blocks des Speicher-Arrays 31 aus.
Jeder der lokalen Decodierer 32-32n ist ferner mit dem Bus 43 verbunden, um über den jeweiligen lokalen Decodierer den restlichen Teil der Zeilenadresse zum Auswählen einer lokalen Wortleitung aus einer Anzahl von einer globalen Wortleitung entsprechenden lokalen Wortleitungen zu empfangen. Bei einem Ausführungsbeispiel legt der Bus 43 erstens eine Anzahl der am niedrigsten bewerteten Bits einer Zeilenadresse an jeden der lokalen Decodierer 32-32n und zweitens die restlichen am höchsten bewerteten Bits der Zeilenadresse an den X-Decodierer 38 an. Alternativ empfängt der X-Decodierer 38 eine Anzahl der am niedrigsten bewerteten Bits einer Zeilenadresse, während der Bus 43 die restlichen am höchsten bewerteten Bits der Zeilenadresse an jeden der lokalen Decodierer 32-32n anlegt. Darüber hinaus empfängt jeder der lokalen Decodierer 32-32 s außerdem ein Blockauswahlsignal von einem Block-Decodierer 37. Der lokale Decodierer 32 empfängt beispielsweise ein Blockauswahlsignal BS0 und der lokale Decodierer 32n ein Blookauswahlsignal BSn. Das Blockauswahlsignal für einen lokalen Decodierer bewirkt, wenn es angelegt ist, daß der jeweilige lokale Decodierer auf die über den Bus 43 angelegte Adreßinformation einwirkt. Wenn das Blockauswahlsignal für einen lokalen Decodierer nicht angelegt ist, ist der jeweilige lokale Decodierer gesperrt. In dieser Weise können die lokalen Wortleitungen eines Blocks während Speicheroperationen gegenüber den globalen Wortleitungen und gegenüber den lokalen Wortleitungen der anderen Blöcke isoliert werden.
Alternativ ist jeder der lokalen Decodierer 32 - 32n nicht mit einem Bus verbunden. Stattdessen empfängt jeder der lokalen Decodierer 32-32n die Adreßinformation oder Auswahldaten aus den globalen Wortleitungen 48-48n. In diesem Fall decodiert der globale X-Decodierer 38 eine X- Adresse, um Auswahldaten auf einer oder mehreren der globalen Wortleitungen 48-48n zu erzeugen. Darüber hinaus besteht der lokale Decodierer für jeden Block aus einer Anzahl von Zwei-zu-Vier-, Drei-zu-Acht- oder Vier-zu-Sechszehn-Decodierern in Abhängigkeit von den Auswahldaten. Abhängig von dem in jedem der lokalen Decodierer 32-32n verwendeten Decodiertyp werden die Auswahldaten an zwei, drei oder vier der globalen Wortleitungen 48-48n angelegt. Falls beispielsweise jeder der lokalen Decodierer 32-32n eine Anzahl von Zwei-zu-Vier-Decodierern aufweist, werden die Auswahldaten an zwei der globalen Wortleitungen 48-48n angelegt. Falls jeder der lokalen Decodierer 32-32n eine Anzahl von Drei-zu-Acht-Decodierern aufweist, werden die Auswahldaten an drei der globalen Wortleitungen 48 - 48n angelegt. Wenn ein freigegebener lokaler Decodierer die Auswahldaten empfängt, decodiert er die Auswahldaten und wählt eine der lokalen Wortleitungen des jeweiligen Blocks aus.
Über die Blockauswahlleitungen 49 bis 49 s ist der Blockdecodierer 37 ferner mit Löschschaltern 36 verbunden. Die Blockauswahlleitungen 49-49 s legen jedes der Blockauswahlsignale BS0-BSn an den entsprechenden lokalen Decodierer an.
Der Block-Decodierer 37 wählt einen ausgewählten Block für jede angelegte Blockadresse aus. Der Block-Decodierer 37 wählt den ausgewählten Block dadurch aus, daß er den lokalen Decodierer des ausgewählten Blocks freigibt. Der Block-Decodierer 37 führt dies aus, indem er das richtige Blockauswahlsignal BS0-BSn anlegt. Für den Empfang der Blockadresse ist der Block-Decodierer 37 außerdem mit dem Bus 43 verbunden. Bei einem Ausführungsbeispiel ist die Blockadresse des Flash-EPROMs 30 ein Teil der in dem Y-Decodierer 39 empfangenen Spaltenadresse.
Die Löschschalter 36 weisen eine Anzahl von (in Fig. 2 nicht gezeigten) Schaltern auf, wobei jeder Schalter mit der gemeinsamen Source-Leitung eines der Blöcke BLOCKO - BLOCKn gekoppelt ist. Jeder der Löschschalter 36 verbindet selektiv die VSS-Spannung (d. h. Erde) oder die VPP-Spannung (d. h. Löschspannung) mit einer der gemeinsamen Source-Leitungen 46 -46n des ihm zugeordneten Blocks gemäß dem Blockauswahlsignal von einer der ausgewählten Leitungen 49 - 49 s sowie gemäß den Speicheroperationen (d. h. den Lese-, Programmier- und Löschoperationen). Dies bedeutet, daß die Löschschalter 36 während Lese- und Programmieroperationen des Flash-EPROMs 30 ohne Rücksicht auf die Blockauswahlsignale BS0-BSn die VSS-Spannung an alle gemeinsamen Source-Leitungen 46-46n anlegen. Während einer (von dem ERASURE-Signal angezeigten) Löschoperation des Flash-EPROMs 30 legt der Block-Decodierer 37 das ausgewählte Blocksignal an, das bewirkt, daß der entsprechende Schalter der Löschschalter 36 die VPP-Spannung an den ausgewählten Block anlegt, während die übrigen Schalter der Löschschalter 36 die VSS-Spannung an ihre Blöcke anlegen.
Durch das Isolieren der globalen Wortleitungen 48 - 48n gegenüber den lokalen Wortleitungen jedes der Blöcke BLOCKO -BLOCKn werden die globalen Wortleitungen 48-48n von jedem der Blöcke des Speicher-Arrays 31 getrennt und stören nicht die anderen Blöcke des Speicher-Arrays 31, wenn einer der Blöcke des Speicher-Arrays 31 für eine Speicheroperation (d. h. die Programmieroperation) ausgewählt wird. Mit anderen Worten, die Speicherzellen der nicht ausgewählten Blöcke des Speicher-Arrays 31 erfahren keine Gate-Störung, wenn ein ausgewählter Block programmiert wird. Dies bewirkt wiederum, daß die Löschschalter 36 kein Störverhinderungspotential an die Source-Elektroden der Zellen der nicht ausgewählten Blöcke anlegen, wenn die ausgewählten Zellen des ausgewählten Blocks programmiert werden, wodurch die Notwendigkeit einer solchen Spannung in dem Flash-EPROM 30 beseitigt ist.
Da jeder der Blöcke des Speicher-Arrays 31 mittels des lokalen Decodierers und der lokalen Wortleitungen des jeweiligen Blocks gegenüber einander isoliert ist, können einige der Blöcke BLOCK0-BLOCKn darüber hinaus permanent gesperrt sein, ohne daß die Speicheroperationen der benachbarten Blöcke beeinflußt werden. Dies ist insbesondere nützlich, wenn einer oder mehrere der Blöcke BLOCK0-BLOCKn defekt sind. In diesem Fall kann das Speicher-Array 31 so umkonfiguriert werden, daß es ohne den defekten Block (d. h. mit partieller Speicherkapazität) funktioniert. Dadurch kann das Speicher-Array 31 auch mit einer reduzierten Anzahl von Blöcken funktionieren, wenn das Speicher-Array 31 defekte Blöcke enthält. Alternativ weisen die Blöcke BLOCK0-BLOCKn eine Anzahl von redundanten Blöcken zum Ersetzen defekter Blöcke in dem Speicher-Array 31 auf. Dies bedeutet, daß der Flash-EPROM 30 Blockredundanz haben kann. Das Blockredündanzschema wird in der parallel anhängigen Anmeldung mit der Seriennr. ____ und dem Titel "Nonvolatile Memory Blocking Architecture and Redundancy" von Owen W. Jungroth und Mark D. Winston beschrieben, die an demselben Tag wie die vorliegende Erfindung eingereicht und auf denselben Zedenten wie die vorliegende Anmeldung übertragen wurde.
Es wird auf Fig. 3 Bezug genommen, in der die Arraykonfiguration des Speicher-Arrays 31 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt ist. Zu Veranschaulichungszwecken zeigt Fig. 3 nur zwei Blöcke 61 und 62. Die Blöcke 61 und 62 können zwei beliebige benachbarte Blöcke der BLOCKO - BLOCKn der Fig. 2 sein. Wie es aus Fig. 3 zu ersehen ist, weist jeder der Blöcke 61 und 62 einen der lokalen Decodierer 63 und 64 auf. Darüber hinaus zeigt Fig. 3 nur zwei globale Wortleitungen 65 und 66, die sich zu Veranschaulichungszwecken über die Blöcke 61 und 62 erstrecken. In der Praxis weisen sie viele weitere globale Wortleitungen auf, die sich über viele Blöcke erstrecken. Die globalen Wortleitungen 65 und 66 können zwei beliebige benachbarte globale Wortleitungen der globalen Wortleitungen 48 - 48n der Fig. 2 sein.
Block 61 weist die Bitleitungen 70 bis 70 m und Block 62 die Bitleitungen 80 bis 80 m auf. Darüber hinaus weist jeder der Blöcke 61 und 62 eine Anzahl lokaler Wortleitungen auf, die über den jeweiligen lokalen Decodierer mit einer globalen Wortleitung verbunden sind. Die lokalen Wortleitungen 71 bis 71n in Block 61 sind beispielsweise über den lokalen Decodierer 68 mit der globalen Wortleitung 65 und die lokalen Wortleitungen 72 bis 72n über den lokalen Decodierer 63 mit der globalen Wortleitung 66 verbunden. Entsprechend sind in Block 62 die lokalen Wortleitungen 81 bis 81n über den lokalen Decodierer 64 mit der globalen Wortleitung 65 und die lokalen Wortleitungen 82 bis 82n über den lokalen Decodierer 64 mit den globalen Wortleitungen 66 verbunden. Mit anderen Worten, die lokalen Wortleitungen 71 - 71n entsprechen der globalen Wortleitung 65 und die lokalen Wortleitungen 72 - 72n der globalen Wortleitung 66.
Block 61 weist eine gemeinsame Source-Leitung 73 und Block 62 eine gemeinsame Source-Leitung 83 auf. Jede der gemeinsamen Source-Leitungen 73 und 83 ist mit einem der Löschschalter 36 (der Fig. 2) verbunden. Darüber hinaus weist jeder der Blöcke 61-62 eine Anzahl von Flash-EPROM- Zellen auf, die an den Schnittpunkten der Bitleitungen und der lokalen Wortleitungen dieses Blocks anordnet sind. Fig. 3 zeigt die Zellen 74a bis 75d für Block 61 und die Zellen 84a bis 85d für Block 62. Jede Zelle in einem Block hat ihre Drain-Elektrode mit einer Bitleitung, ihr Steuer-Gate mit einer lokalen Wortleitung und ihre Source-Elektrode mit der gemeinsamen Source-Leitung dieses Blocks verbunden. Die Zelle 74a hat beispielsweise ihre Drain-Elektrode mit der Bitleitung 70, ihr Steuer-Gate mit der lokalen Wortleitung 71 und ihre Source-Elektrode mit der Source-Leitung 73 verbunden. Es sei angemerkt, daß keine der Zellen innerhalb jedes der Blöcke 61 und 62 physikalisch mit den globalen Wortleitungen 65 und 66 verbunden ist. Die Bitleitungen 70-70 m und 80-80 m werden danach mit der Y-Torschaltung 42 (Fig. 2) verbunden.
Der lokale Decodierer 63 weist einen Adreßdecodierer 78 sowie eine Anzahl von UND-Gattern auf. Fig. 3 zeigt die UND- Gatter 76 bis 76n sowie 77 bis 77n für den lokalen Decodierer 63. Jedes der UND-Gatter 76-76n verbindet die globale Wortleitung 65 mit einer der lokalen Wortleitungen 71-71n.
Jedes der UND-Gatter 77-77n verbindet die globale Wortleitung 66 mit einer der lokalen Wortleitungen 72-72n. Über eine der mehreren Auswahlleitungen 79 bis 79n ist jedes der UND-Gatter 76-76n sowie 77-77n außerdem mit dem Decodierer 78 verbunden. Beispielsweise ist die Auswahlleitung 79 mit den UND-Gattern 76n und 77n und die Auswahlleitung 79n mit den UND-Gattern 76 und 77 verbunden. Jedes der UND-Gatter 76-76n sowie 77-77n wird von einer der Auswahlleitungen 79-79n freigegeben, um seine jeweilige globale Wortleitung mit seiner jeweiligen lokalen Wortleitung zu verbinden. Wenn beispielsweise der Decodierer 78 die Adreßinformation von dem Bus 43 an die Auswahleitung 79 decodiert, werden sowohl das UND-Gatter 76n als auch das UND- Gatter 77n freigegeben, um seine jeweilige globale Wortleitung 65 und 66 mit seiner jeweiligen lokalen Wortleitung 71n und 72n zu verbinden. Zu diesem Zeitpunkt ist die lokale Wortleitung 71n die ausgewählte Leitung, falls die globale Wortleitung 65 die ausgewählte Leitung ist, und die lokale Wortleitung 72n ist die ausgewählte Leitung, falls die globale Wortleitung 66 die ausgewählte Leitung ist.
Entsprechend weist der lokale Decodierer 64 einen Adreßdecodierer 88 sowie eine Anzahl von UND-Gattern auf. Fig. 3 zeigt die UND-Gatter 86 bis 86n sowie 87 bis 87n für den lokalen Decodierer 64. Jedes der UND-Gatter 86-86n verbindet die globale Wortleitung 65 mit einer der lokalen Wortleitungen 81-81n. Jedes der UND-Gatter 87-87n verbindet die globale Wortleitung 66 mit einer der lokalen Wortleitungen 82-82n. Über eine der mehreren Auswahlleitungen 89 bis 89n ist jedes der UND-Gatter 86-86n sowie 87 - 87n außerdem mit dem Decodierer 88 verbunden. Beispielsweise ist die Auswahlleitung 89 mit den UND-Gattern 86n und 87n und die Auswahlleitung 89n mit den UND-Gattern 86 und 87 verbunden. Jedes der UND-Gatter 86-86n sowie 87-87n wird von einer der Auswahlleitungen 89-89n freigegeben, um seine jeweilige globale Wortleitung mit seiner jeweiligen lokalen Wortleitung zu verbinden. Wenn beispielsweise der Decodierer 88 die Adreßinformation von dem Bus 43 an die Auswahlleitung 89 decodiert, werden sowohl das UND-Gatter 86n als auch das UND-Gatter 87n freigegeben, um seine jeweilige globale Wortleitung 65 und 66 mit seiner jeweiligen lokalen Wortleitung 81n und 82n zu verbinden. Wenn dies eintrifft, ist die lokale Wortleitung 81n die ausgewählte Leitung, falls die globale Wortleitung 65 die ausgewählte Leitung ist, und die lokale Wortleitung 82n ist die ausgewählte Leitung, falls die globale Wortleitung 66 die ausgewählte Leitung ist.
Der Adreßdecodierer 78 des lokalen Decodierers 63 empfängt ein Blockauswahlsignal BS1 und der Adreßdecodierer 88 des lokalen Decodierers 64 ein Blockauswahlsignal BSi+1. Die Blockauswahlsignale BS1 und BSi+1 können zwei beliebige der Blockauswahlsignale BS0-BSn vom Blockdecodierer 37 der Fig. 2 sein. Wenn das BS1-Signal angelegt wird, wird der Decodierer 78 freigegeben, um die Adreßinformation vom Bus 43 zu decodieren, um eine der Auswahlleitungen 79-79n auszuwählen. Wenn das Blockauswahlsignal BSi+1 angelegt wird, wird der Adreßdecodierer 88 freigegeben, um die Adreßinformation vom Bus 43 zu decodieren, um eine der Auswahlleitungen 89-89n auszuwählen.
Bei einem Ausführungsbeispiel wird jede der lokalen Wortleitungen 71-71n, 72-72n, 81-81n sowie 82-82n aus einem durchgehenden Polysiliziumstreifen gebildet, der ferner das Steuer-Gate jeder der Flash-EPROM-Zellen entlang einer Zeile bildet. Die lokale Wortleitung 71 wird beispielsweise aus einem Polysiliziumstreifen gebildet, der ferner das Steuer-Gate jeder der Flash-EPROM-Zellen 74a bis 75a bildet. Ebenso wird die lokale Wortleitung 81 des Blocks 62 aus einem Polysiliziumstreifen gebildet, der ferner das Steuer-Gate jeder der Flash-EPROM-Zellen 84a bis 85a bildet. Jede der globalen Wortleitungen 65 und 66 wird aus einer zweiten Metallschicht gebildet, die über einer ersten Metallschicht liegt, die jede der Bitleitungen des Speicher- Arrays 31 bildet. Die ersten Metallschichten in einem Block liegen über den Polysiliziumstreifen, die innerhalb dieses Blocks die lokalen Wortleitungen bilden.
Es sei angemerkt, daß Fig. 3 nur ein Ausführungsbeispiel der vorliegenden Erfindung für die lokalen Decodierer 63 und 64 zeigt. Weitere Ausführungsformen können auch für das Speicher-Array 31 verwendet werden. Fig. 4 zeigt ein weiteres Ausführungsbeispiel des Speicher-Arrays 31. Wie es aus Fig. 4 zu ersehen ist, ist die Arraykonfiguration des Speicher-Arräys 31 die gleiche wie die in Fig. 3 Gezeigte, außer daß die NOR-Gatter 97 bis 97n, 98 bis 98n, 106 bis 106n sowie 107 bis 107n für die lokalen Decodierer 93 und 94 verwendet werden. Darüber hinaus sind Inverter mit den globalen Wortleitungen 95 und 96 verbunden. Über eine Anzahl von Invertern ist der Adreßdecodierer in jedem der lokalen Decodierer 93 und 94 ebenfalls mit seinen Auswahlleitungen verbunden. Der Adreßdecodierer 18 ist beispielsweise über die Inverter 94 bis 94n mit den Auswahlleitungen 99 bis 99n verbünden. Die in Fig. 4 gezeigte Gesamtfunktion des Speicher-Arrays 31 bleibt im wesentlichen die gleiche wie die des in Fig. 3 gezeigten Speicher-Arrays und wird daher nicht nachstehend detailliert beschrieben.
Gemäß Fig. 2-4 wird jetzt die Operation des Flash- EPROMs 30 beschrieben. Bei einem Ausführungsbeispiel werden während der Leseoperation alle lokalen Decodierer 32-32n des Flash-EPROMs 30 freigegeben, und der Y-Decodierer 39 wählt ein Byte oder ein Wort der Bitleitungen gemäß der angelegten Spaltenadresse aus. Darüber hinaus wählt der globale X-Decodierer 38 eine der globalen Wortleitungen 48- 48n aus. Jeder der lokalen Decodierer 32 - 32n wählt außerdem eine lokale Wortleitung aus, um mit der ausgewählten globalen Wortleitung zu verbinden. Wenn dies geschieht, werden nur die Speicherzellen bei den Schnittpunkten der ausgewählten Bitleitungen und der ausgewählten lokalen Wortleitung ausgelesen. Dies wird von der Y-Torschaltung 42 gesteuert. Darüber hinaus verbinden die Löschschalter 36 die Vss- Spannung mit den Source-Elektroden aller Speicherzellen des Speicher-Arrays 31.
Bei einem weiteren Ausführungsbeispiel weist der Flash- EPROM 30 Konfigurationszellen auf, die den Blockdecodierer 37 konfigurieren, um beim Einschalten des Bauelements den lokalen Decodierer eines defekten Blocks zu sperren.
Während der Programmieroperation legt der Blockdecodierer 37 eines der Blockauswahlsignale BS0-BSn gemäß einer Spaltenadresse an. Dies bewirkt, daß einer der lokalen Decodierer 32-32n freigegeben wird, um die partielle Zeilenadreßinformation vom Bus 43 zu decodieren, während weitere lokale Decodierer 32-32n gesperrt sind. Der X-Decodierer 38 wählt eine ausgewählte globale Wortleitung der globalen Wortleitungen 48-48n aus und legt eine Programmierspannung (Vpp-Spannung) an die ausgewählte globale Wortleitung an. Der Y-Decodierer 39 wählt ein Byte oder ein Wort der Bitleitungen innerhalb des ausgewählten Blocks aus. Wie es aus Fig. 3 zu ersehen ist, kann keine der lokalen Wortleitungen 81-81n sowie 82-82n mit den globalen Wortleitungen 65 und 66 verbunden werden, wenn der lokale Decodierer 64 gesperrt ist, obwohl eine der globalen Wortleitungen 65 und 66 eine ausgewählte Wortleitung ist. Dies beseitigt die störende Einflußnahme zwischen den Blöcken während der Programmieroperation. Wenn der lokale Decodierer 63 beispielsweise bewirkt, daß die lokale Wortleitung 71 mit der ausgewählten globalen Wortleitung 65 für eine Programmieroperation verbunden wird, wird die hohe Programmierspannung VPP entlang der globalen Wortleitung 65 nicht mit den nicht ausgewählten Speicherzellen 84a bis 85a des Blocks 62 verbunden, um diese nicht ausgewählten Zellen zu stören. Mit anderen Worten, die Zellen der nicht ausgewählten Blöcke des Speicher-Arrays 31 erfahren keine Gate-Störung, wenn ein ausgewählter Block programmiert wird.
Da die globalen Wortleitungen 48-48n nicht physikalisch mit den Speicherzellen in jedem Block des Speicher-Arrays 31 verbunden sind, und da es eine Anzahl von Schichten über den lokalen Wortleitungen jedes Blocks gibt, wird ferner keine der globalen Wortleitungen 48-48n beeinflußt, wenn ihre entsprechenden lokalen Wortleitungen in einem Block defekt sind. Falls beispielsweise die lokale Wortleitung 71 des Blocks 61 defekt ist, wird die globale Wortleitung 65 beeinflußt, weil der lokale Decodierer 63 die lokalen Wortleitungen 71-71n des Blocks 61 von der globalen Wortleitung 65 trennt. Dies bewirkt wiederum, daß jede der lokalen Wortleitungen 81-81n des Blocks 62 überhaupt nicht von dem Defekt entlang der lokalen Wortleitung 71 beeinflußt wird. Die Löschschalter 36 (der Fig. 2) verbinden die Vss- Spannung mit allen Source-Leitungen 46-46n während der Programmieroperation.
Während der Löschoperation wählt der Blockdecodierer 37 den ausgewählten Block des Arrays 31 dadurch aus, daß er die Vpp-Spannung an die gemeinsame Source-Leitung des ausgewählten Blocks anlegt, während er die Vss-Spannung an die gemeinsamen Source-Leitungen der weiteren nicht ausgewählten Blöcke anlegt. Falls beispielsweise der Block BLOCK1 der ausgewählte Block ist, legt der Blockdecodierer 37 das BS1- Signal an, um zu bewirken, daß die Löschschalter 36 die Vpp- Spannung an die gemeinsame Source-Leitung 47 anlegt, während er die übrigen Blockauswahlsignale BS0-BSn wegnimmt, um die Vss-Spannung an die gemeinsamen Source-Leitungen 46- 46n mit Ausnahme der gemeinsamen Source-Leitung 47 anzulegen.
In der oben stehenden Beschreibung wurde die Erfindung unter Bezugnahme auf ihre speziellen Ausführungsbeispiele beschrieben. Es ist jedoch klar, daß verschiedene Modifikationen und Änderungen durchgeführt werden können, ohne daß vom Umfang der Erfindung abgewichen wird. Die Beschreibung und die Zeichnungen sind demgemäß in einem veranschaulichenden und keinem beschränkenden Sinne zu verstehen.

Claims

1. Ein nicht-flüchtiges Speicherbauelement (30) mit einem Speicherarray (31), wobei das Speicherarray derart aus Blöcken aufgebaut ist, daß eine gegenseitige Störung zwischen den Blöcken während der Speicheroperationen beseitigt wird, aufweisend:

(A) eine globale Leitung (48);

(B) einen ersten Block (BLOCKO), der aufweist:

(i) eine Mehrzahl erster lokaler Leitungen;

(ii) einen ersten lokalen Decodierer (32), der mit der globalen Leitung und den ersten lokalen Leitungen gekoppelt ist, um die globale Leitung mit einer der ersten lokalen Leitungen selektiv in Übereinstimmung mit einer Adresse zu koppeln, wenn der erste lokale Decodierer freigegeben ist, und um die ersten lokalen Leitungen gegenüber der globalen Leitung zu isolieren, wenn der erste lokale Decodierer gesperrt ist;

(iii) eine erste Mehrzahl nicht-flüchtiger Speicherzellen, die mit den ersten lokalen Leitungen gekoppelt sind, wobei die erste Mehrzahl nicht-flüchtiger Speicherzellen löschbar und programmierbar ist;

(C) einen zweiten Block (BLOCK1), der aufweist:

(i) eine Mehrzahl zweiter lokaler Leitungen;

(ii) eine zweite Mehrzahl nicht-flüchtiger Speicherzellen, die mit den zweiten lokalen Leitungen gekoppelt sind, wobei die zweite Mehrzahl nicht-flüchtiger Speicherzellen löschbar und programmierbar ist; und

(iii) einen zweiten lokalen Decodierer (33), der mit der globalen Leitung und den zweiten lokalen Leitungen gekoppelt ist, um die globale Leitung mit einer der zweiten lokalen Leitungen selektiv in Übereinstimmung mit der Adresse zu koppeln, wenn der zweite lokale Decodierer freigegeben ist, und um die zweiten lokalen Leitungen gegenüber der globalen Leitung zu isolieren, wenn der zweite lokale Decodierer gesperrt ist, so daß eine Störung zwischen dem ersten und dem zweiten Block während Speicheroperationen beseitigt wird, ohne ein Störungsvermeidungspotential mit der zweiten Mehrzahl hicht-flüchtiger Speicherzellen zu koppeln.

2. Der nicht-flüchtige Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die globale Leitung eine globale Wortleitung ist und die ersten und die zweiten lokalen Leitungen erste und zweite lokale Wortleitungen sind.

3. Der nicht-flüchtige Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die globale Leitung eine globale Bitleitung ist und die ersten und die zweiten lokalen Leitungen erste und zweite lokale Bitleitungen sind.

4. Der nicht-flüchtige Speicher nach Anspruch 1, ferner umfassend einen Blockdecodierer, der mit dem ersten und dem zweiten lokalen Decodierer gekoppelt ist, um selektiv den ersten oder den zweiten Block freizugeben, indem ein Blockauswahlsignal an jeweils den ersten oder den zweiten lokalen Decodierer erzeugt wird.

5. Der nicht-flüchtige Speicher nach Anspruch 1, dadurch · gekennzeichnet, daß jede der ersten und zweiten Mehrzahl nicht-flüchtiger Speicherzellen gleichzeitig eine Mehrzahl von Datenbits speichert.

6. Der nicht-flüchtige Speicher nach Anspruch 1, dadurch gekennzeichnet, daß jede der ersten und zweiten Mehrzahl nicht-flüchtiger Speicherzellen elektrisch programmierbar und elektrisch löschbar ist.

7. Der nicht-flüchtige Speicher nach Anspruch 1, dadurch gekennzeichnet, daß der nicht-flüchtige Speicher in einem Datenverarbeitungssystem verwendet wird.

8. Der nicht-flüchtige Speicher nach Anspruch 1, dadurch gekennzeichnet, daß der nicht-flüchtige Speicher eine Speicherkapazität aufweist, und wobei der erste lokale Block ein defekter Block ist und der nicht-flüchtige Speicher so umkonfiguriert werden kann, daß er bei einer Kapazität unterhalb der Speicherkapazität betrieben werden kann.

9. Der nicht-flüchtige Speicher nach Anspruch 8, dadurch gekennzeichnet, daß der zweite Block ein den defekten ersten Block ersetzender redundanter Block ist.

10. Das nicht-flüchtige Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zwischen dem ersten und dem zweiten Block beseitigte Störung Gate-Störungen umfaßt.

11. Das nicht-flüchtige Speicherbaüelement nach Anspruch 1, dadurch gekennzeichnet, daß die zwischen dem ersten und dem zweiten Block beseitigte Störung Drain-Störungen umfaßt.

12. Der nicht-flüchtige Speicher nach Anspruch 4, ferner umfassend eine Schalterschaltung (36), die zwischen dem ersten und dem zweiten lokalen Block und dem Blockdecodierer eingekoppelt ist, dadurch gekennzeichnet, daß die Schalterschaltung selektiv eine erste Spannung mit dem durch das Blockauswahlsignal freigegebenen ersten oder zweiten Block koppelt, wenn eine der ersten oder zweiten Mehrzahl nichtflüchtiger Speicherzellen des ersten oder des zweiten ausgewählten Blocks gelöscht wird, und wobei die Schalterschaltung eine zweite Spannung mit jedem der ersten und zweiten lokalen Blöcke unabhängig von dem Blockauswahlsignal koppelt, wenn eine der ersten oder zweiten Mehrzahl nichtflüchtiger Speicherzellen programmiert wird.