DE69515876T2 - Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren - Google Patents
Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen HerstellungsverfahrenInfo
- Publication number
- DE69515876T2 DE69515876T2 DE69515876T DE69515876T DE69515876T2 DE 69515876 T2 DE69515876 T2 DE 69515876T2 DE 69515876 T DE69515876 T DE 69515876T DE 69515876 T DE69515876 T DE 69515876T DE 69515876 T2 DE69515876 T2 DE 69515876T2
- Authority
- DE
- Germany
- Prior art keywords
- dopant
- type
- lightly doped
- regions
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005516 engineering process Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002019 doping agent Substances 0.000 claims description 49
- 210000000746 body region Anatomy 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 210000001316 polygonal cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/156—Drain regions of DMOS transistors
- H10D62/157—Impurity concentrations or distributions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf ein Leistungsbauelement in MOS-Technologie mit einem niedrigen Ausgangswiderstand und einer niedrigen Kapazität und auf ein zugehöriges Herstellungsverfahren.
- Ein primäres Ziel der Konstrukteure von Leistungsbauelementen in MOS-Technologie ist es, so weit wie möglich den Ausgangswiderstand (oder "Ein"-Widerstand) und die verschiedenen Kapazitäten, die mit dem Bauelementeaufbau verknüpft sind, zu verringern.
- Diese Parameter können verringert werden bei der Zunahme der Integrationsdichte der Elementarfunktionseinheiten (polygonalen Zellen oder Streifen), die ein Leistungsbauelement in MOS- Technologie darstellen, in dem photolithographische Techniken und Herstellungsverfahren mehr und mehr ähnlich zu jenen der Technologien der sehr hohen Integrationsdichten (VLSI) verwendet werden.
- Der physikalische Aufbau der MOS-Leistungsbauelemente begrenzt jedoch die Zunahme der Integrationsdichte. Diese Grenzen können besser verstanden werden, in dem die verschiedenen Komponenten des Ein-Widerstandes eines MOS-Leistungsbauelementes betrachtet werden, die sind: der Kanalwiderstand Rc, der die Komponente ist, die mit dem Kanalbereich des MOS-Leistungsbauelementes verknüpft ist; der Ansammlungsbereichswiderstand Racc, der die Komponente ist, die mit dem Oberflächenbereich von jenen Abschnitten der gemeinsamen Drainschicht verknüpft ist (d. h. die schwach dotierte Epitaxialschicht, in der die elementaren Funktionsein heiten gebildet sind), die zwischen den Körperbereichen der elementaren Funktionseinheiten enthalten ist; der JFET-Widerstand Rjfet, der die Komponente ist, die mit jenen Abschnitten der gemeinsamen Drainschicht verknüpft ist, die zwischen den Verarmungsbereichen der Körperbereiche der Elementarfunktionseinheiten enthalten ist; und der Epitaxialschichtwiderstand Repy, der die Komponente ist, die mit jenen Abschnitten der gemeinsamen Drainschicht verknüpft ist, die unter den Körperbereichen der elementaren Funktionseinheiten vorhanden ist.
- Der Kanalwiderstand Rc und der Ansammlungsbereichswiderstand Racc, die beide mit Bereichen nahe der Oberfläche der gemeinsamen Drainschicht verknüpft sind, können durch Herausskalieren der Abmessungen und der elementaren Funktionseinheiten und durch Verwenden photolithographischer Maschinen mit besserer optischer Auflösung verringert werden. Davon unterschiedlich können der JFET-Widerstand Jfet und der Epitaxialschichtwiderstand Repy nur verringert werden, in dem der physikalische Aufbau des MOS- Leistungsbauelementes modifiziert wird. Tatsächlich vergrößert die Verringerung des Abstandes zwischen den Elementarfunktionseinheiten (Zellen oder Streifen) die Rjfet-Komponente stark, wobei die Vergrößerung desto ausgeprägter ist, desto höher der Widerstand der gemeinsamen Drainschicht ist.
- Diese bedeutet, daß zum Verhindern, daß der Ein-Widerstand stark ansteigt, der minimale Abstand, in dem die Elementarfunktionseinheiten des MOS-Leistungselementes eingehalten werden muß, mit der Zunahme des Widerstandes der gemeinsamen Drainschicht zunimmt. Als Beispiel, bei Bauelementen, die so ausgelegt sind, daß sie in einem Spannungsbereich von ungefähr 60 V tätig sind, kann der Abstand zwischen den Elementarfunktionseinheiten in dem Bereich von 4 um und 10 um enthalten sein, während in dem Fall von Bauelementen für höhere Spannung von ungefähr 500 V, bei denen die gemeinsame Drainschicht einen höheren Widerstand aufweist, solch ein Abstand zwischen 15 um und 20 um enthalten ist.
- Wenn daher bei dem Versuch der Vergrößerung der Integrationsdichte es gewünscht wird, den Abstand zwischen den Elementarfunktionszellen (Zellen oder Streifen) zu verringern, so daß die Gate-Drain-(oder Rückkopplungs-)Kapazität verringert wird, ohne daß jedoch der Ausgangswiderstand des MOS-Leistungsbauelementes vergrößert wird, ist es notwendig, die Dotierkonzentration der gemeinsamen Drainschicht zu vergrößern. Dieses wiederum verringert die Durchbruchsspannung des MOS-Leistungsbauelementes.
- Eine bekannte Technik zum Überwinden dieses Nachteiles ist in dem US-Patent 4376286 beschrieben: die Dotierkonzentration in Abschnitten der gemeinsamen Drainschicht zwischen den Elementarfunktionseinheiten wird mittels einer Implantierung von N- Dotierstoff vergrößert, ohne daß die Dotierkonzentration der gemeinsamen Drainschicht unterhalb der Körperbereiche der Elementarfunktionseinheiten beeinflußt wird. Auf diese Weise ist es möglich, den Abstand zwischen den Elementarfunktionseinheiten zu verringern (und folglich die Rückkopplungskapazität des MOS- Leistungsbauelementes zu verringern), ohne daß die Rjfet- Komponente des Ein-Widerstandes verringert wird.
- Diese Technik weist die Beschränkung auf, daß nur die Jfet- Komponente des Ein-Widerstandes verringert werden kann, aber nicht der Epitaxialschichtwiderstand Repy. Weiterhin wird bei dem Herstellungsverfahren eine zusätzliche Maske benötigt zum Verhindern, daß N-Dotierstoffe an der Kante des MOS- Leistungsbauelementchips implantiert werden.
- Die FR 2666932 A (die dem Oberbegriff des Anspruches 1 entspricht) offenbart ein MOS-Leistungsbauelement mit einem schwach dotierten Bereich unterhalb des Körperbereiches.
- In Hinblick auf den beschriebenen Stand der Technik ist es eine Aufgabe der vorliegenden Erfindung, ein MOS- Technologieleistungsbauelement mit einem niedrigen Ausgangswi derstand und einer niedrigen Kapazität vorzusehen, ohne daß die Durchbruchsspannung negativ beeinflußt wird.
- Gemäß der vorliegenden Erfindung wird solch eine Aufgabe mittels eines MOS-Technologieleistungsbauelementes erzielt, wie es in Anspruch 1 definiert ist.
- Dank der vorliegenden Erfindung, wie sie in Anspruch 1 beansprucht ist, und insbesondere des Vorhandenseins der schwach dotierten Bereiche unter den Körperbereichen der Elementarfunktionseinheiten, ist ein MOS-Technologieleistungsbauelement vorgesehen, das für eine gegebene Durchbruchsspannung eine gemeinsame Drainschicht mit einem niedrigeren Widerstand aufweist als der, der in einem herkömmlichen MOS-Leistungsbauelement mit der gleichen Durchbruchsspannung notwendig wäre. Der verringerte Widerstand der gemeinsamen Drainschicht bestimmt nicht nur eine Abnahme der JFET-Komponente Rjfet sondern auch der Epitaxialschichtkomponente Repy des Ausgangswiderstandes des MOS- Leistungsbauelementes; weiter ist es möglich den Abstand zwischen den Elementarfunktionseinheiten ohne Vergrößern der JFET- Komponente zu verringern, somit die Gate-Drain-Kapazität des MOS-Leistungsbauelementes zu verringern.
- Der Aufbau gemäß der vorliegenden Erfindung ist besonders geeignet für MOS-Technologieleistungsbauelemente für niedrige Spannungen (30-200 V), bei denen die Abmessung der Elementarfunktionseinheiten vergleichbar mit der Restdichte der Epitaxialschicht unter den Körperbereichen ist.
- Diese und andere Merkmale der vorliegenden Erfindung werden ersichtlicher aus der folgenden detaillierten Beschreibung einer speziellen Ausführungsform, die als nicht begrenzendes Beispiel in den beigefügten Zeichnungen dargestellt ist, in denen:
- Fig. 1 eine Querschnittsansicht eines MOS- Technologieleistungsbauelementes gemäß der vorliegenden Erfindung ist;
- Fig. 2 bis 5 Querschnittsansichten ähnlich zu Fig. 1 sind, die Zwischenschritte eines Herstellungsverfahren gemäß der vorliegenden Erfindung zeigen;
- Fig. 5A eine Querschnittsansicht ähnlich zu Fig. 5 ist, die eine andere Ausführungsform des Herstellungsvorganges darstellt;
- Fig. 6 ein Vergleichsdiagramm ist, das Dotierungsprofile in dem Fall eines herkömmlichen MOS-Technologieleistungsbauelementes und in dem Fall der vorliegenden Erfindung zeigt;
- Fig. 7 ein anderes Vergleichsdiagramm ist, das Dotierungsprofile in den Bereichen zwischen den Elementarfunktionseinheiten des MOS-Technologieleistungsbauelementes zeigt;
- Fig. 8 ein Vergleichsdiagramm ist, das die elektrische Feldverteilung in dem Fall eines herkömmlichen MOS- Technologieleistungsbauelementes und in dem Fall der vorliegenden Erfindung zeigt.
- Es wird Bezug genommen auf die Zeichnungen und insbesondere auf Fig. 1, ein MOS-Technologieleistungsbauelementechip gemäß der vorliegenden Erfindung weist ein stark dotiertes Halbleitersubstrat 1 auf, über dem eine schwach dotierte Halbleiterschicht 2 zum Beispiel mittels eines epitaxialen Wachstumes gebildet ist. Bei dem gezeigten Beispiel, bei dem auf den Fall eines N- Kanalleistungs-MOSFET Bezug genommen wird, sind sowohl das Substrat 1 als auch die Epitaxialschicht 2 vom N-Leitungstyp; anders gesagt, in einem P-Kanalleistungs-MOSFET würden sowohl das Substrat 1 als auch die Epitaxialschicht 2 vom P-Leitungstyp sein. Ebenfalls könnten das Substrat 1 und die Epitaxialschicht 2 von entgegengesetzten Leitungstypen sein, wie es im Falle eines bipolaren Transistor mit isoliertem Gate (IGBT) der Fall ist.
- Die epitaxiale Schicht 2 bildet eine gemeinsame Drainschicht für das MOS-Leistungsbauelement. Jede Elementarfunktionseinheit weist einen Körperbereich 3 des P-Leitungstypes auf (oder allgemeiner von dem entgegengesetzten Leitungstyp der Epitaxialschicht 2). Die Körperbereiche 3 können ein polygonales Layout (z. B. quadratisch oder sechseckig) aufweisen, wie es der Fall von "zellularen" MOS-Leistungsbauelementen ist, oder alternativ können sie durch längliche Streifen (in welchem Falle Fig. 1 einen Querschnitt in eine Richtung quer zu den länglichen Streifen zeigt) darstellen. Innerhalb eines jeden Körperbereiches 3 sind stark dotierte Sourcebereiche 4 des N-Leitungstypes vorgesehen (d. h. des gleichen Leitungstypes wie die Epitaxialschicht 2).
- Die obere Oberfläche der Epitaxialschicht 2 ist durch eine isolierte Gateschicht mit einer dünnen Gateoxidschicht 5 und einer Polysiliziumschicht 6 bedeckt. Öffnungen sind in der isolierten Gateschicht über jedem Körperbereich 3 vorgesehen. Die isolierte Gateschicht ist durch eine isolierende Materialschicht 7 bedeckt, in der Kontaktfenster über jedem Körperbereich 3 zum Ermöglichen vorgesehen sind, daß eine Sourcemetallschicht 8 die Sourcebereiche 4 und die Körperbereiche 3 kontaktiert. Eine Drainmetallschicht 7 ist ebenfalls auf der Bodenoberfläche des Substrates 1 vorgesehen.
- In der Epitaxialschicht 2 unterhalb eines jeden Körperbereiches 3 ist ein Bereich 20 des gleichen Leitungstypes aber mit einem höheren Widerstand als die Epitaxialschicht 2 vorgesehen, die sich nach unten im wesentlichen über die gesamte Dicke der Epitaxialschicht 2 zu dem Substrat 1 erstreckt. Dank des Vorhandenseins der Bereiche 20 unter den Körperbereichen 3 ist es möglich, den Widerstand der Epitaxialschicht 2 ohne Verringerung der Durchbruchsspannung des MOS-Leistungsbauelementes zu verringern, da die Durchbruchsspannung des MOS-Leistungsbauelementes von dem Widerstand und von der Dicke der Abschnitte der gemeinsamen Drainschicht unterhalb der Körperbereiche und nicht von den Abschnitten der gemeinsamen Drainschicht zwischen den Körperbereichen abhängt. Mit andern Worten, das Vorhandensein der schwach dotierten Bereiche 20 unter den Körperbereichen 3 ermöglicht es, die gewünschte Durchbruchsspannung zu erzielen selbst mit einer Epitaxialschicht mit einem niedrigeren Widerstand, als er für den Aufbau des Standes der Technik notwendig sein würde.
- Als Konsequenz des verringerten Widerstandes der Epitaxialschicht 2 sind sowohl die Jfet-Komponente Rjfet und die Epitaxialschichtkomponente Repy des Ausgangswiderstandes Ron des MOS- Leistungsbauelementes verringert, da der Stromfluß I, der von den Sourcebereichen kommt und zu dem Substrat 1 fließt, einem niedrigeren Widerstand begegnet.
- Es ist ebenfalls möglich, den Abstand d (Fig. 1) zwischen benachbarten Elementarfunktionseinheiten ohne den Nachteil einer Zunahme der Rjfet-Komponente des Ausgangswiderstandes des MOS- Leistungsbauelementes zu verringern.
- Fig. 6 und 7 zeigen die Dotierungsprofile der verschiedenen Halbleiterbereiche entlang nur der Richtungen x, entsprechend in Fig. 1 für den Fall eines herkömmlichen MOS- Technologieleistungsbauelementaufbaues (strichpunktierte Linie) und in dem Fall der vorliegenden Erfindung (durchgezogene Linie).
- Fig. 8 ist ein Diagramm, das das Profil des elektrischen Feldes in den zwei Fällen von Fig. 6 und 7 zeigt: es ist möglich zu sehen, daß bei dem Aufbau der vorliegenden Erfindung die Durchbruchsspannung höher ist (die Fläche unter der Kurve des elektrischen Feldes E ist in dem Fall des Aufbaues der vorliegenden Erfindung höher (durchgezogene Linie) als in dem Fall eines herkömmlichen Aufbaues (strichpunktierte Linie)).
- Ein Herstellungsverfahren gemäß der Erfindung sieht das epitaxiale Wachstum der schwach dotierten Schicht 2 über dem stark dotierten Substrat 1 vor. Die Dicke der Epitaxialschicht 2 hängt von der Spannungsklasse des MOS-Leistungsbauelementes ab, das herzustellen ist. Zum Beispiel kann die Epitaxialschicht 2 eine Dicke von ungefähr 4 oder 5 um für Niederspannungsbauelemente haben. Während jedoch gemäß dem Stand der Technik der Widerstand der Epitaxialschicht auf der Grundlage der gewünschten Durchbruchsspannung des MOS-Leistungsbauelementes bestimmt wird (z. B. 1 Ohm cm für eine Durchbruchsspannung von 60 V), weist bei der vorliegenden Erfindung die Epitaxialschicht 2 einen Widerstand auf, der niedriger als der ist, der zum Erzielen der gewünschten Durchbruchsspannung notwendig ist (z. B. 0,6 Ohm · cm).
- Über der Oberfläche der Epitaxialschicht 2 wird eine Oxidschicht 5 zum Beispiel mittels eines thermischen Wachstums gebildet. Eine Polysiliziumschicht 6 wird dann über der Oxidschicht 5 abgeschieden (Fig. 2).
- Die Polysiliziumschicht 6 und die Oxidschicht 5 werden dann selektiv von der Oberfläche der Epitaxialschicht 2 zum Bilden von Öffnungen 10 entfernt. Dieser Schritt beinhaltet das Abscheiden einer Photoresistschicht 11, die selektive Belichtung der Photoresistschicht 11 mit einer Lichtquelle mittels einer Maske, die das Muster der Öffnungen 10 trägt, das selektive Entfernen der Photoresistschicht 11 und das Ätzen der Polysilizium- und Oxidschicht 5, 6 an Stellen, an denen sie nicht von der Photoresistschicht 11 bedeckt sind (Fig. 3). Die Öffnungen 10 können ein polygonales Layout (z. B. quadratisch oder sechseckig) aufweisen, oder sie können längliche Streifen sein.
- Die Körperbereiche 3 der Elementarfunktionseinheiten des MOS- Leistungsbauelementes werden dann gebildet. Zu diesem Zwecke wird ein P-Dotiermittel wie Bohr unter Benutzung der Polysilizium- und Oxidschicht 5, 6 (und wenn notwendig ebenfalls der Photoresistschicht 11) als Maske implantiert mit einer Dosis in dem Bereich von 5 · 10¹³ bis 5 · 10¹&sup4; Atome/cm² mit einer Implantationsenergie in dem Bereich von 80-200 keV (Fig. 3). Eine folgende thermische Diffusion des Dotierstoffes führt zu der Bildung von Körperbereichen (Fig. 4) mit einer Oberflächenkonzentration in dem Kanalbereich von ungefähr 10¹&sup7; Atome/cm³, was zum Erzielen der gewünschten Schwellenspannung des MOS-Leistungsbauelementes notwendig ist.
- Als Alternative können die Körperbereiche 3 mittels zweier getrennter Implantierungen von Bohr in verschiedenen Dosierungen und mit verschiedenen Energien implantiert werden, wobei weiterhin die Polysilizium- und Oxidschicht 5, 6 als Maske benutzt wird.
- Zum Beispiel kann die erste Implantierung eine Dosis eines P- Dotiermittels in dem Bereich von 10¹³ bis 10¹&sup4; Atomen/cm² mit einer Energie von ungefähr 80 keV beinhalten und benutzt werden zum Steuern der Dotiermittelkonzentration an der Oberfläche der Körperstreifen, insbesondere in den Kanalbereichen, so daß die gewünschte Schwellenspannung des MOS-Leistungsbauelementes eingestellt wird. Die zweite Implantierung beinhaltet zum Beispiel eine Dosis eines P-Dotierstoffes in dem Bereich von 1014-1015 Atomen/cm² mit einer Energie, die zwischen 100 keV und 300 keV enthalten ist, so daß die Spitzenkonzentration des Dotierstoffes an einer vorgeschriebenen Tiefe angeordnet werden kann, nämlich unter den Sourcebereichen, die in einem späteren Schritt gebildet werden. Ein folgender thermischer Diffusionsvorgang bei einer Temperatur in dem Bereich von 1050-1100ºC während 0,2 bis 2 Stunden bestimmt die seitliche Diffusion des Dotierstoffes, der mit der ersten Implantierung eingeführt wurde, zum Bilden der Kanalbereiche der Körperbereiche, der sich unter die Gateoxidschicht erstreckt; die vertikale Diffusion des Dotierstoffes, der mit der zweiten Implantierung eingeführt wurde, ändert nicht die Schwellenspannung des MOS-Leistungsbauelementes, da die Dotierionen die Oberfläche mit einer Konzentration niedriger als die Konzentration des Dotierstoffes erreichen, das mit der ersten Implantierung eingeführt wurde (tatsächlich ist die Spitzendotierstoffkonzentration des Dotierstoffes, das mit der ersten Implantierung eingeführt wurde, im wesentlichen an der Oberfläche der Drainschicht 2 angeordnet). Die vertikale und die seit liche Diffusion der Dotierstoffe, die mit der zweiten Implantierung eingeführt wurden, bildet die stark dotierten tiefen Körperabschnitte der Körperabschnitte, die den Widerstand der Körperabschnitte unter den Sourcebereichen verringern.
- Ein Dotierstoff des P-Leitungstypes bevorzugt mit einer hohen Diffusionsfähigkeit wie Aluminium wird nun in die Epitaxialschicht 2 unter Benutzung der Polysilizium- und Oxidschicht 5, 6 (und wenn notwendig der Photoresistschicht 11) als Maske implantiert. Die Implantierungsdosis ist geeignet zum teilweisen Kompensieren, aber nicht zum Invertieren des N-Dotierpegels der Epitaxialschicht, so daß im wesentlichen der Widerstand jener Abschnitte der Epitaxialschicht 2 erhöht wird, in den solch ein Dotierstoff implantiert wird. Die Implantierungsenergie (im Bereich von 700 keV bis 1 MeV) ist derart, daß die Spitzenkonzentration des Dotierstoffes so nahe wie möglich an dem Körper-Drain- Übergang (1,5-2 um von der Oberfläche der Epitaxialschicht 2) ist (Fig. 5).
- Als Alternative könnte die Implantierungsmaske für den Dotierstoff mit hoher Diffusionsfähigkeit durch eine andere Photoresistschicht 11 mit kleineren Öffnungen 100 als die Öffnungen 10 in der Polysilizium- und Oxidschicht 5, 6 gebildet werden (Fig. 5A).
- Eine hohe Dosis eines N-Dotierstoffes (wie Arsen oder Phosphor wird dann selektiv in die Körperbereiche 3 zum Bilden der Sourcebereiche 4 implantiert. Dann wird der N-Dotierstoff mittels eines thermischen Vorganges zum Diffundieren gebracht. Während solch eines thermischen Vorganges diffundiert der Sourcedotierstoff zu einer Tiefe von ungefähr 0,4-0,5 um in dem Fall von Arsen oder ungefähr 0,6-0,7 um in dem Fall von Phosphor; während desselben thermischen Vorganges diffundiert der Dotierstoff mit hoher Diffundierfähigkeit zu einer Tiefe von ungefähr 1,5-2 um, wobei er sich auf gesteuerte Weise unter all den Körperbereichen 3 im wesentlichen zu dem Substrat 1 verteilt, wodurch das Do tierprofil der Epitaxialschicht 2 unter den Körperbereichen 3 modifiziert wird.
- Die folgenden Bearbeitungsschritte beinhalten das Bilden einer Schicht des isolierenden Materiales 7 über der gesamten Oberfläche des Chips, des Öffnens der Kontaktfenster in der isolierenden Schicht 7 über den Körperbereichen 3 und der Bildung einer Sourcemetallschicht 8 und einer Drainmetallschicht 9.
- Wenn das thermische Budget des thermischen Diffusionsvorgang, der zum Diffundieren des Sourcedotierstoffes benutzt wird, nicht zum vollständigen Diffundieren des Dotierstoffes mit hoher Diffundierfähigkeit ausreicht, zum Beispiel in dem Fall von Hochspannungsbauelementen mit einer hohen Epitaxialschicht, ist es möglich, den thermischen Diffusionsvorgang des Sourcedotierstoffes zu modifizieren oder die beschriebene Reihenfolge der Schritte umzudrehen, den Dotierstoff mit hoher Diffusionsfähigkeit vor dem Schritt des Bildens der Körperbereiche 3 zu implantieren, um den thermischen Diffusionsvorgang der Körperbereiche zu verwenden.
Claims (22)
1. Leistungsbauelement in MOS-Technologie mit einer Mehrzahl von
Elementarfunktionseinheiten, wobei jede Elementarfunktionseinheit einen
Körperbereich (3) eines ersten Leitungstyps, der in der Oberfläche einer
Halbleiterschicht (2) eines zweiten Leitungstypes gebildet ist, die einen ersten
Widerstandswert aufweist und die als gemeinsame Drain-Schicht dient, und
unter jedem Körperbereich (3) einen entsprechenden schwach dotierten Bereich
(20) des zweiten Leitungstypes mit einem zweiten Widerstandwert höher als
der erste Widerstandswert aufweist,
dadurch gekennzeichnet,
daß der schwach dotierte Bereich (20) ein diffundierter Bereich mit einer
variablen Dotierstoffkonzentration ist, die beim Verschieben von dem
Körperbereich (3) nach unten zu dem Ende des schwach dotierten Bereiches (20)
zunimmt.
2. Leistungsbauelement in MOS-Technologie nach Anspruch 1,
dadurch gekennzeichnet, daß der zweite Widerstandswert der schwach
dotierten Bereiche (20) unter den Körperbereichen (3) eine Durchbruchsspannung
des Bauelementes in MOS-Technologie bestimmt.
3. Bauelement in MOS-Technologie nach Anspruch 2,
dadurch gekennzeichnet, daß die schwach dotierten Bereiche (20) des zweiten
Leitungstypes Dotierstoff eines ersten Leitungstypes in einer Konzentration
geeignet zum teilweisen Ausgleichen, aber nicht zum Umkehren des
Leitungstypes, der Konzentration des Dotierstoffes der Halbleiterschicht (2) des
zweiten Leitungstypes enthält.
4. Leistungsbauelement in MOS-Technologie nach Anspruch 3,
dadurch gekennzeichnet, daß der Dotierstoff des ersten Leitungstypes, der in
dem schwach dotierten Bereich (20) des zweiten Leitungstypes enthalten ist,
eine hohe Diffusität in der Halbleiterschicht (2) aufweist.
5. Leistungsbauelement in MOS-Technologie nach Anspruch 3,
dadurch gekennzeichnet, daß die Halbleiterschicht (2) über einem hoch
dotierten Halbleitersubstrat (1) überlagert ist, wobei sich die schwach dotierten
Bereiche (20) unter den Körperbereichen (3) im wesentlichen zu dem
Halbleitersubstrat (1) erstrecken.
6. Leistungsbauelement in MOS-Technologie nach Anspruch 5,
dadurch gekennzeichnet, daß das Halbleitersubstrat (1) vom zweiten
Leitungstyp ist.
7. Leistungsbauelement in MOS-Technologie nach Anspruch 5,
dadurch gekennzeichnet, daß das Halbleitersubstrat (1) vom ersten Leitungstyp
ist.
8. Leistungsbauelement in MOS-Technologie nach Anspruch 6 oder 7,
dadurch gekennzeichnet, daß der erste Leitungstyp der P-Typ ist und das der
zweite Leitungstyp der N-Typ ist.
9. Leistungsbauelement in MOS-Technologie nach Anspruch 8,
dadurch gekennzeichnet, daß der Dotierstoff des ersten Leitungstyp, der in den
schwach dotierten Bereichen (20) des zweiten Leitungstypes enthalten ist,
Alumiumatome ist.
10. Leistungsbauelement in MOS-Technologie nach Anspruch 6 oder 7,
dadurch gekennzeichnet, daß der erste Leitungstyp der N-Typ ist und das der
zweite Leitungstyp der P-Typ ist.
11. Verfahren zum Herstellen des Leistungsbauelementes in
MOS-Technologie nach Anspruch 1, mit den Schritten
(a) Bilden einer schwach dotierten Halbleiterschicht (2) eines ersten
Leitungstypes und mit einem ersten Widerstandswert über einem hoch
dotierten Halbleitersubstrat (1);
(b) Bilden einer leitenden isolierten Gateschicht (5, 6) über der schwach
dotierten Halbleiterschicht (2);
(c) selektives Entfernen der isolierten Gateschicht (5, 6) zum Öffnen von
Fenstern (10) über ausgewählten Abschnitten einer Oberfläche der
schwach dotierten Halbleiterschicht (2);
(d) Bilden von Körperbereichen (3) eines zweiten Leitungstypes in der
schwach dotierten Halbleiterschicht (2) unter Benutzung der
verbleibenden Abschnitte der isolierten Gateschicht (5, 6) als Maske;
(e) Bilden von Source-Bereichen (4) des ersten Leitungstypes in den
Körperbereichen (3);
wobei das Verfahren vorsieht des Bildens eines entsprechenden schwach
dotierten Bereiches (20) des ersten Leitungstypes unter jedem Körperbereich
(3), der sich im wesentlichen in der Halbleiterschicht (2) zu dem
Halbleitersubstrat erstreckt und einen zweiten Widerstandswert höher als der erste
Widerstandswert der schwach dotierten Halbleiterschicht (2) aufweist;
dadurch gekennzeichnet,
daß die schwach dotierten Bereiche (20) des ersten Leitungstypes unter den
Körperbereichen (3) durch Implantieren eines Dotierstoffes des zweiten
Leitungstypes in die schwach dotierte Halbleiterschicht (2) des ersten
Leitungstypes mit einer Dosis geeignet zum teilweisen Kompensieren aber nicht
zum Invertieren der Konzentration des Dotierstoffes des ersten Leitungstypes
der schwach dotierten Halbleiterschicht (2) gebildet werden.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
daß der Dotierstoff des zweiten Leitungstypes, der zum Bilden der schwach
dotierten Bereiche (20) unter den Körperbereichen (3) implantiert wird, ein
Dotierstoff mit hoher Diffusität in der schwach dotierten Halbleiterschicht (2)
ist.
13. Verfahren nach Anspruch 12,
bei dem der Schritt des Bildens der Source-Bereiche (4) eine selektive
Implantierung eines Dotierstoffes eines ersten Leitungstypes und eine darauf folgende
thermische Diffusion des implantierten Dotierstoffes aufweist,
dadurch gekennzeichnet, daß der Dotierstoff mit hoher Diffusität, der zum
Bilden der schwach dotierten Bereiche (20) unter den Körperbereichen (3)
implantiert wird, vor dem Bilden der Source-Bereiche (4) implantiert wird und
thermisch in der schwach dotierten Halbleiterschicht (2) im wesentlichen bis
hinunter zu dem Halbleitersubstrat (1) während der thermischen Diffusion des
die Source-Bereiche (4) bildenden Dotierstoffes diffundiert werden.
14. Verfahren nach Anspruch 12,
bei dem der Schritt des Bildens der Körperbereiche (3) eine Implantierung
eines Dotierstoffes des zweiten Leitungstypes durch die Fenster (10) in der
isolierten Gateschicht (5, 6) und eine darauf folgende thermische Diffusion des
implantierten Dotierstoffes aufweist,
dadurch gekennzeichnet,
daß der Dotierstoff mit hoher Diffusität, der zum Bilden der schwach dotierten
Bereiche (20) unter den Körperbereichen (3) implantiert wird, vor der Bildung
der Körperbereiche (3) implantiert wird und thermisch in die schwach dotierte
Halbleiterschicht (2) im wesentlichen bis hinab zu dem Halbleitersubstrat (1)
während der thermischen Diffusion des die Körperbereiche (3) bildenden
Dotierstoffes diffundiert wird.
15. Verfahren nach Anspruch 13 oder 14,
dadurch gekennzeichnet, daß der Dotierstoff hohe Diffusität durch die Fenster
(10) in der isolierten Gateschicht (5, 6) implantiert wird.
16. Verfahren nach Anspruch 13 oder 14,
dadurch gekennzeichnet, daß der Dotierstoff hohe Diffusität in ein
Oberflächengebiet der schwach dotierten Halbleiterschicht (2) durch eine Öffnung
(100) kleiner als die Fenster (10) in der isolierten Gateschicht (5, 6)
implantiert wird.
17. Verfahren nach einem der Ansprüche 12 bis 16,
dadurch gekennzeichnet, daß das Halbleitersubstrat (1) von dem ersten
Leitungstyp ist.
18. Verfahren nach einem der Ansprüche 1 bis 16,
dadurch gekennzeichnet, daß das Halbleitersubstrat (1) von dem zweiten
Leitungstyp ist.
19. Verfahren nach Anspruch 17 oder 18,
dadurch gekennzeichnet, daß der erste Leitungstyps der N-Typ ist und das der
zweite Leitungstyp der P-Typ ist.
20. Verfahren nach Anspruch 19,
dadurch gekennzeichnet, daß der Dotierstoff hohe Diffusität Aluminium ist.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet,
daß der Aluminiumdotierstoff mit einer Energie implantiert wird, die von
500 keV bis 1 MeV reicht.
22. Verfahren nach Anspruch 17 oder 18,
dadurch gekennzeichnet, daß der erste Leitungstyp der P-Typ ist und der
zweite Leitungstyp der N-Typ ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP95830468A EP0772244B1 (de) | 1995-11-06 | 1995-11-06 | Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69515876D1 DE69515876D1 (de) | 2000-04-27 |
| DE69515876T2 true DE69515876T2 (de) | 2000-08-17 |
Family
ID=8222050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69515876T Expired - Fee Related DE69515876T2 (de) | 1995-11-06 | 1995-11-06 | Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5900662A (de) |
| EP (1) | EP0772244B1 (de) |
| JP (1) | JPH09232567A (de) |
| DE (1) | DE69515876T2 (de) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0772242B1 (de) | 1995-10-30 | 2006-04-05 | STMicroelectronics S.r.l. | Leistungsbauteil in MOS-Technologie mit einer einzelnen kritischen Grösse |
| EP0772241B1 (de) | 1995-10-30 | 2004-06-09 | STMicroelectronics S.r.l. | Leistungsbauteil hoher Dichte in MOS-Technologie |
| FR2767964B1 (fr) * | 1997-09-04 | 2001-06-08 | St Microelectronics Sa | Procede de realisation de la zone de canal d'un transistor dmos |
| US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
| DE69839439D1 (de) | 1998-05-26 | 2008-06-19 | St Microelectronics Srl | MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte |
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| DE19854915C2 (de) * | 1998-11-27 | 2002-09-05 | Infineon Technologies Ag | MOS-Feldeffekttransistor mit Hilfselektrode |
| DE69833743T2 (de) | 1998-12-09 | 2006-11-09 | Stmicroelectronics S.R.L., Agrate Brianza | Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen |
| US7589007B2 (en) * | 1999-06-02 | 2009-09-15 | Arizona Board Of Regents For And On Behalf Of Arizona State University | MESFETs integrated with MOSFETs on common substrate and methods of forming the same |
| US6627961B1 (en) | 2000-05-05 | 2003-09-30 | International Rectifier Corporation | Hybrid IGBT and MOSFET for zero current at zero voltage |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| US20030006483A1 (en) * | 2001-03-28 | 2003-01-09 | International Rectifier Corp. | Short channel power MOSFET with increased breakdown voltage |
| WO2002091494A1 (en) * | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Switch element having memeory effect |
| AU2002340795A1 (en) | 2001-05-07 | 2002-11-18 | Advanced Micro Devices, Inc. | Reversible field-programmable electric interconnects |
| JP4886160B2 (ja) * | 2001-05-07 | 2012-02-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法 |
| WO2002091476A1 (en) | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Floating gate memory device using composite molecular material |
| US6873540B2 (en) * | 2001-05-07 | 2005-03-29 | Advanced Micro Devices, Inc. | Molecular memory cell |
| US6781868B2 (en) * | 2001-05-07 | 2004-08-24 | Advanced Micro Devices, Inc. | Molecular memory device |
| DE60130586T2 (de) | 2001-08-13 | 2008-06-19 | Advanced Micro Devices, Inc., Sunnyvale | Speicherzelle |
| US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
| US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
| US6838720B2 (en) * | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
| US6858481B2 (en) | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
| US6828609B2 (en) | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
| US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
| KR100433407B1 (ko) * | 2002-02-06 | 2004-05-31 | 삼성광주전자 주식회사 | 업라이트형 진공청소기 |
| US7012276B2 (en) * | 2002-09-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Organic thin film Zener diodes |
| US6969657B2 (en) * | 2003-03-25 | 2005-11-29 | International Rectifier Corporation | Superjunction device and method of manufacture therefor |
| JP2007173675A (ja) * | 2005-12-26 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| US8217448B2 (en) | 2007-01-04 | 2012-07-10 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming a semiconductor device |
| JP5326217B2 (ja) * | 2007-03-15 | 2013-10-30 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5682097B2 (ja) * | 2008-05-15 | 2015-03-11 | 富士電機株式会社 | 半導体装置 |
| JP5439763B2 (ja) * | 2008-08-14 | 2014-03-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2014086569A (ja) * | 2012-10-24 | 2014-05-12 | Renesas Electronics Corp | 縦型パワーｍｏｓｆｅｔ |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52132684A (en) * | 1976-04-29 | 1977-11-07 | Sony Corp | Insulating gate type field effect transistor |
| JPS5553462A (en) | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| US5008725C2 (en) * | 1979-05-14 | 2001-05-01 | Internat Rectifer Corp | Plural polygon source pattern for mosfet |
| JPS55163877A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Semiconductor integrated circuit device |
| US4345265A (en) * | 1980-04-14 | 1982-08-17 | Supertex, Inc. | MOS Power transistor with improved high-voltage capability |
| US4680853A (en) * | 1980-08-18 | 1987-07-21 | International Rectifier Corporation | Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide |
| US4593302B1 (en) * | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
| JPS58206174A (ja) * | 1982-05-26 | 1983-12-01 | Toshiba Corp | メサ型半導体装置およびその製造方法 |
| DE3465225D1 (en) * | 1983-02-17 | 1987-09-10 | Nissan Motor | A vertical-type mosfet and method of fabricating the same |
| US5286984A (en) * | 1984-05-30 | 1994-02-15 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| US4605948A (en) * | 1984-08-02 | 1986-08-12 | Rca Corporation | Semiconductor structure for electric field distribution |
| EP0211972A1 (de) * | 1985-08-07 | 1987-03-04 | Eaton Corporation | EFET mit erhöhter Torelektrode |
| JPS6247162A (ja) * | 1985-08-27 | 1987-02-28 | Matsushita Electric Works Ltd | 絶縁ゲ−ト型電界効果トランジスタの作製方法 |
| JPH0758782B2 (ja) * | 1986-03-19 | 1995-06-21 | 株式会社東芝 | 半導体装置 |
| JPH07120794B2 (ja) * | 1986-07-09 | 1995-12-20 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| EP0279403A3 (de) * | 1987-02-16 | 1988-12-07 | Nec Corporation | Vertikaler MOS-Feldeffekttransistor mit hoher Spannungsfestigkeit und hoher Schaltgeschwindigkeit |
| JPH01272163A (ja) * | 1987-08-07 | 1989-10-31 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH0766968B2 (ja) * | 1987-08-24 | 1995-07-19 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| DE3902300C3 (de) * | 1988-01-30 | 1995-02-09 | Toshiba Kawasaki Kk | Abschaltthyristor |
| JPH0783119B2 (ja) * | 1988-08-25 | 1995-09-06 | 日本電気株式会社 | 電界効果トランジスタ |
| US4901127A (en) * | 1988-10-07 | 1990-02-13 | General Electric Company | Circuit including a combined insulated gate bipolar transistor/MOSFET |
| JPH02143566A (ja) * | 1988-11-25 | 1990-06-01 | Toshiba Corp | 二重拡散形絶縁ゲート電界効果トランジスタ |
| JPH0834312B2 (ja) * | 1988-12-06 | 1996-03-29 | 富士電機株式会社 | 縦形電界効果トランジスタ |
| JP2787921B2 (ja) * | 1989-01-06 | 1998-08-20 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JPH02239670A (ja) * | 1989-03-14 | 1990-09-21 | Fujitsu Ltd | 半導体装置 |
| US4998151A (en) * | 1989-04-13 | 1991-03-05 | General Electric Company | Power field effect devices having small cell size and low contact resistance |
| JPH077750B2 (ja) * | 1989-05-15 | 1995-01-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
| US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| US5208471A (en) * | 1989-06-12 | 1993-05-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method therefor |
| JP2689703B2 (ja) * | 1989-08-03 | 1997-12-10 | 富士電機株式会社 | Ｍｏｓ型半導体装置 |
| JPH03185737A (ja) * | 1989-12-14 | 1991-08-13 | Toshiba Corp | 半導体装置の製造方法 |
| JP2573736B2 (ja) * | 1990-09-18 | 1997-01-22 | 三菱電機株式会社 | 高耐圧低抵抗半導体装置及びその製造方法 |
| DE69029942T2 (de) * | 1990-10-16 | 1997-08-28 | Cons Ric Microelettronica | Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom |
| JPH04256367A (ja) * | 1991-02-08 | 1992-09-11 | Hitachi Ltd | 半導体素子 |
| JPH04349660A (ja) * | 1991-05-28 | 1992-12-04 | Toshiba Corp | 半導体装置及び製造方法 |
| JP3156300B2 (ja) * | 1991-10-07 | 2001-04-16 | 株式会社デンソー | 縦型半導体装置 |
| JPH05206470A (ja) * | 1991-11-20 | 1993-08-13 | Nec Corp | 絶縁ゲート型電界効果トランジスタ |
| US5317184A (en) * | 1992-11-09 | 1994-05-31 | Harris Corporation | Device and method for improving current carrying capability in a semiconductor device |
| JPH06342914A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 半導体装置の製造方法 |
| DE69331052T2 (de) * | 1993-07-01 | 2002-06-06 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess |
| JP2870402B2 (ja) * | 1994-03-10 | 1999-03-17 | 株式会社デンソー | 絶縁ゲート型電界効果トランジスタ |
| US5539232A (en) * | 1994-05-31 | 1996-07-23 | Kabushiki Kaisha Toshiba | MOS composite type semiconductor device |
| EP0696054B1 (de) * | 1994-07-04 | 2002-02-20 | STMicroelectronics S.r.l. | Verfahren zur Herstellung von Leistungsbauteilen hoher Dichte in MOS-Technologie |
-
1995
- 1995-11-06 DE DE69515876T patent/DE69515876T2/de not_active Expired - Fee Related
- 1995-11-06 EP EP95830468A patent/EP0772244B1/de not_active Expired - Lifetime
-
1996
- 1996-11-04 US US08/740,713 patent/US5900662A/en not_active Expired - Lifetime
- 1996-11-06 JP JP8294062A patent/JPH09232567A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0772244A1 (de) | 1997-05-07 |
| JPH09232567A (ja) | 1997-09-05 |
| US5900662A (en) | 1999-05-04 |
| DE69515876D1 (de) | 2000-04-27 |
| EP0772244B1 (de) | 2000-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69515876T2 (de) | Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren | |
| DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
| EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE69512021T2 (de) | DMOS-Anordnung-Struktur und Verfahren zur Herstellung | |
| DE19954352B4 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
| DE69735349T2 (de) | Graben-dmos-transistor mit leichtdotierter wanne | |
| DE69431330T2 (de) | Integrierte Schaltung mit einer leitfähigen Überkreuzung und Verfahren zu deren Herstellung | |
| DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
| DE10392617T5 (de) | Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik | |
| DE19526183C1 (de) | Verfahren zur Herstellung von mindestens zwei Transistoren in einem Halbleiterkörper | |
| DE112005003893B3 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
| DE69533134T2 (de) | Leistungsbauteil hoher Dichte in MOS-Technologie | |
| WO2001018870A2 (de) | Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung | |
| DE102005035029A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
| DE19604043A1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE102009029643B4 (de) | MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung | |
| DE69429913T2 (de) | Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik | |
| DE69215935T2 (de) | Laterale Feldeffekthalbleiteranordnung mit isolierter Gateelektrode | |
| DE102015118616B3 (de) | Latchup-fester Transistor | |
| DE102006007096B4 (de) | MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung | |
| DE102004009521B4 (de) | Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors | |
| DE3421927C2 (de) | Vertikal-MOS-Transistor und Verfahren zu dessen Herstellung | |
| DE102008029868B4 (de) | Halbleiterbauteil und Herstellungsverfahren desselben | |
| DE112005001587T9 (de) | Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet | |
| DE112010005265B4 (de) | Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |