[go: up one dir, main page]

DE69510866T2 - Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen - Google Patents

Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen

Info

Publication number
DE69510866T2
DE69510866T2 DE69510866T DE69510866T DE69510866T2 DE 69510866 T2 DE69510866 T2 DE 69510866T2 DE 69510866 T DE69510866 T DE 69510866T DE 69510866 T DE69510866 T DE 69510866T DE 69510866 T2 DE69510866 T2 DE 69510866T2
Authority
DE
Germany
Prior art keywords
layer
silicon nitride
silicon
field oxide
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69510866T
Other languages
English (en)
Other versions
DE69510866D1 (de
Inventor
Tzu-Yin Chiu
Frank Michael Erceg
Te-Yin Mark Liu
Kenneth Gordon Moerschel
Michael Allen Prozonic
Janmye Sung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69510866D1 publication Critical patent/DE69510866D1/de
Publication of DE69510866T2 publication Critical patent/DE69510866T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

    Technisches Gebiet
  • Die Erfindung betrifft das Gebiet der Herstellung von Halbleiterbauteilen und insbesondere Verfahren zur Bauteilherstellung, bei der eine Siliziumdioxydschicht zwischen aktiven Bereichen eines Siliziumsubstrats ausgebildet ist.
  • Hintergrund der Erfindung
  • Bei Verfahren zur Herstellung von Halbleiterbauteilen, z. B. von integrierten Schaltkreisen, wird die Oberfläche des Halbleitersubstrats oder Wafers typischerweise in Bereiche unterteilt, in denen aktive Bauteile und im Substrat eingebettete Verbindungen ausgebildet werden sollen, und in andere dielektrische Bereiche, welche diese aktiven Bereiche elektrisch voneinander trennen. Die dielektrischen Bereiche sind typischerweise aus Siliziumdioxyd und werden typischerweise als Feldoxyd bezeichnet. Viele Techniken für die Ausbildung von Feldoxyd sind vorgeschlagen worden. Eine gewöhnlich eingesetzte Technik ist die örtliche Oxydation von Silizium (localized oxidation of silicon, LOCOS). Bei der LOCOS-Technik werden die aktiven Bereiche des Siliziumsubstrats mit einer Siliziumnitridschicht maskiert, während die Feldoxydbereiche thermisch oxydiert werden, um einen dielektrischen Feldbereich zu bilden. Obwohl die LOCOS- Technik üblicherweise eingesetzt wird, gibt es Mängel bei der aktuellen Technik, die das Ergebnis oder die Leistung des Endprodukts herabsetzen.
  • Ein Mangel wird gewöhnlich als das Vogelschnabelproblem bezeichnet, wobei sich das Feldoxyd unter die maskierende Nitridschicht erstreckt und etwas vom nutzbaren aktiven Bereich verbraucht. Weitere Probleme bei bekannten Feldoxyd- Bildungsprozessen umfassen durch Spannungen induzierte Versetzungen an den Rändern der aktiven Bereiche, und das Vorhandensein einer relativ unebenen Oberfläche in oder nahe bei dem vollständig ausgebildeten Feldoxyd. Die unebenen Aussparungen oder Nuten an den Rändern des aktiven Bereichs verschlechtern oftmals das nachfolgend ausgebildete Gate- Oxyd, wodurch Einschlüsse von Resten leitfähiger Schichten entstehen können, die Kurzschlußwege erzeugen. Obwohl die dem thermischen Oxydwachstum zugeordneten Probleme durch Abscheiden des Feldoxydes auf dem Substrat vermieden werden, ist es vorteilhaft, nicht die gesamte Dicke des Feldoxydes über der Substratoberfläche zu haben. Folglich werden verbesserte Verfahren zum thermischen Wachsen des Feldoxydes gesucht.
  • Die Wichtigkeit, die oben genannten verschiedenen Mängel zu beheben, wird durch die ausgiebige technologische Entwicklungsarbeit, die auf diese Sache gerichtet ist, bewiesen, wie durch die relevante Patent- und technische Literatur dokumentiert wird. Die relevante technische Literatur umfaßt die folgenden Artikel: Oldham, et al., "Isolation Technology For Scaled MOS VLSI" IEDM 82, Seiten 216-219 (1982); Chiu, et al., "A Bird's Beak Free Local Oxidation Technology Feasible For VLSI Circuits Fabrication" IEEE Transactions on Electron Devices, Seiten 536-540 (April 1982); Chiu et al., "The Sloped-Wall SWAMI-A Defect-Free Zero Bird's Beak Local Oxidation Process For Scaled VLSI Technology" IEEE Transactions on Electron Devices, Seiten 1056-1511 (November 1983); Fang et al., "Defect Characteristics and Generation Mechanism In a Bird Beak Free Structure By Sidewall Masked Technique "Journal of Electrochemical Society, Seiten 190-196 (1983); Tsi et al., "A New Fully Recessed-Oxide (FUROX) Field Isolation Technology For Scaled VLSI Circuit Fabrication" IEEE Electron Device Letters, Seiten 124-126 (Februar 1986); Kahng et al., "A Method For Saving Planar Isolation Oxides Using Oxidation Protected Sidewalls" Journal of Electrochemical Society, Seiten 2468-2471 (November 1980); Chiu et al., "The SWAMI-A Defect Free And Near-Zero Bird'S Beak Local Oxidation Process And Its Application In VLSI Technology" IEDM 82, Seiten 224- 227 (1982); Inuishi et al., "Defect Free Process Of A Bird's Beak Reduces LOCOS" Abstract No. 273 in an unknown publication Seiten 40-410 (1985 oder später); Teng et al., "Optimization of Sidewall Masked Isolation Process" IEEE Journal of Solid-State Circuits, Seiten 44-51, (Februar 1985). Die Verschiedenartigkeit und Komplexität der verschiedenen technischen Vorschläge untermauern die Schwierigkeit und Wichtigkeit der Entwicklung eines kommerziell erhältlichen Verfahrens zum Isolieren aktiver Bereiche in einem Siliziumsubstrat während der Herstellung integrierter Schaltkreise.
  • Andere Lösungen zum Beheben des Vogelschnabel-Problems werden in den US-Patentschriften 4,986,879; 4,923,563 und 5,248,350 von Lee und in der IBM-Technical Disclosure Bulletin Band 30 Nr. 3, August 1987, Seiten 1120-1121 vorgeschlagen. Bei diesen Verfahren wird eine Siliziumnitridschicht an den Seitenwänden einer Rinne ausgebildet, die in einem Substrat mit darüberliegenden Maskierungsschichten ausgebildet ist. Die Seitenwände bilden die Feldoxydbereiche in dem Substrat. Lee und Kollegen fordern von der Siliziumnitridschicht, daß sie eine spezielle Dicke aufweist, so daß sie im Gesamten verbraucht wird, wenn das Oxyd aufwachsen gelassen wird.
  • Es ist jedoch schwierig, die Dicke der Siliziumnitridschicht genau zu steuern, um sicherzustellen, daß sie im Gesamten im gleichen Zeitraum verbraucht wird, die das Aufwachsen des Feldoxyds benötigt. Wenn das Siliziumnitrid verbraucht ist, bevor die gewünschte Menge des Feldoxyds aufgewachsen ist, bleibt das Silizium, das seitlich benachbart zu den Seitenwänden angeordnet ist, während der verbleibenden Abschnitte des Oxydwachstums ungeschützt. Dann wird das Silizium in diesen benachbarten Bereichen oxydiert, wodurch die Größe des aktiven Bauteilbereichs reduziert wird. Wenn das Siliziumnitrid nicht vollständig verbraucht wird, wenn der gewünschte Betrag des Feldoxydes an dem Substrat aufgewachsen ist, muß die verbleibende Menge vor dem weiteren Verarbeiten entfernt werden. Demgemäß ist eine weitere Verbesserung des LOCOS-Verfahrens wünschenswert.
  • Die US-A-4398992 beschreibt ein Verfahren zum örtlichen Oxydieren eines Halbleiters mittels herkömmlicher LSI- Techniken.
  • Zusammenfassung der Erfindung
  • Beim Verfahren der vorliegenden Erfindung werden zwischen den aktiven Bereichen in einem Halbleitersubstrat Feldoxidbereiche auf eine Weise ausgebildet, die in Anspruch 1 definiert ist. Beim vorliegenden Verfahren wächst das Feldoxyd an ausgewählten bestimmten Bereichen des Substrates durch Bilden einer Maske über den Bereichen des Substrates, an welchen das Feldoxyd nicht gewünscht ist, auf. Das Oxyd wird aufwachsen lassen und die Maske entfernt, ohne daß sich das Oxyd auf inakzeptable Weise in den Bereich des aktiven Bauteils erstreckt. Beim vorliegenden Verfahren werden die Rillen oder Nuten, die in dem Substrat an der Verbindung zwischen dem Feldoxyd und der Maske ausgebildet sind, mit einem isolierenden Material gefüllt, so daß diese Rinnen oder Nuten keine leitfähigen Reste einschließen.
  • Beim vorliegenden Verfahren wird eine aus mehreren Materialschichten hergestellte Maske auf der Oberfläche eines Halbleitersubstrats, z. B. einem Siliziumwafer ausgebildet. Die Maske wird durch Aufwachsen einer ersten Siliziumdioxydschicht (Oxydflecken) auf der Substratoberfläche ausgebildet. Der Oxydflecken wächst thermisch unter Einsatz herkömmlicher Techniken auf eine Dicke von etwa 5 bis 100 nm auf. Eine erste Siliziumnitridschicht (Siliziumnitrid I) wird dann über dem Oxydflecken unter Einsatz herkömmlicher Techniken ausgebildet. Es ist vorteilhaft, wenn eine Polysilizium- Schicht über der Oxydfleckenschicht ausgebildet wird, bevor die Siliziumnitrid-I-Schicht darüber ausgebildet wird. Dann wird eine Siliziumdioxydschicht über der Siliziumnitrid-I- Schicht abgeschieden. Das Siliziumdioxyd wird unter Einsatz herkömmlicher Techniken, z. B. einer chemischen Dampfabscheidung (chemical vapor deposition, CVD) oder eine Plasmaabscheidung abgeschieden. Derartige Techniken sind dem Fachmann bekannt. Siliziumdioxyd wird z. B. von einem mit Plasma angereicherten Tetraäthyl-Orthosilikat (TEOS) abgeschieden. Die abgeschiedene Oxydschicht weist eine Dicke von etwa 10 bis etwa 100 nm auf. Das Halbleitersubstrat mit den darauf befindlichen Schichten aus verschiedenen Materialien wird als Halbleiterstruktur bezeichnet.
  • Dann wird ein Muster über der zuoberst abgeschiedenen Oxydschicht ausgebildet. Das Muster ist in einem gewöhnlichen Resistmaterial ausgebildet. Die für dieses bestimmte Verfahren geeigneten Resistmaterialien sind dem Fachmann bekannt. Das Muster wird in die nachfolgenden Schichten der Maske und in einen Teil des Halbleitersubstrats unter Einsatz herkömmlicher Ätztechniken übertragen. Als Ergebnis werden Gräben oder Rinnen durch die Maske in dem darunterliegenden Halbleitersubstrat gebildet. Es ist vorteilhaft, wenn die Ätzungen etwa 0,1 bis etwa 0,3 Mikrometer unterhalb des Übergangs zwischen der Oxydflecken-Schicht und dem Halbleitersubstrat voranschreitet.
  • Das Muster wird unter Einsatz gewöhnlicher lithographischer Techniken gebildet und in die unten liegenden Schichten übertragen. Danach wird der Resist entfernt. Eine dünne Oxydschicht wächst dann am freigelegten Teil der Halbleiteroberfläche unter Einsatz eines herkömmlichen thermischen Oxydationsvorgangs auf. Die Dicke der Oxydschicht ist eine Frage der Gestaltung. Es ist vorteilhaft, wenn die Dicke etwa 5 nm bis etwa 50 nm beträgt.
  • Eine zweite Deckschicht aus Siliziumnitrid (Siliziumnitrid II) wird dann auf der Oberfläche der Halbleiterstruktur ausgebildet. Die Dicke der Siliziumnitrid-II-Schicht beträgt etwa 10 nm bis 300 nm. Die Siliziumnitridschicht wird dann wahlweise entfernt, so daß nur diese Abschnitte der Siliziumnitrid-II-Schicht an den Seitenwänden der Rinnen oder Gräben erhalten bleiben.
  • Um wahlweise die Siliziumnitrid-II-Schicht nur an den Seitenwänden beizubehalten, wird zuerst ein Deckfilm aus Polysilizium auf der Oberfläche der Halbleiterstruktur abgeschieden. Es ist vorteilhaft, wenn der Deckfilm aus Polysilizium zum Graben paßt, diesen aber nicht füllt. Deshalb beträgt die Dicke der Polysiliziumschicht weniger als die Hälfte der Breite des Grabens. Der Polysiliziumfilm wird dann unter Einsatz einer gewöhnlichen Ätztechnik anisotropisch geätzt, bis nur ein einziger Abschnitt des Polysiliziums an der Oberfläche der Abschnitt des Polysiliziums zurückbleibt, der zu den Seitenwänden benachbart ist. Die Oberfläche wird dann einer Nitridnaßätzung unterworfen, um die freigelegten Abschnitte der Siliziumnitrid-II-Schicht zu entfernen. Der Abschnitt der Siliziumnitrid-II-Schicht an den Seitenwänden wird nicht entfernt, da diese mit dem verbleibenden Polysilizium abgedeckt ist. Der Abschnitt der Polysilizium-Schicht, die an den Seitenwänden bleibt, wird dann unter Einsatz einer gewöhnlichen Naßätztechnik entfernt. Dann werden die auf der Oberseite der Halbleiterstruktur abgeschiedene Siliziumdioxydschicht und der freigelegte Abschnitt der Oxydschicht am Boden des Grabens entfernt. Um diese Entfernung zu bewirken, wird eine gewöhnliche Naßätztechnik eingesetzt.
  • Danach wird Siliziumdioxyd thermisch an dem freigelegten Silizium vom Boden des Grabens thermisch aufwachsen lassen, um das Feldoxyd zu bilden. Es ist vorteilhaft, wenn das Feldoxyd eine Dicke von etwa 600 nm bis etwa 1000 nm hat. Die an den Seitenwänden verbleibenden Abschnitte der Siliziumnitrid-II-Schicht werden angehoben und gekrümmt, wenn das Oxyd thermisch aufwächst. Dieses Anheben und Krümmen der Nitridschicht bewirkt die Bildung von Nuten in der sich ergebenden Oxydschicht. Der verbleibende Abschnitt der Nitrid-II-Schicht, die Siliziumnitrid-I-Schichten, das Polysilizium (falls vorhanden) und der Oxydflecken werden dann entfernt.
  • Eine Opferschicht aus Oxyd wird dann an den freigelegten Abschnitten des Siliziumsubstrats thermisch aufwachsen lassen. Es ist vorteilhaft, wenn diese Opferoxydschicht eine Dicke von etwa 15 nm bis etwa 60 nm hat. Eine Deckschicht aus Siliziumnitrid oder Siliziumdioxyd wird dann über der Substratoberfläche unter Einsatz einer chemischen Dampfabscheidung abgeschieden. Es ist vorteilhaft, wenn die Siliziumnitrid- oder -oxydschicht eine Dicke von etwa 100 nm bis etwa 300 nm aufweist. Es ist vorteilhaft, wenn die Schicht eine Siliziumnitridschicht ist. Die Schicht wird dann überätzt, um die Schicht von der Substratoberfläche zu entfernen. Die Nuten in dem Feldoxyd bleiben jedoch mit dem Siliziumnitrid oder dem Siliziumdioxyd gefüllt. Da diese Materialien Isolatoren sind, entsteht kein Kurzschluß zwischen Schaltkreisen, die an dem Substrat gebildet werden und mit der Nut verbunden sind.
  • Beschreibung der Zeichnungen
  • Es zeigen:
  • Fig. 1 bis 5 schematische Darstellungen eines integrierten Schaltkreissubstrats im Schnitt in verschiedenen Herstellungsstufen vor dem Aufwachsen des Feldoxyds,
  • Fig. 6 schematisch eine integrierte Schaltkreiseinrichtung im Schnitt während des Aufwachsens des Feldoxyds,
  • Fig. 7 bis 9 jeweils ausgewählte Schritte im Schnitt, die zur Bildung des Gate-Oxyds führen und umfassen.
  • Beschreibung einer bevorzugten Ausführungsform
  • Fig. 1 zeigt ein Siliziumsubstrat 10, eine Oxydfleckenschicht 12 (Siliziumdioxyd), die über dem Substrat 10 liegt, eine Polysilizium-I-Schicht 14, die über dem Oxydschicht-Flecken 12 liegt, eine Siliziumnitrid-I-Schicht 16, die über der Polysilizium-I-Schicht 14 liegt, eine zweite über der Siliziumnitrid-I-Schicht 16 liegende Siliziumdioxydschicht 17, die mit einem Photoresist 18 bemustert ist.
  • Um die Struktur in Fig. 1 zu erzeugen, wird das Siliziumsubstrat 10 zuerst thermisch oxydiert, um einen Oxydschicht-Flecken 12 mit einer Nenndicke von etwa 5 nm bis etwa 100 nm zu bilden. Techniken für die thermische Oxydation von Silizium sind bekannt. Das Oxyd wird typischerweise bei einer Temperatur von etwa 800ºC bis etwa 1000ºC in einer Atmosphäre mit O&sub2; und H&sub2;O bzw. H&sub2; aufwachsen lassen.
  • Die Polysilizium-I-Schicht 14 wird dann mit einer Nenndicke von 30 bis 150 nm über dem Oxydschicht-Flecken 12 durch ein chemisches Dampfabscheidungsverfahren mit niedrigem Druck (low pressure chemical vapor deposition, LPCVD) oder dergleichen ausgebildet. Die Polysilizium-I-Schicht 14 ist optional, jedoch ist ihre Präsens vorteilhaft, da sie eine scharfe Kante (d. h. Vogelschnabel) zwischen den aktiven Bereichen und den Feldoxydbereichen in dem Substrat vor dem Bestrahlen für ein Überätzen während der nachfolgenden Prozedur verhindert. Die Siliziumnitrid-I-Schicht 16 wird vorzugsweise über der Polysilizium-I-Schicht 14 mit einer Nenndicke von 10 bis 250 nm mit LPCVD ausgebildet.
  • Die zweite Siliziumdioxydschicht 17 wird dann über der Siliziumnitrid-I-Schicht 16 unter Einsatz eines Abscheidungsverfahrens mit LPCVD oder mit verstärktem Plasma abgeschieden. Die zweite Siliziumdioxydschicht wird z. B. unter Einsatz von durch Plasma verstärktes Tetraäthylorthosilikat (TEOS) abgeschieden. Diese Abscheidungstechniken sind dem Fachmann bekannt. Der Photoresist 18 wird dann abgeschieden und lithographisch mit Muster versehen, um ein Photoresist-(PR)-Maskenmuster zu erzeugen, welches die abgeschiedene Siliziumdioxydschicht 17 an einer Öffnung 20 freilegt. Die Öffnung 20 entspricht im wesentlichen dem Feldoxydbildungsbereich zwischen den aktiven Bereichen 22 in dem Substrat 10.
  • Um die in Fig. 2 dargestellte Struktur zu erhalten, wird die Struktur in Fig. 1 anisotropisch geätzt, und zwar unter Einsatz eines herkömmlichen reaktiven Ionenätzverfahrens (reactive ion etching, RIE), um den unmaskierten Teil der abgeschiedenen Siliziumdioxydschicht 17, die entsprechenden Segmente der darunterliegenden Nitrid-I-Schicht 16, die darunter liegende Polysilizium-I-Schicht 14, den darunterliegenden Oxydschicht-Flecken 12 sowie einen Teil des entsprechenden Segments des darunter liegenden Substrats 10 zu entfernen. Es ist vorteilhaft, wenn eine Aussparung mit einer Tiefe von etwa 0,1 bis etwa 0,3 Mikrometer in dem Substrat ausgebildet wird. Die Öffnung 20, die durch selektives Ätzen durch die abgeschiedene Siliziumdioxydschicht 17 erzeugt worden ist, die Nitrid-I- Schicht 16, die Polysilizium-I-Schicht 14, der Oxydschicht- Flecken 12 und ein Teil des Substrats 10 definieren einen Bereich für das Aufwachsen des Feldoxyds, welches später im Verfahrensablauf auftritt.
  • Die Öffnung 20 ist in Form eines Grabens durch die Mehrfachschichten des Materials ausgebildet. Die Öffnung 20 ist durch eine vertikale Seitenwandoberfläche 21 und eine daran anstoßende Bodenoberfläche 30 begrenzt. Die Seitenwandoberfläche 21 ist vorzugsweise senkrecht zur Bodenoberfläche 30 und zu den Schichten des Oxydfleckens 12, des Polysiliziums-I 14, des Nitrids-I 16 und der abgeschiedenen Siliziumdioxydschicht 17 angeordnet. Dann wird die Photoresistschicht 18 von der Strukturoberfläche unter Einsatz herkömmlicher Techniken entfernt.
  • Eine Oxydschicht 26 wächst thermisch an dem freigelegten Teil des Substrats 10 am Boden der Öffnung 20 auf. Es ist vorteilhaft, wenn diese Schicht eine Dicke von etwa 5 nm bis etwa 50 nm hat. Diese Oxydschicht schützt das Silizium darunter während der nachfolgenden Bearbeitung. Falls gewünscht, wird ein Dotierungsmittel in ausgewählte Bereiche der in Fig. 2 dargestellten Struktur implantiert. Die Schritte zum selektiven Einleiten von Dotierungsstoffen werden in den US-Patenten 5,248,350; 4,923,563 und 4,986,879 von Lee beschrieben, wobei hierin auf diese Offenbarungen Bezug genommen wird. Die Schritte des wahlweise Einleiten von Dotierungsstoffen werden nicht im einzelnen in der vorliegenden Offenbarung beschrieben.
  • Wie in Fig. 3 gezeigt, wird eine zweite Siliziumnitrid- II-Schicht 28 durch ein LPCVD-Verfahren abgeschieden, um die Struktur gleichförmig zu bedecken. Die Dicke dieser Schicht ist größtenteils eine Frage der Gestaltung und hängt im einzelnen von der Größe der Öffnung 20 als auch anderen Gestaltungsbetrachtungen ab.
  • Wenn z. B. die Breite der Öffnung 20 etwa 1000 nm beträgt, ist es vorteilhaft, wenn die Nitrid-II-Schicht eine Dicke von etwa 30 nm aufweist. Eine Polysilizium-II-Schicht 29 wird dann durch LPCVD abgeschieden. Nochmals sei erwähnt, daß die Dicke der Polysilizium-II-Schicht 29 größtenteils eine Frage der Gestaltungsweise ist, dafür sorgend, daß die Polysilizium-II-Schicht nicht vollständig die Öffnung 20 füllt. Es ist vorteilhaft, wenn die Polysilizium-II-Schicht 29 z. B. eine Dicke von etwa 50 nm bis etwa 400 nm für die vorstehend spezifizierte Öffnungsgröße aufweist.
  • Die in Fig. 3 dargestellte Struktur wird dann Ätzbedingungen unterworfen, welche die Polysilizium-II- Schicht 29 vorzugsweise von den horizontalen Flächen entfernen. Ein gewöhnliches RIE-Verfahren wird für diese Zweck eingesetzt. Die verbleibenden Teile der Polysilizium- II-Schicht 29, die nachstehend als
  • Polysilizium-Abstandsstücke 29 bezeichnet werden, werden in Fig. 4 dargestellt. Die Nitrid-II-Schicht 28 wird dann durch ein herkömmliches Nitridnaßätzverfahren (z. B. mit einem Ätzmittel aus Phosphorsäure) entfernt. Die abgeschiedene Oxydschicht 17 dient als Ätzgrenze für sowohl die Ätzungen für Polysilizium-II als auch Nitrid-II. Die sich ergebende Struktur wird in Fig. 5 dargestellt.
  • Die Polysilizium-Abstandsstücke 29 werden dann unter Verwendung eines gewöhnlichen Naßätzmittels für Polysilizium (z. B. ein Naßätzmittel mit KOH) entfernt. Die Struktur wird dann einem Oxydnaßätzmittel (z. B. HF) ausgesetzt, um die abgeschiedene Oxydschicht 17 zu entfernen. Dies entfernt auch den freigelegten Teil der dünnen Oxydschicht 26 am Boden der Öffnung 20. Das Siliziumdioxyd 40 wird dann an den freigelegten Abschnitten des Siliziumsubstrats 10 unter Einsatz eines gewöhnlichen thermischen Oxydationsverfahrens aufwachsen lassen. Wie in Fig. 6 dargestellt, wird, wenn das Siliziumdioxyd 40 aufgewachsen ist, das Silizium in den Seitenwänden 21 der Öffnung 20 allmählich freigelegt, was zu einer Oxydation des Siliziums in seitlicher Richtung zusätzlich zur vertikalen Richtung führt. Da die Nitrid-II- Schicht 28 die Seitenwand während des Aufwachsens des Oxydes maskiert und ein Teil der Oxydschicht 26 unter der Nitrid-II- Schicht 28 verbleibt, werden in dem Feldoxyd Nuten 31 ausgebildet. Die Grenzen der diskreten Bereiche des Siliziumdioxyds 12, 26 und 40 vermengen sich während des Aufwachsens des Feldoxyds 40.
  • Das freigelegte Substrat 10 und die Siliziumnitrid-II- Seitenwand 28 werden bis zu einem Ausmaß oxydiert, das ein Anheben und Krümmen der Siliziumnitrid-II-Seitenwand 28 bewirkt. Das Feldoxyd wächst in einer herkömmlichen Naßoxydationsumgebung aus H&sub2;O + OZ oder H&sub2; + O&sub2; bei einer Nenntemperatur von etwa 800ºC bis etwa 1000ºC bei einem Druck von etwa 1 Atm bis etwa 24 Atm für eine Nennzeit von etwa 10 Minuten bis etwa 2 Stunden auf. Das Feldoxyd wächst auch in einer trockenen Umgebung mit O&sub2; bei hoher Temperatur auf. Wenn das Feldoxydwachstum zu der in Fig. 6 gezeigten Struktur voranschreitet, ist die frühere Nitrid-II-Schicht 28 der Seitenwand vollständig angehoben und gekrümmt.
  • Fig. 6 stellt ferner dar, daß das Anheben der Reste der Siliziumnitrid-II-Seitenwand zum Freilegen der relativ dicken Oxydflecken 12 und der Polysiliziumschicht 14 nahe dem Ende des Oxydationsschrittes führt. Der Oxydflecken 12 dient dann als Weg für den Abbau von Spannungen in Folge Volumenzunahme im Feldoxyd 40 in unmittelbarer Nähe der Ecken oder Flanken 42 des Siliziumsubstrats 42. Diese Ecken unterliegen andernfalls spannungsinduzierten Verschiebungen. Wenn das Feldoxyd weiterhin bis zu dem in Fig. 6 dargestellten Zustand wächst, ist es für den Reaktionsteilnehmer Sauerstoff einfacher, die Siliziumsubstratecken 42 zu erreichen und das Silizium an diesen Ecken zu oxydieren. Die hervorgehobene Oxydationsrate an diesen Ecken 42 bewirkt, daß diese einen relativ großen Radius und eine in Fig. 6 dargestellte glatte Kontur sowie reduzierte örtliche Spannungen aufweisen. Der relativ dicke Oxydschicht-Flecken 12 liefert einen Entspannungsweg für die Druckentlastung der örtlichen Spannungen, wobei der Weg die vertikal gerichtete Bewegung und Druckentlastung in dem Bereich 46 ergänzt. Die Oxydation des Substrats und das Anheben der Nitrid-II-Seitenwand 28 (Fig. 6) schreitet weiterhin voran, bis der oxydierte Teil des Substrats eine Dicke von etwa 600 bis 1000 nm erreicht. Es ist vorteilhaft, wenn das Feldoxyd eine Dicke von etwa 800 nm hat. Da das Feldoxyd thermisch aufwächst, findet etwa die Hälfte des Oxydwachstums unterhalb der Substratoberfläche und die andere Hälfte über der Substratoberfläche statt.
  • Die Struktur wird dann einem Naßätzverfahren (z. B. mit einem HF-Ätzmittel) unterworfen, um das an der Oberfläche der Nitrid-I-Schicht 16 während des thermischen Oxydationsverfahrens ausgebildeten Oxynitrids zu entfernen. Danach wird die Struktur einer Nitridnaßätzung, z. B. unter Einsatz eines Phosporsäureätzmittels unterworfen, um die verbleibende Nitrid-I-Schicht 16 und die Seitenwand aus Nitrid-II-Schicht 28 zu entfernen. Die Polysilizium-I-Schicht 16 wird dann durch Naßätzen, z. B. unter Einsatz eines KOH- Ätzmittels entfernt. Dann wird der Oxydschicht-Flecken 12 durch ein Naßätzverfahren, z. B. durch Einsatz eines HF- Ätzmittels, entfernt. Ein derartiges Ätzen ist schwierig genau zu steuern und ein Überätzen des Feldoxyds kann leicht auftreten. Wenn die Ecken 42 während des Überätzens freiliegen, dann gibt es bei dem erzeugten Bauteil wahrscheinlich Zuverlässigkeitsprobleme. Wie in Fig. 6 dargestellt, sind die Ecken 42 jedoch in der Feldoxydschicht 40 wegen des seitlichen Aufwachsens des Feldoxyds in den Bereich über diese Kanten zurückgesetzt und werden nicht durch Überätzen freigelegt.
  • Die Struktur, die sich ergibt, nachdem die Schichten 12, 14 und 16 entfernt worden sind, wird in Fig. 7 dargestellt. Es sind Nuten 33 in dem Feldoxyd 40 vorhanden. Wenn diese Nuten mit Polysilizium oder einem anderen Halbleiter-(oder Leiter)-Material während des nachfolgenden Verfahrens aufgefüllt sind, besteht die Möglichkeit, daß die Nuten, Kurzschlüsse zwischen den über diesen Nuten ausgebildeten Einrichtungen verursachen. Bei dem vorliegenden Verfahren werden die Nuten mit einem Isolationsmaterial gefüllt, um zu verhindern, daß die Nuten einen Kurzschluß erzeugen.
  • Wie in Fig. 8 dargestellt, wird zuerst eine dünne Schutzoxydschicht 47 über den freiliegenden Abschnitten des Siliziumsubstrats 10 unter Einsatz eines thermischen Oxydationsverfahrens, welches vorstehend beschrieben worden ist, aufwachsen lassen. Danach wird eine Siliziumnitridschicht 48 über dem Substrat 10 und dem Feldoxyd 40 abgeschieden. Das Siliziumnitrid wird unter Einsatz eines herkömmlichen Verfahrens, z. B. des LPCVD- Verfahrens, abgeschieden. Es ist möglich, obwohl nicht beansprucht, anstelle von Siliziumnitrid Siliziumdioxyd abscheiden zu lassen. Jedoch wird Siliziumnitrid für die nachfolgende Verarbeitung bevorzugt.
  • Es ist vorteilhaft, wenn die Dicke der Siliziumnitridschicht 48 wenigstens die Hälfte der Nutenbreite 33 aufweist. Wenn die Nuten z. B. 0,5 Mikrometer breit sind, ist die Siliziumnitridschicht wenigstens 0,25 Mikrometer dick. Das stellt sicher, daß die Nut mit dem Siliziumnitrid gefüllt ist. Wie in Fig. 9 dargestellt, wird die gesamte Siliziumnitridschicht 48 mit Ausnahme des Teils, der die Nuten füllt, entfernt. Die Siliziumnitridschicht 48 wird durch Einsatz eines Ätzmittels, z. B. Phosphorsäure, entfernt. Die dünne Oxydschicht 47 schützt die Siliziumsubstratoberfläche 10 während dieser Ätzung.
  • Das Vorstehende ist eine Beschreibung einer speziellen Ausführungsform der vorliegenden Erfindung. Ein Fachmann bemerkt, daß die Beschreibung auf viele Weisen modifiziert werden kann, die noch innerhalb des Schutzbereiches der beanspruchten Erfindung liegen.

Claims (10)

1. Verfahren zum Bilden von Feldoxidbereichen zwischen aktiven Bereichen in einem Halbleitersubstrat, mit folgenden Schritten:
a) über einem Halbleitersubstrat (10), mit aktiven Bereichen (20) darin, wird ein Oxidschicht-Flecken gebildet;
b) über dem Oxidschicht-Flecken (12) wird eine erste Siliciumnitridschicht (16) gebildet;
c) über der ersten Siliciumnitridschicht (16) wird eine erste Siliciumdioxidschicht (17) mit einer Dicke von etwa 10 nm bis etwa 100 nm abgeschieden, wodurch eine Halbleitersubstratstruktur gebildet wird;
d) über der abgeschiedenen Siliciumdioxidschicht (17) wird eine Resist-Maske (18) gebildet, welche die Bereiche der Halbleitersubstratstruktur bedeckt, die den aktiven Bereichen (22) des Bauteils entsprechen, während die Bereiche der Halbleitersubstratstruktur unbedeckt bleiben, die den Feldoxidbereichen (20) in dem Halbleitersubstrat entsprechen;
e) durch die Schichten des abgeschiedenen Siliciumdioxids (17), des Siliciumnitrids (16) und des Oxidschicht-Fleckens (12) wird anisotropisch in die Bereiche der Halbleitersubstratstruktur, die nicht von der Maske bedeckt sind, und in das Substrat (10) geätzt, um Feldoxidbereiche (20) mit im wesentlichen vertikalen Seitenwänden (21) in der Halbleitersubstratstruktur zu bilden;
f) an der freigelegten Fläche des Substrates (10) im Feldoxidbereich (20) wird eine zweite Siliciumdioxidschicht (26) gebildet;
g) über der Oberfläche der Halbleitersubstratstruktur wird eine konforme zweite Siliciumnitridschicht (28) gebildet;
h) über der zweiten Siliciumnitridschicht (28) wird eine konforme polykristalline Siliciumschicht (29) gebildet, die eine Dicke aufweist, die geringer ist als die Hälfte der Breite des Feldoxidbereichs (20), die durch die im wesentlichen vertikalen Seitenwände (21) begrenzt wird;
i) an den Seitenwänden der Halbleitersubstratstruktur wird durch folgende Schritte eine Seitenwandmaske der zweiten Siliciumnitridschicht (28) gebildet:
die horizontal abgeschiedenen Abschnitte der polykristallinen Siliciumschicht (29) werden anisotropisch geätzt,
die freiliegenden Abschnitte der zweiten Siliciumnitridschicht (28) werden entfernt, wobei
die erste Siliciumdioxidschicht (17) und die am Boden der Feldoxidbereiche (20) gebildete zweite Siliciumdioxidschicht (26) zum Aufhalten der Ätzung dienen,
die verbleibenden Abschnitte der zu der polykristallinen Siliciumschicht (29) benachbarten Seitenwände (21) werden entfernt, und
die erste Siliciumdioxidschicht (17) und die am Boden der Feldoxidbereiche (20) abgeschiedene zweite Siliciumdioxidschicht (26) werden entfernt;
j) die freiliegenden Abschnitte des Halbleiters werden thermisch oxidiert, um im Feldoxidbereich (20) des Halbleitersubstrates (10) ein Feldoxid (40) anwachsen zu lassen, damit die Siliciumnitridseitenwandmaske (28) am Ende der Maske nahe der Siliciumsubstratoberflächen angehoben und gekrümmt wird, damit in dem Feldoxid (40) Nuten (33) ausgebildet werden;
k) die erste Nitridschicht (16) wird von dem Halbleitersubstrat (10) entfernt;
l) der Oxidschicht-Flecken (12) wird von dem Halbleitersubstrat (10) entfernt;
m) auf den aktiven Bereichen (22) des Substrates (10) wird eine dünne dritte Siliciumdioxidschicht (47) gebildet;
n) über der Oberfläche des Substrates (10) wird eine Siliciumnitridschicht (48) gebildet, wobei die Dicke der Siliciumnitridschicht (48) wenigstens die Hälfte der in dem Feldoxid (40) gebildeten Nut (33) beträgt; und
o) das Siliciumnitrid (48) wird an der Substratoberfläche entfernt, ohne daß das Siliciumnitrid (48) aus den Nuten (33) im Feldoxid (40) entfernt wird.
2. Verfahren nach Anspruch 1, bei welchem der Oxidschicht- Flecken (12) auf eine Dicke von etwa 5 bis etwa 10 nm thermisch anwachsen gelassen wird.
3. Verfahren nach Anspruch 1, das ferner das Ausbilden einer polykristallinen Siliciumschicht (14) über dem Oxidschicht-Flecken (12) umfaßt, bevor die erste Siliciumnitridschicht (16) darüber abgeschieden worden ist.
4. Verfahren nach Anspruch 3, bei welchem die über die Oxidschicht-Flecken (12) liegende polykristalline Siliciumschicht (14) eine Dicke von etwa 30 nm bis etwa 150 nm aufweist.
5. Verfahren nach Anspruch 1, bei dem in Schritt e) mit etwa 0,1 um bis etwa 0,3 um in das Substrat (10) geätzt wird.
6. Verfahren nach Anspruch 1, bei welchem die zweite Siliciumnitridschicht (28) eine Dicke aufweist, die im wesentlichen kleiner ist als die Hälfte des Abstandes zwischen den sich gegenüberliegenden im wesentlichen vertikalen Seitenwänden (21), welche den Feldoxidbereich (20) bilden.
7. Verfahren nach Anspruch 6, bei welchem die über der zweiten Siliciumnitridschicht (28) abgeschiedene konforme polykristalline Siliciumschicht (29) eine Dicke aufweist, die im wesentlichen kleiner ist als die Hälfte des Abstandes zwischen den sich gegenüberliegenden im wesentlichen vertikalen Seitenwänden (21), welche den Feldoxidbereich (20) bilden.
8. Verfahren nach Anspruch 1, bei welchem das Feldoxid (40) auf eine Dicke von etwa 60 nm bis etwa 1000 nm anwachsen gelassen wird.
9. Verfahren nach Anspruch 1, bei welchem die an den aktiven Bereichen (22) des Substrates (10) gebildete dünne dritte Siliciumdioxidschicht (47) eine Dicke von etwa 15 nm bis etwa 60 nm aufweist.
10. Verfahren nach Anspruch 1, bei welchem die Dicke der in den Nuten (33) und über der Oberfläche des Substrates (10) gebildeten Siliciumnitridschicht (48) etwa 100 nm bis etwa 300 nm beträgt.
DE69510866T 1994-06-06 1995-05-24 Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen Expired - Fee Related DE69510866T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US25408894A 1994-06-06 1994-06-06

Publications (2)

Publication Number Publication Date
DE69510866D1 DE69510866D1 (de) 1999-08-26
DE69510866T2 true DE69510866T2 (de) 2000-01-13

Family

ID=22962883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69510866T Expired - Fee Related DE69510866T2 (de) 1994-06-06 1995-05-24 Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen

Country Status (5)

Country Link
US (1) US5470783A (de)
EP (1) EP0687003B1 (de)
JP (1) JPH07335638A (de)
KR (1) KR100344491B1 (de)
DE (1) DE69510866T2 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US5795809A (en) * 1995-05-25 1998-08-18 Advanced Micro Devices, Inc. Semiconductor wafer fabrication process including gettering utilizing a combined oxidation technique
US6835634B1 (en) 1995-08-25 2004-12-28 Micron Technology, Inc. Streamlined field isolation process
US5612248A (en) * 1995-10-11 1997-03-18 Micron Technology, Inc. Method for forming field oxide or other insulators during the formation of a semiconductor device
US5702976A (en) 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
US5904543A (en) * 1996-03-28 1999-05-18 Advanced Micro Devices, Inc Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5658822A (en) * 1996-03-29 1997-08-19 Vanguard International Semiconductor Corporation Locos method with double polysilicon/silicon nitride spacer
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
US5777370A (en) * 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
KR100189733B1 (ko) * 1996-07-22 1999-06-01 구본준 반도체장치의 소자분리막 형성방법
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5652177A (en) * 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US5891788A (en) * 1996-11-14 1999-04-06 Micron Technology, Inc. Locus isolation technique using high pressure oxidation (hipox) and protective spacers
US5882982A (en) * 1997-01-16 1999-03-16 Vlsi Technology, Inc. Trench isolation method
US5789305A (en) * 1997-01-27 1998-08-04 Chartered Semiconductor Manufacturing Ltd. Locos with bird's beak suppression by a nitrogen implantation
US5721174A (en) * 1997-02-03 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd Narrow deep trench isolation process with trench filling by oxidation
US5763316A (en) * 1997-02-19 1998-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate isolation process to minimize junction leakage
US6184105B1 (en) 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
US6455394B1 (en) 1998-03-13 2002-09-24 Micron Technology, Inc. Method for trench isolation by selective deposition of low temperature oxide films
US5834359A (en) * 1997-08-29 1998-11-10 Vanguard International Semiconductor Corporation Method of forming an isolation region in a semiconductor substrate
US6071793A (en) * 1998-02-02 2000-06-06 Chartered Semiconductor Manufacturing Ltd. Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
US6444539B1 (en) * 1998-05-20 2002-09-03 Advanced Micro Devices, Inc. Method for producing a shallow trench isolation filled with thermal oxide
US6110793A (en) * 1998-06-24 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits
US6781212B1 (en) * 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
US6503813B1 (en) 2000-06-16 2003-01-07 International Business Machines Corporation Method and structure for forming a trench in a semiconductor substrate
TWI229390B (en) * 2003-11-14 2005-03-11 Promos Technologies Inc Device structure of a MOSFET and method of forming the same
DE10361697B4 (de) * 2003-12-30 2011-08-11 Infineon Technologies AG, 81669 Verfahren zum Herstellen einer Grabenstruktur mit Oxidationsauskleidung, zum Herstellen einer integrierten Halbleiterschaltungsanordnung oder eines Chips, zum Herstellen eines Halbleiterbauelements sowie mit diesem Verfahren hergestellte integrierte Halbleiterschaltungsanordnung, hergestellter Chip, hergestelltes Halbleiterbauelement
TW200919593A (en) * 2007-10-18 2009-05-01 Asia Pacific Microsystems Inc Elements and modules with micro caps and wafer level packaging method thereof
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
JPS607146A (ja) * 1983-06-25 1985-01-14 Toshiba Corp 半導体装置の製造方法
JPS6062135A (ja) * 1983-09-14 1985-04-10 Toshiba Corp 半導体装置の製造方法
JPS60177646A (ja) * 1984-02-24 1985-09-11 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
JPS61214536A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体装置の製造方法
US4986879A (en) * 1987-06-15 1991-01-22 Ncr Corporation Structure and process for forming semiconductor field oxide using a sealing sidewall of consumable nitride
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
JPH0199234A (ja) * 1987-10-13 1989-04-18 Matsushita Electric Ind Co Ltd 分離領域形成方法
US5248350A (en) * 1990-11-30 1993-09-28 Ncr Corporation Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
JPH05102133A (ja) * 1991-03-04 1993-04-23 Ncr Corp 集積回路のバーズビーク軽減方法
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation

Also Published As

Publication number Publication date
JPH07335638A (ja) 1995-12-22
KR960002749A (ko) 1996-01-26
US5470783A (en) 1995-11-28
EP0687003A1 (de) 1995-12-13
DE69510866D1 (de) 1999-08-26
KR100344491B1 (ko) 2002-12-02
EP0687003B1 (de) 1999-07-21

Similar Documents

Publication Publication Date Title
DE69510866T2 (de) Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen
DE3751920T2 (de) Isolationsverfahren für integrierte Schaltungen
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE3850843T2 (de) Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium.
DE68927852T2 (de) Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen
DE69132676T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE68927353T2 (de) Verfahren zur Herstellung einer Planarisolierung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69132359T2 (de) Methode zur Herstellung eines Feldoxyds für Halbleiter
DE69231702T2 (de) Verfahren zur Herstellung von Isolationszonen aus Oxid
DE69033595T2 (de) Verfahren zur Herstellung einer Isolationsstruktur für eine vollständige dielektrische Isolation für halbleiterintegrierte Schaltung
DE69120488T2 (de) Verfahren zur Herstellung eines Isolierungsbereiches von Halbleiterbauelementen
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE3334624C2 (de)
DE10234165B4 (de) Verfahren zum Füllen eines Grabens, der in einem Substrat gebildet ist, mit einem isolierenden Material
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE102004012241A1 (de) Verfahren zum Füllen von tiefen Grabenstrukturen mit Füllungen ohne Hohlräume
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE69224730T2 (de) Seitenwand-Abstandsstruktur für Feldeffekttransistor
DE69934384T2 (de) Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen
DE10237345A1 (de) Prozeßablauf für Opferkragenverfahren mit vertikaler Nitridmaske
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE69228117T2 (de) Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee