[go: up one dir, main page]

DE68927852T2 - Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen - Google Patents

Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen

Info

Publication number
DE68927852T2
DE68927852T2 DE68927852T DE68927852T DE68927852T2 DE 68927852 T2 DE68927852 T2 DE 68927852T2 DE 68927852 T DE68927852 T DE 68927852T DE 68927852 T DE68927852 T DE 68927852T DE 68927852 T2 DE68927852 T2 DE 68927852T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
trench
oxide
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68927852T
Other languages
English (en)
Other versions
DE68927852D1 (de
Inventor
Pierluigi Crotti
Nadia Iazzi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of DE68927852D1 publication Critical patent/DE68927852D1/de
Application granted granted Critical
Publication of DE68927852T2 publication Critical patent/DE68927852T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/944Shadow
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/978Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Herstellungstechniken für integrierte Schaltungen und insbesondere auf eine Technik zum Erzeugen von Grabenisolationsstrukturen, die in einem Halbleitersubstrat eingebettet sind.
  • 2. Beschreibung des Standes der Technik
  • Im Vergleich zu kundenspezifischen Isolationsstrukturen, die durch thermisches Aufwachsen einer dicken Feldoxidschicht über Siliciumbereichen hergestellt wird, die durch eine Siliciumnitrid-Maske definiert sind, bieten Grabenisolationsstrukturen (allgemein als BOX-Strukturen bekannt; ein Akronym für vergrabenes Oxid) möglicherweise große Vorteile hinsichtlich einer größeren Kompaktheit und der Nutzung von im wesentlichen "kalten" Prozessen zu ihrer Herstellung. Die eingebettete Grabenisolationsstruktur wird grundsätzlich hergestellt durch vorangehendes Ausheben des Halbleitersubstrats (monokristallines Silicium) und Füllen des Grabens mit einem dielektrischen Material (im allgemeinen ein bei niedriger Temperatur chemisch abgeschiedenes Siliciumoxid), das vorteilhafterweise mittels irgendeiner bekannten Technik eingeebnet werden kann.
  • Selbstverständlich können die Wände des auf dem Halbleitersubstrat ausgebildeten Grabens zur Erzeugung der BOX- Isolationsstruktur kundenspezifisch mit einem Dotierungsmittel dotiert werden, um den Dotierungspegel des Halbleitermaterials neben dem eingebetteten dielektrischen Material zu erhöhen.
  • Die Kompaktheitsanforderung verlangt sehr strenge Abmessungstoleranzen, wobei das Ausheben von Gräben zwischen benachbarten aktiven Flächen auf der Vorderseite der Halbleitervorrichtung problematisch ist. Die Verwendung einer inhärenten anisotropen RIE-Technik für den Graben erzeugt, obwohl sie eine genaue Abmessungskontrolle der mittels einer photoresistenten Maske durchgeführten Ätzung ermöglicht, einen Graben mit übermäßig steilen, im wesentlichen vertikalen Wänden, die ohne Verwendung spezieller Implantierungstechniken schwer zu dotieren sind. Außerdem können die sehr spitzen unteren Ecken des geätzten Grabens gefährliche Diskontinuitätseffekte in dem innerhalb des Halbleitersubstrats induzierten elektrischen Feld verursachen.
  • Um diese Nachteile zu beseitigen, wurde die Verwendung eines herkömmlichen isotropen Plasmaätzens durch eine photoresistente Maske vorgeschlagen, um den Unterschnitteffekt des isotropen Ätzens zu nutzen und ein Ätzprofil mit gerundetem Boden und geneigten Seitenwänden zu erhalten, das nach dem Entfernen der restlichen photoresistenten Maske leichter zu dotieren ist. Jenseits eines bestimmten Kompaktheitsniveaus der integrierten Strukturen ist dieses letztere Verfahren nicht brauchbar. Um den Verlust der seitlichen Abmessungskontrolle aufgrund des Unterschneidens zu kompensieren, das gleich der Ätztiefe sein kann, wäre die Verwendung von Masken erforderlich, die Öffnungsbreiten unterhalb der Auflösungsgrenze vieler derzeit verwendeter photolithographischer Geräte besitzen. Zum Beispiel sollten in einem Fall eines 4-MBit- Bausteins mit einer 2,2 µm-Teilung (aktive Fläche: 0,8 um; Isolation: 1,2 µm) für einen seitlichen Unterschnitt von 0,5 µm an jeder Seite mittels der photoresistenten Maske Öffnungen von 0,4 µm photolithographisch definiert werden.
  • Das Dokument US-H-204 offenbart ein Verfahren zum Ausbilden von Isolationsgräben, das eine Vordotierung des Bereichs des Halbleiters umfaßt, in dem der Isolationsgraben auszubilden ist. Die für die Implantierung des Substrats verwendete Öffnung ist durch Wegätzen einer abgelagerten TEOS-Schicht verengt, wobei der Isolationsgraben selbstausrichtend auf die TEOS-Abstandshalter in einer Mittelposition der im voraus implantierten Region anisotropisch geätzt wird. Eine abschließende Implantierung des Bodens des Grabens wird durchgeführt, bevor der Graben und die definierte Öffnung mit einem Dielektrikum gefüllt werden.
  • Das Dokument EP-A-0 078 725 offenbart ein Verfahren zur Ausbildung einer Feldisolationsstruktur, das ein isotropes Ätzen durch eine Öffnung verwendet, die von einer photoresistenten Maske durch einen Stapel einer Oxidschicht und einer Nitridschicht definiert wird. Die überhängenden Abschnitte der photoresistenten Maske und des Stapels werden als Maske für die Implantierung des Bodens des Grabens verwendet, der in das Siliciumsubstrat geschnitten ist, während eine Implantierung der unterschnittenen schrägen Seitenwände des Grabens verhindert wird.
  • Das Dokument EP-A-0 098 775-A3 offenbart ein Verfahren zur Ausbildung einer eingebetteten Feldisolationsstruktur, wobei ein Kanalanschlag verwirklicht wird, indem ein einzelner Implantierungsschritt des Bodens und der schrägen Seitenwände eines durch Ätzen erzeugten Grabens durchgeführt wird. Der Graben wird durch Ätzen durch eine Maske erzeugt, die während des Ätzens erodiert wird.
  • AUFGABE UND ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Hauptaufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, wie es in den beigefügten Ansprüchen definiert ist, um eine eingebettete Grabenisolationsstruktur auszubilden, die frei von den Beschränkungen und Nachteilen der bekannten Verfahren ist, während es die Verwendung von Materialien und Geräten eines herkömmlichen Typs erlaubt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Fig. 1 bis 8 zeigen schematisch die Folge der Schritte, die das Verfahren der vorliegenden Erfindung kennzeichnen.
  • GENAUE BESCHREIBUNG EINER BEVORZUGTEN AUSFÜHRUNGSFORM DER ERFINDUNG
  • Der Prozeß der Erfindung ist z. B. auf einen üblichen monokristallinen Silicium-Wafer 1 des p-Typs anwendbar, der herkömmlicherweise oberflächlich oxidiert worden ist, um eine dünne Schicht 2 aus Oxid mit einer Dicke im Bereich zwischen 20 und 25 nm (200 und 250 Å) auszubilden (PAD-Oxid), auf der eine Schicht aus Siliciumnitrid 3 (oder einem anderen Material, das gegenüber der Sauerstoffdiffusion undurchlässig ist) mit einer Dicke im Bereich zwischen ungefähr 150 und 200 nm (1500 und ungefähr 2000 Å) abgeschieden worden ist, wobei auf deren Oberfläche eine weitere Schicht aus Oxid 4 mit einer Dicke im Bereich zwischen ungefähr 250 und 450 nm (2500 und ungefähr 4500 Å), im allgemeinen ein Siliciumoxid, das durch eine Technik der chemischen Aufdampfung abgeschieden wird, ausgebildet ist, wie in Fig. 1 gezeigt ist.
  • Die Flächen, in denen die Isolationsstruktur ausgebildet werden soll, werden in ihren wirklichen Abmessungen auf der Vorderseite der Vorrichtung photolithographisch definiert, indem Standardprozeduren des Photoresistauftrags, der Belichtung, des Entwickelns und des anschließenden Ätzens dieser Schichten durch die Photoresistmaske in einem RIE-Reaktor verwendet werden, bis die Oberfläche des darunterliegenden Halbleitersubstrats 1 in den unmaskierten Bereichen freiliegt und der restliche maskierende Photoresist im wesentlichen entfernt ist.
  • In Fig. 2 ist der Querschnitt der Vorrichtung zu diesem Zeitpunkt dargestellt, wobei die im wesentlichen vertikalen Ätzwände durch den RIE-Prozeß mittels der ONO-(Oxid- Nitrid-Oxid)-Mehrfachschicht erzeugt werden, welche von den drei vorangehend auf dem Silicium abgeschiedenen Schichten 2, 3 und 4 gebildet wird.
  • Mittels eines chemischen Aufdampfens, das vorzugsweise in einem Niedertemperaturofen durchgeführt wird, wird eine weitere Schicht 5 aus Siliciumoxid mit einer Dicke vorzugsweise im Bereich von 500 bis 700 nm (5000 und ungefähr 7000 Å) gleichmäßig abgeschieden. Es kann ein Tetra- Ethyl-Ortho-Silikat aus Vorläuferverbindung verwendet werden, um auf dem Siliciumoxid im wesentlichen eine glasartige Schicht 5 auszubilden, so daß ein Querschnitt erhalten wird, wie er in Fig. 3 gezeigt ist.
  • Zu diesem Zeitpunkt wird ein (streng anisotropisches) "Deckschicht"-Ätzen in einem RIE-Reaktor der gleichmäßig abgeschiedenen Oxidschicht 5 durchgeführt, bis die Oberfläche des darunterliegenden Halbleitersiliciumsubstrats freiliegt, wobei die Freilegung wie in Fig. 4 gezeigt in einem zentralen Bereich stattfindet, der sich bezüglich der im wesentlichen größeren Fläche von selbst ausrichtet, die ursprünglich mittels der Photoresistmaske definiert worden ist. Diese Verarbeitung liefert einen abgeschrägten Rest 5' des Oxids über den vertikalen Ätzwänden der ONO-Mehrfachschicht, die durch das erste anisotropische Ätzen in einem RIE-Reaktor durch die Photoresistmaske erzeugt worden sind. Durch Nutzen des abgeschrägten Rests 5' der konform abgeschiedenen und anschließend geätzten Oxidschicht als "Abstandhalter", um den Punkt des Ätzbeginns von den definierten Kanten des Isolationsbereichs weiter abzusetzen, wird ein selektives und essentielles isotropisches Ätzen des Halbleiters (Silicium) durchgeführt, vorzugsweise unter Verwendung eines CF&sub4; + O&sub2;-Plasmas in einer "Fallstrom"-Ätzvorrichtung (z. B. eine Bransom-Vorrichtung des Typs L3200). Das Ätzen des Halbleitersiliciumsubstrats 1 wird mit einer ausreichenden Tiefe von vorzugsweise ungefähr 500 ± 25 nm (5000 ± 250 Å) durchgeführt, um somit einen Graben mit einem gewünschten abgerundeten Boden zu erzeugen, dessen relativer Unterschnitt unterhalb der Basis des abgeschrägten Rests 5' des Siliciumoxids auf eine im wesentlichen isotrope Weise ausraubt, bis er im wesentlichen mit der unteren Kante der Seitenwände übereinstimmt, die durch das vorangegangene Ätzen erzeugt worden sind, um den Isolationsbereich durch die Schichten des Oxids 4, des Nitrids 3 und des PAD-Oxids 2 zu definieren, wie in Fig. 5 dargestellt ist.
  • Anschließend wird ein Oxidätzen durchgeführt, um die abgeschrägten Reste 5' sowie die Oxidschicht 4 vollständig zu entfernen, bis die Schicht des Nitrids 3 freiliegt, wie in Fig. 6 gezeigt ist.
  • Durch Verwenden der Nitridschicht 3 als Maske wird somit die Implantierung eines Dotierungsmittels (z. B. Bor) zum Erhöhen des Dotierungsniveaus des Siliciums unmittelbar neben dem Isolationsgraben gemäß einer herkömmlichen Technik erheblich vereinfacht. Nachdem das Dotierungselement in das Silicium implantiert worden ist (was mit den Querschnitten in den Fig. 7 und 8 dargestellt ist), wird die Oberfläche des im Halbleitersubstrat 1 ausgebildeten Grabens vorzugsweise oxidiert, um eine thermische Oxidschicht 6 mit einer Dicke im Bereich zwischen ungefähr 80 und 120 nm (800 und 1200 Å) aufwachsen zu lassen.
  • Wie in Fig. 7 schematisch gezeigt ist, bewirkt das Aufwachsen der dünnen thermischen Oxidschicht 6 neben der Erleichterung des anschließenden Auffüllens des Grabens mit einem dielektrischen Material ferner eine vorteilhafte Abrundung der Kanten des Grabens durch eine Verbindung der wachsenden Oxidschicht mit der dünnen PAD-Oxidschicht 2, die bereits unterhalb der Nitridschicht 3 vorhanden ist.
  • Nachdem die Nitridschicht 3 entfernt worden ist, wird der Isolationsgraben mit einem dielektrischen Material gefüllt, vorzugsweise mit einem dielektrischen Oxid, das durch chemisches Aufdampfen abgeschieden wird, welches bei einer relativ niedrigen Temperatur durchgeführt wird, wobei eine Vorläuferverbindung wie z. B. Tetra-Ethyl- Ortho-Silikat verwendet wird. Nachdem ein kundenspezifischer Einebnungsschritt durchgeführt worden ist, der eventuell beendet wird, indem auch die ursprünglich ausgebildete dünne Schicht 2 des PAD-Oxids entfernt wird, ist der Querschnitt der so vervollständigten Grabenisolationsstruktur, die im Halbleitersubstrat eingebettet ist, so beschaffen, wie in Fig. 8 gezeigt ist.

Claims (1)

1. Verfahren zur Herstellung einer grabenartigen, mit einem dielektrischen Material gefüllten Isolationsstruktur für einen integrierten Halbleiterbaustein auf einem Halbleitersubstrat (1) eines bestimmten Leitungstyps zwischen den aktiven Flächen des Bausteins, wobei das Halbleitersubstrat (1) vorher mit einer Mehrfachschicht abgedeckt worden ist, die aus einer ersten dünnen Oxidschicht (2), einer zweiten Schicht (3) aus einem Material, das gegenüber einer ausgeführten Sauerstoffdiffusion undurchlässig ist, sowie einer dritten oder oberen Oxidschicht (4) besteht, wobei der Prozeß die folgende Sequenz von Schritten enthält:
a) Maskieren aktiver Bereiche auf der Vorderseite des Bausteins mittels eines Photoresists durch einen photolithographischen Prozeß;
b) anisotropes Ätzen der drei Schichten (4, 3, 2) mittels eines RIE-Prozesses, bis die Oberfläche des darunterliegenden Halbleitersubstrats (1) in den unmaskierten Bereichen freiliegt und der restliche maskierende Photoresist entfernt ist;
c) gleichmäßiges Abscheiden einer vierten Oxidschicht (5);
d) anisotropes Ätzen der gleichmäßig abgeschiedenen vierten Schicht (5) des Oxids mittels eines RIE- Prozesses, bis die Oberfläche des darunterliegenden Halbleitersubstrats (1) in einer zentralen, selbstausrichtenden Fläche des unmaskierten Bereichs freiliegt und ein abgeschrägter Rest (5') der gleichmäßig abgeschiedenen vierten Schicht (5) des Oxids auf den vertikalen Ätzwänden der während des vorangehenden Schritts b) geätzten drei Schichten übrigbleibt;
e) isotropes Plasmaätzen des Halbleitersubstrats (1) durch den freiliegenden, zentralen, selbstausrichtenden Bereich, um einen Graben mit einer gewünschten Tiefe und einem gewünschten abgerundeten Boden auszubilden, wobei bewirkt wird, daß ein Unterschnitt unter die Basis des abgeschrägten Rests (5') sich so weit wie der Vorsprung der Kante der im Schritt b) erzeugten vertikalen Wände seitlich erstreckt;
f) Entfernen des restlichen freigelegten Oxids, das zur dritten Schicht (4) und zur vierten Schicht (5') gehört;
g) Implantieren eines Dotierungsmittels in die geätzte Grabenoberfläche, das die gleiche Polarität aufweist wie das Halbleitersubstrat (1), um das Dotierungsniveau des Halbleitermaterials neben der geätzten Grabenoberfläche zu erhöhen, indem die zweite Schicht (3) eines Materials als Maske verwendet wird, das gegenüber der Sauerstoffdiffusion undurchlässig ist;
h) thermisches Aufwachsen einer dünnen Oxidschicht (6) auf der geätzten und implantierten Oberfläche des im Halbleitersubstrat ausgebildeten Grabens unter Verwendung der zweiten Schicht (3) eines Materials als Maske, das gegenüber Sauerstoffdiffusion undurchlässig ist;
i) Entfernen der zweiten Schicht (3) des diffusionsundurchlässigen Materials;
j) Abscheiden eines dielektrischen Materials (7), bis der im Halbleitersubstrat ausgebildete Graben vollständig gefüllt ist.
DE68927852T 1988-12-15 1989-12-06 Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen Expired - Fee Related DE68927852T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8883689A IT1225636B (it) 1988-12-15 1988-12-15 Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio

Publications (2)

Publication Number Publication Date
DE68927852D1 DE68927852D1 (de) 1997-04-17
DE68927852T2 true DE68927852T2 (de) 1997-06-19

Family

ID=11323815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68927852T Expired - Fee Related DE68927852T2 (de) 1988-12-15 1989-12-06 Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen

Country Status (5)

Country Link
US (1) US5068202A (de)
EP (1) EP0375632B1 (de)
JP (1) JPH02214140A (de)
DE (1) DE68927852T2 (de)
IT (1) IT1225636B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1243919B (it) * 1990-11-20 1994-06-28 Cons Ric Microelettronica Procedimento per l'ottenimento di solchi submicrometrici planarizzati in circuiti integrati realizzati con tecnologia ulsi
US5290396A (en) 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5248625A (en) 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5354706A (en) * 1993-03-02 1994-10-11 Lsi Logic Corporation Formation of uniform dimension conductive lines on a semiconductor wafer
GB9410874D0 (en) * 1994-05-31 1994-07-20 Inmos Ltd Semiconductor device incorporating an isolating trench and manufacture thereof
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
WO1997006558A1 (en) * 1995-08-09 1997-02-20 Advanced Micro Devices, Inc. Process for rounding corners in trench isolation
KR0171733B1 (ko) * 1995-08-28 1999-03-30 김주용 반도체 소자의 콘택홀 형성 방법
GB9616225D0 (en) 1996-08-01 1996-09-11 Surface Tech Sys Ltd Method of surface treatment of semiconductor substrates
EP1357584A3 (de) * 1996-08-01 2005-01-12 Surface Technology Systems Plc Verfahren zur Oberflachensbehandlung von halbleitenden Substraten
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
US6132631A (en) * 1997-08-08 2000-10-17 Applied Materials, Inc. Anisotropic silicon nitride etching for shallow trench isolation in an high density plasma system
US5998301A (en) * 1997-12-18 1999-12-07 Advanced Micro Devices, Inc. Method and system for providing tapered shallow trench isolation structure profile
US6004864A (en) * 1998-02-25 1999-12-21 Taiwan Semiconductor Manufacturing Company Ltd. Ion implant method for forming trench isolation for integrated circuit devices
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers
US6001704A (en) * 1998-06-04 1999-12-14 Vanguard International Semiconductor Corporation Method of fabricating a shallow trench isolation by using oxide/oxynitride layers
US6110793A (en) * 1998-06-24 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits
US6107206A (en) * 1998-09-14 2000-08-22 Taiwan Semiconductor Manufacturing Company Method for etching shallow trenches in a semiconductor body
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
US6521959B2 (en) * 1999-10-25 2003-02-18 Samsung Electronics Co., Ltd. SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
US6580150B1 (en) * 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
KR100392894B1 (ko) * 2000-12-27 2003-07-28 동부전자 주식회사 반도체 소자의 트렌치 형성 방법
KR100846385B1 (ko) * 2002-07-19 2008-07-15 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
US6586314B1 (en) * 2002-10-08 2003-07-01 Chartered Semiconductor Manufacturing Ltd. Method of forming shallow trench isolation regions with improved corner rounding
KR100943481B1 (ko) 2002-12-30 2010-02-22 동부일렉트로닉스 주식회사 이이피롬 셀의 제조방법
US7531367B2 (en) * 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
US20090127722A1 (en) * 2007-11-20 2009-05-21 Christoph Noelscher Method for Processing a Spacer Structure, Method of Manufacturing an Integrated Circuit, Semiconductor Device and Intermediate Structure with at Least One Spacer Structure
KR101435520B1 (ko) 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101540083B1 (ko) * 2008-10-22 2015-07-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP5558480B2 (ja) * 2008-10-31 2014-07-23 アプライド マテリアルズ インコーポレイテッド P3iチャンバにおける共形ドープの改善
US8158522B2 (en) * 2009-09-25 2012-04-17 Applied Materials, Inc. Method of forming a deep trench in a substrate
CN112259453A (zh) * 2020-10-22 2021-01-22 绍兴同芯成集成电路有限公司 一种对芯片表面开槽的方法及芯片
CN116053261B (zh) * 2023-01-28 2023-06-20 微龛(广州)半导体有限公司 高精度的薄膜电阻装置及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
JPS5228550B2 (de) * 1972-10-04 1977-07-27
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
JPS5856437A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US4472873A (en) * 1981-10-22 1984-09-25 Fairchild Camera And Instrument Corporation Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
FR2529714A1 (fr) * 1982-07-01 1984-01-06 Commissariat Energie Atomique Procede de realisation de l'oxyde de champ d'un circuit integre
JPS59202648A (ja) * 1983-05-02 1984-11-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
USH204H (en) * 1984-11-29 1987-02-03 At&T Bell Laboratories Method for implanting the sidewalls of isolation trenches
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
JPS63152155A (ja) * 1986-12-16 1988-06-24 Sharp Corp 半導体装置の製造方法
DE3865058D1 (de) * 1987-02-24 1991-10-31 Sgs Thomson Microelectronics Isolationsverfahren mit einer durch eine schutzschicht aus oxid geschuetzten zwischenschicht.
US4942137A (en) * 1989-08-14 1990-07-17 Motorola, Inc. Self-aligned trench with selective trench fill

Also Published As

Publication number Publication date
DE68927852D1 (de) 1997-04-17
EP0375632B1 (de) 1997-03-12
JPH02214140A (ja) 1990-08-27
IT1225636B (it) 1990-11-22
EP0375632A2 (de) 1990-06-27
IT8883689A0 (it) 1988-12-15
EP0375632A3 (de) 1993-04-21
US5068202A (en) 1991-11-26

Similar Documents

Publication Publication Date Title
DE68927852T2 (de) Verfahren zur Herstellung von Gräben mit abgerundeter Unterseite in einem Siliziumsubstrat zur Herstellung von Isolationen für Grabenstrukturen
DE68927353T2 (de) Verfahren zur Herstellung einer Planarisolierung
DE3751920T2 (de) Isolationsverfahren für integrierte Schaltungen
DE69031849T2 (de) Verfahren zum Ebnen von Topologien für integrierte Schaltungen
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE3850843T2 (de) Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium.
DE69510866T2 (de) Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE69132676T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE69033595T2 (de) Verfahren zur Herstellung einer Isolationsstruktur für eine vollständige dielektrische Isolation für halbleiterintegrierte Schaltung
DE10345346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE69528099T2 (de) Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben
DE4109184A1 (de) Verfahren zum bilden einer feldoxidschicht eines halbleiterbauteils
DE19911977B4 (de) Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2409910C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE68914099T2 (de) Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen.
DE69528098T2 (de) Verfahren zur Isolierung activer Zonen in einem Halbleitersubstrat mittels untiefen, nicht breiten Graben
EP0232748A1 (de) Verfahren zur Auffüllung von Isolationsgräben in integrierten Halbleiterschaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee