[go: up one dir, main page]

DE69934384T2 - Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen - Google Patents

Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen Download PDF

Info

Publication number
DE69934384T2
DE69934384T2 DE69934384T DE69934384T DE69934384T2 DE 69934384 T2 DE69934384 T2 DE 69934384T2 DE 69934384 T DE69934384 T DE 69934384T DE 69934384 T DE69934384 T DE 69934384T DE 69934384 T2 DE69934384 T2 DE 69934384T2
Authority
DE
Germany
Prior art keywords
layer
silicon nitride
silicon dioxide
semiconductor substrate
oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69934384T
Other languages
English (en)
Other versions
DE69934384D1 (de
Inventor
Roger Tempe ST. AMAND
Robert Phoenix MA
Neil Tempe DEUTSCHER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE69934384D1 publication Critical patent/DE69934384D1/de
Application granted granted Critical
Publication of DE69934384T2 publication Critical patent/DE69934384T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich im Allgemeinen auf Verfahren, gemäß dieser Verfahren hergestellte Halbleiterbauelemente und Vorrichtungen, und im Besonderen auf Verfahren, dielektrisch isolierte (Siliziumdioxid) seitliche Isolierungsregionen in einem Halbleitersubstrat und einem MOS Halbleiterbauelement auszuformen, die gemäß diesem Verfahren hergestellt wurden.
  • Hintergrund zum Stand der Technik
  • In der Vergangenheit wurden (integrierte) in Halbleitersubstraten hergestellte Halbleiterbauelemente im Allgemeinen in demselben Halbleitersubstrat von einander isoliert durch irgendeine Form von elektrischer Isolierung, häufig durch Isolierung mittels PN Übergängen oder durch dielektrische Isolierung.
  • Eine dielektrische Isolierung als Mittel zur elektrischen Isolierung von Halbleiterbauelementen in einem Halbleitersubstrat wird von Halbleiterherstellern im Allgemeinen wegen der Vermeidung eines Sperrschichtdurchbruchs bevorzugt, der auftreten kann, wenn eine Isolierung mittels PN Übergang verwendet wird. Weiterhin war wegen der seitlichen Diffusion, die während verschiedener Wärmebehandlungsvorgänge auftritt, die Verwendung von mittels PN Übergang isolierten Regionen nicht sehr wünschenswert, da Zunahmen in der seitlichen Breite von mittels PN Übergang isolierten Regionen für jeden Halbleiterchip zu einer Verminderung der Dichte der Vorrich tung geführt haben. Der Flächenbedarf an Silizium ist sehr wichtig bei der Reduktion von Kosten, und der Verlust an Siliziumfläche auf Grund von sich seitlich ausdehnenden, mittels PN Übergang isolierten Regionen war sehr unerwünscht.
  • Folglich wird es von Halbleiterherstellern und besonders von Herstellern integrierter Schaltungen bevorzugt, bei der Herstellung von Vorrichtungen aus integrierten Schaltungen, wie zum Beispiel von Complementary MOS (CMOS) Vorrichtungen, besonders für die Seitenwandisolierung dielektrische Isolierungen zu verwenden. Der wesentlichste Vorzug der Verwendung von an der Seitenwand dielektrisch isolierten Regionen ist die Tatsache, dass diese eine viel bessere elektrische Isolierung zwischen Vorrichtungen zur Verfügung stellen, wie zum Beispiel für MOS oder Complementary MOS Vorrichtungen.
  • Um jedoch eine maximale Packungsdichte der (MOS oder CMOS) Vorrichtung in einem Halbleiterchip zu erzielen, ist es äußerst wichtig einen Weg zu finden, wie man die Breite der Seitenwand der dielektrischen Isolierungsregionen beschränken oder eingrenzen kann. Dielektrische Isolierungsregionen mit geringer Breite der Seitenwand erlauben eine gesteigerte Verdichtung der (MOS oder CMOS) Vorrichtung und eine daraus resultierende Zunahme in der Anzahl von Schaltungen, die in jedem Halbleiterchip hergestellt werden können.
  • Daher bedeutet eine erhöhte Verdichtung der Vorrichtung eine größere Nutzung von Siliziumfläche und eine entsprechende Reduktion von Herstellungskosten, da mehr MOS und/oder CMOS Vorrichtungen in jedem Halbleiterchip hergestellt werden können.
  • EP 424 011 und US 5 707 899 offenbaren Seitenwandisolierungsregionen für Vorrichtungen aus integrierten Halbleiterschaltkreisen.
  • Dementsprechend besteht ein Bedarf für ein verbessertes Verfahren oder einen verbesserten Prozess, eng begrenzte thermische, seitliche Isolierungsregionen aus Siliziumdioxid in einem Halbleitersubstrat und MOS (oder CMOS) Halbleiterbauelementen auszuformen, die gemäß diesem Verfahren oder diesem Prozess hergestellt werden.
  • Zusammenfassung der Erfindung
  • Es ist ein Ziel dieser Erfindung, ein verbessertes Halbleiterverfahren zur Verfügung zu stellen, um integrierte Schaltungen herzustellen.
  • Es ist ein weiteres Ziel dieser Erfindung, ein verbessertes Halbleiterverfahren zur Verfügung zu stellen, um dielektrisch an den Seitenwänden isolierte Halbleiterbauelemente herzustellen.
  • Es ist ein noch weiteres Ziel dieser Erfindung, ein verbessertes Halbleiterverfahren zur Verfügung zu stellen, um an den Seitenwänden eng begrenzt dielektrisch isolierte Halbleiterbauelemente herzustellen.
  • Es ist noch ein weiteres Ziel dieser Erfindung, ein verbessertes Halbleiterverfahren zur Verfügung zu stellen, um an den Seitenwänden eng begrenzt dielektrisch isolierte Halbleiterbauelemente wie zum Beispiel MOS und CMOS Vorrichtungen herzustellen.
  • Kurze Beschreibung der bevorzugten Ausführungsformen
  • Entsprechend dieser Erfindung wird ein Verfahren nach Anspruch 1 zur Ausformung von thermischen seitlichen Isolierungsregionen aus Siliziumdioxid in einem Halbleitersubstrat offenbart.
  • Entsprechend einem Beispiel wird ein MOS Halbleiterbauelement offenbart, das gemäß dem Verfahren dieser Erfindung hergestellt wird.
  • Entsprechend einem noch weiteren Beispiel wird ein CMOS Halbleiterbauelement offenbart, das gemäß dem Verfahren dieser Erfindung hergestellt wird.
  • Die vorhergehenden und andere Ziele, Merkmale und Vorzüge dieser Erfindung werden offensichtlich aus der folgenden genaueren Beschreibung der bevorzugten Ausführungsform der Erfindung, wie sie in den begleitenden Zeichnungen veranschaulicht sind.
  • Beschreibung der Ausführungsformen
  • Mit Bezug auf 1 bezeichnet das Bezugszeichen 10 im Allgemeinen ein Ausgangshalbleitersubstrat, welches in der als ein Beispiel für die Ausführung des Verfahrens dieser Erfindung gezeigten Figur ein Siliziumhalbleitersubstrat vom P Typ (mit Verunreinigungen vom P Typ dotiertes Silizium) ist. Die Dicke des Ausgangssubstrats vom P Typ 10 kann wie erwünscht variiert werden. Wenn erwünscht, kann das Ausgangssubstrat ein Substrat vom N Typ sein und deshalb werden die darin ausgeformten Halbleiterregionen, angefangen von 12 bis 15, vom entgegen gesetzten Typ der Leitfähigkeit sein wie die in den 12 bis 15 gezeigten Typen der Leitfähigkeit.
  • Mit Bezug auf 2 wird eine vorzugsweise dünne Schicht 12 aus Oxinitrid auf einer Oberfläche des Ausgangshalbleitersubstrats vom P Typ 10 gezüchtet. Zum Beispiel weist die dünne Schicht 12 aus Oxinitrid eine Dicke von etwa 100 Angström auf und wird zum Beispiel unter Verwendung von N2O als das oxidierende Mittel ausgeformt. Die Oxinitridschicht 12 stellt eine Funktion zum Spannungsabbau und als Ätzstopp für das Halbleitersubstrat 10 zur Verfügung.
  • Mit Bezug auf 3 wird eine vorzugsweise dickere Schicht 14 aus amorphem Polysilikon auf der dünnen Schicht 12 aus Oxinitrid aufgebracht. Zum Beispiel weist die dickere Schicht 14 aus amorphem Polysilikon eine Dicke von etwa 400 Angström auf und wird zum Beispiel aufgebracht unter Verwendung eines CVD (Chemical Vapor Deposition) Verfahrens. Es wird beabsichtigt, dass der Begriff amorphes Polysilikon bedeutet, dass die Schicht 14 im Wesentlichen eine Polysilikonschicht ist, die nicht mit Körnern dotiert ist, die einen durchschnittlichen Durchmesser von weniger als 300 Angström aufweisen.
  • Mit Bezug auf 4 wird eine Schicht 16 aus Siliziumdioxid auf der amorphen Polysilikonschicht 14 aufgebracht. Vorzugsweise weist die Siliziumdioxidschicht 16 eine Dicke von etwa 100 Angström auf und wird zum Beispiel unter Verwendung eines CVD Verfahrens aufgebracht.
  • Mit Bezug auf 5 wird eine Schicht 18 aus Siliziumnitrid auf der Siliziumdioxidschicht 16 aufgebracht. Die Siliziumnitridschicht 18 kann zum Beispiel durch Verwendung eines CVD Verfahrens mit einer Dicke wie erwünscht aufgebracht werden, jedoch wird eine Dicke von mindestens 1000 Angström bevorzugt.
  • Mit Bezug auf 6 wird eine Schicht 20 aus Photolack aufgebracht, in dem vorzugsweise konventionelle Photolackaufbringungsverfahren verwendet werden. Mit Bezug auf 7 wird die Photolackschicht 20 photolithographisch belichtet und entwickelt, um die bemusterte Photolackschicht 20 zu belassen, wie sie in 7 gezeigt wird, die Öffnungen 22 aufweist, die sich in der Photolackschicht 20 befinden.
  • Mit Bezug auf 8 werden die Öffnungen 22 in der Photolackschicht 20 auch als in der Siliziumnitridschicht 18, der Siliziumdioxidschicht 16 und der amorphen Polysilikonschicht 14 ausgeformte Öffnungen dargestellt. Die Teile der Siliziumnitridschicht 18, die in 8 als entfernt oder weggeätzt gezeigt werden, werden vorzugsweise durch Verwenden eines Siliziumnitridätzmittels erzielt. Die Teile des Siliziumdioxids 16, die in 8 als entfernt oder weggeätzt gezeigt werden, werden durch vorzugsweise Verwendung eines Ätzmittels erzielt, das Siliziumdioxidmaterial entfernt. Die Teile des amorphen Polysilikons 14, die in 8 als entfernt oder weggeätzt gezeigt werden, werden erzielt durch vorzugsweise Verwendung eines Ätzmittels, das Polysilikonmaterial entfernt.
  • Mit Bezug auf 9 wird die Photolackschicht 20 (wie in 8 gezeigt) entfernt und dann werden Teile der Oxinitridschicht 12 der Öffnungen 22 vorzugsweise durch ein Ätzmittel entfernt, das Oxinitridmaterial entfernt, wobei die Siliziumnitridschicht 18 als eine Maske dient für das Entfernen des Oxinitridmaterials durch ein Ätzmittel. Dem Entfernen der Teile der Oxinitridschicht 12 am unteren Ende der Öffnungen 22 durch ein Ätzmittel folgend, wird ein thermischer Oxidationsvorgang oder Prozess ausgeführt, um sehr eng begrenzte, dielektrische Regionen 24 aus Siliziumdioxid (im Wesentlichen senkrecht geformt) auszuformen, die sich im Wesentli chen senkrecht nach innen in die Oberfläche des Halbleitersubstrat 10 und über eine im Wesentlichen senkrechte Distanz oberhalb der Oberfläche des Halbleitersubstrats 10 in den Öffnungen 22 erstrecken, wie in 10 gezeigt. Auf Grund der Dicke der Spannungsentlastungsschicht 12, die direkt auf der Oberfläche des Halbleitersubstrats 10 liegt, wird eine seitliche Ausdehnung oder ein Wachstum der thermisch gezüchteten Siliziumdioxidregionen 24 in einer Richtung über die Öffnungen 22 in der Oxinitridschicht 12 hinaus verhindert, was dazu dient, das Wachstum oder die Ausdehnung der thermisch gezüchteten Siliziumdioxidregionen 24 auf eine im Wesentlichen senkrechte Richtung nach unten in das Substrat 10 des Siliziumhalbleiters zu beschränken und in eine im Wesentlichen senkrechte Richtung aufwärts gerichtet über die Oberfläche des Substrats 10 des Siliziumhalbleiters. Die versiegelnde Schnittstelle der Schicht aus Oxinitridmaterial 12 stellt eine seitliche Diffusionsbarriere gegenüber Sauerstoff zur Verfügung während des anschließenden (siehe 10) Verfahrens der Feldoxidation, während die amorphe Pufferschicht aus Polysilikon 14 die Verdünnung der Diffusionssperrschicht für Oxinitridsauerstoff zur Spannungsentlastung 12 ermöglicht. Die Eigenschaften der Polypufferschicht 14 (amorphes Polysilikon) zur Spannungsentlastung erlauben auch die anschließende Ausformung einer dickeren Siliziumnitridschicht 18, die verwendet wird, um die aktiven Regionen des Halbleiterbauelements während des Feld-(SiO2)Oxidationsprozesses zu schützen. Als Folge davon ist das thermische Wachstum der nach unten gerichteten Siliziumdioxidregionen 24 in das Halbleitersubstrat 10 sehr eng begrenzt und erlaubt deshalb eine größere Dichte von dielektrisch (Seitenwand) isolierten MOS und CMOS Halbleitervorrichtungen in jedem Halbleiterchip. Die unerwünschte seitliche Ausdehnung der Seitenwandisolierungsbereiche aus Siliziumdioxid in Halbleiterbau elementen nach dem Stand der Technik ist in der Technik der Halbleiterverarbeitung als „Bird Beak" Übergriff bekannt. Daher hemmt die Verwendung der dünnen Oxinitridschicht 12 im Prozess oder Verfahren der vorliegenden Erfindung diese unerwünschte seitliche „Bird Beak" Ausdehnung der thermischen Siliziumdioxidregionen 24.
  • Mit Bezug auf 11 werden die verbleibenden Teile der Siliziumnitridschicht 18 (die als eine aktive Definitions- oder Maskierungsschicht wirkt), die Siliziumdioxidschicht 16, die als eine Oxidabdeckung wirkt und auch dazu dient, unerwünschte Narbenbildung in der amorphen Polysilikonschicht 14 zu verhindern und eine unerwünschte Interaktion zwischen der Siliziumnitridschicht 18 und der amorphen Polysilikonschicht 14 in Regionen oder Bereichen von hoher Spannung zu verhindern, die amorphe Polysilikonschicht 14 (die eine Polypufferschicht ist), und die Oxid- oder Oxinitridschicht zur Spannungsentlastung 12 und die Schicht, die die unerwünschte seitliche Ausdehnung der thermisch gezüchteten Siliziumdioxid-(Seitenwandisolierung)Regionen verhindert, alle wie in 8 gezeigt entfernt, so dass auf diese Weise das Halbleitersubstrat aus Silizium 10 mit seinen thermisch gezüchteten Siliziumdioxidregionen 24 belassen wird.
  • Mit Bezug auf die 12 bis 15 wird ein Beispiel zur Ausformung von MOS Vorrichtungen im Halbleitersubstrat 10 und zur Ausformung von sowohl P Kanal wie auch N Kanal MOS Vorrichtungen (CMOS oder Complementary MOS Vorrichtungen) gezeigt. Es sollte verstanden werden, dass andere Verfahren oder Prozessschritte angewandt werden können als die in den 12 bis 15 gezeigten, um verschiedene Halbleiterbauelemente wie zum Beispiel MOS und CMOS Vorrichtungen herzustellen, die an der Seitenwand dielektrisch isoliert sind.
  • Gemäß 12 werden Source beziehungsweise Drain Halbleiterregionen 26 und 28 vom N Typ im P Halbleitersubstrat 10 ausgeformt durch Verwendung von Maskierungsverfahren und entweder Diffusions- oder Ionenimplantationsverfahren, um eine Verunreinigung vom Typ N oder P in das Halbleitersubstrat 10 einzubringen und um die Source- und Drainregionen 26 und 28 zu erzeugen. Wenn erwünscht, wird durch Verwendung eines separaten N Diffusions- oder Ionenimplantationsprozesses zu einem früheren Zeitpunkt eine Wannenregion 30 vom N Typ im Halbleitersubstrat 10 ausgeformt. Die Source- und Drainregionen 26 und 28 können, wenn erwünscht, N+ oder P+ Regionen sein (wenn das Substrat 10 vom Typ N ist anstatt vom Typ P), während die N Wannenregion 30 eine N oder eine N- Region sein kann.
  • Mit Bezug auf 13 wird eine Siliziumdioxidschicht 32 auf dem Halbleitersubstrat 10 ausgeformt oder abgelagert und dann werden durch Verwendung von photolithographischen und ätzenden Verfahren Öffnungen in dem Teil der Siliziumdioxidschicht 32 ausgeformt, der (nach der Durchführung des Ätzens) oberhalb der Wanne vom N Typ 30 verbleibt.
  • Mit Bezug auf 14 werden diese Öffnungen in den verbleibenden Teilen der Siliziumdioxidschicht 32 und der Oxidisolierungsregionen für die Ausformung der vorzugsweise P+ und/oder N+ (wenn die Wanne vom P Typ ist und das Substrat vom N Typ ist) Source- und Drainregionen 34 und 36 verwendet (das Maß an Verunreinigungen für die P oder N Dotierung zur Ausformung der Source- und Drainregionen 34 und 36 kann wie erwünscht variiert werden).
  • Mit Bezug auf 15 beschreibt oder veranschaulicht diese 15 das vervollständigte integrierte CMOS Halbleiterbauelement mit N Kanal MOS Vorrichtungen, gezeigt auf ge genüber liegenden Seiten einer zentralen (zwischen den seitlichen Isolierungsregionen aus Siliziumdioxid 24) P Kanal MOS Vorrichtung (wodurch eine CMOS Anordnung ausgeformt wird). Gatelektroden (wie zum Beispiel dotierte Gateelektroden aus Polysilikon 40) werden (auf Oxidregionen 38) für die N Kanal beziehungsweise die P Kanal MOS Vorrichtungen zur Verfügung gestellt. Es sollte verstanden werden, dass, wenn erwünscht, Gateelektroden aus Metall verwendet werden können. Vorzugsweise werden Elektroden aus Aluminiumsiliziumkupfer ausgeformt als elektrische Kontakte 42 an die Source- und Drainregionen der P und N Kanal MOS Vorrichtungen. Wenn erwünscht, können andere Metallelektrodenkontakte wie Aluminium- oder Aluminiumsilizium an Stelle der Elektroden aus Aluminiumsiliziumkupfer 42 verwendet werden.

Claims (12)

  1. Verfahren zur Ausformung von seitlichen thermischen Isolierungsbereichen aus Siliziumdioxid in einem Halbleitersubstrat, das die nachfolgenden Schritte umfasst: Bereitstellen eines Halbleitersubstrats; Ausformen einer Oxinitridschicht auf einer Oberfläche des besagten Halbleitersubstrats; Ablagern einer amorphen Polysilikonschicht auf einer Oberfläche der besagten Oxinitridschicht; Ablagern einer Siliziumdioxidschicht auf einer Oberfläche der besagten amorphen Polysilikonschicht; Ablagern einer Siliziumnitridschicht auf einer Oberfläche der besagten Siliziumdioxidschicht; Ausformen einer bemusterten Photolackschicht mit darin angeordneten Durchtrittsöffnungen auf einer Oberfläche der besagten Siliziumnitridschicht; Entfernen von Teilen besagter Siliziumnitridschicht, besagter Siliziumdioxidschicht und besagter amorpher Polysilikonschicht unterhalb der besagten Durchtrittsöffnungen in besagter bemusterter Photolackschicht; Entfernen besagter bemusterter Photolackschicht, die auf besagter Siliziumnitridschicht liegt; Entfernen von frei liegenden Teilen der besagten Oxinitridschicht, die nach dem Schritt des Entfernens von Teilen von besagter Siliziumnitridschicht freigelegt wurden, wobei die besagte Siliziumdioxidschicht und die besagte amorphe Polysilikonschicht die besagte Siliziumnitridschicht als Maske verwenden; thermisches Aufwachsen lassen von Siliziumdioxidseitenwandisolierungsbereiche in besagtem Halbleitersubstrat durch die in der besagten Oxinitridschicht ausgeformten Durchtrittsöffnungen; Entfernen der auf besagtem Halbleitersubstrat angeordneten verbleibenden Teile von besagter Siliziumnitridschicht, besagter Siliziumdioxidschicht, besagter amorpher Polysilikonschicht und besagter Oxinitridschicht, um besagtes Halbleitersubstrat mit einer unisolierten Oberfläche zu belassen, die in Oberflächenteilen von besagtem Halbleitersubstrat angeordnete besagte Siliziumdioxidseitenwandisolierungsbereiche aufweist; und anschließendes Ausformen von MOS Halbleiterbauelementen in dem besagten Halbleitersubstrat zwischen den besagten Siliziumdioxidseitenwandisolierungsbereichen in dem besagten Halbleitersubstrat.
  2. Verfahren gemäß Anspruch 1, wobei die Schritte besagtes Oxinitrid auszuformen den Schritt umfassen, die besagte Oxinitridschicht unter Verwendung von N2O als Oxidationsmittel aufwachsen zu lassen.
  3. Verfahren gemäß Anspruch 1, wobei der Schritt besagte amorphe Polysilikonschicht abzulagern den Schritt umfasst, die besagte amorphe Polysilikonschicht unter Verwendung eines Chemical Vapor Deposition (CVD) Verfahrens abzulagern.
  4. Verfahren gemäß Anspruch 1, wobei der Schritt besagte Siliziumdioxidschicht abzulagern den Schritt umfasst, die besagte Siliziumdioxidschicht unter Verwendung eines Chemical Vapor Deposition (CVD) Verfahrens abzulagern.
  5. Verfahren gemäß Anspruch 1, wobei der Schritt besagte Siliziumnitridschicht abzulagern den Schritt umfasst, die besagte Siliziumnitridschicht unter Verwendung eines Chemical Vapor Deposition (CVD) Verfahrens abzulagern.
  6. Verfahren gemäß Anspruch 1, wobei der Schritt eine bemusterte Photolackschicht mit darin angeordneten Durchtrittsöffnungen auszuformen den Schritt umfasst, eine Photolackschicht auf besagte Siliziumnitridschicht abzulagern und besagte Photolackschicht photolithographisch freizulegen und zu entwickeln, um die besagten Durchtrittsöffnungen darin auszuformen.
  7. Verfahren gemäß Anspruch 1, wobei der Schritt Teile von besagter Siliziumnitridschicht, besagter Siliziumdioxidschicht und besagter amorpher Polysilikonschicht unterhalb besagter Durchtrittsöffnungen in besagter bemusterter Photolackschicht zu entfernen den Schritt umfasst, besagte Teile von besagter Siliziumnitridschicht, besagter Siliziumdioxidschicht und besagter amorpher Polysilikonschicht wegzuätzen.
  8. Verfahren gemäß Anspruch 1, wobei der Schritt des Entfernens von frei liegenden Teilen der besagten Oxinitridschicht nach dem Entfernen von Teilen von besagter Siliziumnitridschicht, besagter Siliziumdioxidschicht und besagter amorpher Polysilikonschicht unter Verwendung besagter Siliziumnitridschicht als Maske den Schritt umfasst, besagte frei gelegte Teile der besagten Oxinitridschicht wegzuätzen.
  9. Verfahren gemäß Anspruch 1, wobei der Schritt des Entfernens verbleibender Teile der besagten Siliziumnitridschicht, der besagten Siliziumdioxidschicht, der besagten amorphen Siliziumschicht und der besagten Oxinitridschicht den Schritt umfasst, der Reihe nach die besagte Siliziumnitridschicht, die besagte Siliziumdioxidsicht, die besagte amorphe Siliziumschicht und die besagte Oxinitridschicht wegzuätzen.
  10. Verfahren gemäß Anspruch 1, wobei der Schritt anschließend MOS Halbleiterbauelemente in besagtem Halbleitersubstrat zwischen den besagten Siliziumdioxidseitenwandisolierungsbereichen auszuformen die Schritte umfasst, Source- und Drainbereiche in einer bestimmten Art von Leitfähigkeit auszuformen in besagtem Halbleitersubstrat, welches eine entgegen ge setzte Art von Leitfähigkeit aufweist, Source- und Drainbereiche in der besagten entgegen gesetzten Art von Leitfähigkeit in einem Teil von besagtem Halbleitersubstrat ausformen, das die besagte eine bestimmte Leitfähigkeit aufweist, und Gateelektroden und Source- und Drainkontakte auszuformen, um dielektrisch seitenwandisolierte komplementäre MOS (CMOS) Bauelemente zur Verfügung zu stellen.
  11. Verfahren gemäß Anspruch 1, wobei die Schritte des Ausformens der besagten Oxinitridschicht den Schritt umfassen, die besagte Oxinitridschicht unter Verwendung von N2O als Oxidationsmittel aufwachsen zu lassen, der Schritt des Ablagerns der besagten amorphen Polysilikonschicht den Schritt des Ablagerns der besagten amorphen Polysilikonschicht unter Verwendung eines Chemical Vapor Deposition (CVD) Verfahrens umfasst, der Schritt des Ablagerns der besagten Siliziumdioxidschicht den Schritt des Ablagerns der besagten Siliziumdioxidschicht unter Verwendung eines Chemical Vapor Deposition (CVD) Verfahrens umfasst, der Schritt des Ablagerns der besagten Siliziumnitridschicht den Schritt des Ablagerns der besagten Siliziumnitridschicht unter Verwendung eines Chemical Vapor Deposition (CVD) Verfahrens umfasst, der Schritt des Ausformens einer bemusterten Photolackschicht mit darin angeordneten Durchgangsöffnungen den Schritt umfasst, eine Photolackschicht auf besagter Siliziumnitridschicht abzulagern und die besagte Photolackschicht photolithographisch frei zu legen und zu entwickeln, um die besagten Durchgangsöffnungen darin auszuformen, der Schritt des Entfernens von Teilen der besagten Siliziumnitridschicht, der besagten Siliziumdioxidschicht und der besagten amorphen Polysilikonschicht unterhalb besagter Durchgangsöffnungen in besagter bemusterter Photolackschicht den Schritt umfasst, die besagten Teile der besagten Siliziumnitridschicht, der besagten Siliziumdioxidschicht und der besagten amorphen Polysilikonschicht wegzuätzen, einschließlich des Schritts des Entfernens der besagten Photolackschicht, einschließlich des Schritts des Entfernens von frei gelegten Teilen von besagter Oxinitridschicht unter Verwendung besagter Siliziumnitrid schicht als eine Maske und einschließlich des Schritts des Ausformens besagter Isolierungsbereiche aus thermisch aufwachsen gelassenem Oxid unter Verwendung besagter Siliziumnitridschichten, Siliziumdioxidschichten, amorphen Polysilikonschichten und Oxinitridschichten als Maske, der Schritt des Entfernens verbleibender Teile der besagten Siliziumnitridschicht, der besagten Siliziumdioxidschicht, der besagten amorphen Polysilikonschicht und der besagten Oxinitridschicht den Schritt umfasst, der Reihe nach die besagte Siliziumnitridschicht, die besagte Siliziumdioxidschicht, die besagte amorphe Polysilikonschicht und die besagten Oxinitridschicht wegzuätzen, der Schritt des anschließenden Ausformens der MOS Halbleiterbauelemente in besagtem Halbleitersubstrat zwischen den besagten Siliziumdioxidseitenwandisolierungsbereichen die Schritte umfasst, Source- und Drainbereiche in einer bestimmten Art von Leitfähigkeit in besagtem Halbleitersubstrat auszuformen, das eine entgegen gesetzte Art von Leitfähigkeit aufweist, Source- und Drainbereiche in der besagten entgegen gesetzten Art von Leitfähigkeit in einem Teil von besagtem Halbleitersubstrat ausformen, das die besagte eine bestimmte Leitfähigkeit aufweist, und Gateelektroden und Source- und Drainkontakte auszuformen, um dielektrisch seitenwandisolierte komplementäre MOS (CMOS) Bauelemente zur Verfügung zu stellen.
  12. Verfahren gemäß Anspruch 1, wobei besagte Oxinitridschicht eine Spannungsentlastungsfunktion für besagtes Halbleitersubstrat ausübt.
DE69934384T 1998-04-24 1999-04-23 Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen Expired - Lifetime DE69934384T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/066,120 US6087241A (en) 1997-09-05 1998-04-24 Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
US66120 1998-04-24

Publications (2)

Publication Number Publication Date
DE69934384D1 DE69934384D1 (de) 2007-01-25
DE69934384T2 true DE69934384T2 (de) 2007-09-27

Family

ID=46465342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934384T Expired - Lifetime DE69934384T2 (de) 1998-04-24 1999-04-23 Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen

Country Status (7)

Country Link
US (1) US6087241A (de)
EP (1) EP1000439B1 (de)
JP (1) JP2002506579A (de)
KR (1) KR20010014111A (de)
DE (1) DE69934384T2 (de)
TW (1) TW557538B (de)
WO (1) WO1999056314A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767794B2 (en) * 1998-01-05 2004-07-27 Advanced Micro Devices, Inc. Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET
JP3385981B2 (ja) * 1998-06-01 2003-03-10 日本電気株式会社 半導体装置及びその製造方法
US6239003B1 (en) * 1998-06-16 2001-05-29 Texas Instruments Incorporated Method of simultaneous fabrication of isolation and gate regions in a semiconductor device
JP3338383B2 (ja) * 1998-07-30 2002-10-28 三洋電機株式会社 半導体装置の製造方法
US6323105B1 (en) * 1998-11-09 2001-11-27 United Microelectronics Corp. Method for fabricating an isolation structure including a shallow trench isolation structure and a local-oxidation isolation structure
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
US6573172B1 (en) 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
US7226834B2 (en) * 2004-04-19 2007-06-05 Texas Instruments Incorporated PMD liner nitride films and fabrication methods for improved NMOS performance
US7217626B2 (en) * 2004-07-26 2007-05-15 Texas Instruments Incorporated Transistor fabrication methods using dual sidewall spacers
US7012028B2 (en) * 2004-07-26 2006-03-14 Texas Instruments Incorporated Transistor fabrication methods using reduced width sidewall spacers
US7172936B2 (en) * 2004-09-24 2007-02-06 Texas Instruments Incorporated Method to selectively strain NMOS devices using a cap poly layer
US7129127B2 (en) * 2004-09-24 2006-10-31 Texas Instruments Incorporated Integration scheme to improve NMOS with poly cap while mitigating PMOS degradation
US7586158B2 (en) * 2005-07-07 2009-09-08 Infineon Technologies Ag Piezoelectric stress liner for bulk and SOI
CN102254943B (zh) * 2011-08-06 2013-06-19 深圳市稳先微电子有限公司 一种栅源侧台保护的晶体管功率器件及其制造方法
CN102280483B (zh) * 2011-08-06 2013-07-10 深圳市稳先微电子有限公司 一种栅源侧台保护的功率器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
US5002898A (en) * 1989-10-19 1991-03-26 At&T Bell Laboratories Integrated-circuit device isolation
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation
US5358892A (en) * 1993-02-11 1994-10-25 Micron Semiconductor, Inc. Etch stop useful in avoiding substrate pitting with poly buffered locos
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
JPH098020A (ja) * 1995-06-19 1997-01-10 Nippon Precision Circuits Kk 半導体装置の製造方法
US5956589A (en) * 1997-09-05 1999-09-21 Microchip Technology Incorporated Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method

Also Published As

Publication number Publication date
TW557538B (en) 2003-10-11
KR20010014111A (ko) 2001-02-26
JP2002506579A (ja) 2002-02-26
EP1000439B1 (de) 2006-12-13
DE69934384D1 (de) 2007-01-25
US6087241A (en) 2000-07-11
WO1999056314A1 (en) 1999-11-04
EP1000439A1 (de) 2000-05-17

Similar Documents

Publication Publication Date Title
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10339920B4 (de) Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors
DE69522992T2 (de) Verfahren zur Herstellung eines Widerstands
EP2657961B1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit lokaler Source-/Drainisolation
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE69934384T2 (de) Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen
US4446613A (en) Integrated circuit resistor and method of fabrication
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE102008063403A1 (de) SOI-Bauelement mit einem vergrabenen isolierenden Material mit erhöhter Ätzwiderstandsfähigkeit
DE102004041066A1 (de) Hochintegriertes Halbleiterbauelement mit Silicidschicht und zugehöriges Herstellungsverfahren
DE69331077T2 (de) Verfahren zur Herstellung einer MOSFET-Struktur mit planarem Oberfläche
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE69224730T2 (de) Seitenwand-Abstandsstruktur für Feldeffekttransistor
DE10321457B4 (de) Verfahren zur Herstellung integrierter Schaltungen mit gleichförmigen Silizidsperrschichten
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
EP0516338B1 (de) Selbstjustierender Polysilizium-T-Gatekontakt
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102020107379A1 (de) Luftspacer um kontaktstecker und verfahren zu deren ausbildung
DE102020114991A1 (de) In-situ-ausbilden von metallgate-modulatoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition