DE69330146T2

DE69330146T2 - Einrichtung für Erzeugung der Synchronisierung und Datenübertragungseinrichtung, welche die Einrichtung für die Erzeugung der Synchronisierung enthält

Info

Publication number: DE69330146T2
Application number: DE69330146T
Authority: DE
Inventors: Kyoko Hirao; Takashi Kaku
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-01-27
Filing date: 1993-01-26
Publication date: 2001-08-02
Anticipated expiration: 2013-01-27
Also published as: EP0554997A2; US5570390A; JP2721455B2; EP0554997B1; EP0554997A3; DE69330146D1; JPH05207001A

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft im allgemeinen eine Zeitlagenerzeugungsvorrichtung, die ein Zeitlagensignal aus einem Signal erzeugt, das über eine Übertragungsleitung empfangen wurde. Im besonderen betrifft die vorliegende Erfindung eine Zeitlagenerzeugungsvorrichtung, die für eine Datenübertragungsvorrichtung geeignet ist, die ein empfangenes Signal demoduliert, das über einen Haupt-(Primär)-Kanal mit hoher Bitrate und einen Sekundärkanal mit niedriger Bitrate, der ein Frequenzband hat, das sich von dem des Hauptkanals mit hoher Bitrate unterscheidet, übertragen wurde.

2. Beschreibung der verwandten Technik

Eine Datenübertragungsvorrichtung wie z. B. ein Modem (Modulator und Demodulator) regeneriert ein Übertragungszeitlagensignal aus einem Signal, das über eine Übertragungsleitung empfangen wurde. Das Übertragungszeitlagensignal wird verwendet, um aus dem empfangenen Signal das ursprüngliche Übertragungssignal zu reproduzieren.
In letzter Zeit ist gefordert worden, Daten über eine analoge Übertragungsleitung, die das Sprachband hat, mit hoher Übertragungsgeschwindigkeit (Bitrate) zu übertragen. Wenn die Übertragungsgeschwindigkeit zunimmt, wird es schwierig, eine Zeitlagenkomponente aus dem empfangenen Signal zu extrahieren. Daher wird gewünscht, die Zeitlagenkomponente aus dem Signal, das über die analoge Übertragungsleitung mit hoher Übertragungsgeschwindigkeit empfangen wurde, leicht zu extrahieren.
Ein Signal, das über eine analoge Übertragungsleitung übertragen wird, hat, wie in Fig. 1 gezeigt, einen Haupt- (Primär)-Kanal und einen Sekundärkanal, die in dem Sprachband zwischen 0,3 kHz und 3,4 kHz angeordnet sind. Der Hauptkanal hat ein Frequenzband von 3000 Hz, und der Sekundärkanal hat ein Frequenzband von 100 Hz. Hauptdaten, die durch einen QAM-(Quadrature Amplitude Modulation)-Prozeß mit einer Übertragungsgeschwindigkeit von 9600 Bits moduliert werden, werden über den Hauptkanal übertragen. Steuerdaten, die verwendet werden, um das Netz zu verwalten, werden durch einen FSK-(Frequency Shift Keying)-Prozeß moduliert und über den Sekundärkanal übertragen. Zum Beispiel werden Steuerdaten, die erforderlich sind, um einer Hostkommunikationsvorrichtung den Status des Modems mitzuteilen oder das Netz zu testen, über den Sekundärkanal übertragen. Die Steuerdaten werden mit einer Übertragungsgeschwindigkeit von zum Beispiel 50 Bits übertragen.
Fig. 1B ist ein Blockdiagramm eines Empfängers eines Modems, der ein Signal verarbeitet, das über die Haupt- und Sekundärkanäle übertragen wurde (siehe japanische offengelegte Patentveröffentlichung Nr. 61-82545). Ein analoges Signal, das über eine analoge Übertragungsleitung (nicht gezeigt) empfangen wurde, wird auf ein Tiefpaßfilter [low pass filter] (LPF) 40 angewendet, welches Hochfrequenzkomponenten von ihm eliminiert. Das analoge Signal von dem Tiefpaßfilter 40 wird auf einen A/D-(Analog/Digital)-Konverter 41 angewendet. Ein digitales Signal, das von dem A/D-Konverter 41 erzeugt wird, wird auf einen Prozessor 1 wie z. B. einen digitalen Signalprozessor (DSP) angewendet.
Der Prozessor 1 ist aus einem Hauptkanalsystem 2 und einem Sekundärkanalsystem 3 gebildet. In dem Hauptkanalsystem 2 wird das digitale Signal von dem A/D-Konverter 41 durch einen Demodulator (DEM) 20 demoduliert. Ein Roll-off- Filter (ROF) 21 eliminiert Hochfrequenzkomponenten von dem demodulierten Signal und formt die Wellenform des demodulierten Signals. Ein Entzerrer [equalizer] (EQL) 22 entzerrt die Wellenform des Ausgangssignals des Roll-off-Filters 21. Ein Trägerphasencontroller [carrier phase controller] (CAPC) 23 eliminiert den Jitter von dem entzerrten Signal von dem Entzerrer 22. Eine Entscheidungseinheit [decision unit] (DEC) 24 identifiziert Daten, die über den Hauptkanal übertragen wurden, von dem Ausgangssignal des Trägerphasencontrollers 23.
Das Ausgangssignal des Roll-off-Filters 21 wird auf einen Zeitlagenextrahierer [timing extractor] (TIM) 25 angewendet, der eine Zeitlagenkomponente aus dem Ausgangssignal des Roll-off-Filters 21 extrahiert. Eine Primärintegrationsschaltung 26, die aus einem Verzögerungselement, das eine Einheitsverzögerungszeit T hat, und aus zwei Addierern gebildet ist, führt eine Frequenzintegrationsoperation an dem Ausgangssignal des Zeitlagenextrahierers 25 aus, um die Frequenzkomponenten zu stabilisieren, die durch den Jitter beeinträchtigt sind. Eine Sekundärintegrationsschaltung 27, die aus einem Verzögerungselement, das die Einheitsverzögerungszeit T hat, und aus einem Addierer gebildet ist, führt eine Phasenintegrationsoperation an dem Ausgangssignal der Primärintegrationsschaltung 26 aus, um eine Phasenfehlersignalkomponente zu stabilisieren, die in dem Ausgangssignal der Primärintegrationsschaltung 26 enthalten ist. Eine Entscheidungseinheit (DEC) 28 identifiziert einen Phasenfehler und gibt ein Phasenfehlersignal an einen 1/n-Zähler 29 aus. Das Frequenzteilungsverhältnis des 1/n-Zählers 29 wird gemäß dem Phasenfehlersignal verändert. Das heißt, die Strukturelemente 26-29 bilden eine Phasenregelkreis-[phase locked loop]-(PLL)-Schaltung. Das Ausgangssignal des 1/n- Zählers 29 wird als internes Zeitlagensignal auf den A/D- Konverter 41 angewendet, der das interne Zeitlagensignal als Abtasttaktsignal verwendet.
In dem Sekundärkanalsystem 3 demoduliert ein Demodulator (DEM) 30 das digitale Signal von dem A/D-Konverter 41. Ein Roll-off-Filter (ROF) 31 eliminiert Hochfrequenzkomponenten von dem demodulierten Signal von dem Demodulator 30 und formt dessen Wellenform. Ein Entzerrer (EQL) 32 entzerrt die Wellenform des Ausgangssignals des Roll-off-Filters 31. Ein Trägerphasencontroller (CAPC) 33 eliminiert den Jitter von dem entzerrten Signal von dem Entzerrer 32. Eine Entscheidungseinheit (DEC) 34 identifiziert Daten, die über den Sekundärkanal übertragen wurden, von dem Ausgangssignal des Trägerphasencontrollers 33.
In der Praxis entsprechen die oben erwähnten Strukturelemente des Prozessors 1 Prozessen, die durch den Prozessor 1 ausgeführt werden.
Die herkömmliche Vorrichtung, die in Fig. 1B gezeigt ist, hat jedoch die folgenden Nachteile. Wenn die Roll-off- Rate des Roll-off-Filters 21 hoch ist (100% in Fig. 2A), ist die Übertragungsgeschwindigkeit langsam und beträgt zum Beispiel 1000 Baud, wie in Fig. 2A gezeigt. In diesem Fall kann jedoch die Zeitlagenextraktion ohne weiteres ausgeführt werden. Die Roll-off-Rate des Roll-off-Filters 21 ist so definiert, wie es in Fig. 2C gezeigt ist.
Wenn die Übertragungsgeschwindigkeit des Hauptkanals auf 2000 Baud erhöht wird, um dem neuen Verlangen nach einer Datenübertragung mit hoher Bitrate zu entsprechen, ist es notwendig, die Roll-off-Rate zu reduzieren, wie in Fig. 2B gezeigt, um Daten über den Hauptkanal in dem Sprachband zu übertragen. In dem in Fig. 2B gezeigten Fall ist es sehr schwierig, die Zeitlagenkomponente aus dem Signal zu extrahieren, das über den Hauptkanal übertragen wurde, da die Zeitlagenkomponente aus einer Energie extrahiert wird, die in Bereichen vorhanden ist, die in Fig. 2B durch Schraffierung gekennzeichnet sind. Das heißt, die Extraktion der Zeitlagenkomponente wird schwierig, wenn die Übertragungsgeschwindigkeit des Hauptkanals zunimmt. In dem in Fig. 2B gezeigten Fall arbeitet die PLL-Schaltung nicht akkurat, und es ist möglich, daß die Übertragungsvorrichtung die ursprünglichen Übertragungsdaten falsch reproduziert.
EP-A-0 324 571 beschreibt ein Mehrpunktmodemsystem mit einer schnellen Synchronisation, das ein Hauptmodem und eine Vielzahl von Fernmodems enthält. Während einer ersten Übertragung von einem Fernmodem zu dem Hauptmodem wird eine relativ lange Trainingsfolge übertragen, und Empfängerparameter und Entzerrerkoeffizienten werden in einer Speichereinheit in dem Hauptmodem gespeichert. Während anschließender Übertragungen wird eine relativ kurze Trainingsfolge angewendet, um die Hauptmodemempfängerzeitlage zu synchronisieren und ferner das Übertragungsfernmodem zu identifizieren. In dem Hauptmodem ist ein Interpolationsfilter, das auf einer Interpolationsformel von Lagrange neunter Ordnung basiert, zwischen einem Analog/Digital-Konverter und einem Bandpaßfilter angeordnet. Koeffizienten für das Interpolationsfilter werden unter Verwendung eines Restzeitverschiebungswertes berechnet, der unter Einsatz eines DFT-Rechners ermittelt wird, der mit einem Phasensegmentdetektor und einem Phasen-zu-Zeit-Verschiebungskonverter gekoppelt ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, eine Zeitlagenerzeugungsvorrichtung vorzusehen, bei der die obigen Nachteile eliminiert sind.
Ein spezifischeres Ziel der vorliegenden Erfindung ist es, eine Zeitlagenerzeugungsvorrichtung vorzusehen, die Zeitlageninformationen in dem Fall, wenn der Hauptkanal eine hohe Übertragungsgeschwindigkeit hat, akkurat extrahieren kann.
Die obigen Ziele der vorliegenden Erfindung werden durch eine Zeitlagenerzeugungsvorrichtung erreicht, die mit einer Übertragungsleitung gekoppelt ist, die einen Hauptkanal und einen Sekundärkanal hat, wobei der Hauptkanal eine Übertragungsgeschwindigkeit hat, die höher als jene des Sekundärkanals ist, welche Zeitlagenerzeugungsvorrichtung umfaßt: ein erstes Mittel zum Extrahieren einer Zeitlagensignalkomponente, die über den Sekundärkanal übertragen wurde; und ein zweites Mittel, das mit dem ersten Mittel gekoppelt ist, zum Erzeugen eines internen Zeitlagensignals synchron mit der Zeitlagensignalkomponente, wobei das interne Zeitlagensignal verwendet wird, um Daten zu reproduzieren, die über den Hauptkanal übertragen wurden.
Die Zeitlagenerzeugungsvorrichtung kann eine Datenübertragungsvorrichtung umfassen, die enthält: ein A/D-Konvertierungsmittel zum Konvertieren eines analogen Signals, das über die Übertragungsleitung empfangen wurde, in ein digitales Signal mit einer variablen Abtastfrequenz; ein Hauptkanalsystem, das mit dem A/D-Konvertierungsmittel verbunden ist und Übertragungsdaten, die über den Hauptkanal übertragen wurden, aus dem digitalen Signal reproduziert; ein Sekundärkanalsystem, das mit dem A/D-Konvertierungsmittel verbunden ist und Steuerdaten, die über den Sekundärkanal übertragen wurden, aus dem digitalen Signal reproduziert; und eine Zeitlagenextraktionsvorrichtung mit der oben erwähnten Struktur. Genauer gesagt, die Zeitlagenextraktionsvorrichtung umfaßt: ein erstes Mittel zum Extrahieren einer Zeitlagensignalkomponente, die über den Sekundärkanal übertragen wurde; und ein zweites Mittel, das mit dem ersten Mittel gekoppelt ist, zum Erzeugen eines internen Zeitlagensignals synchron mit der Zeitlagensignalkomponente, welches interne Zeitlagensignal auf das A/D-Konvertierungsmittel angewendet wird, um die variable Abtastfrequenz zu steuern.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden eingehenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen deutlicher hervor, in denen:
Fig. 1A ein Frequenzbanddiagramm eines Signals ist, das über eine analoge Übertragungsleitung mit dem Sprachband übertragen wird;
Fig. 1B ein Blockdiagramm einer herkömmlichen Datenübertragungsvorrichtung ist, die Signale verarbeitet, wie sie in Fig. 1A gezeigt sind;
Fig. 2A, 2B und 2C Frequenzbanddiagramme sind, die Nachteile zeigen, die bei der Zeitlagenextraktion auftreten, die in der Datenübertragungsvorrichtung von Fig. 1B ausgeführt wird;
Fig. 3 ein Blockdiagramm einer Übersicht über die vorliegende Erfindung ist;
Fig. 4 ein Blockdiagramm einer ersten Ausführungsform der vorliegenden Erfindung ist;
Fig. 5 ein Blockdiagramm einer Vektorkonvertierungseinheit, eines Multiplizierers und eines Nullpunktextrahierers ist, die in Fig. 4 gezeigt sind;
Fig. 6 und 7 Wellenformdiagramme sind, die einen Vektorkonvertierungsprozeß und einen Nulldurchgangsextraktionsprozeß zeigen, die in der ersten Ausführungsform der vorliegenden Erfindung ausgeführt werden;
Fig. 8A, 8B und 8C Diagramme sind, die eine Frequenzverschiebungsoperation zeigen, die in der ersten Ausführungsform der vorliegenden Erfindung ausgeführt wird;
Fig. 9 ein Diagramm ist, das einen Entscheidungsprozeß zum Bestimmen dessen zeigt, ob das Zeitlagensignal voreilt oder verzögert ist;
Fig. 10 ein Diagramm ist, das den Entscheidungsprozeß zeigt;
Fig. 11 ein Blockdiagramm einer zweiten Ausführungsform der vorliegenden Erfindung ist;
Fig. 12 und 13 Diagramme sind, die die Operation der zweiten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 14 ein Blockdiagramm einer Variante der ersten Ausführungsform der vorliegenden Erfindung ist; und
Fig. 15 ein Blockdiagramm eines wesentlichen Teils einer Hostvorrichtung ist, mit der eine Datenübertragungsvorrichtung über ein Netz gekoppelt ist.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Fig. 3 zeigt eine Übersicht über die vorliegende Erfindung. Eine Sekundärkanalzeitlagenextraktions-/-erzeugungseinheit M3 extrahiert eine Zeitlagensignalkomponente aus einem Signal, das über den Sekundärkanal übertragen wurde, und erzeugt ein Zeitlagensignal, das mit der Zeitlagenkomponente synchron ist. Das so erzeugte Zeitlagensignal wird auf ein Hauptkanalsignalreproduktionssystem M1 angewendet, das Hauptkanaldaten reproduziert, und auf ein Sekundärkanalsignalreproduktionssystem M2, das Sekundärkanaldaten reproduziert. Auf der Seite des Senders wird die Zeitlagenkomponente, die eine Übertragungsgeschwindigkeit von zum Beispiel 50 Baud hat, erzeugt und über den Sekundärkanal übertragen. Es ist erforderlich, daß die Übertragungsgeschwindigkeit des Hauptkanals ein ganzzahliges Vielfaches der Übrtragungsgeschwindigkeit des Sekundärkanals ist. Denn das Zeitlagensignal wird aus dem Signal extrahiert, das über den Sekundärkanal übertragen wird.
Da die Zeitlagenkomponente aus dem Signal extrahiert wird, das über den Sekundärkanal übertragen wird, ist es möglich, die Übertragungsgeschwindigkeit des Hauptkanals zum Beispiel auf 2000 Baud zu erhöhen. Daher ist für das Hauptkanalsignalreproduktionssystem M1 keine strenge Jittertoleranz erforderlich.
Fig. 4 zeigt eine erste Ausführungsform der vorliegenden Erfindung. In Fig. 4 sind Teile, die dieselben wie Teile in den zuvor beschriebenen Figuren sind, mit denselben Bezugszeichen versehen. Eine Datenübertragungsvorrichtung, die in Fig. 4 gezeigt ist, umfaßt das Tiefpaßfilter 40, den A/D-Konverter 41 und einen Prozessor 100, wie etwa einen digitalen Signalprozessor. Der Prozessor 100 hat ein Hauptkanalsystem 200, das der Einheit M1 von Fig. 3 entspricht, und ein Sekundärkanalsystem 300, das dem System M2 entspricht.
In dem Hauptkanalsystem 200 extrahiert ein Bandpaßfilter 25a, das mit dem Roll-off-Filter 21 verbunden ist, Signalkomponenten in einem Band, die die Zeitlagenkomponente enthalten, aus dem Ausgangssignal des Roll-off-Filters 21. Ein Quadrierer 25b quadriert das Ausgangssignal des Bandpaßfilters 25a, um dadurch die Energie des Zeitlagensignals zu extrahieren. Ein Zeitlagenphasenextrahierer 25c extrahiert ein Zeitlagenphasensignal aus dem Ausgangssignal des Quadrierers 25b. Eine Zeitlagenphasenentscheidungseinheit 25d identifiziert die Zeitlagenphase von dem Zeitlagenphasensignal, das von dem Zeitlagenphasenextrahierer 25c empfangen wurde, und erzeugt ein Steuersignal auf der Basis der identifizierten Zeitlagenphase. Das Steuersignal wird auf das Roll-off-Filter 21 angewendet, um Abgriffskoeffizienten des Roll-off-Filters 21 zu verändern.
In dem Sekundärkanalsystem 300 quadriert ein Quadrierer 35, der mit dem Roll-off-Filter 31 verbunden ist, das Ausgangssignal des Roll-off-Filters 31, um dadurch die Energie des Signals in dem Sekundärkanal zu extrahieren. Ein Zeitlagenextrahierer 36 extrahiert die Energie der Zeitlagensignalkomponente aus dem Ausgangssignal des Quadrierers 35. Eine Vektorkonvertierungseinheit 37 erzeugt ein Vektorsignal aus der Zeitlagensignalkomponente von dem Zeitlagenextrahierer 36, die ein Skalarsignal ist. Eine Zeitlagenphasenentscheidungseinheit 38 identifiziert die Phase der extrahierten Zeitlagensignalkomponente und erzeugt ein Steuersignal auf der Basis der identifizierten Phase. Das Steuersignal wird auf das Roll-off-Filter 31 angewendet, um die Abgriffskoeffizienten des Roll-off-Filters 31 zu verändern.
Ein Multiplizierer 39 multipliziert das Zeitlagensignal (Vektor), das eine Frequenz von 50 Hz hat, mit einem Referenzsignal (Vektor), das eine Frequenz von 1950 Hz hat, und erzeugt dadurch ein Zeitlagensignal mit einer Frequenz von 2000 Hz. Ein Nullpunktextrahierer 50 tastet das Zeitlagensignal von dem Multiplizierer 39 mit einem Baudratentaktsignal (2000 Hz) ab und erzeugt Phasenfehlersignalabtastwerte.
Eine Primärintegrationsschaltung 51 führt eine Frequenzintegrationsoperation an einer Reihe von Abtastwerten von dem Nullpunktextrahierer 50 aus und enthält zwei Addierer 51a und 51b und ein Verzögerungselement 51c, das die Einheitsverzögerungszeit hat. Der Addierer 51a addiert den gegenwärtigen Abtastwert zu dem vorhergehenden Abtastwert, der dem gegenwärtigen Abtastwert vorausgeht, nach der Einheitsverzögerungszeit T. Der Addierer 51b addiert den gegenwärtigen Abtastwert zu dem Ausgangssignal des Addierers 51a. Die erste Integrationsschaltung 51 dient zum Stabilisieren der Frequenzkomponenten, die durch den Jitter beeinträchtigt sind. Eine Sekundärintegrationsschaltung 51 enthält einen Addierer 52a und ein Verzögerungselement 52b, das die Einheitsverzögerungszeit T hat. Der Addierer 52a addiert den gegenwärtigen Abtastwert von der Schaltung 51 zu dem vorhergehenden Abtastwert von dem Verzögerungselement 52b.
Eine Entscheidungseinheit 53 enthält Addierer 53a, 53c und 53e und Polaritätsentscheidungseinheiten 53b und 53d. Der Addierer 53a addiert "1" zu dem Ausgangssignal der Sekundärintegrationsschaltung 52. Die Polaritätsentscheidungseinheit 53b bestimmt, ob das Ausgangssignal von dem Addierer 53a voreilt oder nicht, indem bestimmt wird, ob die Polarität des Ausgangssignals von dem Addierer 53a positiv ist oder nicht. Das Entscheidungsresultat wird zu dem Addierer 53e hinzugefügt. Der Addierer 53c addiert "-1" zu dem Ausgangssignal der Sekundärintegrationsschaltung 52. Die Polaritätsentscheidungseinheit 53d bestimmt, ob das Ausgangssignal von dem Addierer 53c verzögert ist oder nicht, indem bestimmt wird, ob die Polarität des Ausgangssignals von dem Addierer 53c negativ ist oder nicht. Das Entscheidungsresultat wird zu dem Addierer 53e hinzugefügt. Das Ausgangssignal des Addierers 53e wird auf das Verzögerungselement 52b angewendet, um den Wert des Abgriffs T zurückzusetzen. Ein 1/n-Zähler 54 hat ein variables Frequenzteilungsverhältnis und empfängt die Entscheidungsresultate von den Polaritätsentscheidungseinheiten 53b und 53d. Wenn das Entscheidungsresultat von der Polaritätsentscheidungseinheit 53b angibt, daß die Phase des Zeitlagensignals voreilt, verringert sich das Frequenzteilungsverhältnis, um die Frequenz zu verringern. Wenn das Entscheidungsresultat von der Polaritätsentscheidungseinheit 53d angibt, daß die Phase des Zeitlagensignals verzögert ist, nimmt das Frequenzteilungsverhältnis zu, um die Frequenz zu erhöhen. Das Ausgangssignal des 1/n-Zählers 54 dient als internes Zeitlagensignal, das auf den A/D-Konverter 41 angewendet wird, der das analoge Signal mit der Frequenz des internen Zeitlagensignals abtastet.
Fig. 5 zeigt die Vektorkonvertierungseinheit 37, den Multiplizierer 39 und den Nullpunktextrahierer 50. Die Vektorkonvertierungseinheit 37 enthält eine T/4-Verzögerungseinheit 37a, die die Zeitlagenkomponente (eine cos6- Komponente) von dem Zeitlagenextrahierer 36 um T/4 verzögert, wobei T die Einheitsverzögerungszeit ist. Daher ist das Ausgangssignal der T/4-Verzögerungseinheit 37a eine cosθ-Komponente.
Der Multiplizierer 39 multipliziert das Vektorsignal, wie zuvor beschrieben, mit 1950 Hz, das heißt, (sinθ + jcosθ) · (sin1950 + jcos1950) = sinθ sin1950 - cosθ · cos1950) + j(sinθ · cos1950 + cosθ · sin1950). In der Praxis kann entweder die reale Komponente oder die imaginäre Komponente zur Zeitlagenextraktion verwendet werden. Daher ist der Multiplizierer 39 so konstruiert, wie in Fig. 5 gezeigt, um die imaginäre Komponente I zu verarbeiten, und umfaßt deshalb die Multiplizierer 39a und 39b und einen Addierer 39c. Im besonderen berechnet der Multiplizierer 39a sinθ · cos1950, und der Multiplizierer 39b berechnet cosθ · sin1950. Der Addierer 39c addiert die Ausgangssignale der Multiplizierer 39a und 39b miteinander.
Der Nullpunktextrahierer 50 enthält eine Abtastschaltung 50a, die das Ausgangssignal des Multiplizierers 39c mit einem Baudratentakt von 2000 Hz abtastet.
Nun folgt eine Beschreibung der Operation der ersten Ausführungsform der vorliegenden Erfindung. Hierbei wird angenommen, daß der Hauptkanal eine Übertragungsgeschwindigkeit von 2000 Baud hat ((B) von Fig. 6), daß der Sekundärkanal eine Übertragungsgeschwindigkeit von 50 Baud hat ((A) von Fig. 6) und daß das Abtasttaktsignal eine Frequenz von 8000 Hz hat.
Das Signal, das über die analoge Übertragungsleitung empfangen wurde, durchläuft das Tiefpaßfilter 40 und wird mit dem Abtasttaktsignal abgetastet, das eine Frequenz von 8000 Hz hat. Das digitale Signal durchläuft den Modulator 30 und das Roll-off-Filter 31. Wenn die Roll-off-Rate 100% beträgt, kann die Zeitlagenkomponente aus dem Ausgangssignal des Demodulators 30 akkurat extrahiert werden. Das Ausgangssignal des Roll-off-Filters 31 durchläuft den Entzerrer 32, den Trägerphasencontroller 33 und die Entscheidungseinheit 34. Die Entscheidungseinheit 34 reproduziert die ursprünglichen Übertragungsdaten, die eine Übertragungsgeschwindigkeit von 50 Baud haben.
Das Ausgangssignal des Roll-off-Filters 31 wird durch den Quadrierer 35 quadriert, um dadurch die Energie der Zeitlagenkomponente zu erzeugen. Der Zeitlagenextrahierer 36 extrahiert die Zeitlagenkomponente, wie in (A) von Fig. 7 oder in Fig. 8A gezeigt. Die Zeitlagenkomponente ist ein 50- Hz-Signal, und eine Periode von ihm beträgt 20 ms (= 1/50 s). In Fig. 8A sind zwei Zeitlagenkomponenten gezeigt.
Ein Jitter von 1%, der in der 50-Hz-Zeitlagenkomponente enthalten ist, entspricht einem Jitter von 40% in dem .Hauptkanal, da der Hauptkanal eine Übertragungsgeschwindigkeit von 2000 Baud hat und eine Periode von ihm 500 us beträgt. Damit ein Jitter von 1% in der 50-Hz-Zeitlagenkomponente als Jitter von 1% in dem Hauptkanal erscheint, wird die Frequenz der 50-Hz-Zeitlagenkomponente auf die Übertragungsgeschwindigkeit des Hauptkanals verschoben. Zu diesem Zweck wird die Zeitlagenkomponente, wie in Fig. 8B gezeigt, die ein Skaliersignal von dem Zeitlagenextrahierer 36 ist, durch die vektorkonvertierungseinheit 37 in ein Vektorsignal konvertiert und durch den Multiplizierer 39 mit dem 1950-Hz- Signal multipliziert. Auf diese Weise wird durch den Multiplizierer 39 das Zeitlagensignal mit einer Frequenz von 2000 Hz erzeugt, wie in Fig. 5C gezeigt.
In der Praxis umfaßt das Zeitlagensignal von 2000 Hz Abtastwerte, die durch das Abtasten mit einer Abtastfrequenz von 8000 Hz erhalten werden, wie in (A) und (B) von Fig. 9 gezeigt. Das heißt, Abtastwerte, die durch Punkte gekennzeichnet sind, werden von dem Multiplizierer 39 ausgegeben. Der Nullpunktextrahierer 50 extrahiert die Abtastwerte mit einer Abtastfrequenz von 2000 Hz, wie in (C) von Fig. 9 gezeigt. Auf diese Weise kann ein Phasenfehler, der angibt, ob das Zeitlagensignal voreilt oder verzögert ist, für jede Periode des 2000-Hz-Abtasttaktes erhalten werden, wie in (D) von Fig. 9 gezeigt.
Der Phasenfehler in dem Zeitlagensignal wird durch die Primärintegrationsschaltung 51 der Frequenzintegrationsoperation unterzogen. Die Sekundärintegrationsschaltung 52 führt die Phasenintegrationsoperation an dem Ausgangssignal der Primärintegrationsschaltung 51 aus. Das Ausgangssignal der Sekundärintegrationsschaltung 52 wird auf die Entscheidungseinheit 53 angewendet.
Um die Phasenentscheidung zu treffen, werden jeweilig "+1" und "-1" zu dem Ausgangssignal der Sekundärintegrationsschaltung 52 hinzuaddiert. Daher ist es möglich, wie in Fig. 10 gezeigt, akkurat zu bestimmen, ob die Phasenfehler in dem Zeitlagensignal, die in dem Bereich zwischen -1 und +1 liegen, jeweilig voreilen oder verzögert sind.
Das Frequenzteilungsverhältnis des 1/n-Zählers 54 wird als Reaktion auf die Ausgangssignale der Polaritätsentscheidungseinheiten 53b und 53d verändert. Dadurch kann das interne 8000-Hz-Zeitlagensignal, das mit dem extrahierten Zeitlagensignal synchron ist, erzeugt werden. Das interne Zeitlagensignal wird auf den A/D-Konverter 41 angewendet, der das analoge Signal synchron mit dem Zeitlagensignal abtastet, das in dem empfangenen Signal enthalten ist. Daher kann das Hauptkanalsystem 200 die ursprünglichen Übertragungsdaten reproduzieren. Die Summe der Ausgangssignale der Polaritätsentscheidungseinheiten 53b und 53d wird auf das Verzögerungselement 52b angewendet, und der Wert des Abgriffs T wird zurückgesetzt.
Da die Zeitlagenkomponente aus dem Signal extrahiert wird, das über den Sekundärkanal übertragen wurde, ist es möglich, das Roll-off-Filter mit einer Roll-off-Rate von 4% zu verwenden und die Übertragungsgeschwindigkeit des Hauptkanals auf 2000 Baud zu erhöhen.
Nun folgt eine Beschreibung einer zweiten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf Fig. 11, in der Teile, die dieselben wie solche Teile sind, die in den zuvor beschriebenen Figuren gezeigt sind, mit denselben Bezugszeichen versehen sind. Die zweite Ausführungsform umfaßt das Tiefpaßfilter 40, den A/D-Konverter 41 und einen Prozessor 100A, wie etwa einen digitalen Signalprozessor.
Die zweite Ausführungsform der vorliegenden Erfindung unterscheidet sich von ihrer ersten Ausführungsform in den folgenden Punkten. Das heißt, das 50-Hz-Zeitlagensignal von der Vektorkonvertierungseinheit 37 wird in einem Sekundärkanalsystem 300A durch den Multiplizierer 39 mit einem Zeitlagensignal von -50 Hz multipliziert. Durch diese Anordnung kann der Nullpunktextrahierer 50 weggelassen werden, der in der ersten Ausführungsform verwendet wird. Ferner ist die Abtastfrequenz des A/D-Konverters 41 der Baudrate des Hauptkanals (2000 Baud) gleich.
Unter Bezugnahme auf Fig. 12 wird das 50-Hz-Zeitlagensignal von der Vektorkonvertierungseinheit 37, das bei (A) von Fig. 12 gezeigt ist, durch den Multiplizierer 39 in ein Gleichstromsignal konvertiert, das bei (B) von ihr gezeigt ist. Das Gleichstromsignal enthält alle 50 us (2000 Hz) Phasenfehlerdaten. Daher wird der Nullpunktextrahierer 50 nicht benötigt, und die Last auf dem Prozessor 100A kann reduziert werden. Fig. 12(C) zeigt das Abtasttaktsignal, das in dem A/D-Konverter 41 verwendet wird.
Gemäß der zweiten Ausführungsform der vorliegenden Erfindung werden Phasenfehlerdaten, die in Fig. 13 gezeigt sind, bezüglich der 50-Hz-Zeitlagensignale erhalten, die bei (A) von Fig. 9 gezeigt sind.
Fig. 14 ist eine Variante der ersten Ausführungsform der vorliegenden Erfindung. Das 50-Hz-Zeitlagensignal von der Vektorkonvertierungseinheit 37 wird auf den Nullpunktextrahierer 50 angewendet, der bei jeder 1/50 s das 50-Hz- Zeitlagensignal extrahiert. Das Ausgangssignal des Nullpunktextrahierers 50 hat ein Gleichstromsignal und wird durch den Multiplizierer 39 mit einem Signal von +2000 Hz multipliziert.
Fig. 15 zeigt einen wesentlichen Teil einer Hostvorrichtung, mit der die Datenübertragungsvorrichtung über ein Netz gekoppelt ist. Sender 74 und 75 empfangen jeweilig Elemente von Übertragungsdaten SD1 und SD2, die über die Sekundär- und Hauptkanäle zu übertragen sind. Jeder der Sender 74 und 75 hat die Modulations- und Roll-off-Filterfunktion. Ein Haupttaktgenerator 71 erzeugt einen Haupttakt. Ein 1/n-Frequenzteiler 72 teilt den Haupttakt durch n und erzeugt dadurch ein Taktsignal, das eine Übertragungsgeschwindigkeit von 50 Baud hat. Der Sender 74 arbeitet synchron mit dem Taktsignal von dem 1/n-Frequenzteiler 72. Ein 1/m-Frequenzteiler 73 teilt den Haupttakt durch m und erzeugt dadurch ein Taktsignal, das eine Übertragungsgeschwindigkeit von 2000 Baud hat. Der Sender 75 arbeitet synchron mit dem Taktsignal von dem 1/m-Frequenzteiler 73. Ein Addierer addiert die Ausgangssignale der Sender 74 und 75 miteinander und gibt das Übertragungssignal an eine analoge Übertragungsleitung aus.
Die vorliegende Erfindung ist nicht auf die speziell offenbarten Ausführungsformen begrenzt, und Veränderungen und Abwandlungen können vorgenommen werden, ohne den Schutzumfang der vorliegenden Erfindung zu verlassen. Die Übertragungsgeschwindigkeiten der Haupt- und Sekundärkanäle sind nicht auf 2000 Baud bzw. 50 Baud begrenzt. Die Frequenz, die zu dem Vektorsignal zu addieren ist, ist nicht auf 2000 Hz, 0 Hz und -50 Hz begrenzt.

Claims

1. Zeitlagenerzeugungsvorrichtung, die mit einer Übertragungsleitung gekoppelt ist, die einen Hauptkanal und einen Sekundärkanal hat, wobei der Hauptkanal eine Übertragungsgeschwindigkeit hat, die höher als jene des Sekundärkanals ist, dadurch gekennzeichnet, daß die Zeitlagenerzeugungsvorrichtung umfaßt:

ein erstes Mittel (M3) zum Extrahieren einer Zeitlagensignalkomponente, die über den Sekundärkanal übertragen wurde; und

ein zweites Mittel (M3), das mit dem ersten Mittel gekoppelt ist, zum Erzeugen eines internen Zeitlagensignals synchron mit der Zeitlagensignalkomponente, wobei das interne Zeitlagensignal verwendet wird, um Daten zu reproduzieren, die über den Hauptkanal übertragen wurden.

2. Zeitlagenerzeugungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner ein drittes Mittel (39) umfaßt, das zwischen den ersten und zweiten Mitteln vorgesehen ist, zum Konvertieren der Zeitlagensignalkomponente in eine frequenzverschobene Zeitlagensignalkomponente, die eine Frequenz hat, die der Übertragungsgeschwindigkeit des Hauptkanals entspricht, wobei das interne Zeitlagensignal mit der frequenzverschobenen Zeitlagensignalkomponente synchron ist.

3. Zeitlagenerzeugungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner ein drittes Mittel (39) umfaßt, das zwischen den ersten und zweiten Mitteln vorgesehen ist, zum Konvertieren der Zeitlagensignalkomponente in eine frequenzverschobene Zeitlagensignalkomponente, die ein Gleichstromsignal ist.

4. Zeitlagenerzeugungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Übertragungsgeschwindigkeit des Hauptkanals ein ganzzahliges Vielfaches der Übertragungsgeschwindigkeit des Sekundärkanals ist.

5. Zeitlagenerzeugungsvorrichtung nach Anspruch 1, die eine Datenübertragungsvorrichtung ist, dadurch gekennzeichnet, daß die Datenübertragungsvorrichtung umfaßt:

ein A/D-Konvertierungsmittel (41) zum Konvertieren eines analogen Signals, das über die Übertragungsleitung empfangen wurde, in ein digitales Signal mit einer variablen Abtastfrequenz;

ein Hauptkanalsystem (200), das mit dem A/D-Konvertierungsmittel verbunden ist und Übertragungsdaten, die über den Hauptkanal übertragen wurden, aus dem digitalen Signal reproduziert;

ein Sekundärkanalsystem (300), das mit dem A/D-Konvertierungsmittel verbunden ist und Steuerdaten, die über den Sekundärkanal übertragen wurden, aus dem digitalen Signal reproduziert; und

eine Zeitlagenextraktionsvorrichtung mit:

dem ersten Mittel (30, 31, 35-37) zum Extrahieren einer Zeitlagensignalkomponente, die über den Sekundärkanal übertragen wurde; und

dem zweiten Mittel (39, 50-54), das mit dem ersten Mittel gekoppelt ist, zum Erzeugen eines internen Zeitlagensignals synchron mit der Zeitlagensignalkomponente, welches interne Zeitlagensignal auf das A/D-Konvertierungsmittel angewendet wird, um die variable Abtastfrequenz zu steuern.

6. Zeitlagenerzeugungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß sie ferner ein drittes Mittel (39) umfaßt, das zwischen den ersten und zweiten Mitteln vorgesehen ist, zum Konvertieren der Zeitlagensignalkomponente in eine frequenzverschobene Zeitlagensignalkomponente, die eine Frequenz hat, die der Übertragungsgeschwindigkeit des Hauptkanals entspricht, welches interne Zeitlagensignal mit der frequenzverschobenen Zeitlagensignalkomponente synchron ist.

7. Zeitlagenerzeugungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß sie ferner ein drittes Mittel (39) umfaßt, das zwischen den ersten und zweiten Mitteln vorgesehen ist, zum Konvertieren der Zeitlagensignalkomponente in eine frequenzverschobene Zeitlagensignalkomponente, die ein Gleichstromsignal ist.

8. Zeitlagenerzeugungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß sie ferner umfaßt:

ein Vektorkonvertierungsmittel (37), das mit dem ersten Mittel gekoppelt ist, zum Erzeugen eines Vektorsignals, das eine reale Komponente und eine imaginäre Komponente enthält, aus der Zeitlagensignalkomponente von dem ersten Mittel;

ein Frequenzkonvertierungsmittel (39), das mit dem Vektorkonvertierungsmittel gekoppelt ist, zum Erzeugen einer frequenzverschobenen Zeitlagensignalkomponente aus dem Vektorsignal, welche frequenzverschobene Zeitlagensignalkomponente eine Frequenz hat, die der Übertragungsgeschwindigkeit des Hauptkanals entspricht; und

ein Phasenfehlerdetektionsmittel (50-53), das mit dem Frequenzkonvertierungsmittel gekoppelt ist, zum Detektieren eines Phasenfehlers in der Zeitlagensignalkomponente aus der frequenzverschobenen Zeitlagensignalkomponente,

bei der das zweite Mittel ein Zählermittel (54) zum Erzeugen des internen Zeitlagensignals umfaßt, das eine variable Frequenz hat, die auf der Basis des Phasenfehlers gesteuert wird, der durch das Phasenfehlerdetektionsmittel detektiert wurde.

9. Zeitlagenerzeugungsvorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das Frequenzkonvertierungsmittel einen Multiplizierer (39) umfaßt, der das Vektorsignal mit einem Referenzfrequenzsignal multipliziert, so daß die frequenzverschobene Zeitlagensignalkomponente die Frequenz hat, die der Übertragungsgeschwindigkeit des Hauptkanals entspricht.

10. Zeitlagenerzeugungsvorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das Phasenfehlerdetektionsmittel umfaßt:

ein Nullpunktextraktionsmittel (50), das mit dem Frequenzkonvertierungsmittel gekoppelt ist, zum Abtasten der frequenzverschobenen Zeitlagensignalkomponente mit der Frequenz, die der Übertragungsgeschwindigkeit des Hauptkanals entspricht; und

ein Entscheidungsmittel (53), das mit dem Nullpunktextraktionsmittel gekoppelt ist, zum Identifizieren des Phasenfehlers aus einer abgetasteten frequenzverschobenen Zeitlagensignalkomponente von dem Nullpunktextraktionsmittel.

11. Zeitlagenerzeugungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß sie ferner umfaßt:

ein Frequenzkonvertierungsmittel (39), das mit dem Vektorkonvertierungsmittel gekoppelt ist, zum Erzeugen einer frequenzverschobenen Zeitlagensignalkomponente aus dem Vektorsignal, welche frequenzverschobene Zeitlagensignalkomponente ein Gleichstromsignal ist; und

ein Phasenfehlerdetektionsmittel (51-53), das mit dem Frequenzkonvertierungsmittel gekoppelt ist, zum Detektieren eines Phasenfehlers in der Zeitlagensignalkomponente aus dem Gleichstromsignal,

12. Zeitlagenerzeugungsvorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß das Frequenzkonvertierungsmittel einen Multiplizierer (39) umfaßt, der das Vektorsignal mit einem Referenzfrequenzsignal multipliziert, so daß die frequenzverschobene Zeitlagensignalkomponente das Gleichstromsignal ist.

13. Zeitlagenerzeugungsvorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß das Phasenfehlerdetektionsmittel umfaßt:

14. Zeitlagenerzeugungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß sie ferner umfaßt:

ein Phasenfehlerdetektionsmittel (53), das mit dem Frequenzkonvertierungsmittel gekoppelt ist, zum Detektieren eines Phasenfehlers in der Zeitlagensignalkomponente aus dem Gleichstromsignal und zum Erzeugen eines Gleichstromsignals, das den Phasenfehler aufweist; und

ein Freqenzkonvertierungsmittel (39), das mit dem Vektorkonvertierungsmittel gekoppelt ist, zum Erzeugen einer frequenzverschobenen Zeitlagensignalkomponente aus dem Gleichstromsignal,

bei der das zweite Mittel ein Zählermittel (54) zum Erzeugen der internen Zeitlagensignalkomponente umfaßt, die eine variable Frequenz hat, die auf der Basis des Phasenfehlers gesteuert wird, der durch das Phasenfehlerdetektionsmittel detektiert wurde.

15. Zeitlagenerzeugungsvorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß das Frequenzkonvertierungsmittel einen Multiplizierer (39) umfaßt, der das Vektorsignal mit einem Referenzfrequenzsignal multipliziert, so daß das Gleichstromsignal erhalten werden kann.

16. Zeitlagenerzeugungsvorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß das Referenzfrequenzsignal eine Frequenz hat, die der Übertragungsgeschwindigkeit des Hauptkanals entspricht.

17. Zeitlagenerzeugungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Übertragungsgeschwindigkeit des Hauptkanals ein ganzzahliges Vielfaches der Übertragungsgeschwindigkeit des Sekundärkanals ist.