[go: up one dir, main page]

DE69826439T2 - Verfahren und vorrichtung zur ausführung von taktrückgewinnung - Google Patents

Verfahren und vorrichtung zur ausführung von taktrückgewinnung Download PDF

Info

Publication number
DE69826439T2
DE69826439T2 DE69826439T DE69826439T DE69826439T2 DE 69826439 T2 DE69826439 T2 DE 69826439T2 DE 69826439 T DE69826439 T DE 69826439T DE 69826439 T DE69826439 T DE 69826439T DE 69826439 T2 DE69826439 T2 DE 69826439T2
Authority
DE
Germany
Prior art keywords
signal
phase
recovery circuit
data
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69826439T
Other languages
English (en)
Other versions
DE69826439D1 (de
Inventor
Hiroshi Takatori
K. Stanley LING
Amit Gattani
R. John CAMAGNA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Level One Communications Inc
Original Assignee
Level One Communications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Level One Communications Inc filed Critical Level One Communications Inc
Publication of DE69826439D1 publication Critical patent/DE69826439D1/de
Application granted granted Critical
Publication of DE69826439T2 publication Critical patent/DE69826439T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Die Erfindung bezieht sich auf ein Taktrückgewinnungssystem und ein Verfahren, insbesondere auf ein Phasenregelkreis-Taktrückgewinnungssystem und ein Verfahren, welche bei der Unterdrückung der Reaktivierung sehr wirksam sind.
  • Stand der Technik
  • An einem Empfänger in einem typischen Kommunikationssystem wird ein Analog-Digital-Wandler benutzt, um ein empfangenes, zeitkontinuierliches Signal in ein zeitdiskretes Format zu wandeln. Ein Problem, welches bei dieser Art von Systemen besteht, ist die Asynchronität zwischen dem örtlichen Empfängertaktgeber und dem fernen Sendetaktgeber. Wenn der Empfängertaktgeber langsamer ist als der Sendetaktgeber, geht nach einem genügend langen Zeitraum ein Abtastwert des empfangenen, zeitkontinuierlichen Signals verloren. Ist andererseits der örtliche Empfängertaktgeber schneller als der entfernte Sendetaktgeber, erhält man nach einem genügend langen Zeitraum einen zusätzlichen Abtastwert des empfangenen, zeitkontinuierlichen Signals. Daher ist das Problem der Rückgewinnung des Taktsignals in vielen Kommunikationssystemen wichtig.
  • Vor kurzem sind mehrere digitale Hochgeschwindigkeitsdatendienste auf den Markt gekommen. Diese digitalen Hochgeschwindigkeitsdatendienste sind bekannt unter den Begriffen ISDN („Integral Services Digital Network") Basisrate, HDSL („High Speed Digital Subscriber Loop"), HDSL2 („High Speed Digital Subscriber Loop 2"), ADSL („Asymmetric Digital Subscriber Loop") und T1-Dienste.
  • In diesen Übertragungssystemen muß der Sendeempfänger das Taktsignal zurückgewinnen, um den Hochgeschwindigkeitsdienst anbieten zu können. Insbesondere wird ein Phasenregelkreis (PLL) benötigt, um das Taktsignal zu erhalten. In der Nebenstelle (normalerweise Fern-Seite genannt, RT) muß die Schleifenzeit vom empfangenen Signal, das von der Hauptstelle (normalerweise Hauptstellen-Seite genannt, CO) gesendet wurde, erhalten werden. Der RT-Sender sendet ein Signal mit dem in seinem Empfängerphasenregelkreis erhaltenen, synchronen Zeitbasis an die CO-Seite zurück. Außerdem benutzen einige Systeme das trägerlose AM/PM-Signal (CAP) oder das Quadratur-Amplituden-Modulationssignal (QAM) als Übertragngscode, was sehr wirksam ist, wenn die Leitungsverluste aufgrund des Stromverdrängungseffekts auf dem Kabel und der offenen Blindleitung und den überbrückten Abgriffen stark verzerrt ist.
  • Das US-Patent 5,581,585 von Takatori et al. beschreibt eine Phasenregelkreis-Taktrückgewinnungsschaltung. Die Schaltung umfaßt einen positiven Rückkopplungsausgleicher 22, eine Entscheidungs-Rückkopplung-Ausgleichseinheit 24 und einen Phasendetektor 26 (2). Das über die Leitung 12 empfangene Eingangssignal wird mittels des Taktsignals von dem Schalter 14 abgetastet. Das Signal 16 steuert die Abtastrate und wird mittels automatischer Verstärkung (AGC) 20 eingestellt. Der positive Rückkopplungsausgleicher 22 paßt sich so dem Frequenzgang der Leitung an, daß der der Entscheidungs-Rückkopplungs-Ausgleichereinheit 24 direkt vorangehende Knotenpunkt keine Vorstufen-Zwischensymbolstörung (ISI) sieht, welche nicht von dem DFE 24 aufgehoben werden kann.
  • Ein vorgeschaltetes Phasenregelkreisverfahren 100 nach Stand der Technik ist in 1 dargestellt. In 1 wird ein Eingangssignal 110 gemäß dem Taktsignal 112 abgetastet und in einen Analog-Digital-Wandler 114 eingespeist. Die digitale Ausgabe des Analog-Digital-Wandlers 114 wird zur Schaffung der Ausgangsdaten 124 durch den positiven Rückkopplungs-Ausgleicher 120 und den Entscheidungs-Rückkopplungs-Ausgleicher 122 geschickt. Zur Rückgewinnung des Taktsignals 112 wird die Eingabe abgetastet und mittels des Gleichrichters 130 gleichgerichtet. Daraufhin wird das Gleichrichtungssignal durch einen Bandpaßfilter 140 hoher Güte geschickt. Die Ausgabe des Bandpaßfilters 140 wird dann durch einen Komparator 150 geschickt, um das Taktsignal zu erhalten, beispielsweise mittels eines Vergleichs der Ausgabe des Bandpaßfilters und einem Schwellwertsignal.
  • Die Phasenregelkreisschaltung 100 in 1 benötigt einen Bandpaßfilter 140 hoher Güte, um die Trägerkomponente des Eingangssignals 110 zu entnehmen. Die Implementierung dieses Verfahrens mit CMOS-Schaltungen ist jedoch nicht praktikabel, da hochgenaue LC-Komponenten 160 die zum Erzielen eines Bandpaßfilters 140 hoher Güte gebraucht werden, mittels der heutigen CMOS-Technologie nicht genau gesteuert werden können. Daher benötigt so ein System 100 teure externe Komponenten.
  • Ein anderes bekanntes Verfahren 200 ist in 2 dargestellt. Die in 2 dargestellte Phasenregelkreisschaltung 200 zeigt die Abtastung eines Eingangssignals 210 gemäß dem abgeleiteten Taktsignal 212, welches dann einem Analog-Digital-Wandler 214 zur Verfügung gestellt wird. Die digitale Ausgabe des Analog-Digital-Wandlers wird durch einen teilgesperrten positiven Rückkopplungs-Ausgleicher 220 und einen Entscheidungs-Rückkopplungs-Ausgleicher 224 geschickt, um die Ausgabedaten zu erzeugen.
  • Der Ausgang des teilgesperrten positiven Rückkopplungs-Ausgleichers 220 liefert eine Eingabe zum Phasenregelkreis 230. Aus der Ausgabe des teilgesperrten positiven Rückkopplungs-Ausgleichers 220 wird die Phase durch einen Phasendetektor 232 bestimmt, welches dann durch einen Schleifenfilter 234 geleitet wird. Der Schleifenfilter 234 steuert einen spannungsgesteuerten Oszillator 236, um das Taktsignal 212 zu generieren.
  • Der teilgesperrte positive Rückkopplungs-Ausgleicher 220 neigt jedoch dazu, den Phasenfehler selbst auszugleichen, d. h. der teilgesperrte positive Rückkopplungs-Ausgleicher 220 benötigt nur die Frequenzregulierung. Der Phasenregelkreis 230 versucht jedoch, auch Phasenfehler festzustellen und auszugleichen. Daher wirken diese beiden Phasenfehler-Kompensationen über die zwei Pfade und konvergieren nicht. Deshalb erfordert diese Methode, wegen der Metastabilität, bedingt durch die gegenseitige Wechselwirkung zwischen dem Phasenregelkreis 230 und dem positiven Rückkopplungs-Ausgleicher 224, eine Wiedererfassung.
  • Bezüglich der Metastabilität muß der positive Rückkopplungs-Ausgleicher 224 ein teilgesperrter positiver Rückkopplungs-Ausgleicher sein, um unter der oben beschriebenen schroffen Leistungsumgebung eine hohe Übertragungsqualität der Bit-Fehlerratenleistung erreichen zu können. Der teilgesperrte positive Rückkopplungs-Ausgleicher ist im Grunde ein Filter mit endlicher Impulsantwort (FIR). Da der FIR-Filter mit Teilsperrung arbeitet, d. h. die Eingabe wird n-mal schneller als die Symbolgeschwindigkeit abgetastet und in den FIR eingespeist, welches die Verzögerungseinheit Tsymbol/n besitzt, ist die Zeitsteuerung selbstregulierend. Daher ist es nicht einfach, korrekte Zeitsteuerungsinformationen aus den Ausgleicherparametern zu entnehmen.
  • Daher ergibt sich, daß Bedarf an ein effektives Verfahrens besteht, um die Zeitsteuerung in einem digitalen Datennetzwerk zu erhalten.
  • Es ergibt sich ein Bedarf für einen Phasenregelkreis und ein Verfahren, welche mit der heutigen CMOS-Schaltungstechnologie verwirklicht wird und welche eine Reaktivierung sehr wirkungsvoll unterdrücken.
  • Zusammenfassung der Erfindung
  • Um die Einschränkungen des oben beschriebenen Standes der Technik zu überwinden und zur Überwindung anderer Einschränkungen, die beim Lesen und beim Verstehen der vorliegen den Spezifikationen sichtbar werden, gibt die Erfindung ein Phasenregelkreis-Taktrückgewinnungssystem und ein Verfahren an, welche die Reaktivierung sehr wirksam unterdrücken.
  • Die Erfindung löst das oben beschriebene Problem mit der Bereitstellung einer Taktrückgewinnungsschaltung, welche Phasenfehlerüberkompensation verhindert.
  • Ein erfindungsgemäßes System umfaßt einen Phasenabtaster, der feststellt, wann eine Phasenfehlerüberkompensation aufgetreten ist, und der als Antwort darauf ein Signal zur Verhinderung einer doppelten Phasenkompensation generiert, und dadurch ein genau zurückgewonnenes Taktsignal zur Verfügung stellt.
  • Andere Ausführungsformen eines erfindungsgemäßen Systems können alternativ oder optional zusätzliche Aspekte umfassen. Ein solcher Aspekt der Erfindung ist, daß die Taktrückgewinnungsschaltung einen positiven Rückgewinnungs-Ausgleicher mit mehreren Abgriffen besitzt, welche Koeffizienten zur Filterung und Anpassung der Eingangs-Taktrückgewinnungsschaltung an dem Eingangssignal bereitstellen.
  • Ein anderer Aspekt der Erfindung ist es, daß der Phasenabtaster die Abgriff-Koeffizienten vergleicht, um ein Signal zur Verhinderung von Phasenüberkompensation mittels des positiven Rückkopplungsausgleichers zu erzeugen.
  • Ein anderer Aspekt der Erfindung ist, daß die Taktrückgewinnungsschaltung zur Abtastung der Koeffizienten des positiven Rückkopplungs-Ausgleichers, der Fehlersignale und der Ausgabedaten und zur Erzeugung eines für die Erzeugung des rückgewonnenen Taktsignals benutzten Phasensignals zusätzlich einen Phasendetektor aufweist.
  • Ein anderer Aspekt der Erfindung ist, daß das Signal zur Vermeidung von Phasenüberkompensation mit dem Phasensignal gemischt wird, um das zurückgewonnene Taktsignal zu erzeugen.
  • Ein weiterer Aspekt der Erfindung ist, daß der positive Rückkopplungs-Ausgleicher ein teilgesperrter positiver Rückkopplungs-Ausgleicher ist.
  • Ein anderer Aspekt der Erfindung ist, daß der Phasenabtaster zusätzlich einen Komperator zum Vergleichen zweier Abgriffe des positiven Rückkopplungs-Ausgleichers aufweist, um ein Komparator-Ausgangssignal zu erzeugen, welches anzeigt, ob aufgrund des positiven Rückkopplungs-Ausgleichers Überkompensation aufgetreten ist, wobei das Komparator-Ausgangssignal mit einem Abtastphasensignal gemischt wird, um das Signal zur Vermeidung von Phasenüberkompensation aufgrund des positiven Rückkopplungs-Ausgleichers zu erzeugen.
  • Ein weiterer Aspekt der Erfindung ist, daß der Phasendetektor zusätzlich eine erste Schaltung zur Verarbeitung eines Mittelabgriffs des positiven Rückkopplungs-Ausgleichers und eines Referenzsignals zum Erzeugen eines ersten Kontrollsignals, sowie eine zweite Schaltung zur Verarbeitung des Fehlersignals und des Datenausgangssignals zur Erzeugung eines zweiten Kontrollsignals beinhaltet, wobei das erste und zweite Kontrollsignal kombiniert werden, um ein Phasenkontrollsignal herzustellen.
  • Ein weiterer anderer Aspekt der Erfindung ist, daß die zweite Schaltung zusätzlich einen ersten Mscher zum Kombinieren eines ersten Fehlersignals und eines ersten Datensignals zur Herstellung eines ersten Produktsignals, sowie einen zweiten Mischer für das Kombinieren eines zweiten Fehlersignals und eines zweiten Datensignals zur Herstellung eines zweiten Produktsignals aufweist, wobei das erste und das zweite Produktsignal kombiniert und mit einem vorbestimmten Faktor integriert werden, um das zweite Kontrollsignal herzustellen.
  • Ein weiterer Aspekt der Erfindung ist, daß das digitale Signal in ein Signal in Phase und ein Quadratursignal aufgespalten wird, und daß der positive Rückkopplungs-Ausgleicher zusätzlich einen positiven In-Phase-Rückgekopplungs-Ausgleicher zur Verarbeitung des Signals in Phasen sowie einem positiven Quadratur-Rückgekopplungs-Ausgleicher für die Verarbeitung des Quadratursignals aufweist, und daß darin das erste Fehlersignal ein Fehlersignal in Phasen und das zweite Fehlersignal ein Quadratur-Fehlersignal ist und das erste Datensignal ein Signal in Phase und das zweite Datensignal ein Quadratur-Datensignal ist.
  • Diese und weitere Vorteile und Neuheitsmerkmale, welche die Erfindung charakterisieren, werden im einzelnen in den anliegenden, hierzugehörigen Ansprüchen hervorgehoben. Für ein besseres Verständnis der Erfindung, ihrer Vorteile und den mittels ihre Benutzung erhaltenen Gegenstände, sollte jedoch auf die Zeichnung, welches einen weiteren Teil dieses Dokuments bildet, und zu dem begleitenden beschreibenden Material, in welchem spezifische Beispiele für einen erfindungsgemäßen Apparat beschrieben sind, hingewiesen werden.
  • Kurzbeschreibung der Zeichnung
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnung anhand mehrerer Ausführungsbeispiele näher erläutert. Es zeigt:
  • 1 ein erstes bekanntes Phasenregelkreisverfahren;
  • 2 ein zweites bekanntes Phasenregelkreisverfahren;
  • 3 ein Blockschaltbild des erfindungsgemäßen Taktrückgewinnungssystems;
  • 4a und 4b detaillierte Blockschaltbilder für den Hauptphasendetektor bzw. die Phasenabtastung;
  • 5 die CAP-isolierten Impulse für I- und Q-Impulse;
  • 6 die Wellenformen für die Ausgänge von FFE-i und FFE-q in 3; und
  • 7 ein detailliertes Schaltbild der erfindungsgemäßen Taktrückgewinnungsschaltung.
  • Detaillierte Beschreibung der Erfindung
  • In der folgenden Beschreibung der beispielhaften Ausführungsform wird auf die Zeichnung Bezug genommen, welche einen Teil dieser Beschreibung bildet und in welcher illustrativ die spezifische Ausführungsform der Erfindung gezeigt wird. Es versteht sich, daß andere Ausführungsformen benutzt werden können und strukturelle Änderungen vorgenommen werden dürfen, ohne den Bereich der Erfindung zu verlassen.
  • Die Erfindung liefert einen Phasenregelkreis und ein Verfahren, welche mittels der heutigen CMOS-Schaltungstechnologie implementierbar sind, und welche eine Reaktivierung sehr wirkungsvoll unterdrücken. Insbesondere ist das Phasenregelkreissystem und Verfahren sehr wirkungsvoll für ein System, welches einen trägerlosen AM/PM-Übertragungscode (CAP) oder einen Quadraturamplituden-Modulation (QAM)-Übertragungscode benutzt.
  • 3 zeigt ein Blockschaltbild des erfindungsgemäßen Taktrückgewinnungssystems 300. Das Taktrückgewinnungssystem 300 tastet ein Eingangssignal 310 gemäß dem abgeleiteten Taktsignal 312 ab. Das abgetastete Eingangssignal 310 wird dann dem Analog-Digital-Wandler 314 zur Verfügung gestellt. Die digitale Ausgabe des Analog-Digital-Wandlers 314 wird durch einen positiven Rückkopplungsausgleicher 320 und einem Entscheidungs- Rückkopplungs-Ausgleicher 324 geschickt, um die Ausgabedaten 326 zu erzeugen. Der positive Rückkopplungs-Ausgleicher 320 paßt sich dem Frequenzgang der Leitung derart an, daß der dem Entscheidungs-Rückkopplungs-Ausgleicher (DFE) 324 direkt vorgeschaltete Knotenpunkt keine unaufhebbare Vorstufen-Zwischensymbolstörung (ISI) empfängt.
  • Die Ausgabe des positiven Rückkopplungs-Ausgleichers 320 stellt ebenfalls eine Eingabe zu einem Phasenregelkreis 330. Die Ausgabe des positiven Rückkopplungs-Ausgleichers 320 wird einem Phasendetektor 332 zur Verfügung gestellt, um ein Phasenregelsignal 333 zu erzeugen, welches einem Schleifenfilter 334 geliefert wird. Der Schleifenfilter 334 steuert einen spannungsgesteuerten Oszillator 336 um das Taktsignal zu erzeugen. In der Taktrückgewinnungsschaltung 300 der 3 werden jedoch die Koeffizienten 338 des positiven Rückkopplungs-Ausgleichers 320 durch einen Phasenabtaster 340 geschickt, welches ein Phasenabtastsignal 342 liefert, das mit dem Phasenregelsignal 333 des Phasendetektors 332 kombiniert wird.
  • Der Hauptphasendetektor 323 erstellt die nutzbaren Taktinformationen aus den mehreren Abgriffkoeffizientwerten 339 im positiven Rückkopplungs-Ausgleicher 320, Fehlersignalen 350, und rückgewonnenen Daten 360. Der Frequenzabtastblock 340 überwacht die Beziehung zwischen positiven Rückkopplungsausgleicher-Koeffizientwerten 338, und wenn es feststellt, daß die Koeffizienten-Werte 338 im falschen Zustand sind, zwingt der Frequenzabtaster 340 den Phasenregelkreis 330 dazu, einen Phasensprung herzustellen, um den Phasenregelkreis daran zu hindern, in der falschen stabilen Phase festzusitzen.
  • Zwei Steuersignale 333, 342 des Hauptphasendetektors 332 bzw. Phasenabtasters 340 werden addiert und in den Schleifenfilter 334 gespeist, um den spannungsgesteuerten Oszillator zu treiben. Das gesteuerte Taktsignal 312 wird dann benutzt, um den Abtastzeitpunkt des Eingangssignals 312 festzustellen, welches mittels des Analog-Digital-Wandlers 314 quantisiert ist.
  • 4a und 4b zeigen die detaillierten Blockschaltbilder des Hauptphasendetektors 410 bzw. der Phasenabtastung 450. Zum Beispiel wird in 4a nur ein positiver Rückkopplungsausgleicher-Koeffizient H(n1) 412 im Phasendetektor benutzt. Der Referenzwert REF 414 wird vom Koeffizienten H(n1) 412 abgezogen, welches dann mittels eines Verstärkers 416 mit einem Verstärkungsfaktor G 418 multipliziert wird. Dieser Prozeß erzeugt eines der zwei Kontrollsignale controll-1 420.
  • Andererseits werden die zwei Produkte 422, 424 aus der Kombination von err-i 426, err-q 428, data-i 430 und data-q 432 errechnet. Die zwei Produkte 422, 424 werden addiert 434 und mittels eines Faktors, Z, integriert 436, um das zweite Kontrollsignal control-2 440 zu erzeugen. Der zweite Kontrollsignal control-2 440 wird zu control-1 addiert, um das abschließende Phasenkontrollsignal 442 am Ausgang des Phasendetektors zu bilden.
  • 4b zeigt eine detaillierte Ausführungsform für den Phasenabtaster 450. In 4b werden die zwei Koeffizienten 452, 454 im Komparator 460 verglichen. Die Ausgabe 462 des Komparators 460 ist eine logische Eins, falls der erste Koeffizient 452 für den Komparator 460 größer ist als der zweite Koeffizient 454 für den Komparator 460 ist. Die Ausgabe 462 des Komparators 460 ist eine logische Null, falls der erste Koeffizient 452 für den Komparator 460 kleiner als oder gleich dem zweiten Koeffizient 454 für den Komparator 460 ist. Die Ausgabe 462 des Komparators 460 wird mit der Abtastphase 470 gemischt, um das Phasenkontrollsignal 472 zu erzeugen.
  • 5 zeigt die CAP-isolierten Impulse für I-Impulse 510 und Q-Impulse 520. Diese Impulse 510, 520 werden gemäß 3 in die zwei parallelen positiven Rückkopplungsverstärkern FFE-i 321 beziehungsweise FFE-q 322 gespeist.
  • Die in 6 gezeigten Wellenformen 600 sind die Ausgaben von FFE-i 321 und FFE-q 322 aus 3 für jene CAP-isolierten Impulse. Für den Fall eines Nullkabels und nach dem konvergieren der positiven Rückkopplungs-Ausgleicher, zum Beispiel, werden CAP-isolierte I- Impulse und Q- Impulse an unterschiedlichen Zeiten in den Eingang gespeist und auf der selben Zeitachse aufgezeichnet. Wie aus dieser Figur ersichtlich, sind die Kurvenbilder A 620 und C 624 die Ausgaben von FFE-i 321 und FFE-q 322, wenn ein I-Impuls gesendet wurde, und die Kurvenbilder B 622 und D 626 die durch den CAP Q-Impu1s getriebenen FFE-q 322 und FFE-i 322 Ausgaben. 6 zeigt, daß die Taktinformation aus der Kombination der Produkte entsprechend Gleichung (I) erzeugt werden. Taktinformation = err-q*out-i – err-i*out-q (I)
  • 7 zeigt ein detailliertes Schaltbild einer erfindunggemäßen Taktrückgewinnungschaltung 700. In 7 wird der Mittelabgriff des FFE-q 722 für den, bereits in 4a beschriebenen, H(n1) 770 benutzt und Referenz auf null gesetzt. Der Verstärkungsfaktor G 772 wird auf 5,0 gesetzt. Der Vergleich der +/- 2 Abgriffspositionen 774, 776 des FFE-q 721 wird benutzt, um den in 4b beschriebenen Phasenabtaster 740 anzutreiben. Die Steuerung des AGC wird gemäß Gleichung (II) vorgenommen. AGC = AGC – (err-i*out-i + err-q*out-q)/2**mue, (II)wobei AGC der AGC-Verstärkungsfaktor ist und mue typischerweise in einem Bereich zwischen 14 und 20 gewählt wird.
  • Wie in 7 gezeigt, wird der Abtastweg 740 für die Beseitigung des Problems der doppelten Phasenfehlerkompensation benutzt. Der Abtastweg 740 zwingt den positiven Rückkopplungs-Ausgleicher, keine Phasenkompensation vorzunehmen. Dies kann mittels der Beobachtung der zwei Koeffizientenwerte 774 des positiven Rückkopplungs-Ausgleichers erfolgen. Dies kann anhand von 5 erklärt werden.
  • Wenn angenommen wird, daß die beste Taktphase beim höchsten I-Signal liegt, nahe t=8,2 530, folgt in diesem Beispiel vom Wesen des CAP-Signals, daß das Q-Signal einen Nulldurchgang 540 nahe dieser optimalen Taktphase hat. Wenn der positive Rückkopplungsausgleicher versucht, den Phasenfehler aus diesem optimalen Takt zu kompensieren, ändern die in 7 gezeigten Koeffizienten des positiven Rückkopplungs-Ausgleichers, H(n2) 774 und H(n3) 776, ihre Werte. Wenn zum Beispiel die Phase hinausgezögert wird, wird H(n2) 774 größer und H(n3) 776 kleiner. Die Abtaststeuerung 740 nutzt diese Charakteristiken, und wenn sie feststellt, daß der positive Rückkopplungsausgleicher den Phasenfehler überkompensiert hat, verschickt die Abtaststeuerung 740 eine Ausgabe 742, welches den Phasensteuerungssignalen control-1 780 und control-2 782 hinzugefügt wird. Somit beseitigt die Abtaststeuerung eine doppelte Phasenfehlerkompensation.
  • Die obige Beschreibung der beispielsweisen Ausführungsformen der Erfindung wurde zum Zwecke der Illustration und Beschreibung präsentiert. Es beansprucht nicht, vollständig zu sein oder die Erfindung auf die veröffentlichte exakte Form einzuengen. Viele Änderungen und Variationen sind im Lichte der obigen Lehre möglich. Es ist beabsichtigt, daß der Umfang der Erfindung nicht mit dieser detaillierten Beschreibung eingeschränkt wird, sondern eher durch die anliegenden Ansprüche.

Claims (16)

  1. Taktrückgewinnungsschaltung mit: einem Digitalisierer (314) zum Empfangen eines Eingangssignals und zum Umwandeln des Eingangssignals in ein digitales Ausgangssignal; eine Datenrückgewinnungsschaltung (320, 324), die an den Digitalisierer gekoppelt ist, zum Empfangen des digitalen Ausgangssignals und zum Wiedergewinnen der hierin enthaltenen Daten; und einem Phasenabtaster (340), der an die Datenrückgewinnungsschaltung gekoppelt ist, wobei der Phasenabtaster angepaßt ist, ein erstes und ein zweites Signal von der Datenrückgewinnungsschaltung zu empfangen, dadurch gekennzeichnet, daß der Phasenabtaster angepaßt ist, zu bestimmen, wann eine Phasenfehler-Überkompensation beim Rückgewinnen der Daten in dem digitalen Ausgangssignal auftritt, und ein Signal zum Verhindern einer doppelten Phasenkompensation als Reaktion hierauf zu erzeugen, um ein wiedergewonnenes Taktsignal zu liefern.
  2. Taktrückgewinnungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Datenrückgewinnungsschaltung einen positiven Rückkopplungs-Ausgleicher (321, 322, 720) umfaßt, der mehrere Abgriffe aufweist, die Koeffizienten zum Filtern und zum Anpassen der Eingangs-Taktrückgewinnungsschaltung an ein Eingangssignal liefern.
  3. Taktrückgewinnungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Phasenabtaster angepaßt ist, die Abgriffkoeffizienten zu vergleichen, um das Signal (342) zum Verhindern der Phasenüberkompensation zu erzeugen.
  4. Taktrückgewinnungsschaltung nach Anspruch 3, gekennzeichnet durch einen Phasendetektor (332) zum Abtasten von Koeffizienten von dem positiven Rückkopplungs-Ausgleicher, von Fehlersignalen und von Ausgangsdaten und zum Erzeugen eines Phasensignals.
  5. Taktrückgewinnungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Signal zum Verhindern der Phasenüberkompensation mit dem Phasensignal (333) gemischt wird, um das wiedergewonnene Taktsignal zu erzeugen.
  6. Taktrückgewinnungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der positive Rückkopplungs-Ausgleicher ein teilgesperrter positiver Rückkopplungs-Ausgleicher ist.
  7. Taktrückgewinnungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Phasenabtaster einem Komperator (460) zum Vergleichen von zwei Abgriffen von dem positiven Rückkopplungs-Ausgleicher aufweist, um ein Komperator-Ausgangssignal (462) zu erzeugen, welches anzeigt, ob eine Überkompensation durch den positiven Rückkopplungs-Ausgleicher auftritt, wobei das Komperator-Ausgangssignal mit einem Abtastphasensignal (470) gemischt wird, um das Signal (472) zum Verhindern der Phasenüberkompensation durch den positiven Rückkopplungs-Ausgleicher zu erzeugen.
  8. Taktrückgewinnungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Phasendetektor eine erste Schaltung zum Verarbeiten eines Mittelabgriffs (412) von dem positiven Rückkopplungs-Ausgleicher und eines Referenzsignals (414) zum Erzeugen eines ersten Steuersignals (420) und eine zweite Schaltung zum Verarbeiten der Fehlersignale (426, 428) und der Datenausgangssignale (430, 432) zum Erzeugen eines zweiten Steuersignals (440) aufweist, wobei das erste und das zweite Steuersignal kombiniert werden, um das Phasensteuersignal (442) zu erzeugen.
  9. Taktrückgewinnungsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Schaltung einen ersten Mischer zum Kombinieren eines ersten Fehlersignals (426) und eines ersten Datensignals (430) zum Erzeugen eines ersten Produktsignals (422) und einen zweiten Mischer zum Kombinieren eines zweiten Fehlersignals (428) und eines zweiten Datensignals (432) zum Erzeugen eines zweiten Produktsignals (424) aufweist, wobei das erste und das zweite Produktsignal kombiniert und mit einem vorbestimmten Faktor integriert (436) werden, um das zweite Steuersignal (440) zu erzeugen.
  10. Taktrückgewinnungsschaltung nach Anspruch 4, gekennzeichnet durch einen Schleifenfilter (334) und einen spannungsgesteuerten Oszillator (336), wobei die Kombination des Phasensignals und des Signals zum Verhindern der doppelten Phasenkompensation den Schleifenfilter und den spannungsgesteuerten Oszillator treiben, um das wiedergewonnene Taktsignal zu erzeugen.
  11. Taktrückgewinnungsschaltung nach Anspruch 2, gekennzeichnet durch einen Entscheidungs-Rückkopplungsausgleicher (324), der an den positiven Rückkopplungs-Ausgleicher gekoppelt ist, zum Löschen einer Zwischensymbolstörung in dem gefilterten Signal und zum Erzeugen von Fehlersignalen und eines Datenausgangssignals.
  12. Taktrückgewinnungsschaltung nach Anspruch 9, dadurch gekennzeichnet, daß das digitale Signal in ein Signal in Phase und ein Quadratursignal geteilt wird und daß der positive Rückkopplungs-Ausgleicher (720) einen positiven In-Phase-Rückkopplungsausgleicher (721) zum Verarbeiten des Signals in Phase und einen positiven Quadratur-Rückkopplungsausgleicher (722) zum Verarbeiten des Quadratursignals aufweist, wobei das erste Fehlersignal ein Fehlersignal in Phase und das zweite Fehlersignal ein Quadratur-Fehlersignal sind und wobei das erste Datensignal ein Datensignal in Phase und das zweite Datensignal ein Quadratur-Datensignal sind.
  13. Verfahren zum Wiedergewinnen eines Taktsignals aus einem Eingangssignal, wobei das Verfahren die folgenden Schritte umfaßt: Empfangen eines Eingangssignals; Filtern des Eingangssignals, um ein Datensignal zu erzeugen; gekennzeichnet durch die folgenden Schritte: Abtasten des gefilterten Eingangssignals, um zu bestimmen, wann eine Phasenfehler-Überkompensation auftritt; Erzeugen eines Signals zum Verhindern einer doppelten Phasenkompensation als Reaktion auf eine Bestimmung, daß das gefilterte Eingangssignal Phasenfehler überkompensiert wurde; und Verarbeiten des Signals zum Verhindern der doppelten Phasenkompensation, um ein wiedergewonnenes Taktsignal zu liefern.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Filtern des Eingangssignals ein Erzeugen mehrerer Abgriffe umfaßt, die Abgriffkoeffizienten liefern.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das Abtasten des gefilterten Eingangssignals zum Bestimmen, wann eine Phasenfehler-Überkompensation auftritt, ein Abtasten von Koeffizienten und ein Erzeugen eines Phasenabtastsignals zum Verhindern der Fehler-Überkompensation umfaßt, wobei des Phasenabtastsignal genutzt wird, um das wiedergewonnene Taktsignal zu erzeugen.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Verarbeiten des Signals zum Verhindern der doppelten Phasenkompensation ein Mischen des Signals zum Verhindern der Phasenüberkompensation mit einem Phasensignal umfaßt, um das wiedergewonnene Taktsignal zu erzeugen.
DE69826439T 1997-03-04 1998-03-04 Verfahren und vorrichtung zur ausführung von taktrückgewinnung Expired - Lifetime DE69826439T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US3980297P 1997-03-04 1997-03-04
US39802P 1997-03-04
US33769 1998-03-03
US09/033,769 US6249557B1 (en) 1997-03-04 1998-03-03 Apparatus and method for performing timing recovery
PCT/US1998/004179 WO1998039873A1 (en) 1997-03-04 1998-03-04 Apparatus and method for performing timing recovery

Publications (2)

Publication Number Publication Date
DE69826439D1 DE69826439D1 (de) 2004-10-28
DE69826439T2 true DE69826439T2 (de) 2005-10-13

Family

ID=26710113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69826439T Expired - Lifetime DE69826439T2 (de) 1997-03-04 1998-03-04 Verfahren und vorrichtung zur ausführung von taktrückgewinnung

Country Status (7)

Country Link
US (1) US6249557B1 (de)
EP (1) EP0965198B1 (de)
AU (1) AU6682398A (de)
CA (1) CA2283180C (de)
DE (1) DE69826439T2 (de)
IL (1) IL131706A0 (de)
WO (1) WO1998039873A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123739A (en) * 1998-03-19 2001-11-25 Infineon Technologies Ag Method and equipment for restoring clock timing in XDSL modems and especially VDSL modems
KR100279525B1 (ko) * 1998-09-18 2001-02-01 윤덕용 측대역 전치 필터쌍을 이용한 cap 방식을 위한 심볼 타이밍복원 장치
JP3573627B2 (ja) * 1998-09-28 2004-10-06 富士通株式会社 マルチレートシンボルタイミングリカバリ回路
US6775334B1 (en) * 1998-11-03 2004-08-10 Broadcom Corporation Equalization and decision-directed loops with trellis demodulation in high definition TV
US6275554B1 (en) 1999-07-09 2001-08-14 Thomson Licensing S.A. Digital symbol timing recovery network
WO2001052469A1 (en) * 2000-01-14 2001-07-19 Silicon Image, Inc. Baud-rate timing recovery
FI107307B (fi) * 2000-01-18 2001-06-29 Tellabs Oy Menetelmä ja laitteisto kanavakorjauksen tekemiseksi digitaalisella tietoliikenneyhteydellä
DE10025566C2 (de) * 2000-05-24 2003-04-30 Infineon Technologies Ag Verfahren und Vorrichtung zur Taktregelung eines digitalen Empfängers
JP2002025202A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd クロック抽出回路
US6760574B1 (en) * 2001-04-17 2004-07-06 Centillium Communications, Inc. Two-dimensional signal detector with dynamic timing phase compensation
US6990162B2 (en) * 2002-01-07 2006-01-24 Vitesse Semiconductor Corporation Scalable clock distribution for multiple CRU on the same chip
KR100502188B1 (ko) * 2003-08-14 2005-07-20 삼성전자주식회사 심볼 레이트 수신기의 타이밍 복원 회로 및 방법
KR100633780B1 (ko) * 2004-07-29 2006-10-16 삼성전자주식회사 적응적 이퀄라이저, 적응적 이퀄라이저를 구비한 통신수신기, 및 적응적 이퀄라이즈 방법
US20070201595A1 (en) * 2006-02-24 2007-08-30 Stimple James R Clock recovery system
US8184686B2 (en) * 2007-01-10 2012-05-22 Cortina Systems, Inc. System and method for recovering data received over a communication channel
US8466712B1 (en) * 2010-01-11 2013-06-18 Marvell Israel (M.I.S.L) Ltd. Direct current (DC) coupling with rail to rail common mode
CN113037665B (zh) * 2019-12-24 2023-12-08 瑞昱半导体股份有限公司 应用于高速有线网络的数据传输装置及方法
US11381269B1 (en) 2021-05-28 2022-07-05 Marvell Asia Pte, Ltd. Method and device for timing recovery decoupled FFE adaptation in SerDes receivers

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6702110A (de) 1967-02-11 1968-08-12
US3697689A (en) * 1970-12-23 1972-10-10 North American Rockwell Fine timing recovery system
BE786798A (fr) 1971-07-29 1973-01-29 Int Standard Electric Corp Boucle d'asservissement en phase pour demultiplexeur de signauxmic
US3798576A (en) 1971-12-30 1974-03-19 Xerox Corp Automatic equalization method and apparatus
US3931585A (en) 1974-06-17 1976-01-06 Navidyne Corporation Phase comparison systems employing improved phaselock loop apparatus
US3992580A (en) 1975-04-24 1976-11-16 The United States Of America As Represented By The Secretary Of The Army Discrete control correction for synchronizing digital networks
US4004226A (en) 1975-07-23 1977-01-18 Codex Corporation QAM receiver having automatic adaptive equalizer
US4129748A (en) 1975-09-10 1978-12-12 Idr, Inc. Phase locked loop for providing continuous clock phase correction
US4091335A (en) 1976-12-13 1978-05-23 Texas Instruments Incorporated Phase locked loop using current controlled ring oscillator
US4270183A (en) 1977-02-11 1981-05-26 Lockheed Aircraft Corp. Data dejittering apparatus
IT1073456B (it) 1977-03-09 1985-04-17 Cselt Centro Studi Lab Telecom Generatore controllato di forme d'onda periodiche
US4154985A (en) 1978-04-28 1979-05-15 Northern Telecom Limited Interface circuit for digital telephone facilities
US4230911A (en) 1978-08-28 1980-10-28 International Telephone And Telegraph Corporation Carrier terminal unit
US4242639A (en) 1978-09-05 1980-12-30 Ncr Corporation Digital phase lock circuit
US4360788A (en) 1980-07-14 1982-11-23 John Fluke Mfg. Co., Inc. Phase-locked loop frequency synthesizer
US4334313A (en) 1980-09-08 1982-06-08 Bell Telephone Laboratories, Incorporated Timing recovery technique
US4490688A (en) 1981-04-06 1984-12-25 Motorola, Inc. Digital and analog phase detector for a frequency synthesizer
FR2505582B1 (fr) 1981-05-06 1985-06-07 Telecommunications Sa Systeme de mise en phase de trains numeriques et son application a la commutation desdits trains
US4716575A (en) 1982-03-25 1987-12-29 Apollo Computer, Inc. Adaptively synchronized ring network for data communication
US4456890A (en) 1982-04-05 1984-06-26 Computer Peripherals Inc. Data tracking clock recovery system using digitally controlled oscillator
NL8203110A (nl) 1982-08-05 1984-03-01 Philips Nv Vierde-orde digitaal multiplex systeem voor transmissie van een aantal digitale signalen met een nominale bitsnelheid van 44 736 kbit/s.
US4494242A (en) 1982-08-30 1985-01-15 At&T Bell Laboratories Timing recovery in a baud-rate sampled-data system
US4565976A (en) 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
US4520489A (en) 1983-08-15 1985-05-28 Rockwell International Corporation Decision feedback equalizing apparatus
US4539531A (en) 1983-09-26 1985-09-03 Northern Telecom Limited Phase locked loop variable oscillator with switched capacitors
US4584695A (en) 1983-11-09 1986-04-22 National Semiconductor Corporation Digital PLL decoder
US4633488A (en) 1984-11-13 1986-12-30 Digital Equipment Corporation Phase-locked loop for MFM data recording
JPH0752838B2 (ja) 1985-03-20 1995-06-05 株式会社日立製作所 集積回路
DE3566480D1 (en) 1985-05-23 1988-12-29 Itt Ind Gmbh Deutsche Frequency synthesis circuit for the generation of an analogous signal with a digitally stepwise tunable frequency
DE3519929A1 (de) 1985-06-04 1986-12-04 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur abtastung eines ternaeren signales
JPS6315530A (ja) 1986-07-08 1988-01-22 Sumitomo Electric Ind Ltd デイジタル位相同期ル−プ
US4694259A (en) 1986-09-29 1987-09-15 Laser Magnetic Storage International Company Data tracking clock recovery system having media speed variation compensation
US4712223A (en) 1986-10-09 1987-12-08 Rockwell International Corporation Linear all-digital phase locked loop
US4712224A (en) 1986-10-09 1987-12-08 Rockwell International Corporation Offset digitally controlled oscillator
US4805197A (en) 1986-12-18 1989-02-14 Lecroy Corporation Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal
US4733197A (en) 1987-02-19 1988-03-22 Northern Telecom Limited Extended range phaselocked loop
US4941156A (en) 1987-05-19 1990-07-10 Crystal Semiconductor Linear jitter attenuator
US4805198A (en) 1987-05-19 1989-02-14 Crystal Semiconductor Corporation Clock multiplier/jitter attenuator
US4862485A (en) 1987-10-14 1989-08-29 National Semiconductor Corporation Quotient phase-shift processor for digital phase-locked-loops
US4860288A (en) 1987-10-23 1989-08-22 Control Data Corporation Clock monitor for use with VLSI chips
US4771251A (en) 1987-10-23 1988-09-13 Control Data Corporation Ring oscillator
US4855683A (en) 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter
US4896334A (en) 1988-10-24 1990-01-23 Northern Telecom Limited Method and apparatus for timing recovery
US5059924A (en) 1988-11-07 1991-10-22 Level One Communications, Inc. Clock adapter using a phase locked loop configured as a frequency multiplier with a non-integer feedback divider
JPH0687540B2 (ja) 1988-11-10 1994-11-02 日本電気株式会社 復調装置
SE462823B (sv) 1989-01-16 1990-09-03 Ericsson Telefon Ab L M Foerfarande och anordning foer automatisk fasjustering i en faslaast slinga
US4972442A (en) 1989-04-27 1990-11-20 Northern Telecom Limited Phase-locked loop clock
US5181228A (en) 1990-10-12 1993-01-19 Level One Communications, Inc. System and method for phase equalization
US5068628A (en) 1990-11-13 1991-11-26 Level One Communications, Inc. Digitally controlled timing recovery loop
US5159291A (en) 1990-11-13 1992-10-27 Level One Communications, Inc. Digitally controlled timing recovery loop with low intrinsic jitter and high jitter tolerance
US5325400A (en) 1992-06-04 1994-06-28 The Lan Guys, Inc. Method and apparatus for predistortion of signals in digital transmission systems
TW281830B (de) * 1994-07-28 1996-07-21 Nippon Bickter Kk
US5581585A (en) 1994-10-21 1996-12-03 Level One Communications, Inc. Phase-locked loop timing recovery circuit
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
JP3698836B2 (ja) * 1996-10-11 2005-09-21 パイオニア株式会社 ディジタル信号再生装置

Also Published As

Publication number Publication date
AU6682398A (en) 1998-09-22
US6249557B1 (en) 2001-06-19
WO1998039873A1 (en) 1998-09-11
EP0965198B1 (de) 2004-09-22
DE69826439D1 (de) 2004-10-28
IL131706A0 (en) 2001-03-19
CA2283180C (en) 2005-05-24
EP0965198A1 (de) 1999-12-22
CA2283180A1 (en) 1998-09-11

Similar Documents

Publication Publication Date Title
DE69826439T2 (de) Verfahren und vorrichtung zur ausführung von taktrückgewinnung
DE69421834T2 (de) Digitale Taktrückgewinnungsschaltung
DE69532170T2 (de) Phasendetektor in einer trägerrückgewinnungsschaltung für ein restseitenbandsignal
DE19940589B4 (de) Empfänger zum Korrigieren der Abwanderung der Basislinie und zum Empfangen von Killerabtastwerten
DE69604020T2 (de) Signalverarbeitungssystem
DE69320868T2 (de) Empfänger mit einem kombinierten AM-FM-Demodulator
DE69219412T2 (de) Rückwinnung der Trägerphase für einen adaptiven Entzerrer
EP0486554B1 (de) Verfahren und vorrichtung zum umsetzen digital modulierter empfangssignale aus dem hochfrequenzbereich
DE69021532T2 (de) Digitalsignaldetektor mit variabler Bandbreite.
EP1470659B1 (de) Verfahren zur abtastphasenregelung
DE10133898C1 (de) Empfänger mit einem integrierten Taktphasendetektor
DE102020002600A1 (de) Mehrphasen-symbolsynchronisation für verstärkerabtaster, der ein moduliertes signal akzeptiert
DE69232966T2 (de) Taktwiedergewinnungsverfahren und -system
DE10025566C2 (de) Verfahren und Vorrichtung zur Taktregelung eines digitalen Empfängers
DE69333525T2 (de) Einrichtung zur Symboltaktrückgewinnung in einem Modemempfänger
EP0579100B1 (de) Verfahren und Einrichtung zur Phasenkorrektur im Basisband eines PSK-Empfängers
DE102005008279B4 (de) CDR-basierte Taktsynthese
DE69016070T2 (de) Verfahren und Anordnung zur Taktwiedergewinnung bei dem Empfang von Basisbanddigitalsignalen.
DE3707763C1 (de) Taktphasendetektor
EP1556986B1 (de) Verfahren und schaltung zur erzeugung eines hilfssymbols zum einregeln eines qam-demodulators
DE3851607T2 (de) Vorrichtung zur Phasensteuerung.
DE4300126C2 (de) Zeittakt-Reproduziereinrichtung
EP1175760B1 (de) Verfahren und schaltungsanordnung zur regelung des abtasttakts eines phasenmodulierten signals
EP0579101A1 (de) Verfahren zur Schrittakt-Regeneration bei der Demodulation von digital modulierten Signalen und Anordnung zum Ausführen des Verfahrens
DE60131097T2 (de) Verfahren und vorrichtung zur erhöhung der qualität der empfängersynchronisierung einer qam- oder cap-modulierten modemverbindung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition